JP2009538534A - 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子 - Google Patents

高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子 Download PDF

Info

Publication number
JP2009538534A
JP2009538534A JP2009512133A JP2009512133A JP2009538534A JP 2009538534 A JP2009538534 A JP 2009538534A JP 2009512133 A JP2009512133 A JP 2009512133A JP 2009512133 A JP2009512133 A JP 2009512133A JP 2009538534 A JP2009538534 A JP 2009538534A
Authority
JP
Japan
Prior art keywords
package
insulating plate
electrode
semiconductor
dbc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009512133A
Other languages
English (en)
Other versions
JP5290963B2 (ja
Inventor
ヘニング エム． ハウエンシュタイン，
Original Assignee
インターナショナル レクティファイアー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティファイアー コーポレーション filed Critical インターナショナル レクティファイアー コーポレーション
Publication of JP2009538534A publication Critical patent/JP2009538534A/ja
Application granted granted Critical
Publication of JP5290963B2 publication Critical patent/JP5290963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

２枚のＤＢＣウエハは、サンドイッチ方式で半導体ダイを受ける、パターニングされた第１の導電性表面を有する。リードフレームは、末端がパッケージ内部に延び、ダイ端子に接続する。各ウエハの外側の導電性表面は半導体の二面冷却に利用可能である。
【選択図】 図１３

Description

関連出願
[0001]本出願は、２００６年５月２３日に提出された米国仮特許出願６０／７４７９５２と、２００７年５月２２日に提出された米国特許出願１１／７５１９３０の利益を主張するものであり、これらの特許出願の開示内容全体を、参照により本明細書に援用する。
[0002]本出願はまた、PACKAGE FOR HIGHPOWER DENSITY DEVICES（ＩＲ−３１７４）という発明の名称の２００６年１２月１９日に提出された米国特許出願１１／６４１２７０と、BOND-WIRELESS POWER PACKAGE WITH INTEGRATED CURRENT SENSORESPECIALLY SHORT CIRCUIT PROTECTION（ＩＲ−３１７５ Ｐｒｏｖ）という発明の名称の２００６年１月６日に提出された米国特許仮出願６０／７５６９８４と、STRESS-REDUCED BOND-WIRELESS PACKAGE FOR HIGH POWER DENSITY DEVICES（ＩＲ−３１７７ Ｐｒｏｖ）という発明の名称の２００６年１月２４日に提出された米国仮特許出願６０／７６１７２２に関連するものであり、これらの特許出願の開示内容全体を、参照により本明細書に援用する。
[0003]本発明は半導体デバイスパッケージ及びその製造プロセスに関し、より詳細には、両面から冷却され得るパッケージに関する。
[0004]半導体デバイスのハウジングとして両面銅接合（ＤＢＣ）ウエハを用いることが、上記の関連出願、特に米国特許出願１１／６４１２７０（ＩＲ−３１７４）に開示されている。これらのデバイスにおいて、ウエハの上部銅層の導電性表面は、たとえば、ＩＧＢＴ又はパワーＭＯＳＦＥＴ（若しくは他のＭＯＳゲートデバイス）、或いはダイオードなどの１つ又は複数の半導体デバイスの下部電極を受ける平坦な窪んだ表面を有するようにパターニングされる。次いで、ダイの上部電極は適当な基板上に装着され得る。パッケージはまた、特にＤＢＣウエハの反対面すなわち下面から冷却され得る。
[0005]本発明によれば、第２のＤＢＣウエハは、（米国特許出願１１／６４１２７０のように）第１のＤＢＣウエハの導電層の窪みの中に装着された１つ又は複数の半導体ダイの上部電極を受けるようにパターニングされた上部導電層を備えており、この２枚のウエハは中央に含まれた半導体ダイにサンドイッチ方式で接続している。次いで、双方のウエハの外側の導電層はサンドイッチ構造体内の半導体ダイの２つの表面を冷却するために露出される。電極端子を備えたリードフレームを２枚のウエハの間に捕捉することもでき、リードフレームはサンドイッチ構造体の周縁部を越えて延び、外部の回路に接続する。
[0006]導電性Ｕ字型クリップは冷却を高めるためにパッケージの反対面に固定され、冷却液に浸漬され得る。
[0007]本発明は複数の利点を提供する。
[0008]すなわち、本発明は以下の利点を提供する。
ａ）機械的特性の向上
ｉ）応力が低減された両面冷却半導体ダイ
ii）半導体ダイに適合した熱膨張係数を有する材料の選択
iii）適合した熱膨張係数による信頼性の向上
iv）直接冷却液と接触しており、過酷な環境で使用可能な気密封止された頑丈なパッケージ
ｂ）電気的特性及び熱的特性の向上
ｉ）半導体デバイスのすべてのパッドに広いはんだ付け接触面積を用いることによる共通パッケージ全体の低インダクタンス
ii）二面冷却すると共にはんだダイ取付け及び広い接触面績を用いた、低電気抵抗及び低熱抵抗による電流／電力能力の向上
iii）半導体ダイの両面における電気絶縁性
iv）利用可能なパッケージ空間の最適な使用及びそれによる最適な電力密度
ｃ）製造特性及び操作特性の向上
ｉ）事前に組み立てられた部品パッケージは、容易な操作及び容易なパワーモジュールへの集積に適している。
ｄ）下記による低い製造コスト及び低い試験コスト
ｉ）特定用途向けにカスタマイズせず、大量生産が可能であり、カスタマイズは末端消費者によってなされ、末端消費者は、カスタマイズした回路又はパワーモジュールにデバイスを組み合わせることができる。
iii）ＤＢＣカードをディスクリートパッケージされた素子に分離する前に、電気的／パラメトリック最終試験をＤＢＣカードレベルで行える。
iv）ディスクリート標準パッケージと同様に、完成したパッケージを試験し、認定することができ、これによって標準認定プロセス後に製品がリリースされる。
ｅ）特有の消費者の利点
ｉ）部品パッケージは最新のパワー基板の熱膨張係数に適合し、そのため多様な用途に魅力的である。
ii）用途が柔軟な組立て部品は、末端消費者において、基本的な「組立てキット」としてパッケージを用いて、特定用途向け回路に容易に組み合わせ可能である。
iii）より高価なＤＢＣ基板と主なパッケージの外形及び実装面積を用途とは独立させたままでの、カスタマイズされる外部リード及び外部端子の様々な可能性による用途の柔軟性
iv）ＤＢＣのセラミックの種類（たとえば、Ａｌ２Ｏ３セラミック、ＡｌＮセラミック、ＳｉＮセラミック、及び他のセラミック）を、用途の要件に合わせることによるコスト効率の良い材料の選択
ｆ）選択的機能の容易な実施
ｉ）パッケージは、ヒートシンク又はパワーモジュール基板への高効率で革新的な省スペースの垂直集積を可能にする基本素子である。
ii）パッケージのＨＶ絶縁により、両面冷却及び均一な直接液体冷却が実施可能であり、最大限の電力及びパッケージ密度が提供される。
iii）パッケージのＤＢＣ素子の露出したＣｕ層を、接地されたＥＭＩ遮蔽として用いることによって、追加のＥＭＩ遮蔽機能が実施され得る。
iv）ＨＶ絶縁パッケージ、たとえば露出したＣｕパッド上に取り付けられたゲート−ドライバ又はセンサなどの「スマート部品」の容易な集積
[0009]本発明のパッケージの主な用途は、大電流又は高電圧を切り替え、低インダクタンス及びＥＭＩ遮蔽を必要とする大電力回路及び大電力モジュールである。ＩＧＢＴ及びダイオードの組み合わせ、又はパワーＭＯＳＦＥＴを用いた高電圧用途、並びに（自動車用途又は臨界安全機能などの）過酷な環境条件すなわち厳しい温度サイクル条件での用途には高い信頼性が要求され、その要求は本発明によって満たされる。本発明は、空間が非常に限定されている条件及び高電力が要求されるさらなる用途に役立つ。
米国特許出願１１／６４１２７０（ＩＲ−３１７４）に開示されている単一のＤＢＣウエハを用いたパッケージの平面図である。 図１の切断線２−２に沿った図１の断面図である。 図１及び図２の分解斜視図と、パッケージの半導体ダイの別の向きを示す図である。 パッケージの代替構成の平面図である。 パッケージの代替構成の平面図である。 図１、図２、及び図３のパッケージのさらなる代替の平面図であり、ダイが裏返しにされている図である。 図５の実施形態の分解斜視図である。 図１から図６のデバイスのさらなる実施形態の平面図であり、抵抗シャントバイアがＤＢＣ基板に形成されている図である。 図７の切断線８−８に沿った図７の断面図であり、ＤＢＣウエハの上部銅層の窪みにＭＯＳＦＥＴダイをさらに示す図である。 図２と同様であるが、はんだリフロー中にダイを位置決めするためのはんだ止めの凹部をさらに含む、パッケージの断面図である。 図９の平面図である。 ＤＢＣウエハに複数の抵抗シャントバイアを備えた、図９のパッケージの分解斜視図である。 図１から図１０のパッケージがウエハスケールで処理され、個別に又は選択されたグループで個別化され得る、ＤＢＣ「カード」を示す図である。 ２枚のＤＢＣウエハの平面図であり、２枚のウエハが共に重ね合わされる場合、一方は半導体ダイを保持し、他方はダイの接続パターンを保持している図である。 ２枚のウエハを重ね合わせ、接続した後の、図１３のウエハの平面図である。 図１４の切断線１５−１５に沿った図１４の断面図である。 図１３、図１４、及び図１５のパッケージの斜視図である。 図１６のパッケージに接続したＵ字型ヒートシンクの斜視図である。 図１６のパッケージ用の代替のクリップ配置の斜視図である。 液体冷却チャンバに装着された、図１６のパッケージの斜視図である。
[0029]図１、図２、及び図３は、米国特許同時係属出願１１／６４１２７０（ＩＲ−３１７４）の半導体デバイス３０の第１の実施形態を示す。半導体デバイス３０は半導体ダイ３１及びハウジング３２を備える。
[0030]半導体ダイ３１は、片面にはんだバンプ３３を受けるソース電極と、はんだバンプ３４を受けるゲート電極とを有し、その反対面にはんだプリフォーム３５を受けるドレイン電極を有する、シリコンベースの垂直導電パワーＭＯＳＦＥＴとすることができる。はんだバンプの代わりにはんだ付け可能な金属パッドを用いることができ、はんだプリフォームの代わりにはんだペーストを用いることができる。ダイ３１はシリコンダイとして示されているが、窒化ガリウム、炭化ケイ素などを含む任意の種類の半導体材料とすることができる。さらにダイ３１はパワーＭＯＳＦＥＴとして記載されているが、バイポーラトランジスタダイ、ＩＧＢＴダイ、ブレークオーバーデバイスダイ、ダイオードダイなどを含む任意の種類の半導体デバイスとすることができる。ＩＧＢＴとダイオードの共通パッケージは横方向に互いに間隔を空けて配置することができ、相互接続した上部電子及び下部電子を有することができる。用語ＭＯＳゲートデバイスは、少なくとも片面上のパワー電極と、オン状態とオフ状態の間でデバイスを切り替えるゲートとを有する任意の種類の半導体スイッチングデバイスを示す。用語ソース電極又はソース接点は、ＭＯＳＦＥＴのソース又はＩＧＢＴのエミッタを示す。同様に、用語ドレイン電極又はドレイン接点、及び（ＩＧＢＴの場合）コレクタ電極又はコレクタ接点は置き換えて用いることができる。
[0031]ハウジング３２は、下面で絶縁層４１に接合されている下部導電層４０と、上面で絶縁層に接合されている上部導電層４３とから成るウエハとすることができる。この種の構造体は「ＤＢＣ」と呼ばれる。上部導電層４３は、エッチングされる、又は中に形成されて、縁部５２によって少なくとも部分的に囲まれた平坦な下面５１を備えた窪み５０を有するようにパターニングされる。窪み５１及び縁部５２の表面は、たとえばはんだ濡れを最適化し、酸化に対して金属製容器を不動態化するため、並びに、はんだと銅及び表面５１にはんだ付けされるシリコン又は他の材料のダイとの間の金属間化合物を変化させることによって信頼性を高めるためにニッケルめっきされ得る。
[0032]層４０及び４３に用いられる導電性材料は、他の金属を用いることもできるが、好ましくは銅などの任意の高導電性金属とすることができる。中間層４１は、層４０及び４３を互いに絶縁するための任意の良質な電気絶縁体とすることができ、セラミック、好ましくはＡｌ２Ｏ３とすることができる。さらなる例として、ＡｌＮ及びＳｉＮを用いることもできる。層４０及び４３は、一般的には３００μｍである任意の所望の厚さとすることができるが、他の任意の所望の厚さ、一般的には３００から６００μｍの間の厚さを有することもできる。このようなＤＢＣ材料は市販されており、銅層４０及び４３が電気的に絶縁されなければならないが、一方の層で生じた熱が絶縁壁４１を通って他方の導電層に流れることができるように熱伝達されなければならないような半導体デバイスモジュールに一般的に用いられる。
[0033]窪み５１は、一般的に約１００μｍ未満の厚さとすることができるはんだ層３５と、一般的に約１００μｍ未満まで薄くすることができるダイ３１とを受けるのに十分な深さを有する。図１の例では、ダイは７０μｍの厚さ、はんだ３５は約１００μｍの厚さであり、表面５１と絶縁層４１の上面との間に１３０μｍの厚さの銅膜が残されている。
[0034]ダイ３１は窪み５０の表面５０に適切にはんだ付けされ、ダイ３１の上面は縁部５２の上面と少なくともほぼ同一平面上にある。はんだバンプ３３及び３４は、この平面から突出し、それによりパッケージが裏返しにされて、ワイヤボンドを必要とせずに接触バンプが回路基板上のトレースにはんだ付けされ得る。或いは、後のはんだ取付け用に、はんだバンプの代わりにはんだ付け可能なパッドを用いることができる。動作中にダイ３１で生じた熱はセラミック４１を通って銅層４０に伝導し、銅層４０はパッケージから熱を放散できる。具体的には、銅層４０はヒートシンクに熱的に接続可能で、このヒートシンクはドレイン３５及び導電層４０から電気的に絶縁される。
[0035]比較的大きい間隙がダイ３１の外縁部と縁部５２の内側表面との間に示されているが、この空間は、製造の容易さ及び利便性に見合った最小の大きさにまで低減され得る。さらに、残余間隙は絶縁ビードで充填され得る。
[0036]図３は、３Ａ及び３Ｂの位置に、ダイ３１の向きの他の２つの例を概略的に示す。
[0037]銅層４３の縁部５２は、図１、図２、及び図３において馬蹄型又はＵ字型であることが示されている。他の形状を用いることもできる。たとえば図１、図２、及び図３と同様の部品が同一の符号を有している図４では、層４３の窪み５１は縁部５０によって完全に囲まれている。図４ａは、縁部４３の両端部が取り除かれ、又は開かれてゲート接点３４及びソース接点３３への接触が単純化されている別の実施形態を示す。さらに、図４ａの実施形態では、成形中又はゲル充填中に空気混入が生じにくくなる。
[0038]図５及び図６は別の実施形態を示し、以下すべての図面において見られるように、同一の番号は同様の部品を示す。図５及び図６は、ソースバンプ及びゲートバンプ（又はＩＧＢＴなどの同等のバンプ）が窪んだ平坦な表面５１に面するように裏返しにされた、図１から図４のダイ３１を示す。図５及び図６では、図１から図４の上部銅層４３が、縁部のセグメント５２ａ及び５２ｂと、平坦な窪み基部５１ａ及び５１ｂとをそれぞれ有するセグメント４３ａと４３ｂに分離されている。短い舌片６５が窪み体５１ｂから延びている。次いで、裏返されたダイ３１は、表面５１ａにはんだ付けされるソースバンプ３３と、表面５１ｂにはんだ付けされ、上部導電層４３ａと４３ｂの間の間隙６６によってソースバンプ３３から絶縁されるゲートバンプ３４とで、はんだ付けされ得る。
[0039]図７及び図８は、少なくとも１つの抵抗性電流シャントがパッケージ７０（図８）内に形成されている、さらなる実施形態を示す。図７の絶縁層４１は、銅層４０及び４３が絶縁層４１に接合される前に穴を開けられた又は別の形で形成された貫通孔７１を有する。貫通孔７１は、層４０及び４３が絶縁体４１に接合された後に形成することもできる。次いで、適当な導電性材料７２（図８）で孔７１を充填して層４０及び４３を接続し、シャント抵抗を形成する。
[0040]要求されるシャント抵抗は用途に依存し、如何なる抵抗値も生じ得るが、所望の約０．１ｍオームより大きくすることができる。シャント抵抗値は、シャント内の許容可能な電力損失と、シャント抵抗７２両端の電圧降下７３との間の妥協となる。シャント７２は、パッケージ７０の熱経路に一体化され、ダイ３１のヒートシンク又は他の熱管理冷却によって自動的に冷却されることに留意されたい。
[0041]シャント７２の抵抗は貫通孔７１の形状及び長さとシャント材料７２の固有抵抗に依存する。孔７１は円形の断面を有して示されているが、他の形状を有してもよい。孔７１の長さは絶縁層の厚さであり、Ａｌ２Ｏ３などのセラミックの場合、３００μｍから６００μｍである。
[0042]シャント７２に用いられる材料は任意の所望の導電体、たとえば、銅又ははんだとすることができ、或いは比較的低い熱抵抗係数を有するマンガニンなどの材料とすることができる。絶縁層２１の表面にわたって均等に又は対称に分散される複数の平行シャントを用いてもよく、これは図７において、関連するダイ電極の下になる破線の円７２ａ、７２ｂ、７２ｃによって示されている。これは、より低いインダクタンス、より大きいシャント電流、及びより均一なシャント電流の分散という利点を提供する。
[0043]次に図９、図１０、及び図１１を参照すると、ダイ取付け時に、図８のデバイス又はパッケージ７０の表面５１にダイ３１を固定して配置し、ダイ縁部がフレーム５２に接触するのを防止するはんだ止め構造体が示されている。したがって、複数の窪み又は凹部８０がダイ３１の所望の位置の周りに形成され、ダイ取付けリフロー処理時にダイを自己整合する。凹部８０は、セラミック４１に達する丸底形状を有することが好ましい。
[0044]フレーム５２の内側に絶縁ラッカー又は他のはんだ止めを用いることも可能である。フラックスを用いたはんだペーストも用いることができるが、はんだペーストではなく、図示されるようにプリフォーム３５を用いて「平滑なはんだ」処理を利用することができる。はんだプリフォーム３５を用いる場合、はんだ処理をフォーミングガス雰囲気中で実行し、はんだ処理中にＤＢＣ金属製容器内部でダイが激しく移動することを避けることができる。凹部８０ははんだ止めの役割を果たし、温度サイクル中の銅及びセラミック間の結合力に対して金属製容器内部の応力解放ももたらす。
[0045]パッケージコストを最小限にするために、図８の個々のパッケージ７０（又は図１の３０）をＤＢＣカード上に同時に形成し、その後カードから個別化することができる。したがって、ＤＢＣカード９０を図１２に示した。このようなカードは５インチ×７インチ又は４インチ×６インチなどの寸法で生産され、上部及び下部銅層を備えた連続した中間セラミック層４１を有する。これらの層が同時にマスキングされ、エッチングされて、これまでの図面に示されるように上部層に窪み５２と、シャント７２及び凹部８０（図９及び図１０）などの他の特徴とを有する個々のパッケージ７０（又は３０）が画定される。パッケージと、パッケージ間の通路９５のパターニング後、様々なダイ３１をパッケージ位置に載せることができる。シャントは、ダイ３１が組み立てられ、適所にはんだ付けされる前に試験することができ、各パッケージはパッケージの個別化前に試験することができることに留意されたい。さらに、パッケージに載せられるダイは、ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードなどの組み合わせなど多様なダイであってもよい。
[0046]歩留まりを低減するためにシリコン又は他のダイを各パッケージに装着する前に、シャント７２値を試験することが非常に望ましい。ウエハレベルで試験が実施された後、ＤＢＣ金属製容器は、通路９５で切断、ダイシング、又は物理的に割ることによって個別化され得る。
[0047]パッケージは２つ以上のパッケージの塊で個別化され得ることに留意されたい。２パッケージの塊が、図１２の右半分に示されている。
[0048]バイアはカード１２上の選択されたパッケージ位置において、及び一塊のパッケージの中から選択されたパッケージにおいて省くことができることにも留意されたい。
[0049]カード９０上のパッケージ形成は、消費者へのパッケージの出荷に関して利点を有する。カードはそのまま消費者に出荷され、ユーザ側でユーザによって個別化され得る。カードは、出荷用に適当なホイルで保護することができ、エンドユーザによってパッケージが容易に折り取られるように、すなわち個別化されるように、予めスクライブ線を形成することができる。
[0050]さらなる導電性ヒートシンク又は導電板１３１をはんだ又は導電性接着剤によってデバイス３０の導電性部分に取り付けて、デバイス３０に追加の両面冷却を提供することができる。導電板１３１は絶縁層３１によってデバイス３０から電気的に絶縁される。
[0051]本発明によれば、第２のＤＢＣ又は他のウエハ／基板が、図１から図１２の第１のＤＢＣウエハの上部表面における露出した電極と接触するように設けられる。
[0052]したがって、図１３は、図１から図１２、特に図４ａのウエハと同様の第１のＤＢＣウエハ２００を示し、ＭＯＳＦＥＴ（又はＩＧＢＴ）ダイは（図４ａのものとは異なる形状の）ソース接点３３及びゲート接点３４を有する。ダイ３１は銅層４３における窪み５１の表面５０にはんだ付けされ、図示されているように、縁部５２ａ及び５２ｂと間隔を空けて配置される。図１３及び図１５は、ＤＢＣウエハ２００の第２の導電（銅）層４０及び絶縁基板４１も示す。
[0053]本発明の一態様によれば、第２のＤＢＣウエハアセンブリ２３０が設けられて（図１３、図１４、図１５、及び図１６）、ウエハ２００のソース接点３３、ゲート３４接点、及びドレイン接点３５への接点接続がもたらされ、第２の冷却可能表面がアセンブリにもたらされる。
[0054]したがって、第２のＤＢＣウエハ２３０はウエハ２００の本体のような本体から成り、下部銅層２３２（図１５）と、ソーストレース２４０、ゲートトレース２４１、及びドレイン（縁部）トレース２４２を有するようにパターニングされた上部銅層とを備えた中間セラミック体２３１を有する。ドレイン縁部２４２は、要望に応じて、図１３及び図１４における左手側に延在することができ、別個のドレイン接点リードがその位置で接続され得る。すべてのトレースはセラミック層２３１の表面までエッチングされ、互いに絶縁される。トレースは、図１４及び図１５に示されているように、ウエハ２００が図１３の位置からウエハ２３０の上方及び上部で回転し、ソース金属３３、ゲート金属３４、及び縁部５２ａ、５２ｂそれぞれと接触しているトレース２４０、２４１、及び２４２でダイ３１を挟持できるように配置される。
[0055]導電性リード２５０、２５１、２５２の導電性リードフレームは、それぞれトレース２４１、２４０、２４２にはんだ付けされ、サンドイッチ構造体の周縁部を越えて延在してデバイスの端子として働くことができる。
[0056]トレース２４１、２４０、及び２４２を、はんだ又は導電性エポキシなどによって電極３４、３３、及び５２ａ、５２ｂに接続することができ、同時に、リードフレーム２５０、２５１、２５２をトレース２４１、２４０、及び２４２に接着して固定することができる。追加のダイ及び追加の対応するリードフレーム端子を、サンドイッチ構造体内の共通パックされたダイ用に、要望に応じて追加することができる。
[0057]ダイ３１、ウエハ２００、及びウエハ２３０の組み立てられたサンドイッチ構造体は、次いで図１５及び図１６に示されるように、銅導電体４０及び２３２の外側表面を露出させて、任意の適当な既知のプラスチック製絶縁鋳型の塊２６０（図１５及び図１６）でオーバーモールドすることができる。
[0058]次に完成した構造体は、外気又は液体冷却材によってダイ３１の両面と、絶縁された銅導電体４０及び２３２（図１４、図１５、及び図１６）とから冷却され得る。
[0059]したがって、図１３から図１６の新規なアセンブリにおいて、下部ＤＢＣウエハ２３０は、ＤＢＣウエハ２００の内側のダイ３１への接点パッドを提供する。ダイ３１は任意のＭＯＳゲートデバイス又はダイオードなどとすることができ、複数のダイをＤＢＣウエハ２００に装着し、下部ＤＢＣウエハ２３０内の適当な導電性トレースによって接触させることもできる。したがって、２つ以上のダイの如何なる共通パック、たとえば高い側及び低い側のスイッチも、単一のサンドイッチ構造体内に収めることができる。
[0060]前述した凹型構造体、ソルダーレジスト、調節素子などの適当な手段を設け、はんだ付け時に上部及び下部のＤＢＣウエハを位置合わせすることができる。さらに、絶縁層、はんだ止めレジスト、ポリイミド箔などの手段を設けて、アークの発生又は電圧破壊を防ぎ、端子間の沿面距離すなわち間隔を増大することができる。選択的エッチングを用いて、ＤＢＣ「金属製容器」、半導体ダイ、及び下部ＤＢＣの間の臨界距離を増大することもできる。アンダーフィルエポキシを用いることもできる。
[0061]図１５及び図１６のサンドイッチ構造体は極めて平坦であり、１ｍｍから１．５ｍｍの典型的なＤＢＣウエハの厚さを有し、サンドイッチ構造体の厚さは２ｍｍから３ｍｍになることに留意されたい。ＤＢＣウエハサンドイッチ構造体は、たとえばサンドイッチ構造体内のダイの数に応じて１０ｍｍから１５ｍｍの長さ及び幅を有することができる。複数のダイが用いられる場合、図１６に示されているように、追加のリードフレーム端子、たとえば端子２７０、２７１、及び２８０がアセンブリに加えられ、端子２５０、２５１、２５２とは反対側のサンドイッチ構造体縁部から延びることができる。様々なリードフレーム端子が、形状、厚さ、材料、めっきなどにおいて、特定用途向けにカスタマイズされ得る。
[0062]ここで、図１５及び図１６のアセンブリを、二面冷却が容易に実施されるように装着することが可能になる。したがって、２つの別個の金属製ヒートシンク板を、図１５及び図１６の銅層４０及び２３２に接着又ははんだ付けなどによって固定することができる。
[0063]図１７は、図１５及び図１６の銅層４０及び２３２の表面にわたって機械的にばねが付けられ、それらの表面と圧接し得るＵ字型の金属製クリップ３００を示す。ＤＢＣサンドイッチ構造体の両面から確実に良好な冷却を行うために、はんだ、熱導電性接着剤、又は熱グリースも用いることができる。
[0064]２組のリード２５０、２５１、２５２と、２７０、２７１、２７２がハウジングの両側から、且つハウジング内の絶縁されたダイから延びる場合、クリップ３００は、図１８に示された位置に回転され得る。
[0065]端子２５０、２５１、及び２５２は銅板４０及び２３２から絶縁されているため、冷却可能な表面を冷却液にさらすことは図１７のアセンブリで特に可能である。したがって、図１９に示されているように、アセンブリ３００は、端子２５０、２５１、２５２に隣接した端部表面において、冷却槽３１１の上部を密封する取付け板３１０に固定され得る。冷却液は要望に応じてチャンバ３１１内において、又はチャンバ３１１を出入りして循環され得る。
[0066]本発明を特定の実施形態に関連して説明したが、他の多くの改変形態及び変更形態と他の使用が当業者にとって明らかになるであろう。したがって、本発明を本明細書における特定の開示に限定しないようにされたい。

Claims (20)

  1. 互いに対向する第１の表面及び第２の表面のそれぞれに設けられた第１の電源電極及び第２の電源電極を有する第１の半導体ダイと、
    互いに絶縁されている第１の表面及び第２の表面のそれぞれに設けられた第１の導電層及び第２の導電層をそれぞれが有する第１の絶縁板及び第２の各絶縁板であり、前記半導体ダイの前記第１の電源電極及び前記第２の電源電極が前記第１の絶縁板及び前記第２の絶縁板それぞれの前記第１の導電層に電気的且つ機械的に固定されて、前記第１の絶縁板及び前記第２の絶縁板が、これらの絶縁板間に前記半導体ダイを挟んだサンドイッチ構造体を成している、第１の絶縁板及び第２の絶縁板と、
    前記第２の絶縁板の前記第１の表面上にある少なくとも第１のリード導電体及び第２のリード導電体であり、前記サンドイッチ構造体内で前記第１の電源電極及び前記第２の電源電極のそれぞれに電気的に接続されており、前記サンドイッチ構造体の周縁部を越えて延びている、第１のド導電体及び第２のリード導電体と
    を備え、前記第２の導電層が前記表面の外側にあり、前記半導体ダイを冷却するために双方とも露出している、薄い平坦な半導体パッケージ。
  2. 前記第１の絶縁板及び前記第２の絶縁板が熱伝導性セラミックである、請求項１に記載の半導体パッケージ。
  3. 前記半導体ダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項１に記載の半導体パッケージ。
  4. 前記半導体ダイはＭＯＳゲートデバイスである、請求項３に記載の半導体パッケージ。
  5. 前記第１の絶縁板の前記第１の導電層が、前記半導体ダイを受ける平坦な中央部と、一段高い周縁領域とを有し、前記第２の電源電極が、前記第１の導電層の前記一段高い周縁領域上の導電性表面に接続している、請求項１に記載の半導体パッケージ。
  6. 前記シリコンダイが第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の前記第３のリード導電体が、前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びており、前記第２の絶縁板上の前記第１の導電層の前記パターンが前記制御電極の形状に合致したさらなるパターンを有する、請求項６に記載の半導体パッケージ。
  7. 前記パッケージが約４ｍｍ未満の厚さを有する、請求項１に記載の半導体パッケージ。
  8. 前記パッケージが約４ｍｍ未満の厚さを有する、請求項５に記載の半導体パッケージ。
  9. 前記パッケージが約４ｍｍ未満の厚さを有する、請求項７に記載の半導体パッケージ。
  10. 前記第１及び第２の絶縁板、並びに前記第１及び第２の絶縁板の導電層がＤＢＣ基板内に形成されている、請求項１に記載の半導体デバイス。
  11. 前記第１及び第２の絶縁板、並びに前記第１及び第２の絶縁板の導電層がＤＢＣ基板内に形成されている、請求項７に記載の半導体デバイス。
  12. 当該半導体パッケージパッケージの周囲に巻かれて押し付けられ、前記第１の絶縁板及び前記第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項１に記載の半導体パッケージ。
  13. 前記パッケージの周囲に巻かれて押し付けられ、前記第１及び第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項８に記載の半導体パッケージ。
  14. 前記パッケージの周囲に巻かれて押し付けられ、前記第１及び第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項１０に記載の半導体パッケージ。
  15. 両面冷却されることが可能な半導体パッケージであって、
    第１のパターニングされた第１のＤＢＣウエハ及び第２のＤＢＣウエハと、
    第１の電源電極及び第２の電源電極を有する少なくとも１つの半導体ダイと
    を備え、
    前記第１のＤＢＣウエハ及び前記第２のＤＢＣウエハの各々が、薄くて電気的に導電性であり、且つ電気的に絶縁性である板の両面に第１の導電層及び第２の導電層を有し、前記第１の導電層が、中央の平坦な領域から延びる周縁縁部を有し、前記半導体ダイの前記第２の電源電極が、前記第１のＤＢＣ層の前記第１の導電層の前記中央の平坦な領域に接続しており、前記第２のＤＢＣウエハの前記第１の導電層が、前記第１の電源電極のパターンと、前記第１のＤＢＣウエハの前記第１の導電層の前記周縁縁部とに合致したパターンを有し、前記第１のＤＢＣウエハが前記第２のＤＢＣウエハに、双方のＤＢＣウエハの間に前記半導体ウエハをサンドイッチする形で固定され、前記第１のＤＢＣウエハの前記第１の導電層の前記第１の電源電極及び前記縁部が前記第２のＤＢＣウエハの前記第１の導電層の前記パターン上の各領域と電気的に接触しており、リード導電体が、前記第２のＤＢＣウエハの前記第１の導電層の前記パターンに接続し、前記サンドイッチ構造体の周縁部を越えて延びている、半導体パッケージ。
  16. 前記シリコンダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項１６に記載のパッケージ。
  17. 前記ダイがＭＯＳゲートデバイスである、請求項１７に記載のパッケージ。
  18. 前記パッケージが約４ｍｍ未満の厚さを有する、請求項１６に記載のパッケージ。
  19. 前記第１の半導体ダイと横方向に間隔を空けて配置され、両面それぞれに第１の電源電極及び第２の電源電極を有する第２の半導体ダイを含み、
    前記第１の絶縁板及び前記第２の絶縁板上の前記第１の導電層が、前記第２の半導体ダイの前記第１の電源電極及び前記第２の電源電極に接触するための導電パターン部を有する、請求項１に記載のデバイス。
  20. 前記第１の半導体及び前記第２の半導体ダイが、それぞれ、ＭＯＳゲートデバイス及び並列接続のダイオードである、請求項２０に記載のデバイス。
JP2009512133A 2006-05-23 2007-05-23 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子 Active JP5290963B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US74795206P 2006-05-23 2006-05-23
US60/747,952 2006-05-23
US11/751,930 US7619302B2 (en) 2006-05-23 2007-05-22 Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
US11/751,930 2007-05-22
PCT/US2007/012328 WO2007139852A2 (en) 2006-05-23 2007-05-23 Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules

Publications (2)

Publication Number Publication Date
JP2009538534A true JP2009538534A (ja) 2009-11-05
JP5290963B2 JP5290963B2 (ja) 2013-09-18

Family

ID=38748766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009512133A Active JP5290963B2 (ja) 2006-05-23 2007-05-23 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子

Country Status (4)

Country Link
US (1) US7619302B2 (ja)
JP (1) JP5290963B2 (ja)
DE (1) DE112007001249B4 (ja)
WO (1) WO2007139852A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161265A (ja) * 2009-01-09 2010-07-22 Denso Corp 電子装置
JP2014072314A (ja) * 2012-09-28 2014-04-21 Toyota Industries Corp 半導体装置、及び半導体装置の製造方法
WO2016174698A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JPWO2017183222A1 (ja) * 2016-04-21 2018-08-09 三菱電機株式会社 半導体装置およびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
JP4506848B2 (ja) * 2008-02-08 2010-07-21 株式会社デンソー 半導体モジュール
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
CN102449758A (zh) * 2009-05-27 2012-05-09 库拉米克电子学有限公司 受冷却的电结构单元
US8358014B2 (en) * 2009-05-28 2013-01-22 Texas Instruments Incorporated Structure and method for power field effect transistor
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8084300B1 (en) 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US8350376B2 (en) 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
US9001518B2 (en) 2011-04-26 2015-04-07 International Rectifier Corporation Power module with press-fit clamps
US8804340B2 (en) 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
CN102254877B (zh) * 2011-07-08 2014-03-26 南京银茂微电子制造有限公司 无金属底板功率模块
US8987777B2 (en) 2011-07-11 2015-03-24 International Rectifier Corporation Stacked half-bridge power module
US8728872B2 (en) 2011-08-18 2014-05-20 DY 4 Systems, Inc. Manufacturing process and heat dissipating device for forming interface for electronic component
TWI502709B (zh) * 2011-08-26 2015-10-01 Viking Tech Corp Metallographic Ceramic Plate Method
US8699225B2 (en) * 2012-03-28 2014-04-15 Delphi Technologies, Inc. Liquid cooled electronics assembly suitable to use electrically conductive coolant
US8921989B2 (en) 2013-03-27 2014-12-30 Toyota Motor Engineering & Manufacturing North, America, Inc. Power electronics modules with solder layers having reduced thermal stress
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
DE102014213545A1 (de) 2014-07-11 2015-04-23 Siemens Aktiengesellschaft Leistungshalbleitermodul
DE112015004424B4 (de) * 2014-10-29 2021-05-20 Hitachi Automotive Systems, Ltd. Verfahren zur Herstellung einer elektronischen Vorrichtung
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN105161467B (zh) * 2015-08-14 2019-06-28 株洲南车时代电气股份有限公司 一种用于电动汽车的功率模块
CN105161477B (zh) * 2015-08-14 2019-10-18 株洲南车时代电气股份有限公司 一种平面型功率模块
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung
CN108039341B (zh) * 2018-01-11 2023-11-03 安徽电气工程职业技术学院 一种双面冷却式三维结构功率模块
CN110993507B (zh) * 2019-11-22 2021-05-25 江苏富乐德半导体科技有限公司 一种减少覆铜陶瓷基板母板翘曲的方法
JP7306294B2 (ja) 2020-02-19 2023-07-11 株式会社デンソー 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置
JP2000174202A (ja) * 1998-12-09 2000-06-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2004022710A (ja) * 2002-06-14 2004-01-22 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060112A (en) * 1990-04-02 1991-10-22 Cocconi Alan G Electrical component assembly with heat sink
US6072240A (en) * 1998-10-16 2000-06-06 Denso Corporation Semiconductor chip package
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
EP2234154B1 (en) * 2000-04-19 2016-03-30 Denso Corporation Coolant cooled type semiconductor device
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
US6490161B1 (en) * 2002-01-08 2002-12-03 International Business Machines Corporation Peripheral land grid array package with improved thermal performance
JP4016271B2 (ja) * 2003-03-26 2007-12-05 株式会社デンソー 両面冷却型半導体モジュール
US7005734B2 (en) * 2003-05-05 2006-02-28 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device
US7362580B2 (en) * 2004-06-18 2008-04-22 Intel Corporation Electronic assembly having an indium wetting layer on a thermally conductive body

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置
JP2000174202A (ja) * 1998-12-09 2000-06-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2004022710A (ja) * 2002-06-14 2004-01-22 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2004096135A (ja) * 2003-12-24 2004-03-25 Toyota Central Res & Dev Lab Inc パワーモジュール

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161265A (ja) * 2009-01-09 2010-07-22 Denso Corp 電子装置
JP2014072314A (ja) * 2012-09-28 2014-04-21 Toyota Industries Corp 半導体装置、及び半導体装置の製造方法
WO2016174698A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール
WO2016174697A1 (ja) * 2015-04-28 2016-11-03 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6086989B1 (ja) * 2015-04-28 2017-03-01 新電元工業株式会社 半導体モジュール
JPWO2016174697A1 (ja) * 2015-04-28 2017-05-18 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
US9892993B2 (en) 2015-04-28 2018-02-13 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module having stacked insulated substrate structures
US9997437B2 (en) 2015-04-28 2018-06-12 Shindengen Electric Manufacturing Co., Ltd. Power semiconductor module for improved thermal performance
JPWO2017183222A1 (ja) * 2016-04-21 2018-08-09 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE112007001249B4 (de) 2016-09-15
US7619302B2 (en) 2009-11-17
US20070273009A1 (en) 2007-11-29
WO2007139852A9 (en) 2008-06-26
WO2007139852A3 (en) 2008-05-02
WO2007139852A2 (en) 2007-12-06
DE112007001249T5 (de) 2009-04-30
WO2007139852A8 (en) 2008-12-31
JP5290963B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5290963B2 (ja) 高効率両面冷却ディスクリートパワーパッケージ、特に革新的なパワーモジュール用の基本素子
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
US8836112B2 (en) Semiconductor package for high power devices
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US7800219B2 (en) High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
US10109544B2 (en) Baseplate for an electronic module
EP1696484B1 (en) Process for assembling a double-sided circuit component
KR101343199B1 (ko) 반도체 패키지
US8026580B2 (en) Semiconductor device package with integrated heat spreader
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
CN111244061A (zh) 氮化镓设备的封装结构
US12027436B2 (en) Package with clip having through hole accommodating component-related structure
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure
US20220173023A1 (en) Package with load terminals on which coupled power component and logic component are mounted
CN114334884A (zh) 具有带有开口槽口的焊盘的封装体

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130606

R150 Certificate of patent or registration of utility model

Ref document number: 5290963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250