KR20160033999A - 반도체 패키지 및 이를 이용한 반도체 패키지 모듈 - Google Patents

반도체 패키지 및 이를 이용한 반도체 패키지 모듈 Download PDF

Info

Publication number
KR20160033999A
KR20160033999A KR1020140124958A KR20140124958A KR20160033999A KR 20160033999 A KR20160033999 A KR 20160033999A KR 1020140124958 A KR1020140124958 A KR 1020140124958A KR 20140124958 A KR20140124958 A KR 20140124958A KR 20160033999 A KR20160033999 A KR 20160033999A
Authority
KR
South Korea
Prior art keywords
pad
semiconductor package
electrode
present
electrically connected
Prior art date
Application number
KR1020140124958A
Other languages
English (en)
Inventor
이영기
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140124958A priority Critical patent/KR20160033999A/ko
Priority to CN201510550173.5A priority patent/CN105448874A/zh
Publication of KR20160033999A publication Critical patent/KR20160033999A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 및 이를 이용한 반도체 패키지 모듈에 관한 것이다. 본 발명의 일 실시 예에 따른 반도체 패키지는 하부에 게이트 전극 및 이미터 전극이 형성되고, 상부에 콜렉터 전극이 형성된 제1 소자, 하부에 애노드 전극이 형성되고 상부에 캐소드 전극이 형성된 제2 소자, 제1 소자의 하부에 형성되어, 상면이 게이트 전극과 전기적으로 연결되는 제1 패드, 제1 소자와 제2 소자의 하부에 형성되어, 상면이 이미터 전극과 애노드 전극에 동시에 전기적으로 연결되는 제2 패드 및 제1 소자와 제2 소자의 상부에 형성되어, 하면이 콜렉터 전극과 캐소드 전극에 동시에 전기적으로 연결되는 제3 패드를 포함한다.

Description

반도체 패키지 및 이를 이용한 반도체 패키지 모듈{SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE MODULE USING THE SAME}
본 발명은 반도체 패키지 및 이를 이용한 반도체 패키지 모듈에 관한 것이다.
반도체 기술의 급속한 발전으로 인하여 반도체 소자가 괄목할만한 성장을 이루고 있다. 이와 함께 반도체 소자 등의 전자 소자를 인쇄회로기판에 미리 실장하여 패키지로 구성하는 SIP(System In Package), CSP(Chip Sized Package), FCP(Flip Chip Package) 등의 반도체 패키지에 대한 개발이 활발히 이루어지고 있다. 이와 같은 반도체 패키지는 반도체 소자로부터 발생하는 열의 우수한 방출능력과 고압서의 절연능력이 요구된다. 방열 문제를 해결하기 위해 열전도 특성이 좋은 금속재료를 이용하여 여러가지 형태의 패키지 기판을 제작하고자 노력하고 있다. 최근에는 양극 산화를 이용하여 반도체 소자의 열 방출을 극대화하기 위한 패키지 기판에 대한 연구가 진행되고 있다.
미국등록특허 제 7947906호
본 발명의 일 측면은 비용 절감이 가능한 반도체 패키지 및 이를 이용한 반도체 패키지 모듈을 제공하는 데 있다.
본 발명의 다른 측면은 방열 기능이 향상된 반도체 패키지 및 이를 이용한 반도체 패키지 모듈을 제공하는 데 있다.
본 발명의 일 실시 예에 따르면, 하부에 게이트 전극 및 이미터 전극이 형성되고, 상부에 콜렉터 전극이 형성된 제1 소자, 하부에 애노드 전극이 형성되고 상부에 캐소드 전극이 형성된 제2 소자, 제1 소자의 하부에 형성되어, 상면이 게이트 전극과 전기적으로 연결되는 제1 패드, 제1 소자와 제2 소자의 하부에 형성되어, 상면이 이미터 전극과 애노드 전극에 동시에 전기적으로 연결되는 제2 패드 및 제1 소자와 제2 소자의 상부에 형성되어, 하면이 콜렉터 전극과 캐소드 전극에 동시에 전기적으로 연결되는 제3 패드를 포함하는 반도체 패키지가 제공된다.
제3 패드의 상부에 형성된 절연 시트(Sheet)를 더 포함한다.
제1 패드의 측면과 이격되도록 형성되며, 일부분이 절곡되어 제3 패드와 접합되는 제3 패드 단자를 더 포함한다.
본 발명의 다른 실시 예에 따르면, 하부에 게이트 전극 및 이미터 전극이 형성되고 상부에 콜렉터 전극이 형성된 제1 소자와 하부에 애노드 전극이 형성되고 상부에 캐소드 전극이 형성된 제2 소자를 포함하는 반도체 패키지, 제어 소자, 반도체 패키지와 제어 소자가 실장된 기판 및 일단은 기판과 전기적으로 연결되며 타단은 기판의 외부로 돌출되도록 형성된 리드 프레임을 포함하며, 반도체 패키지는, 제1 소자의 하부에 형성되어, 상면이 게이트 전극과 전기적으로 연결되는 제1 패드, 제1 소자와 제2 소자의 하부에 형성되어, 상면이 이미터 전극과 애노드 전극에 동시에 전기적으로 연결되는 제2 패드, 및 제1 소자와 제2 소자의 상부에 형성되어, 하면이 콜렉터 전극과 캐소드 전극에 동시에 전기적으로 연결되는 제3 패드를 포함하는 반도체 패키지 모듈이 제공된다.
반도체 패키지와 제어 소자는 다수개이다.
절연 시트는 다수개의 제3 패드를 동시에 덮도록 형성된다.
절연 시트는 다수개의 제3 패드를 개별적으로 덮도록 형성된다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1 내지 도 4는 본 발명의 실시 예에 따른 반도체 패키지의 나타낸 예시도이다.
도 5 및 도 6은 본 발명의 실시 예에 따른 반도체 패키지 모듈을 나타낸 예시도이다.
도 7 및 도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지 모듈을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "상부", "하부" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1 내지 도 4는 본 발명의 실시 예에 따른 반도체 패키지의 나타낸 예시도이다.
도 1은 본 발명의 실시 예에 따른 반도체 패키지의 하부를 나타낸 단면도이다. 또한, 도 2는 본 발명의 실시 예에 따른 반도체 패키지의 상부를 나타낸 단면도이다. 또한, 도 3 및 도 4는 도 1의 A1-A2 및 B1-B2에 대한 단면도이다.
본 발명의 실시 예에 따른 반도체 패키지(100)는 제1 소자(110), 제2 소자(120), 제1 패드(131) 내지 제3 패드(133), 제3 패드 단자(135), 절연 시트(140) 및 패키지 몰딩재(150)를 포함한다.
본 발명의 실시 예에 따르면, 제1 소자(110)와 제2 소자(120)는 전력 반도체 소자이다. 예를 들어, 제1 소자(110)는 IGBT(Insulated gate bipolar mode transistor)이고, 제2 소자(120)는 다이오드(Diode)이다.
본 발명의 실시 예에 따르면, 제1 소자(110)는 하부에 게이트(Gate) 전극(111)과 이미터(Emitter) 전극(112)이 형성된다. 또한, 제1 소자(110)는 상부에 콜렉터(Collector) 전극(113)이 형성된다.
본 발명의 실시 예에 따르면, 제2 소자(120)는 하부에 애노드(Anode) 전극(121)이 형성되며, 상부에는 캐소드(Cathode) 전극(122)이 형성된다.
도 1 및 도 3을 참조하면, 본 발명의 실시 예에 따른 제1 패드(131)는 제1 소자(110)의 하부에 형성된다. 또한, 제1 패드(131)의 상면은 제1 소자(110)의 게이트 전극(111)과 전기적으로 연결된다. 이때, 게이트 전극(111)과 제1 패드(131) 사이에 솔더와 같은 전도성 접착제가 개재되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 패드(132)는 제1 소자(110)와 제2 소자(120)의 하부에 형성된다. 제2 패드(132)의 상면은 제1 소자(110)의 이미터 전극(112)과 제2 소자(120)의 애노드 전극(121)에 동시에 전기적으로 연결된다. 즉, 제2 패드(132)에 의해서 이미터 전극(112)과 애노드 전극(121)이 전기적으로 연결된다. 이때, 제2 패드(132)와 이미터 전극(112) 사이와 제2 패드(132)와 애노드 전극(121) 사이에 각각 전도성 접착제가 개재되는 것도 가능하다.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 제3 패드(133)는 제1 소자(110)와 제2 소자(120)의 상부에 형성된다. 제3 패드(133)의 하면은 제1 소자(110)의 콜렉터 전극(113)과 제2 소자(120)의 캐소드 전극(122)에 동시에 전기적으로 연결된다. 이때, 제3 패드(133)와 콜렉터 전극(113) 사이와 제3 패드(133)와 캐소드 전극(122) 사이에 각각 전도성 접착제가 개재되는 것도 가능하다. 도 2는 제3 패드(133)의 구조 설명을 위해 절연 시트(140)는 생략되어 도시된 것이다.
본 발명의 실시 예에 따르면 제3 패드(133)는 히트 스프레더(Heat Spreader)의 역할을 수행하는 것도 가능하다. 따라서, 제1 소자(110)와 제2 소자(120)에서 발생하는 열이 제3 패드(133)에 의해서 분산되어 반도체 패키지(100)의 방열 능력이 향상된다.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 제3 패드 단자(135)는 제1 패드(131)의 측면으로부터 이격되도록 형성되며, 일부분이 절곡된 구조로 형성된다. 이와 같이 형성된 제3 패드 단자(135)는 일부분은 제1 패드(131)의 측면과 평행하도록 형성되며, 다른 일부분은 제3 패드(133)와 전기적으로 연결된다. 본 도면에서는 제3 패드 단자(135)의 일단이 제3 패드(133)의 하면과 접합되는 것을 예시로 설명하였으나, 제3 패드 단자(135)와 제3 패드(133)의 접합 구조가 이에 한정되는 것은 아니다. 예를 들어, 제3 패드 단자(135)의 일단은 제3 패드(133)의 측면과 접합되는 것도 가능하다. 이와 같이, 제3 패드 단자(135)와 제3 패드(133)의 접합 구조는 당업자의 선택에 따라 다양하게 변경 가능하다.
본 발명의 실시 예에 따른 제1 패드(131) 내지 제3 패드(133)와 제3 패드 단자(135)는 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 예를 들어, 제1 패드(131) 내지 제3 패드(133)와 제3 패드 단자(135)는 구리로 형성된다.
도 3 및 도 4를 참조하면, 본 발명의 실시 예에 따르면, 절연 시트(140)는 제3 패드(133)의 상부에 형성된다. 본 발명의 실시 예에 따른 절연 시트(140)는 절연 수지로 형성된다. 이때, 절연 시트(140)는 반도체 패키지(100)의 방열 성능 향상을 위해서 열전도가 높은 열 시트(Thermal Sheet) 종류가 사용되는 것도 가능하다. 본 발명의 실시 예에서, 반도체 패키지(100)가 절연 시트(140)를 포함하지만 절연 시트(140)는 당업자의 선택에 따라 생략되는 것도 가능하다.
본 발명의 실시 예에 따르면, 절연 시트(140)는 추후 방열 부재(미도시)가 반도체 패키지(100)에 장착되었을 때 제3 패드(133)와 방열 부재(미도시)를 서로 절연시켜 준다. 또한, 절연 시트(140)는 제3 패드(133)가 외부로 노출되어 산화, 부식 등과 같이 손상되는 것을 방지한다.
본 발명의 실시 예에 따르면, 패키지 몰딩재(150)는 제1 소자(110), 제2 소자(120), 제1 패드(131) 내지 제3 패드(133) 및 제3 패드 단자(135)를 보호하기 위해 이들을 감싸도록 형성된다. 본 발명의 실시 예에 따른 패키지 몰딩재(150)는 반도체 패키지 분야에서 사용되는 몰딩재 재질 중 어느 것으로도 형성되는 것이 가능하다. 예를 들어, 패키지 몰딩재(150)는 EMC(Epoxy Molding Compound)로 형성될 수 있다.
본 발명의 실시 예에 따르면, 패키지 몰딩재(150)는 절연 시트(140)의 상면이 외부로 노출되도록 형성된다. 또한, 절연 시트(140)가 생략된 경우에는 패키지 몰딩재(150)는 제3 패드(133)의 상면이 외부로 노출되도록 형성된다. 이와 같이 패키지 몰딩재(150)의 구조는 반도체 패키지 모듈 형성 시, 방열 부재(미도시)로 효율적으로 열을 전달하기 위해서이다. 그러나 패키지 몰딩재(150)의 구조가 이에 한정되는 것은 아니며, 패키지 몰딩재(150)는 절연 시트(140) 또는 제3 패드(133)의 상면을 덮도록 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 반도체 패키지(100)는 와이어 본딩 공정을 삭제하고 제1 패드(131) 내지 제3 패드(133)와 제3 패드 단자(135)를 이용하여 제1 소자(110)와 제2 소자(120) 하나의 패키지로 형성하는 것이 가능하다. 즉, 와이어 본딩 공정 삭제로 반도체 패키지(100) 제조 공정이 단순화되고 비용이 절감된다. 또한, 본 발명의 실시 예에 따르면 제3 패드(133)가 히트 스프레더 역할을 수행하여, 제1 소자(110)와 제2 소자(120)를 포함하는 반도체 패키지(100)의 방열 기능이 향상된다.
도 5 및 도 6은 본 발명의 실시 예에 따른 반도체 패키지 모듈을 나타낸 예시도이다.
도 5는 본 발명의 실시 예에 따른 반도체 패키지 모듈(200)의 상부를 나타낸 단면도이며, 도 6은 도 5의 C1-C2를 나타낸 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 반도체 패키지 모듈(200)은 기판(210), 반도체 패키지(100), 제어 소자(220), 리드 프레임(230), 모듈 몰딩재(240) 및 방열 부재(250)를 포함한다.
본 발명의 실시 예에 따르면, 반도체 패키지(100)는 기판(210) 상부에 한 개 이상이 배치된다. 본 발명의 실시 예에 따르면, 반도체 패키지(100)는 도 1 내지 도 4에서 설명한 반도체 패키지(100)이다. 따라서, 반도체 패키지(100)에 대한 중복되는 설명은 생략하고, 자세한 설명은 도 1 내지 도 4를 참고하도록 한다.
본 발명의 실시 예에 따르면 한 개 이상의 반도체 패키지(100)는 절연 시트(140)를 각각 포함하고 있다.
본 발명의 실시 예에 따르면, 기판(210)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 또한, 기판(210)은 미도시 되었지만, 절연층과 회로층을 포함하는 인쇄회로기판도 가능하다. 즉, 기판(210)은 1층 이상의 회로층 및 절연층을 포함한다. 여기서, 절연층은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지가 될 수 있다. 또는 절연층은 에폭시 수지에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지가 될 수 있다. 예를 들어 프리프레그가 될 수 있다. 또는 절연층은 광경화성 수지 등이 사용될 수 있다. 그러나 절연층은 특별히 이에 한정되는 것은 아니다. 회로층은 회로 기판 분야에서 회로용 전도성 물질로 사용되는 것이라면 제한 없이 적용 가능하며, 일반적으로 구리로 형성될 수 있다.
본 발명의 실시 예에 따르면, 반도체 패키지(100)의 제3 패드(133)가 히트 스프레더 역할을 수행하므로 방열 기능이 향상된다. 따라서 방열 기능의 향상으로 기판(210)을 방열을 위한 세라믹 기판 또는 금속 기판이 아닌 인쇄회로기판으로 하여도 제1 소자(110)와 제2 소자(120)의 발열에 의해 문제가 발생하는 것을 방지할 수 있다. 본 발명의 실시 예에 따르면, 기판(210)이 반드시 인쇄회로기판인 것은 아니며 세라믹 기판이나 금속 기판으로 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제어 소자(220)는 기판(210) 상부에 한 개 이상 배치된다. 본 발명의 실시 예에 따르면, 제어 소자(220)는 기판(210) 및 반도체 패키지(100)의 동작을 제어하는 소자이다.
본 발명의 실시 예에 따르면, 반도체 패키지(100)와 제어 소자(220)는 기판(210)의 회로층(미도시)과 전기적으로 연결되는 것도 가능하다.
본 발명의 실시 예에 따르면, 리드 프레임(230)의 일단은 반도체 패키지 모듈(200)의 내부에 위치하고, 타단은 반도체 패키지 모듈(200)의 외부에 위치한다. 이와 같이 형성된 리드 프레임(230)은 반도체 패키지 모듈(200)의 내부와 외부를 전기적으로 연결한다. 반도체 패키지 모듈(200)의 내부에 위치한 리드 프레임(230)은 기판(210) 또는 반도체 패키지(100)와 전기적으로 연결된다. 본 발명의 실시 예에 따르면, 리드 프레임(230)은 전도성 금속으로 형성된다. 예를 들어, 리드 프레임(230)은 구리로 형성된다.
본 발명의 실시 예에 따르면, 모듈 몰딩재(240)는 기판(210) 상부에 형성되어, 반도체 패키지(100) 및 제어 소자(220)를 감싸도록 형성된다. 본 발명의 실시 예에 따르면, 모듈 몰딩재(240)는 반도체 패키지 분야에서 사용되는 몰딩재 재질 중 어느 것으로도 형성되는 것이 가능하다. 예를 들어, 모듈 몰딩재(240)는 EMC(Epoxy Molding Compound)로 형성될 수 있다. 본 발명의 실시 예에 따르면, 모듈 몰딩재(240)는 반도체 패키지(100)의 상면을 노출하도록 형성된다. 여기서, 반도체 패키지(100)의 절연 시트(140)의 상면이 노출된다.
본 발명의 실시 예에 따르면, 방열 부재(250)는 모듈 몰딩재(240)의 상부에 형성된다. 이때, 방열 부재(250)는 모듈 몰딩재(240)에 의해 노출된 반도체 패키지(100)와 접촉되도록 형성된다. 이때, 반도체 패키지(100)의 절연 시트(140)와 방열 부재(250)가 접촉하게 된다. 즉, 절연 시트(140)에 의해서 다수개의 반도체 패키지(100)와 방열 부재(250)는 절연 상태 유지가 가능하다. 따라서 방열 부재(250)를 형성할 때, 별도의 절연을 위한 공정이 수행될 필요가 없다. 또한, 방열 부재(250)가 절연 시트(140)와 접촉되므로, 제1 소자(110) 및 제2 소자(120)와 방열 부재(250) 간의 거리가 짧다. 반도체 패키지(100)에서 발생한 열이 방열 부재(250)로 짧은 거리를 통해 전달되어 반도체 패키지 모듈(200)의 방열 기능이 향상된다.
또한, 본 발명의 실시 예에 따르면, 기판(210)이 내부에 회로층(미도시)을 포함하는 인쇄회로기판이면, 제1 소자(110)와 제2 소자(120)의 열이 회로층(미도시)을 통해 외부로 방출된다. 따라서, 본 발명의 실시 예에 따른 반도체 패키지 모듈(200)은 상부와 하부로 모두 열이 방출되는 것이 가능하므로, 방열 기능이 더욱 향상된다.
본 발명의 실시 예에 따르면, 방열 부재(250)는 반도체 패키지 분야에서 방열을 위해 사용되는 어떠한 구조 및 재질도 가능하다. 예를 들어, 방열 부재(250)는 방열판 또는 히트 싱크(Heat sink)일 수 있다.
본 발명의 실시 예에 따르면, 반도체 패키지 모듈(200)은 제1 소자(110)와 제2 소자(120)가 단일 패키지된 반도체 패키지(100)를 이용하여 형성된다. 따라서, 본 발명의 실시 예에 따른 반도체 패키지 모듈(200)은 다수개의 반도체 패키지(100)를 각각 불량 검사를 수행한 후 제작될 수 있다. 따라서, 불량으로 판단된 반도체 패키지(100)만 교체하여 반도체 패키지 모듈(200)을 제작하면 되므로 불량에 의한 비용 절감이 가능하다.
도 7 및 도 8은 본 발명의 다른 실시 예에 따른 반도체 패키지 모듈을 나타낸 예시도이다.
도 7은 본 발명의 다른 실시 예에 따른 반도체 패키지 모듈(300)의 상부를 나타낸 단면도이며, 도 8은 도 7의 D1-D2를 나타낸 단면도이다.
도 7 및 도 8에서 도 5 및 도 6과 동일한 구성에 대한 설명은 생략하도록 한다. 생략된 구성에 대한 자세한 설명은 도 5 및 도 6을 참고하도록 한다.
도 7을 참조하면, 본 발명의 실시 예에 따르면, 한 개 이상의 반도체 패키지(100)는 절연 시트(도 5의 140)가 생략된 것이다. 즉, 반도체 패키지(100)는 패키지 몰딩재(150)가 제3 패드(133)의 상면을 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 반도체 패키지 모듈(300)은 제3 패드(133)의 상면을 노출하는 한 개 이상의 반도체 패키지(100) 상부에 형성된 절연 시트(340)를 포함한다.
즉, 도 5 및 도 6의 실시 예에서 절연 시트(340)는 반도체 패키지(100)에 개별적으로 형성되며, 도 7 및 도 8의 실시 예에서 절연 시트(340)는 한 개 이상의 반도체 패키지(100)를 동시에 덮도록 형성된다.
본 발명의 실시 예에 따르면, 이와 같이 형성된 절연 시트(340) 상부에 방열 부재(250)가 형성된다. 이때, 절연 시트(340)에 의해서 한 개 이상의 반도체 패키지(100)와 방열 부재(250)가 서로 절연된다.
본 발명의 실시 예에서 반도체 패키지 모듈(300)이 방열 부재(250)를 포함하고 있음을 예시로 설명하였지만, 당업자의 선택에 따라 방열 부재(250)는 생략이 가능하다.
본 발명의 실시 예에 따른 반도체 패키지 모듈(200, 300)은 다수개의 반도체 패키지(100)와 제어 소자(220)로 형성됨이 도시되었지만, 한 개의 반도체 소자(100)와 제어 소자(220)로 형성되는 것도 가능하다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 반도체 패키지
110: 제1 소자
111: 게이트 전극
112: 이미터 전극
113: 콜렉터 전극
120: 제2 소자
121: 애노드 전극
122: 캐소드 전극
131: 제1 패드
132: 제2 패드
133: 제3 패드
135: 제3 패드 단자
140, 340: 절연 시트
150: 패키지 몰딩재
200, 300: 반도체 패키지 모듈
210: 기판
220: 제어 소자
230: 리드 프레임
240: 모듈 몰딩재
250: 방열 부재

Claims (16)

  1. 하부에 게이트 전극 및 이미터 전극이 형성되고, 상부에 콜렉터 전극이 형성된 제1 소자;
    하부에 애노드 전극이 형성되고 상부에 캐소드 전극이 형성된 제2 소자;
    상기 제1 소자의 하부에 형성되어, 상면이 상기 게이트 전극과 전기적으로 연결되는 제1 패드;
    상기 제1 소자와 제2 소자의 하부에 형성되어, 상면이 상기 이미터 전극과 애노드 전극에 동시에 전기적으로 연결되는 제2 패드; 및
    상기 제1 소자와 제2 소자의 상부에 형성되어, 하면이 상기 콜렉터 전극과 캐소드 전극에 동시에 전기적으로 연결되는 제3 패드;
    를 포함하는 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 제3 패드의 상부에 형성된 절연 시트(Sheet)를 더 포함하는 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 제1 소자, 제2 소자 및 제1 패드 내지 제3 패드를 감싸는 패키지 몰딩재를 더 포함하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 제1 패드의 측면과 이격되도록 형성되며, 일부분이 절곡되어 상기 제3 패드와 접합되는 제3 패드 단자를 더 포함하는 반도체 패키지.
  5. 하부에 게이트 전극 및 이미터 전극이 형성되고 상부에 콜렉터 전극이 형성된 제1 소자와 하부에 애노드 전극이 형성되고 상부에 캐소드 전극이 형성된 제2 소자를 포함하는 반도체 패키지;
    제어 소자;
    상기 반도체 패키지와 제어 소자가 실장된 기판; 및
    일단은 상기 기판과 전기적으로 연결되며 타단은 상기 기판의 외부로 돌출되도록 형성된 리드 프레임을 포함하며,
    상기 반도체 패키지는,
    상기 제1 소자의 하부에 형성되어, 상면이 상기 게이트 전극과 전기적으로 연결되는 제1 패드;
    상기 제1 소자와 제2 소자의 하부에 형성되어, 상면이 상기 이미터 전극과 애노드 전극에 동시에 전기적으로 연결되는 제2 패드; 및
    상기 제1 소자와 제2 소자의 상부에 형성되어, 하면이 상기 콜렉터 전극과 캐소드 전극에 동시에 전기적으로 연결되는 제3 패드;
    를 포함하는 반도체 패키지 모듈.
  6. 청구항 5에 있어서,
    상기 제3 패드의 상부에 형성된 절연 시트(Thermal Sheet)를 더 포함하는 반도체 패키지 모듈.
  7. 청구항 5에 있어서,
    상기 제1 소자, 제2 소자 및 제1 패드 내지 제3 패드를 감싸는 패키지 몰딩재를 더 포함하는 반도체 패키지 모듈.
  8. 청구항 5에 있어서,
    상기 제1 패드의 측면과 이격되도록 형성되며, 일부분이 절곡되어 상기 제3 패드와 접합되는 제3 패드 단자를 더 포함하는 반도체 패키지 모듈
  9. 청구항 5에 있어서,
    상기 기판 상부에 형성되어, 상기 반도체 패키지 및 제어 소자를 감싸는 모듈 몰딩재를 더 포함하는 반도체 패키지 모듈
  10. 청구항 6에 있어서,
    상기 절연 시트 상부에 형성된 히트 싱크(Heat sink)를 더 포함하는 반도체 패키지 모듈.
  11. 청구항 5에 있어서,
    상기 반도체 패키지는 다수개인 반도체 패키지 모듈.
  12. 청구항 11에 있어서,
    상기 다수개의 반도체 패키지의 제3 패드의 상부에 형성된 절연 시트를 더 포함하는 반도체 패키지 모듈.
  13. 청구항 12에 있어서,
    상기 절연 시트는 다수개의 제3 패드를 동시에 덮도록 형성된 반도체 패키지 모듈
  14. 청구항 12에 있어서,
    상기 절연 시트는 상기 다수개의 제3 패드를 개별적으로 덮도록 형성된 반도체 패키지 모듈.
  15. 청구항 11에 있어서,
    상기 제어 소자는 다수개인 반도체 패키지 모듈.
  16. 청구항 12에 있어서,
    상기 절연 시트 상부에 형성된 히트 싱크(Heat sink)를 더 포함하는 반도체 패키지 모듈.
KR1020140124958A 2014-09-19 2014-09-19 반도체 패키지 및 이를 이용한 반도체 패키지 모듈 KR20160033999A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140124958A KR20160033999A (ko) 2014-09-19 2014-09-19 반도체 패키지 및 이를 이용한 반도체 패키지 모듈
CN201510550173.5A CN105448874A (zh) 2014-09-19 2015-09-01 半导体封装件及利用该封装件的半导体封装件模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140124958A KR20160033999A (ko) 2014-09-19 2014-09-19 반도체 패키지 및 이를 이용한 반도체 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20160033999A true KR20160033999A (ko) 2016-03-29

Family

ID=55558905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140124958A KR20160033999A (ko) 2014-09-19 2014-09-19 반도체 패키지 및 이를 이용한 반도체 패키지 모듈

Country Status (2)

Country Link
KR (1) KR20160033999A (ko)
CN (1) CN105448874A (ko)

Also Published As

Publication number Publication date
CN105448874A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US9287231B2 (en) Package structure with direct bond copper substrate
US9107290B1 (en) Package structure and stacked package module with the same
US9425131B2 (en) Package structure
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US20140029201A1 (en) Power package module and manufacturing method thereof
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8723304B2 (en) Semiconductor package and methods of fabricating the same
US20160352246A1 (en) Power module
JP5212417B2 (ja) パワー半導体モジュール
US9728484B2 (en) Power module package and method for manufacturing the same
TWI614849B (zh) 封裝結構
US9466542B2 (en) Semiconductor device
US8823153B2 (en) Semiconductor package
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
JP2016181536A (ja) パワー半導体装置
KR101343199B1 (ko) 반도체 패키지
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
JP2006100759A (ja) 回路装置およびその製造方法
JP2014053441A (ja) 半導体装置
US20150287889A1 (en) Surface mountable semiconductor device
JP2017028174A (ja) 半導体装置
KR101409622B1 (ko) 반도체 패키지
KR20160033999A (ko) 반도체 패키지 및 이를 이용한 반도체 패키지 모듈
JP2017135144A (ja) 半導体モジュール
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination