JP2011151102A - リードフレーム及びリードフレームの製造方法 - Google Patents

リードフレーム及びリードフレームの製造方法 Download PDF

Info

Publication number
JP2011151102A
JP2011151102A JP2010009677A JP2010009677A JP2011151102A JP 2011151102 A JP2011151102 A JP 2011151102A JP 2010009677 A JP2010009677 A JP 2010009677A JP 2010009677 A JP2010009677 A JP 2010009677A JP 2011151102 A JP2011151102 A JP 2011151102A
Authority
JP
Japan
Prior art keywords
lead frame
recess
manufacturing
forming
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010009677A
Other languages
English (en)
Inventor
Takayuki Nishizawa
崇幸 西澤
Haruo Ueno
晴男 上野
Morikazu Yoshiike
守一 吉池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2010009677A priority Critical patent/JP2011151102A/ja
Publication of JP2011151102A publication Critical patent/JP2011151102A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】表面に凹部を形成する際に周囲の変形量を小さくするリードフレームの製造方法を提供する。
【解決手段】半導体素子を搭載するリードフレームの製造方法であって、前記リードフレームの第1の面又は該第1の面とは反対側で前記半導体素子を搭載する第2の面のいずれか一方に第1の凹部を形成する工程と、前記リードフレームの前記第2の面をプレス加工することにより第2の凹部を形成する工程とを有する。
【選択図】図1

Description

本発明は、リードフレーム及びリードフレームの製造方法に関する。
従来から、LEDパッケージのリフレクタ等、リードフレームに凹み形状をプレス加工で成形する方法として、パンチを用いたプレス加工によりリードフレームを成形する方法がある。また、特許文献1には、半導体素子搭載部に凹部を設けたリードフレームが開示されている。この凹部は、金型によるプレス工法を用いて加工されている。
特開昭63−200550号公報
しかしながら、特許文献1に開示されているようにプレス加工にて凹部を成形しようとすると、凹部成形時に余肉がリードフレームの面内方向に移動する。このため、凹部のサイズが大きく余肉が多いときには、凹部成形の周囲において、リードフレームの形状が大きく変形してしまうという問題がある。
この一例を図9に示す。図9は従来のLEDパッケージ用のリードフレーム100の平面図であり、図9(a)は凹部をプレス加工する前のリードフレーム100を示し、図9(b)は凹部をプレス加工した後のリードフレーム100を示す。リードフレーム100は、アノード100cとカソード100dが孔300によって互いに分離するように形成される。孔400は、凹部900をプレス加工する際に、プレス加工部の周囲が移動するのを許容(吸収)して凹部900の位置ズレを防止するために設けられている。
図9(a)に示される状態でプレス加工が行われると、図9(b)の状態になる。図9(b)に示されるように、プレス加工で凹部900を形成すると、凹部900の周囲部分が面内方向に拡がり、カソード100dがアノード100cに接触してしまうおそれがある。このような接触を防ぐため、リードフレーム100に凹部900を形成する際には、凹部の周囲部分の変形量を小さくする必要がある。
そこで本発明は、凹部を形成する際に変形量を小さくしたリードフレーム及びそのリードフレームの製造方法を提供する。
本発明の一側面としてのリードフレームの製造方法は、半導体素子を搭載するリードフレームの製造方法であって、前記リードフレームの第1の面又は該第1の面とは反対側で前記半導体素子を搭載する第2の面のいずれか一方に第1の凹部を形成する工程と、前記リードフレームの前記第2の面をプレス加工することにより第2の凹部を形成する工程とを有する。
本発明の他の側面としてのリードフレームは、半導体素子を搭載するためのリードフレームであって、平面な第1の面と、前記第1の面とは反対側の第2の面とを有し、前記第2の面には、前記第1の面に第1の凹部を形成した後にプレス加工することより、消失した該第1の凹部に対向する位置において形成された第2の凹部が形成されている。
本発明の他の目的及び特徴は、以下の実施例において説明される。
本発明によれば、凹部を形成する際に変形量を小さくしたリードフレーム及びそのリードフレームの製造方法を提供することができる。
本実施例におけるリードフレーム(裏面)の平面図である。 本実施例におけるリードフレームのエッチング工程図である。 本実施例におけるリードフレームのコイニング工程図である。 本実施例におけるリードフレーム(表面)の平面図である。 本実施例の変形例であるリードフレームの平面図である。 本実施例の変形例におけるリードフレームのコイニング工程図である。 本実施例の変形例におけるリードフレームのコイニング工程図である。 本実施例におけるリードフレームの別のコイニング工程図である。 従来におけるリードフレームの平面図である。
以下、本発明の実施例について、図面を参照しながら詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
まず、本発明の実施例において、半導体素子を搭載するリードフレームのエッチング工程について説明する。本実施例のエッチング工程は、主に、リードフレームの裏面に所定の凹部(凹部2)を形成するために行われる。図1は、本実施例におけるエッチング工程後(コイニング工程前)のリードフレームの平面図であり、リードフレームの裏面を示す。図1は、一例としてLEDパッケージ用のリードフレームであるが、本実施例はこれに限定されるものではなく、LED以外の他の半導体装置に適用されるリードフレームであってもよい。図2は、リードフレームのエッチング工程図であり、図1中のA−A線で切断した断面図を示す。
図2(a)は、エッチング加工前のリードフレームを示す。図2(a)に示されるように、リードフレーム1は、LEDチップ等の半導体素子が搭載されることになる表面1a(第2の面)と、その反対側の面である裏面1b(第1の面)を有する。リードフレーム1の表面1aの全体にレジスト8aを塗布し、裏面1bの全体にレジスト8bを塗布する。レジスト8a、8bを塗布した後、所定のパターンが形成されたマスクを用いてリードフレーム1の表面1a及び裏面1bをそれぞれ露光する。このような露光により、図2(b)に示されるように、リードフレーム1の表面1aにレジスト除去領域28a、28bが形成され、裏面1bにレジスト除去領域28c、28d、28eが形成される。
次に、リードフレーム1の両面から板厚の半分に相当する深さのエッチング(ハーフエッチング)を行う。このとき、表面1aに形成されたレジスト除去領域28aと裏面1bに形成されたレジスト除去領域28dにおいては、リードフレーム1は両面からエッチングされる。同様に、レジスト除去領域28b、28eにおいて、リードフレーム1は両面からエッチングが行われる。このため、これらの領域では、フルエッチングが行われることになり、図2(c)に示されるように、リードフレーム1の表面1aと裏面1bとが貫通する孔3a、6が形成される。
孔3aは、リードフレーム1において、LEDチップが実装されるダイパッドとLEDチップのワイヤボンディングされるリード部とを分離するために形成される。本実施例では、リードフレーム1は、例えばLEDパッケージのアノード側端子となるリード部1cとカソード側端子となるダイパッド1dに分けられる。ただし、これに限定されるものではなく、アノードとカソードを互いに逆にしてもよい。
孔6は、後述のリードフレーム1の表面1aをプレス加工する際に、その加工部の周囲部分が面内方向に移動するのを吸収するため形成される。また、孔6の径は、レジスト除去領域28eの幅をレジスト除去領域28cの幅よりも大きくすることにより、表面1a側よりも裏面1b側のほうが広くなっている。これは、後述の段部7と同様に、リードフレーム1を覆う樹脂(不図示)の食い付きをより強固なものとするためである。
一方、裏面1bに形成されたレジスト除去領域28cに対向する表面1aにはレジスト除去領域が形成されていない。すなわち、この領域では、リードフレーム1は裏面1b側からのみエッチングされ、表面1a側からはエッチングが行われない。このため、この領域ではハーフエッチングが行われることになり、図2(c)に示されるように、リードフレーム1の裏面1bにおいて、ダイパッド1dの中央で表面1aにLEDチップが搭載される位置を中心に凹部2(ザグリ部、第1の凹部)が形成される。なお、本実施例において、凹部2はエッチングにより形成されるが、これに限定されるものではなく、他の方法によって形成してもよい。例えば、凹部2は、機械的な切削、ブラスト加工、又は、プレス加工により形成することもできる。凹部2により、後述のコイニング加工時におけるリードフレーム1の面内方向の変形量を小さくすることができる。
図1に示されるように、LEDパッケージ用のリードフレーム1の裏面1bには、図2のエッチング工程により、ハーフエッチングにより形成された凹部2及び段部7(ハーフエッジ)、並びに、フルエッチングにより形成された孔3、3a、4、5が形成される。孔3、3aは、リード部1c及びダイパッド1dの構造を決定するために形成される。孔4は、後述のコイニング加工時におけるリードフレーム1の面内方向における伸びを受けて吸収する。孔5は、リードフレーム1のプレス工程やモールド工程等の各工程の位置決めに用いられるパイロット孔である。段部7は、図2のエッチング工程において、リード部1c及びダイパッド1dの両縁部がハーフエッチングされることで形成される。この段部7は、リードフレーム1の表面1a側にLEDチップを実装して封止したLEDパッケージの樹脂をリードフレーム1の裏面1b側(下側)に回り込ませて、リードフレーム1から取れ(剥がれ)にくくするために形成される。
これらの部位は全て、図2に示される一度のエッチング工程で一括して形成することができる。ただし、本実施例はこれに限定されるものではなく、これらの少なくとも一つの部位を、別のエッチング工程で形成するようにしてもよい。なお、本実施例のリードフレーム1は、縦4個、横4個のパッド部(一つのLEDパッケージを形成する単位要素)が並んでいるが、これに限定されるものではなく、他の個数のパッド部を並べてもよい。
次に、本実施例におけるコイニング工程について説明する。図3はリードフレーム1のコイニング工程図であり、図3(a)はコイニング加工前(プレス加工前)の状態、図3(b)はコイニング加工後(プレス加工中)の状態を示す。図3(a)に示されるように、コイニング加工時には、まず、受けダイ20の上にリードフレーム1を配置する。リードフレーム1には、前述のエッチング加工により凹部2、孔3a、6が形成されている。リードフレーム1は、凹部2が形成された裏面1bを下にして、受けダイ20の上に配置される。また、リードフレーム1の表面1aの上には、パンチガイド10が配置され、リードフレーム1は、パンチガイド10と受けダイ20でクランプして固定される。
また、リードフレーム1のうち、凹部2が形成された部分の上には、パンチ15が配置される。パンチ15の先端には、リードフレーム1の表面1aを平面的に押圧加工するための平面部15a、及び、リードフレーム1の表面1aを傾斜加工するための傾斜部15bを有する。
凹部2の幅aは、パンチ15の平面部15aの幅cと略同一である。ここで略同一とは厳密に同一であることだけでなく、凹部2の幅aは、パンチ15の平面部15aの幅cよりも僅かに小さい場合など、実質的に同一と評価される程度に近い場合を含む。このように、パンチ15の平面部15aの幅cがリードフレーム1の厚さbに比べて大きいとき、特に効果的である。
このようなパンチ15を用いてリードフレーム1を押圧すると、図3(b)に示されるように、リードフレーム1の表面1aの一部がプレス加工され、凹部2に対向する位置において、表面1aに凹部9(第2の凹部)が形成される。凹部9は、平面部9a(底面)と傾斜部9b(傾斜面)とを備えて構成される。パンチ15の先端に形成された平面部15a及び傾斜部15bにより押圧されて形成された部分が、それぞれ平面部9a及び傾斜部9bとなる。
本実施例では、リードフレーム1の表面1aに凹部9を形成する前に、裏面1bにエッチング工程により凹部2を形成する。このため、パンチ15により押圧される部分のリードフレーム1の厚さは、他の部分よりも薄い。このため、凹部9の位置に存在していた余肉を凹部2に(換言すれば、リードフレーム1の厚み方向)に移動させるだけでよく、凹部9を形成する際のリードフレーム1の幅方向への変形量を極めて小さくする、すなわちリードフレーム1の面内方向の広がりを抑制することができる。これにより、端子同士の接触などの電気的な不具合の発生が防止される。このとき、凹部9を形成した後、リードフレーム1の裏面1bは、凹部2が消失して平面にすることが好ましい。このため、凹部2の深さは、凹部9の深さ、すなわち、パンチ15の傾斜部15bの高さと同一か少し薄く形成される。
図3(b)に示されるように、エッチング工程により形成された凹部2を備えた状態でも、コイニング加工後における孔3aの凹部9側の面(右側面)及び孔6の凹部9側の面(左側面)の位置は、コイニング加工前における孔3aの右側面3b及び孔6の左側面6bの位置からわずかに移動している。しかし、これらの移動量は、従来のようにリードフレーム1の裏面1bに凹部2が形成されていない場合に比べて、極めて小さくなる。
コイニング加工により形成された凹部9のうち、平面部9aの上には、LEDチップ等の半導体素子が搭載される。また、傾斜部9bは、LEDパッケージにおいてLEDチップから放出された光を反射するためのリフレクタとして機能する。また、傾斜部9bは、半導体素子の下からはみ出したダイボンド材の拡散防止の機能も有する。本実施例では、このような凹部9をコイニング加工にて形成しているため、高精度な加工が可能となり、高品質なLEDパッケージを提供することができる。すなわち、平面部9aの厚みを均一にすることができるため、実装されたLEDチップの傾きを極めて小さくすることができる。また、パンチ15の形状をそのまま凹部9に転写させることができるため、傾斜部9bの傾きを所望の角度に形成すると共に平面部9aと傾斜部9bの角部分の形状を確実に形成することができる。
また、凹部9を形成することにより、凹部2は潰されて消失し、リードフレーム1の裏面1bは平面になる。このため、リードフレーム1の裏面1bを外部の放熱部材に確実に接触させることができ、裏面に凹部が存在するリードフレームに比べて、放熱性を向上させることができる。
図4は、本実施例におけるコイニング工程後のリードフレームの平面図であり、リードフレームの表面(図1とは反対側の面)を示す。50はLEDパッケージのパッケージ外形である。コイニング工程後、リードフレーム1に対して、銀などのめっき処理が行われる。そして、凹部9の平面部9aの上には不図示のLEDチップ(半導体素子)が搭載されると共に、ワイヤボンディングされる。次いで、このリードフレーム1の裏面1bを露出させるようにLEDパッケージの外形50に樹脂封止することでLEDパッケージが形成される。この場合、必要に応じてLEDチップ上部にレンズ形状を成形するよう樹脂封止してもよい。本実施例のリードフレーム1においては、不要部分を切断した後、合計16個のLEDパッケージが製造される。
次に、本実施例におけるリードフレーム1の変形例について説明する。図5はリードフレーム1の変形例を示す平面図であり、図5(a)は裏面1bを示し、図5(b)は表面1aを示す。図5(a)に示されるように、本変形例のリードフレーム1は、裏面1bに正方形の凹部2aが形成されている。また、表面1aには正方形の凹部19(平面部19a、傾斜部19b)が形成されている。このように、本実施例では、円形の凹部2、9だけでなく、搭載される半導体素子の配列の形状や個数に応じて、四角形(正方形)や六角形等の多角形の凹部を形成することもできるため、複数の半導体素子を隙間無く実装することができる。これにより、半導体素子の実装密度を高めて高輝度化を図ることができる。また、楕円の凹部(不図示)を形成してもよい。
上述のとおり、本実施例によれば、凹部を形成する際に変形量を小さくしたリードフレーム及びそのリードフレームの製造方法を提供することができる。
また、図6(a)に示されるように、パンチガイド10のクランプ面において、パンチ15の周囲に環状の突起10aを設けてもよい。この場合、図6(b)に示されるように、クランプ時にリードフレーム1の表面1aに突起10aを強く押し付けた状態でコイニングが行われる。このため、リードフレーム1の幅方向への余肉の移動を防止することができ、凹部9を形成する際の幅方向の変形量を小さくすると共に、凹部2を確実に潰すことができる。
また、図7(a)に示されるように、パンチガイド10のクランプ面において、リードフレーム1の孔3a、6に嵌合可能な突起10bを設けてもよい。この場合、図7(b)に示されるように、クランプ時にリードフレーム1の孔3a、6に突起10bをそれぞれ嵌合させることで、孔3aと孔6とに挿入された一対の突起10bによってリードフレーム1が幅方向への余肉の移動できない状態でコイニングされる。このため、リードフレーム1の幅方向への余肉の移動を防止することができ、凹部9を形成する際に幅方向に変形させずに凹部2を確実に潰すことができる。
また、上述の実施形態では裏面1bに凹部2を形成して凹部2に対向する位置において表面1aに凹部9を形成する例を説明した。しかしながら、平面部9a及び傾斜部9bの面に求められる品質(面性状等)を満足できるのであれば、凹部2に相当する部位(凹部2a)を表面1a側に設けて同じ面に凹部9を形成する構成としてもよい。図8はリードフレーム1の別のコイニング工程図であり、図8(a)はコイニング加工前(プレス加工前)の状態、図8(b)はコイニング加工後(プレス加工中)の状態を示す。このように、リードフレーム1の表面1aに凹部2aを形成し(図8(a))、この表面1a(凹部2aが形成された箇所)をプレス加工することにより凹部9を形成することができる(図8(b))。これにより、裏面1bの形状を変形させずに凹部9を形成することができるため、リードフレーム1の裏面1bを外部の放熱部材により確実に接触させることができ、放熱性を一層向上させることができる。
このように、本実施例におけるリードフレームの製造方法は、リードフレーム1の裏面1b又は裏面1bとは反対側で半導体素子を搭載する表面1aのいずれか一方に凹部2(又は、凹部2a)を形成する工程と、リードフレーム1の表面1aをプレス加工することにより凹部9を形成する工程とを有する。
以上、本発明の実施例について具体的に説明した。ただし、本発明は上記実施例として記載された事項に限定されるものではなく、本発明の技術思想を逸脱しない範囲内で適宜変更が可能である。
1:リードフレーム
2、9、19:凹部
3、4、6:孔
7:溝部
9a、15a、19a:平面部
9b、15b、19b:傾斜部
10:パンチガイド
15:パンチ
20:受けダイ

Claims (6)

  1. 半導体素子を搭載するリードフレームの製造方法であって、
    前記リードフレームの第1の面又は該第1の面とは反対側で前記半導体素子を搭載する第2の面のいずれか一方に第1の凹部を形成する工程と、
    前記リードフレームの前記第2の面をプレス加工することにより第2の凹部を形成する工程と、を有することを特徴とするリードフレームの製造方法。
  2. 前記第1の凹部を形成する工程は、該第1の凹部を前記リードフレームの前記第1の面に形成し、
    前記第2の凹部を形成する工程は、前記第2の面をプレス加工することにより、前記第1の凹部に対向する位置に第2の凹部を形成して前記第1の面を平面にすることを特徴とする請求項1に記載のリードフレームの製造方法。
  3. 前記第2の凹部は、パンチを用いたプレス加工により形成され、
    前記パンチの先端には、平面部と該平面部の周囲に形成された傾斜部とが設けられ、
    前記平面部により押圧されることで前記第2の凹部の底面が形成され、
    前記傾斜部により押圧されることで前記第2の凹部の傾斜面が形成されることを特徴とする請求項1又は2に記載のリードフレームの製造方法。
  4. 前記第1の凹部の幅は、前記パンチの前記平面部の幅と同一であることを特徴とする請求項1乃至3のいずれか1項に記載のリードフレームの製造方法。
  5. 前記第1の凹部は、エッチング加工により形成されることを特徴とする請求項1乃至4のいずれか1項に記載のリードフレームの製造方法。
  6. 半導体素子を搭載するためのリードフレームであって、
    平面な第1の面と、
    前記第1の面とは反対側の第2の面と、を有し、
    前記第2の面には、前記第1の面に第1の凹部を形成した後にプレス加工することより、消失した該第1の凹部に対向する位置において形成された第2の凹部が形成されていることを特徴とするリードフレーム。
JP2010009677A 2010-01-20 2010-01-20 リードフレーム及びリードフレームの製造方法 Pending JP2011151102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010009677A JP2011151102A (ja) 2010-01-20 2010-01-20 リードフレーム及びリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010009677A JP2011151102A (ja) 2010-01-20 2010-01-20 リードフレーム及びリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JP2011151102A true JP2011151102A (ja) 2011-08-04

Family

ID=44537852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009677A Pending JP2011151102A (ja) 2010-01-20 2010-01-20 リードフレーム及びリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2011151102A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012113249A1 (zh) * 2011-02-22 2012-08-30 广东德豪润达电气股份有限公司 Led封装支架结构及led器件
JP2014157855A (ja) * 2013-02-14 2014-08-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
KR101504160B1 (ko) * 2013-11-27 2015-03-20 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제작 방법
JP2015177149A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
CN105449076A (zh) * 2015-12-17 2016-03-30 深圳市万兴锐科技有限公司 具有防水功能的led引线框架及其制造方法
CN105449088A (zh) * 2015-12-17 2016-03-30 深圳市万兴锐科技有限公司 Led引线框架及其制造方法
KR101607139B1 (ko) * 2013-10-28 2016-03-30 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 제작 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012113249A1 (zh) * 2011-02-22 2012-08-30 广东德豪润达电气股份有限公司 Led封装支架结构及led器件
JP2014157855A (ja) * 2013-02-14 2014-08-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
KR101607139B1 (ko) * 2013-10-28 2016-03-30 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 제작 방법
KR101504160B1 (ko) * 2013-11-27 2015-03-20 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제작 방법
JP2015177149A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
CN105047635A (zh) * 2014-03-18 2015-11-11 丰田自动车株式会社 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法
DE102015103897B4 (de) 2014-03-18 2020-01-09 Toyota Jidosha Kabushiki Kaisha Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN105449076A (zh) * 2015-12-17 2016-03-30 深圳市万兴锐科技有限公司 具有防水功能的led引线框架及其制造方法
CN105449088A (zh) * 2015-12-17 2016-03-30 深圳市万兴锐科技有限公司 Led引线框架及其制造方法
CN105449088B (zh) * 2015-12-17 2019-02-05 深圳市万兴锐科技有限公司 Led引线框架及其制造方法
CN105449076B (zh) * 2015-12-17 2019-02-05 深圳市万兴锐科技有限公司 具有防水功能的led引线框架及其制造方法

Similar Documents

Publication Publication Date Title
JP2011151102A (ja) リードフレーム及びリードフレームの製造方法
JP5876645B2 (ja) リードフレームの製造方法
US7301176B2 (en) Semiconductor light emitting device and fabrication method thereof
US8587118B2 (en) Light emitting device package and manufacturing method thereof
JP2011505689A (ja) スリム型ledパッケージ
JP2008300504A (ja) リードフレームおよびその製造方法、半導体装置およびその製造方法
JP6455931B2 (ja) Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP2012114303A (ja) Ledチップ実装用基板、ledパッケージ、金型、及び、ledチップ実装用基板の製造方法
JP2013251422A (ja) Ledチップ実装用基板、ledパッケージ、金型、並びに、ledチップ実装用基板及びledパッケージの製造方法
EP2639841B1 (en) Light-emitting device, and method for manufacturing circuit board
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
JP2012104709A (ja) リードフレーム及び半導体装置
JP2015103618A (ja) リードフレーム、半導体実装用基板、半導体装置、および、半導体実装用基板の製造方法
JP6357684B2 (ja) リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
JP2010129591A (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6656961B2 (ja) 光半導体素子搭載用のリードフレーム及びその製造方法
JP6536992B2 (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
JP3160584U (ja) 半導体装置
JP2015056540A (ja) 半導体装置及びその製造方法
JP6663294B2 (ja) 半導体装置の製造方法
JP2004104153A (ja) 発光素子および半導体装置