KR20030050470A - 반도체 패키지 및 이의 제조에 사용되는 리드프레임 - Google Patents

반도체 패키지 및 이의 제조에 사용되는 리드프레임 Download PDF

Info

Publication number
KR20030050470A
KR20030050470A KR1020010080901A KR20010080901A KR20030050470A KR 20030050470 A KR20030050470 A KR 20030050470A KR 1020010080901 A KR1020010080901 A KR 1020010080901A KR 20010080901 A KR20010080901 A KR 20010080901A KR 20030050470 A KR20030050470 A KR 20030050470A
Authority
KR
South Korea
Prior art keywords
semiconductor package
die pad
heat dissipation
semiconductor chip
lead
Prior art date
Application number
KR1020010080901A
Other languages
English (en)
Other versions
KR100763966B1 (ko
Inventor
이상균
이봉희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020010080901A priority Critical patent/KR100763966B1/ko
Publication of KR20030050470A publication Critical patent/KR20030050470A/ko
Application granted granted Critical
Publication of KR100763966B1 publication Critical patent/KR100763966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 패키지를 개시한다. 본 발명 반도체 패키지는, 반도체 칩, 상기 반도체 칩이 접착되는 다이 패드, 상기 다이 패드로부터 연장되는 복수의 타이 바, 상기 타이 바의 말단에 형성되어 외부로 열을 발산하는 방열 단자, 상기 반도체 칩의 전극 단자와 와이어 본딩되며 외부와 전기적으로 연결되는 리드, 및 상기 반도체 칩, 다이 패드, 타이 바, 방열 단자, 및 리드를 감싸는 것으로, 상기 방열 단자 및 리드의 단부가 외부에 노출되도록 하는 엔캡슐레이션을 구비하여 된 것을 특징으로 한다.

Description

반도체 패키지 및 이의 제조에 사용되는 리드프레임{Semiconductor package and lead frame used in manufacturing such}
본 발명은 반도체 패키지 및 이의 제조에 사용되는 리드프레임에 관한 것으로, 보다 상세하게는 반도체 칩에서 발생되는 열이 용이하게 발산되도록 하여 신뢰성이 향상된 반도체 패키지와 이를 위한 리드프레임에 관한 것이다.
현재 생산되고 있는 반도체 패키지를 구조적인 면에서 두가지로 나눠 보면 리드 프레임을 이용한 것과, 폴리이미드 테이프를 이용한 회로 패턴이 반도체 칩에 접착된 것으로 나눌 수 있다.
도 1a 및 1b는 종래의 리드 프레임을 이용한 CSP(Chip Scale Package) 반도체 패키지의 일 예를 개략적으로 도시한 단면도 및 저면도이다.
도면을 참조하면, 반도체 패키지는 반도체 칩(11), 상기 반도체 칩이 접착된 다이 패드(12), 상기 반도체 칩(11)과 와이어 본딩(14)으로 연결되는 리드(13), 및 상기 구성요소들(11 내지 14)을 감싸는 엔캡슐레이션(15)을 구비한다. 도 1b와 같이 상기 리드(13)는 그 저면이 엔캡슐레이션(15)의 아래로 노출되어 인쇄회로기판과 전기적으로 연결된다.
상기의 반도체 패키지(10)는 반도체 칩(11) 및 다이 패드(12)가 엔캡슐레이션(15)에 몰딩되어 있어, 습기 또는 기타 외부적인 요인에 대하여는 강하나, 반도체 칩(11)에서 발생되는 열의 방출 특성이 부족하고, 따라서 열 발생량이 큰 고주파 소자에는 적용이 힘들다는 단점이 있다. 또한, 이로 인해 패키지의 신뢰성이 저하될 수 있다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 방열 단자를 구비하여 열 방출 특성이 향상될 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 다른 목적은 고주파 소자로 사용하는 경우에도 높은 신뢰성을 유지할 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 또다른 목적은 그라운드 단자의 역할을 겸하는 방열 단자를 구비하는 반도체 패키지를 제공하는 것이다.
본 발명은 또한 열 방출 특성이 향상될 수 있는 반도체 패키지의 제조에 이용되는 리드프레임을 제공하는 것을 목적으로 한다.
도 1a 및 1b는 종래의 반도체 패키지의 일 예를 도시한 단면도 및 저면도.
도 2a, 2b, 및 2c는 본 발명 반도체 패키지 및 이의 제조에 사용되는 리드프레임의 제 1 실시예를 도시한 단면도, 투시도, 및 저면도.
도 3a 및 3b는 본 발명 반도체 패키지의 제 2 실시예를 도시한 단면도 및 저면도.
도 4a 및 4b는 본 발명 반도체 패키지의 제 3 실시예를 도시한 단면도 및 저면도.
도 5는 본 발명 반도체 패키지의 제 4 실시예를 도시한 투시도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10,100,200 ...반도체 패키지11,101,201 ...반도체 칩
12,110,210 ...다이 패드13,120.220 ...리드
115 ...타이 바130,230 ...방열 단자
14,140,141 ...본딩 와이어15,150,250 ...엔캡슐레이션
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는, 반도체 칩, 상기 반도체 칩이 접착되는 다이 패드, 상기 다이 패드로부터 연장되는 복수의 타이 바, 상기 타이 바의 말단에 형성되어 외부로 열을 발산하는 방열 단자, 상기 반도체 칩의 전극 단자와 와이어 본딩되며 외부와 전기적으로 연결되는 리드, 및 상기 반도체 칩, 다이 패드, 타이 바, 방열 단자, 및 리드를 감싸는 것으로, 상기 방열 단자 및 리드의 단부가 외부에 노출되도록 하는 엔캡슐레이션을 구비하여 된 것을 특징으로 한다.
본 발명에 따른 반도체 패키지에 있어서, 상기 다이 패드의 단부가 외부에 노출되는 것을 특징으로 한다.
본 발명의 반도체 패키지는 반도체 칩이 접착될 장소인 다이 패드, 상기 다이 패드로부터 연장되는 복수의 타이 바, 상기 타이 바의 말단에 형성되어 외부로 열을 발산하는 방열 단자, 및 상기 다이 패드와 이격되어 방사상으로 연장되며, 상기 방열 단자와 병렬 배열되는 리드를 구비하여 된 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
도 2a, 2b, 및 2c는 본 발명 반도체 패키지 및 이의 제조에 사용되는 리드프레임의 제 1 실시예를 개략적으로 도시한 단면도, 투시도, 및 저면도이다. 상기 투시도는 엔캡슐레이션이 제거된 내부의 형상을 도시한 평면 투시도로서 점선은 상기 엔캡슐레이션의 경계를 나타낸다.
도면을 참조하면, 반도체 패키지는 반도체 칩(101), 상기 반도체 칩(101)의 아래에 위치하여 접착되는 다이 패드(110), 상기 다이 패드(110)의 4개의 코너에서 각각 방사상으로 연장되는 타이 바(115), 및 상기 타이 바(115)의 말단에 일체로 형성된 방열 단자(130)를 구비한다. 인접하는 방열 단자(130) 사이에는 인쇄회로기판(미도시)과 접속되는 복수개의 리드(120)가 구비된다. 상기 리드(120) 및 방열 단자(130)는 동일 평면상에 위치되므로, 도 2a에서 방열 단자(130)는 리드(120)에 가려 도시되지 않는다. 또한 상기 방열 단자(130) 및 다이 패드(110)를 연결하는 타이 바(115)는 다이 패드(110)로부터 일정 각도 하방으로 기울어져, 즉 다운 셋(down-set) 가공되어 연장됨을 알 수 있다. 상기 반도체 칩(101)의 전극 단자들은 상기 리드들(120)과 각각 와이어 본딩(140)에 의해 전기적으로 연결된다. 아울러 상기 반도체 칩(101)의 전극 단자들 중 접지 단자는 다이 패드(110)와도 별도의 와이어 본딩(141)에 의해 연결된다. 즉 상기 반도체 칩(101)의 접지 본딩 패드와다이 패드(110)의 본딩 패드들은 와이어 본딩(141)으로 연결되고, 이는 다시 각각 인접한 타이 바(115)를 통하여 방열 단자(130)와 전기적으로 연결되어 있다. 상기 반도체 칩(101), 다이 패드(110), 타이 바(115), 방열 단자(130), 및 리드(120)는 몰딩 수지에 의한 엔캡슐레이션(150)으로 감싸여진다. 다만, 도 2c에서 도시된 바와 같이 상기 방열 단자(130) 및 리드들(120)은 엔캡슐레이션(150)의 저면으로 노출되어 인쇄회로기판(미도시)에 접속될 수 있다. 상기한 바와 같이 방열 단자(130)는 반도체 칩(101)의 그라운드 본딩 패드와 전기적으로 연결되어 있어 접지 단자로서 역할을 할 수 있다.
반도체 칩(101) 및 다이 패드(110)가 외부에 노출되지 않는 이와 같은 구조에 의해 수분 등의 침투로 인한 반도체 패키지(100)의 성능 저하가 예방될 수 있다. 상기 반도체 칩(101)의 작동시 발생하는 열은 다이 패드(110), 타이 바(115)를 거쳐 방열 단자(130)를 통해 발산된다. 이는 도 1a 및 1b에서 도시된 종래의 경우보다 방열 면적이 크게 증가된 것으로서, 반도체 패키지(100)의 방열 특성을 향상시킬 수 있다.
도시된 반도체 패키지(100)의 다이 패드(110), 타이 바(115), 방열 단자(130), 및 리드(120)는 일체로 형성되어, 상기 반도체 패키지 제조를 위한 리드프레임으로서 제공될 것이다.
도시된 반도체 패키지(100)는 각 유니트별로 개별적으로 몰딩하여 트리밍(trimming)하여 제조하거나, 다수개의 유니트를 한 번에 몰딩한 후 이를 개별 유니트로 잘라 내어(sawing) 제조할 수도 있다.
도 3a 및 3b는 본 발명 반도체 패키지의 제 2 실시예를 개략적으로 도시한 단면도 및 저면도이다.
도면을 참조하면, 반도체 패키지(200)는 도 2a, 2b, 및 2c에서 도시한 제 1 실시예와 동일한 구성요소를 구비한다. 반도체 패키지(200)의 평면 투시도는 도 2b와 유사하다. 다만 반도체 칩(201)의 아래에서 상기 반도체 칩(201)과 접착되는 다이 패드(210)는, 도 3b에서 도시된 바와 같이 그 일부가 엔캡슐레이션(250)의 저면으로 노출되어 있다.
따라서 제 2 실시예의 반도체 패키지(200)는 방열 단자(230)뿐만 아니라 다이 패드(210)로도 직접 열의 발산이 이루어질 수 있어 상기 제 1 실시예의 경우보다 우수한 방열 특성을 가질 수 있다. 언급되지 않은 것으로 도면번호 220은 인쇄회로기판상의 단자와 접속될 리드이고, 도면번호 240은 상기 리드(220)와 반도체 칩(201)을 연결하는 본딩 와이어이며, 도면번호 241은 상기 반도체 칩(201)과 다이 패드(210)를 연결하는 본딩 와이어이다. 상기 방열 단자(230)가 접지 단자의 역할을 하는 것은 물론이다.
도 2에서 설명된 바와 마찬가지로, 도시된 반도체 패키지(200)의 다이 패드(210), 타이 바(미도시), 방열 단자(230), 및 리드(220)는 일체로 형성되어, 상기 반도체 패키지 제조를 위한 리드프레임으로서 제공될 것이다.
도 4a 및 4b는 본 발명 반도체 패키지의 제 3 실시예를 개략적으로 도시한 단면도 및 저면도이다.
도면을 참조하면, 반도체 패키지(300)는 상기한 제 1 또는 제 2 실시예와 동일한 구성요소를 구비한다. 다만 다이 패드(310)가 반도체 칩(301)의 위에서 상기 반도체 칩(301)과 접착되는 이른바 SMCSP(Smart Metal Chip Scale Package) 타입이다. 상기 타입의 반도체 패키지(300)는 저면으로부터 투시하여 보았을 때, 본딩 와이어(340,341)가 도시되어 도 2b와 유사하게 나타날 수 있으며, 엔캡슐레이션(350)을 고려하면 저면도(도 4b)는 도 2c와 유사하게 나타날 수 있다. 도시되어 있진 않으나 상기 다이 패드(310)를 지지하고 방열 단자(330)와 연결되는 타이 바가 구비될 것임은 용이하게 알 수 있을 것이다. 언급되지 않은 것으로 도면번호 320은 인쇄회로기판의 단자에 접속될 리드이다. 상기 방열 단자(330)는 접지 단자의 역할을 할 수 있음은 물론이다.
상기 다이 패드(310)는 엔캡슐레이션(350)과 동일 높이에 위치하여 외부에 노출되어 있다. 따라서 방열 단자(330)뿐만 아니라 이 부분을 통하여도 방열이 이루어져 제 1 실시예의 반도체 패키지보다 우수한 방열 특성을 가질 수 있다.
도 2에서 설명된 바와 마찬가지로, 도시된 반도체 패키지(300)의 다이 패드(310), 타이 바(미도시), 방열 단자(330), 및 리드(320)는 일체로 형성되어, 상기 반도체 패키지 제조를 위한 리드프레임으로서 제공될 것이다.
도 5는 본 발명 반도체 패키지의 제 4 실시예를 개략적으로 도시한 평면 투시도이다.
도면을 참조하면, 상기 반도체 패키지(400)는 다이 패드(410)가 반도체 칩(401)의 아래에서 상기 반도체 칩(401)과 접착하는 것은 상기 제 1 또는 제 2 실시예와 유사하나 방열 패드(430)가 반도체 패키지(400)의 코너가 아니라 인접하는코너와 코너 사이에 위치한다. 또한 타이 바(415)도 다이 패드(410)의 인접하는 코너와 코너 사이에서 상기 방열 패드(430)로 연장된다. 이와 같이 반도체 패키지(400)는 인쇄회로기판의 장착부 형상에 따라 다양하게 방열 단자(430) 및 리드(420)를 배열할 수 있다. 상기 방열 패드(430)는 또한 접지 단자의 역할을 할 수 있음은 물론이다.
언급되지 않은 것으로 도면번호 440은 반도체 칩(401)과 리드(420)를 연결하는 본딩 와이어이고, 도면번호 441은 반도체 칩(401)과 다이 패드(410)를 연결하는 본딩 와이어이다.
도 2에서 설명된 바와 마찬가지로, 도시된 반도체 패키지(400)의 다이 패드(410), 타이 바(415), 방열 단자(430), 및 리드(420)는 일체로 형성되어, 상기 반도체 패키지 제조를 위한 리드프레임으로서 제공될 것이다.
이상에서 설명한 반도체 패키지 및 이에 사용되는 리드프레임에 의하여, 타이 바의 말단에 형성된 방열 단자가 반도체 칩에서 발생되는 열의 방출이 촉진되어 반도체 패키지의 열 방출 특성이 향상될 수 있다.
따라서 본 발명 반도체 패키지는 통신장비용 등 고주파 소자로서 사용되는 경우에도 높은 제품의 신뢰성을 유지할 수 있다.
또한 상기 방열 단자가 인쇄회로기판에 장착되어 접지 단자의 역할도 수행할 수 있어 별도의 접지 단자를 구비할 필요가 없다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (3)

  1. 반도체 칩;
    상기 반도체 칩이 접착되는 다이 패드;
    상기 다이 패드로부터 연장되는 복수의 타이 바;
    상기 타이 바의 말단에 형성되어 외부로 열을 발산하는 방열 단자;
    상기 반도체 칩의 전극 단자와 와이어 본딩되며 외부와 전기적으로 연결되는 리드; 및
    상기 반도체 칩, 다이 패드, 타이 바, 방열 단자, 및 리드를 감싸는 것으로, 상기 방열 단자 및 리드의 단부가 외부에 노출되도록 하는 엔캡슐레이션;을 구비하여 된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 다이 패드의 단부가 외부에 노출되는 것을 특징으로 하는 반도체 패키지.
  3. 반도체 칩이 접착될 장소인 다이 패드;
    상기 다이 패드로부터 연장되는 복수의 타이 바;
    상기 타이 바의 말단에 형성되어 외부로 열을 발산하는 방열 단자; 및
    상기 다이 패드와 이격되어 방사상으로 연장되며, 상기 방열 단자와 병렬 배열되는 리드;를 구비하여 된 것을 특징으로 하는 반도체 패키지용 리드프레임.
KR1020010080901A 2001-12-18 2001-12-18 반도체 패키지 및 이의 제조에 사용되는 리드프레임 KR100763966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010080901A KR100763966B1 (ko) 2001-12-18 2001-12-18 반도체 패키지 및 이의 제조에 사용되는 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010080901A KR100763966B1 (ko) 2001-12-18 2001-12-18 반도체 패키지 및 이의 제조에 사용되는 리드프레임

Publications (2)

Publication Number Publication Date
KR20030050470A true KR20030050470A (ko) 2003-06-25
KR100763966B1 KR100763966B1 (ko) 2007-10-05

Family

ID=29576197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010080901A KR100763966B1 (ko) 2001-12-18 2001-12-18 반도체 패키지 및 이의 제조에 사용되는 리드프레임

Country Status (1)

Country Link
KR (1) KR100763966B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
US20100126764A1 (en) * 2008-11-24 2010-05-27 Seagate Technology, Llc die ground lead
CN102569233A (zh) * 2010-12-09 2012-07-11 登丰微电子股份有限公司 封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888183B2 (ja) * 1995-11-13 1999-05-10 ヤマハ株式会社 樹脂封止型半導体装置
KR19990035569A (ko) * 1997-10-31 1999-05-15 윤종용 패키지
TW423124B (en) * 1998-11-27 2001-02-21 Walsin Advanced Electronics Lead frame with heat dissipation plate
KR100304922B1 (ko) * 1998-12-29 2001-11-02 마이클 디. 오브라이언 리드프레임및이를이용한반도체패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006071098A1 (en) * 2004-12-30 2006-07-06 Luxpia Co., Ltd. Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
KR100708004B1 (ko) * 2004-12-30 2007-04-16 럭스피아(주) 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법
US20100126764A1 (en) * 2008-11-24 2010-05-27 Seagate Technology, Llc die ground lead
CN102569233A (zh) * 2010-12-09 2012-07-11 登丰微电子股份有限公司 封装结构

Also Published As

Publication number Publication date
KR100763966B1 (ko) 2007-10-05

Similar Documents

Publication Publication Date Title
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6545347B2 (en) Enhanced leadless chip carrier
US6882057B2 (en) Quad flat no-lead chip carrier
KR100636686B1 (ko) 열방출형 반도체 패키지 및 그 제조 방법
JPH07312405A (ja) 半導体装置
US8105876B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
JP2002076234A (ja) 樹脂封止型半導体装置
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR0119757Y1 (ko) 반도체 패키지
KR100379558B1 (ko) 반도체 패키지 및 그 제조 방법
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR19990086280A (ko) 반도체 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR20000004424A (ko) 스택 칩 패키지
KR100265568B1 (ko) 멀티칩모듈
KR100559640B1 (ko) 리드프레임 구조 및 이를 이용한 반도체 패키지
KR0179922B1 (ko) 직립형 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee