KR100636686B1 - 열방출형 반도체 패키지 및 그 제조 방법 - Google Patents

열방출형 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100636686B1
KR100636686B1 KR1020027004091A KR20027004091A KR100636686B1 KR 100636686 B1 KR100636686 B1 KR 100636686B1 KR 1020027004091 A KR1020027004091 A KR 1020027004091A KR 20027004091 A KR20027004091 A KR 20027004091A KR 100636686 B1 KR100636686 B1 KR 100636686B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
semiconductor package
semiconductor chip
roof
dissipation roof
Prior art date
Application number
KR1020027004091A
Other languages
English (en)
Other versions
KR20020071849A (ko
Inventor
김영선
Original Assignee
김영선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영선 filed Critical 김영선
Publication of KR20020071849A publication Critical patent/KR20020071849A/ko
Application granted granted Critical
Publication of KR100636686B1 publication Critical patent/KR100636686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 방열 지붕이 몰딩된 열방출형 반도체 패키지 및 그 제조 방법에 관한 것이다.
본 발명에 따르면, 다이 패들(Die Paddle), 상기 다이 패들에 탑재되는 반도체 칩, 리드 프레임을 포함하는 반도체 패키지에 있어서, 상기 반도체 칩에 부설된 본드 패드(Bond Pad)와 상기 리드 프레임의 인너 리드(Inner Lead)를 전기적으로 연결시키는 와이어(Wire); 상기 반도체 칩의 상면(Top Surface)에 본딩된 방열 지붕(Heat - Radiating Canopy); 및 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸고, 상기 방열 지붕의 하면을 몰딩하는 몰딩제; 를 포함하고, 상기 방열 지붕의 상면은 외부로 노출되며, 상기 방열 지붕의 하면 중 반도체 칩과 접촉하는 부분이 함몰되어 있는 것을 특징으로 하는 열방출형 반도체 패키지를 제공한다.
반도체, 방열, 패키지, 몰딩, 리드 프레임

Description

열방출형 반도체 패키지 및 그 제조 방법{HEAT DISSIPATION TYPE SEMICONDUCTOR PACAKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 칩을 패키징(Packaging)하는데 가장 많이 사용되는 반도체 패키지(Package)에 관한 것으로서, 보다 상세하게는, 반도체 칩의 전력 소모(Power Consumption) 증가에 따른 열 방출(Thermal Dissipation)의 효율 증대와 고주파(High Frequency) 반도체 칩의 속도를 증가시키며, 알에프 소자(RF Device)에 사용되는 반도체 칩의 특성 향상 및 품질 안정을 이룩할 수 있는 반도체 패키지에 관한 것이다.
일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 형성된 단일 소자, 집적 회로, 또는 하이브리드 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드 프레임 등을 이용해 메인 보드로의 신호 인출 단자를 형성하고 몰딩재(Molding Materials)등을 이용하여 몰딩한 것을 말한다. 여기서, 상기 리드 프레임이란 반도체 칩의 입출력 패드와 메인 보드에 형성된 전기 회로를 연결시켜 주는 전선(Lead) 역할과 반도체 패키지를 메인 보드에 고정시켜 주는 버팀대의 역할을 동시에 수행하는 재료를 말한다.
이러한 반도체 칩을 패키징하는 패키지의 구조는 플라스틱 재질을 사용하거나 세라믹을 사용하는 경우로 나눌 수 있다.
도 1은 종래의 플라스틱 재질을 사용한 반도체 패키지의 내부 구조를 나타낸 구조도로서, 도 1에 도시된 반도체 패키지의 제조 공정을 설명하면 다음과 같다.
(1) 반도체 칩 부착 단계로서, 리드 프레임(Lead Frame)의 다이 패들(Die Paddle, 110)에 접착제(Adhesives, 180)를 사용하여 반도체 칩(130)을 부착시키며,
(2) 와이어링 단계로서, 상기 반도체 칩(130)의 본드 패드(Bond Pad, 120)와 리드 프레임의 인너 리드(Inner Lead, 150)에 미세 금선(Gold Wire, 170)을 사용하여 연결하고,
(3) 몰딩 단계로서, 상기 반도체 칩(130)과 미세 금선(170)을 보호하기 위하여 에폭시 몰딩 컴파운드(Epoxy Molding Compound, 140)를 사용하여 몰딩하며,
(4) 리드 형성 단계로서, 몰딩이 완료된 반도체 패키지의 외부 I/O 단자(160)를 형상화하여 아웃 리드를 형성하는 제조 공정으로 이루어져 있다.
도 2는 종래의 세라믹 재질을 사용한 반도체 패키지의 내부 구조를 나타낸 구조도로서, 도 2에 도시된 반도체 패키지의 제조 공정을 설명하면 다음과 같다.
(1) 반도체 칩 부착 단계로서, 캐비티(Cavity, 292) 구조를 가지는 세라믹 몸체(Ceramic Body, 290)에 접착제(280)를 사용하여 반도체 칩(230)을 부착시키고,
(2) 와이어링 단계로서, 상기 반도체 칩(230)의 본드 패드(220)와 세라믹 몸체의 인너 리드(250)에 미세 금선(270)을 사용하여 연결하며,
(3) 밀봉(Sealing)단계로서, 상기 반도체 칩(230)과 미세 금선(270)을 보호 하기 위하여 금속 뚜껑(Metal Lid, 291)을 사용하여 세라믹 몸체의 캐비티를 밀봉하는 제조 공정으로 이루어져 있다.
도 3은 상기 도 1에 도시된 플라스틱 재질을 사용한 반도체 패키지에 있어서, 열방출 효과를 증대시키기 위하여 내부 구조를 변화시킨 반도체 패키지의 구조도로서, 도 3에 도시된 반도체 패키지의 제조 공정을 설명하면 다음과 같다.
(1) 다운셋 형성 단계로서, 리드 프레임의 다이 패들(310)에 다운셋(Down - Set)을 깊게 형성시켜 주고,
(2) 반도체 칩 부착 단계로서, 상기 다이 패들(310)에 접착제(380)를 사용하여 반도체 칩(330)을 부착시키며,
(3) 와이어링 단계로서, 상기 반도체 칩(330)의 본드 패드(320)와 리드 프레임의 인너 리드(350)에 미세 금선(370)을 사용하여 연결하고,
(4) 몰딩 단계로서, 상기 반도체 칩(330)과 미세 금선(370)을 보호하기 위하여 에폭시 몰딩 컴파운드(340)를 사용하여 몰딩하며,
(5) 아웃 리드 형성 단계로서, 몰딩이 완료된 반도체 패키지의 외부 I/O 단자(360)를 트리밍 및 포밍(Trimming & Forming)하여 아웃 리드를 형성시키는 제조 공정으로 이루어져 있다.
도 4는 플라스틱 재질을 사용한 반도체 패키지에 있어서, 열방출 효과를 증대시키기 위하여 내부 구조를 변화시킨 또 다른 종래의 반도체 패키지의 구조도로서, 도 4에 도시된 반도체 패키지의 제조 공정을 설명하면 다음과 같다.
(1) 열방출판 형성 단계로서, 리드 프레임의 다이 패들 대신에 별도의 열방 출판(Heat Slug, 495)을 리드 프레임에 부착시키고,
(2) 반도체 칩 부착 단계로서, 상기 리드 프레임의 열방출판에 접착제(480)를 사용하여 반도체 칩(430)을 부착시키며,
(3) 와이어링 단계로서, 상기 반도체 칩(430)의 본드 패드(420)와 리드 프레임의 인너 리드(450)에 미세 금선(470)을 사용하여 연결하고,
(4) 몰딩 단계로서, 상기 반도체 칩(430)과 미세 금선(470)을 보호하기 위하여 에폭시 몰딩 컴파운드(440)를 사용하여 몰딩하며,
(5) 아웃 리드 형성 단계로서, 몰딩이 완료된 반도체 패키지의 외부 I/O 단자(460)를 형성하여 아웃 리드를 형성시키는 제조 공정으로 이루어져 있다.
그러나, 이와 같은 기존의 반도체 패키지는 전력 소모(Power Consumption)가 큰 반도체 칩을 패키징하는 경우에는 반도체 칩에서 발생하는 열을 외부로 효율적으로 방출시키지 못하는 문제점이 발생한다.
또한, 반도체 칩을 부착하는 다이 패들을 노출시키거나, 다이 패들 기능을 가진 열방출판을 부착하여 이를 노출시키는 구조의 경우, 반도체 칩에서 발생하는 열로 인하여 패키지가 팽창과 수축을 하게 되며, 이는 패키지를 형성하고 있는 재질의 상하 구조 불균형으로 인하여 휨(Warpage)이 발생함으로써, 외부로 노출된 다이 패들이나 열방출판과 몰딩 재질 사이에 미세한 틈(Delamination)이 발생하여 장기적으로는 습기 침투 등에 의한 신뢰성(Reliability) 저하라는 문제점이 발생한다.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 반도체 칩의 전력 소모 증가에 따른 열방출을 보다 효율화시키고, 반도체 칩의 속도를 증가시키기 위하여 고주파 대역에서도 원활히 작동되고, 알 에프(RF) 제품에 사용되는 반도체 칩의 특성 향상 및 품질 안정성을 이룩할 수 있는 방열 지붕이 몰딩된 반도체 패키지 및 그 제조 방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위하여 본 발명에 따르면, 다이 패들(Die Paddle), 상기 다이 패들에 탑재되는 반도체 칩, 리드 프레임을 포함하는 반도체 패키지에 있어서, 상기 반도체 칩에 형성된 본드 패드(Bond Pad)와 상기 리드 프레임의 인너 리드(Inner Lead)를 전기적으로 연결시키는 와이어(Wire); 상기 반도체 칩의 상면(Top Surface)에 본딩된 방열 지붕(Heat - Radiating Canopy); 및 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸고, 상기 방열 지붕의 하면을 몰딩하는 몰딩제; 를 포함하고, 상기 방열 지붕의 상면은 외부로 노출되며, 상기 방열 지붕의 하면 중 반도체 칩과 접촉하는 부분이 함몰되어 있는 것을 특징으로 하는 열방출형 반도체 패키지가 제공된다.
또한, 기판(Substrate), 상기 기판 상에 형성된 다이 패들(Die Paddle), 상기 다이 패들에 탑재되는 반도체 칩; 상기 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드(Inner Lead)를 포함하는 반도체 패키지에 있어서, 상기 반도체 칩에 형성된 본드 패드(Bond Pad)와 상기 인너 리드를 전기적으로 연결시키는 와이어; 상기 반도체 칩의 상면(Top Surface)에 본딩된 방열 지붕(Heat - Radiating Canopy); 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸고, 상기 방열 지붕의 하면을 몰딩하는 몰딩재; 및 상기 몰딩제 하면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 볼; 을 포함하고, 상기 방열 지붕의 상면은 외부로 노출되며, 상기 방열 지붕의 하면 중 반도체 칩과 접촉하는 부분이 함몰되어 있는 것을 특징으로 하는 열방출형 반도체 패키지가 제공된다.
또한, 열방출형 반도체 패키지 제조 방법에 있어서, 반도체 패키지 제조용 리드 프레임(Lead Frame)의 다이 패들(Die Paddle)에 반도체 칩을 부착시키는 단계; 상기 반도체 칩의 본드 패드(Bond Pad)와 리드 프레임의 인너 리드(Inner Lead)를 와이어(Wire)로 연결시키는 단계; 상기 반도체 칩의 상면(Top Surface)에 접착제를 사용하여 방열 지붕(Heat - Radiating Canopy)을 부착시키는 단계; 상기 방열 지붕의 상면이 외부에 노출되도록 몰딩하는 단계; 및 상기 몰딩이 완료된 반도체 패키지의 아웃 리드(506) 부분을 트리밍 및 포밍(Trimming & Forming)시킴으로써, 반도체 패키지의 I/O를 형성하는 단계; 를 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법이 제공된다.
또한, 열방출형 반도체 패키지 제조 방법에 있어서, 기판 상에 다이 패들(Die Paddle) 및 인너 리드(Inner Lead)를 형성시키는 단계; 상기 다이 패들 상에 반도체 칩을 부착시키는 단계; 상기 반도체 칩의 본드 패드(Bond Pad)와 상기 인너 리드를 와이어(Wire)로 연결시키는 단계; 상기 반도체 칩의 상면(Top Surface)에 방열 지붕(Heat - Radiating Canopy)을 부착시키는 단계; 상기 방열 지붕의 상면이 외부에 노출되도록 몰딩하는 단계; 및 상기 몰딩이 완료된 반도체 패키지의 하면에 마운트된 솔더 볼을 형성시키는 단계; 를 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법이 제공된다.
또한, 보다 더 양호하게는, 상기 반도체 칩 부착 단계는, 상기 반도체 칩을 접착제를 사용하여 부착시킨 후, 전기 오븐(Oven) 또는 히터 블록(Heater Block)을 사용하여 상기 접착제를 경화시킨다.
또한, 보다 더 양호하게는, 상기 와이어는 금(Gold), 구리(Copper) 또는 알루미늄(Aluminum) 중 어느 하나를 선택하거나 다수를 복합하여 형성시킨다.
또한, 보다 더 양호하게는, 상기 방열 지붕은 상기 반도체 칩 상면에 위치하는 부분은 상기 반도체 칩과 접촉하도록 하고, 나머지 부분은 상기 반도체 칩과 접촉하지 않도록 상기 방열 지붕의 중앙 부분을 함몰시킨다.
또한, 보다 더 양호하게는, 상기 반도체 칩의 상면에 상기 방열 지붕을 부착시 상기 반도체 칩의 활동 소자 지역(Active Area)에 접촉하도록 한다.
또한, 보다 더 양호하게는, 상기 방열 지붕은 열전도성 물질, 전기전도성 물질, 또는 이들의 결합물질로 이루어지는 군으로 부터 선택된 물질로 이루어진다.
또한, 보다 더 양호하게는, 상기 방열 지붕은 상기 반도체 패키지 모양에 따라 둥근형(Round Type) 또는 다각형(Polygonal Type)의 형상으로 이루어진다.
또한, 보다 더 양호하게는, 상기 방열 지붕의 가장 자리는 상기 반도체 패키지의 하면을 향하여 굴곡 형태를 취한다.
또한, 보다 더 양호하게는, 상기 방열 지붕의 가장 자리는 상기 반도체 패키지의 하면을 향하여 돌출 부위를 형성시킨다.
또한, 보다 더 양호하게는, 상기 방열 지붕 부착 단계는, 상기 반도체 칩의 상면에 접착제를 사용하여 부착한 후, 전기 오븐 또는 히터 블록을 사용하여 상기 접착제를 경화시킨다.
또한, 보다 더 양호하게는, 상기 접착제는 열가소성 접착 수지(Thermo - Plastic Adhesive Epoxy), 열경화성 접착 수지(Thermo - Set Adhesive Epoxy), 열전도성 수지(Thermal Conductive Epoxy), 전기 전도성 수지(Electric Conductive Epoxy) 또는 접착 테잎(Adhesive Tape) 중 어느 하나를 선택하여 사용하거나, 다수를 복합하여 사용한다.
또한, 보다 더 양호하게는, 상기 방열 지붕의 노출된 면에 다수의 돌기부를 형성시킨다.
또한, 보다 더 양호하게는, 상기 방열 지붕의 노출된 면에 외부 방열판을 부착시킨다.
또한, 보다 더 양호하게는, 몰딩 단계 후, 전기 오븐을 사용하여 Post - Mold Cure 과정을 수행한다.
또한, 보다 더 양호하게는, 상기 방열 지붕의 노출된 면을 폴리싱(Polishing) 또는 디플레싱(defleshing)한다.
또한, 보다 더 양호하게는 아웃 리드 또는 방열 지붕의 노출된 면에 도금을 수행한다.
도 1은 종래의 플라스틱 재질을 사용한 반도체 패키지의 내부 구조를 나타낸 구조도이고,
도 2는 종래의 세라믹 재질을 사용한 반도체 패키지의 내부 구조를 나타낸 구조도이고,
도 3은 플라스틱 재질을 사용한 반도체 패키지에 있어서, 열방출 효과를 증대시키기 위하여 내부 구조를 변화시킨 종래의 반도체 패키지의 구조도이고,
도 4는 플라스틱 재질을 사용한 반도체 패키지에 있어서, 열방출 효과를 증대시키기 위하여 내부 구조를 변화시킨 또 다른 종래의 반도체 패키지의 구조도이고,
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 방열 지붕이 몰딩된 반도체 패키지의 제조 방법을 간략히 도시한 구조도이고,
도 5f는 도 5a 내지 도 5e에 제시된 공정에 의하여 최종 완성된 방열 지붕이 몰딩된 반도체 패키지의 사시도이고,
도 6은 본 발명에서 제안하는 방열 지붕이 기판를 이용한 반도체 패키지에 적용된 또 다른 일 실시예를 보여주는 구조도이다.
이하, 첨부된 도면을 참조하면서 본 발명의 일 실시예에 따른 열방출형 반도체 패키지 및 그 제조 방법을 보다 상세하게 설명하기로 한다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 방열 지붕이 몰딩된 반도체 패키지 및 그 제조 방법을 간략히 도시한 구조도로서, 이를 상세히 설명하면, 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 반도체 패키지 제조용 리드 프레임의 다이 패들(501)에 접착제(510)를 사용하여 반도체 칩(503)을 다이 본딩 장비(Die Bonding Machine)로 부착시킨다. 이때, 상기 리드 프레임 대신 인쇄 회로 기판(PCB : Printed Circuit Board)이나 테입(Tape) 형태의 기판를 사용할 수도 있다. 또한, 상기 반도체 칩(503)을 부착시킨 후, 전기 오븐(Oven)이나 히터 블록(Heater Block)을 사용하여 상기 접착제(510)를 경화시킨다.
이어서, 도 5b에 도시된 바와 같이, 상기 반도체 칩(503)의 본드 패드(Bond Pad, 502)와 리드 프레임의 인너 리드(505)를 미세 금선(507)을 사용하여 와이어 본딩 장비(Wire Bonding Machine)로 연결한다. 이때, 상기 본드 패드(502)와 인너 리드(505)를 전기적으로 연결하는 도전체로는 미세 구리선(Copper Wire)이나 미세 알루미늄선(Aluminum Wire)을 사용할 수 있다.
이어서, 도 5c에 도시된 바와 같이, 상기 반도체 칩(503)의 상면(Top Surface)에 접착제(508)를 사용하여 방열 지붕(Heat - Radiating Canopy, 509)을 다이 본딩 장비를 활용하거나 방열 지붕 본딩 장비(Heat - Radiating Canopy Bonding Machine)로 부착시킨다.
이때, 상기 반도체 칩(503)의 상면에 상기 방열 지붕(509)을 부착시킬 때, 활동 소자 지역에 방열 지붕을 부착시키는 것이 열방출 효율면에 있어서 더욱 양호하다.
또한, 상기 방열 지붕(509)의 재질로서는 열전도성이 좋은 물질 또는 전기 전도성이 좋은 물질을 사용하는 것이 효율면에 있어서 더욱 양호한다. 예를 들어, 금속으로 상기 방열 지붕을 형성시키는 것이 방열 효율에 있어서 더욱 양호하다. 방열 지붕을 금속 재질로 사용하면, 이러한 금속 방열 지붕에 전기적으로 그라운드(Ground)를 연결하여 패키지 내부의 미세 금선 및 인너 리드의 인덕턴스(Inductance)를 줄일 수 있어, 고주파 영역에서 사용시 전기적 특성을 월등히 향상시킬 수 있다. 또한, 상기 다이 패들과 방열 지붕에 그라운드를 인가하면, 그 내/외부에서 전자기파 간섭 차폐 효과(EMI Shield - Effect)를 가져 옴으로써, 잡음(Noise)을 현저히 줄일 수 있다.
또한, 상기 방열 지붕(509)은 상기 반도체 칩(503) 상면에 위치하는 부분(511)은 상기 반도체 칩과 접촉하도록 하고, 나머지 부분은 상기 반도체 칩(503)과 접촉하지 않도록 하기 위하여, 상기 방열 지붕(509)의 중앙 부분(511)을 함몰시키는 구조로 구성할 수 있다. 이때 함몰되는 부분은 상기 반도체 칩의 활동 소자 지역과 접촉하도록 하는 것이 열방출 효율에 있어서 더욱 양호하다.
또한, 상기 방열 지붕은(509)은 둥근형(Round Type) 또는 다각형(Polygonal Type)의 모양으로 구성할 수 있다. 이는 상기 반도체 패키지의 모양에 따라 상기 방열 지붕의 모양을 다르게 디자인할 수 있음을 의미한다.
또한, 상기 방열 지붕(509)의 가장 자리는 상기 반도체 패키지 하면을 향하여 굴곡 형태를 취할 수 있다.
또한, 상기 방열 지붕(509)의 가장 자리는 상기 반도체 패키지 하면을 향하여 돌출 부위를 형성시킬 수 있다.
또한, 상기 방열 지붕을 부착하는데 사용하는 접착제로서, 열가소성 접착 수지(Thermo - Plastic Adhesive Epoxy), 열경화성 접착 수지(Thermo - Set Adhesive Epoxy), 열전도성 수지(Thermal Conductive Epoxy), 전기 전도성 수지(Electric Conductive Epoxy) 또는 접착 테잎(Adhesive Tape) 중 어느 하나를 선택하여 사용하거나, 다수를 복합하여 사용할 수 있다.
또한, 상기 방열 지붕(509)이 부착된 리드 프레임을 전기 오븐(Oven)이나 히터 블록(Heater Block)을 사용하여 상기 접착제(508)를 경화시킨다.
또한, 상기 방열 지붕(509)의 노출된 면에 외부 방열판을 부착하여 방열 효과를 한층 더 높일 수 있다.
또한, 상기 방열 지붕의 외부에 노출된 상면에 다수의 돌기부를 형성함으로써, 방열 효과를 한층 더 높일 수 있다.
이어서, 도 5d에 도시된 바와 같이, 상기 반도체 칩과 미세 금선을 보호하기 위하여 몰드 금형(Mold Die)에 에폭시 몰딩 컴파운드(Epoxy Molding Compound, 504)를 사용하여 에폭시 몰딩 과정을 수행한다.
이때, 상기 방열 지붕의 상면이 에폭시 몰딩 컴파운드로 덮이지 않도록 한다.
또한, 에폭시 몰딩 후, 전기 오븐을 사용하여 Post - Mold Cure(몰딩 후, 에폭시 몰딩 컴파운드를 한층 더 경화시키는 공정)를 수행한다.
또한, 필요한 경우에는 폴리싱(polishing) 공정을 이용하여, 에폭시 몰딩된 상기 방열 지붕의 노출된 부분을 폴리싱(Polishing)한다. 대안적으로, 상기 폴리싱 공정과 동시에 또는 상기 폴리싱 공정 대신에 디플레싱(defleshing) 공정을 수행할 수도 있다.
또한, 필요한 경우에는 아웃 리드(Out Lead, 506)나 방열 지붕에 도금(Plating)을 수행한다. 이러한 도금 재료로는 솔더(Solder), 주석(Tin), 은(Silver) 또는 금(Gold)을 사용할 수 있다.
또한, 본 공정에 따르면, 이러한 몰딩 컴파운드에서 발생하는 알파 입자(Alpha Particle)가 반도체 칩의 회로 부분에 곧바로 침투하는 양을 절대적으로 줄일 수 있게 된다.
이어서, 도 5e에 도시된 바와 같이, 에폭시 몰딩이 완료된 반도체 패키지의 아웃 리드(506) 부분을 금형(Die)을 사용하여 트리밍 및 포밍시킴으로써, 반도체 패키지의 I/O를 형성한다.
이때, 리드 프레임 대신 기판를 사용하여 에폭시 몰딩이 완료된 반도체 패키지의 경우에는 상기 기판 하면에 형성된 I/O 단자에 솔더볼(Solder Ball)을 부착시킬 수 있다.(도 6의 616) 이렇게 리드 프레임 대신 기판를 사용하여 제조된 반도체 패키지는 자르거나(Sawing) 절단하여(Cutting) 패키지를 단품화시킬 수 있다.
한편, 이러한 제조 공정에 따른 반도체 패키지는 기존의 오픈 툴(Open Tool)로 제작되는 반도체 패키지용 리드 프레임을 그대로 사용할 수 있고, 리드 프레임의 구조 변경없이 제조 공정상의 종래의 장비를 그대로 사용할 수 있다.
또한, 도 5e에 도시된 바와 같이 본 발명에 따른 반도체 패키지는 상면의 방열 지붕과 하면의 다이 패들이 서로 대칭에 근사한 구조이므로, 반도체 패키지의 열 팽창 및 수축에 따른 휨(Warpage)과 이로 인한 방열재와 몰딩 재질 사이의 미세 틈(Delamination) 발생을 막는 효과가 있다.
이러한 공정에 의하여 최종 완성된 방열 지붕이 몰딩된 반도체 패키지의 외관이 도 5f에 도시되어 있다. 도 5f에 도시되어 있는 상태는 방열 지붕의 중앙부가 함몰되어 있는 상태이며, 외부 방열판이 부착되지 아니한 상태이다. 상술한 바와 같이 상기 방열 지붕의 상면은 보다 효율적인 방열 효과를 얻기 위하여 다수의 돌기부가 형성되거나, 외부 방열판이 상기 방열 지붕에 부착될 수 있다.
도 6은 본 발명에서 제안하는 방열 지붕이 기판를 이용한 반도체 패키지에 적용된 또 다른 일 실시예를 보여주는 구조도로서, 이를 상세히 설명하면, 다음과 같다.
도 6에 도시되어 있는 반도체 패키지의 제조 공정은 도 5a 내지 도 5e에 도시된 제조 공정과는 약간 다른 바, 다른 부분만 중점적으로 설명하도록 하겠다.
먼저, 기판(615) 상에 다이 패들(Die Paddle, 601) 및 인너 리드(Inner Lead, 605)를 형성시키는 단계가 추가된다. 이어서, 상기 다이 패들(601) 상에 접착제(510)를 이용하여 반도체 칩(503)을 부착시킨 후, 상기 반도체 칩(503)의 본드 패드(Bond Pad, 502)와 상기 인너 리드(605)를 와이어(Wire, 507)로 연결시킨다.
그리고, 상기 반도체 칩(503)의 상면에 접착제(508)를 사용하여 방열 지붕(509)을 부착시키고, 상기 방열 지붕(509)의 상면이 외부에 노출되도록 몰딩하며, 상기 몰딩이 완료된 반도체 패키지의 하면에 마운트된 솔더 볼을 형성시킨다.
또한, 상기 도 5a 내지 도 5e에서 상술한 각종 공정들이 도 6에 도시된 반도체 패키지 제작시 적용된다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호 범위는 첨부된 청구 범위에 의해서 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 반도체 칩의 표면, 특히, 회로가 있는 활동 소자 지역에 열전도성이 높은 재질(가령, 금속)의 방열판 역할을 수행하는 지붕을 부착함으로써, 더욱 효율적인 열방출을 이루는 효과가 있으며, 방열판의 노출된 면적(Exposed Area)이 종래의 반도체 패키지보다 상대적으로 넓어 외부로의 열방출(Thermal Dissipation) 양을 크게 할 수 있고, 노출된 방열판 표면에 외부 방열판을 설치함으로써, 방열 효과를 한층 증가시킬 수 있으며, 패키지 내부를 이루고 있는 재질의 상하 안정적(대칭적) 구조로 인하여 반도체 패키지의 열 팽창 및 수축에 따른 휨(Warpage)과 이로 인한 금속과 몰딩 재질 사이의 미세 틈(Delamination) 발생을 막아 반도체 제품의 신뢰성을 유지시킬 수 있고, 방열 지붕을 금속 재질로 사용하면, 이러한 금속 방열 지붕에 전기적으로 그라운드(Ground)를 연결하여 패키지 내부의 미세 금선 및 인너 리드의 인덕턴스(Inductance)를 줄일 수 있어, 고주파 제품의 전기적 특성을 향상시킬 수 있으며, 몰딩 컴파운드에서 발생하는 알파 입자(Alpha Partical)가 반도체 칩의 회로 부분에 곧바로 침투하는 양을 절대적으로 줄일 수 있어 반도체 소자의 오동작을 방지할 수 있고,(반도체 패키지용 몰딩 컴파운드는 재료 자체에서 미량의 알파 입 자가 방출되는 바, 경우에 따라서는 CMOS 공정으로 제조된 IC에 전자의 이동을 유도하게 됨. 이로 인하여 메모리 칩의 경우 오동작을 일으키는 경우가 있으며, 본 발명과 같이 반도체 칩 상면에 방열 지붕을 부착시킴으로써, 이러한 알파 입자가 침투하는 것을 막을 수 있슴.) 다이 패들과 지붕에 그라운드를 인가하여 그 내/외부에서 전자기파 간섭 차폐 효과(EMI Shield - Effect)를 갖출 수 있어 반도체 칩에 발생할 수 있는 잡음(Noise)을 현저히 줄일 수 있으며, 기존의 오픈 툴(Open Tool)로 제작되는 반도체 패키지용 리드 프레임을 그대로 사용할 수 있어 다이 패들을 변형시키거나 별도의 비싼 방열판을 제작하여 부착함으로써 발생하는 추가 비용 상승이 매우 적어 기존 제품에 비하여 상대적으로 제조 비용이 낮고, 리드 프레임의 구조 변경없이 제조 공정상의 장비 사용에 따른 작업성(Workability)이 안정되어 기존에 확립된 반도체 플라스틱 패키지의 생산성을 유지할 수 있는 효과가 있다.

Claims (50)

  1. 다이 패들과 상기 다이 패들에 탑재되는 반도체 칩 및 리드 프레임을 포함하고,
    상기 반도체 칩에 형성된 본드 패드와 상기 리드 프레임의 인너 리드를 전기적으로 연결시키는 와이어 및 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸서 몰딩하는 몰딩재를 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩의 상측에 배치되며 상기 몰딩보다 열전도도가 큰 방열 지붕을 부가적으로 포함하고,
    상기 방열 지붕의 하면의 일부는 상기 반도체 칩의 상면에 직접 본딩되어 있으며,
    상기 방열 지붕의 상면의 적어도 일부는 외부에 노출되어 있고,
    상기 방열 지붕의 가장 자리는 상기 몰딩 속에 매립되어 있는 것을 특징으로 하는 열방출형 반도체 패키지.
  2. 제 1 항에 있어서, 상기 방열 지붕은 상기 반도체 칩의 상면 중 활동 소자 지역에 부착되는 것을 특징으로 하는 열방출형 반도체 패키지.
  3. 제 2 항에 있어서, 상기 방열 지붕은 상기 반도체 패키지의 모양에 따라 둥근형(Round Type) 또는 다각형(Polygonal Type)의 형상으로 구성된 것을 특징으로 하는 열방출형 반도체 패키지.
  4. 제 1 항에 있어서, 상기 방열 지붕은 열전도성 물질, 전기전도성 물질, 또는이들의 결합물질로 이루어지는 군으로 부터 선택되는 물질로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 방열 지붕의 노출된 상면에 부착된 외부 방열판을 더 포함하여 이루어진 것을 특징으로 하는 열방출형 반도체 패키지.
  8. 제 1 항에 있어서, 상기 방열 지붕의 노출된 상면은 다수의 돌기부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  9. 제 1 항에 있어서, 상기 방열 지붕은 도금된 것을 특징으로 하는 열방출형 반도체 패키지.
  10. 기판과 다이 패들과 상기 다이 패들에 탑재되는 반도체 칩 및 상기 기판 상에 부착되어 전기적 접점 역할을 수행하는 인너 리드를 포함하고,
    상기 반도체 칩에 형성된 본드 패드와 상기 인너 리드를 전기적으로 연결시키는 와이어와, 상기 다이 패들, 반도체 칩, 와이어 및 인너 리드 전체를 감싸고, 상기 방열 지붕의 하면을 몰딩하는 몰딩재 및, 상기 기판 하면에 부설되어 전기적 입출력 역할을 담당하는 마운트된 솔더 볼을 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩의 상측에 배치되며 상기 몰딩보다 열전도도가 큰 방열 지붕을 부가적으로 포함하고,
    상기 방열 지붕의 하면의 일부는 상기 반도체 칩의 상면에 직접 본딩되어 있으며,
    상기 방열 지붕의 상면의 적어도 일부는 외부에 노출되어 있고,
    상기 방열 지붕의 가장 자리는 상기 몰딩 속에 매립되어 있는 것을 특징으로 하는 열방출형 반도체 패키지.
  11. 제 10 항에 있어서, 상기 방열 지붕은 상기 반도체 칩의 상면 중 활동 소자 지역에 부착되는 것을 특징으로 하는 열방출형 반도체 패키지.
  12. 제 11 항에 있어서, 상기 방열 지붕은 상기 반도체 패키지의 모양에 따라 둥근형(Round Type) 또는 다각형(Polygonal Type)의 형상으로 이루어진 것을 특징으 로 하는 열방출형 반도체 패키지.
  13. 제 10 항에 있어서, 상기 방열 지붕은 열전도성 물질, 전기전도성 물질, 또는 이들의 결합물질로 이루어지는 군으로 부터 선택되는 물질로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지.
  14. 삭제
  15. 삭제
  16. 제 10 항에 있어서, 상기 방열 지붕의 노출된 상면에 부착된 외부 방열판을 더 포함하여 이루어진 것을 특징으로 하는 열방출형 반도체 패키지.
  17. 제 10 항에 있어서, 상기 방열 지붕의 노출된 상면은 다수의 돌기부가 형성된 것을 특징으로 하는 열방출형 반도체 패키지.
  18. 제 10 항에 있어서, 상기 방열 지붕은 도금된 것을 특징으로 하는 열방출형 반도체 패키지.
  19. 열방출형 반도체 패키지 제조 방법에 있어서,
    반도체 패키지 제조용 리드 프레임(Lead Frame)의 다이 패들(Die Paddle)에 반도체 칩을 부착시키는 단계;
    상기 반도체 칩의 본드 패드(Bond Pad)와 리드 프레임의 인너 리드(Inner Lead)를 와이어(Wire)로 연결시키는 단계;
    상기 반도체 칩의 상면(Top Surface)에 방열 지붕(Heat - Radiating Canopy)을 부착시키는 단계;
    상기 방열 지붕의 상면이 외부에 노출되도록 몰딩하는 단계; 및
    상기 몰딩이 완료된 반도체 패키지의 아웃 리드(506) 부분을 트리밍 및 포밍(Trimming & Forming)시킴으로써, 반도체 패키지의 I/O를 형성하는 단계; 를 포함하고,
    상기 방열 지붕 부착 단계는, 상기 반도체 칩 상면에 위치하는 상기 방열 지붕 중앙 부분을 상기 반도체 칩과 접촉하도록 함몰(Recess)시키며, 상기 방열 지붕의 가장자리(Edge)를 상기 반도체 패키지 하면을 향하여 굴곡 형태로 성형하는 서브 단계; 를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  20. 제 19 항에 있어서, 상기 반도체 칩 부착 단계는,
    상기 반도체 칩을 접착제를 사용하여 부착시킨 후, 전기 오븐(Oven) 또는 히터 블록(Heater Block)을 사용하여 상기 접착제를 경화시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  21. 제 19 항에 있어서, 상기 와이어는 금(Gold), 구리(Copper) 또는 알루미늄(Aluminum) 중 어느 하나를 선택하거나 다수를 복합하여 형성시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  22. 삭제
  23. 제 19 항에 있어서, 상기 반도체 칩의 상면에 상기 방열 지붕을 부착시 상기 반도체 칩의 활동 소자 지역에 접촉하도록 하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  24. 제 19 항에 있어서, 상기 방열 지붕은 열전도성 물질, 전기전도성 물질, 또는 이들의 결합물질로 이루어지는 군으로 부터 선택되는 물질로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  25. 제 19 항에 있어서, 상기 방열 지붕은 상기 반도체 패키지의 모양에 따라 둥근형(Round Type) 또는 다각형(Polygonal Type)의 형상으로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  26. 삭제
  27. 삭제
  28. 제 19 항에 있어서, 상기 방열 지붕 부착 단계는, 상기 반도체 칩의 상면에 접착제를 사용하여 부착한 후, 전기 오븐 또는 히터 블록을 사용하여 상기 접착제를 경화시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  29. 제 28 항에 있어서, 상기 접착제는 열가소성 접착 수지(Thermo - Plastic Adhesive Epoxy), 열경화성 접착 수지(Thermo - Set Adhesive Epoxy), 열전도성 수지(Thermal Conductive Epoxy), 전기 전도성 수지(Electric Conductive Epoxy) 또는 접착 테잎(Adhesive Tape) 중 어느 하나를 선택하여 사용하거나, 다수를 복합하여 사용하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  30. 제 19 항에 있어서, 상기 방열 지붕의 노출된 면에 다수의 돌기부를 형성시키는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  31. 제 19 항에 있어서, 상기 방열 지붕의 노출된 면에 외부 방열판을 부착시키는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  32. 제 19 항에 있어서, 몰딩 단계 후, 전기 오븐을 사용하여 Post - Mold Cure 과정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  33. 제 19 항에 있어서, 상기 방열 지붕의 노출된 면을 폴리싱(Polishing) 또는 디플레싱(defleshing)하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  34. 제 19 항에 있어서, 아웃 리드 또는 방열 지붕의 노출된 면에 도금을 수행하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  35. 열방출형 반도체 패키지 제조 방법에 있어서,
    기판 상에 다이 패들(Die Paddle) 및 인너 리드(Inner Lead)를 형성시키는 단계;
    상기 다이 패들 상에 반도체 칩을 부착시키는 단계;
    상기 반도체 칩의 본드 패드(Bond Pad)와 상기 인너 리드를 와이어(Wire)로 연결시키는 단계;
    상기 반도체 칩의 상면(Top Surface)에 접착제를 사용하여 방열 지붕(Heat - Radiating Canopy)을 부착시키는 단계;
    상기 방열 지붕의 상면이 외부에 노출되도록 몰딩하는 단계; 및
    상기 몰딩이 완료된 반도체 패키지의 하면에 마운트된 솔더 볼을 형성시키는 단계; 를 포함하고,
    상기 방열 지붕 부착 단계는, 상기 반도체 칩 상면에 위치하는 상기 방열 지붕 중앙 부분을 상기 반도체 칩과 접촉하도록 함몰(Recess)시키며, 상기 방열 지붕의 가장자리(Edge)를 상기 반도체 패키지 하면을 향하여 굴곡 형태로 성형하는 서브 단계; 를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지 제조 방법.
  36. 제 35 항에 있어서, 상기 반도체 칩 부착 단계는, 상기 반도체 칩을 접착제를 사용하여 부착시킨 후, 전기 오븐(Oven) 또는 히터 블록(Heater Block)을 사용하여 상기 접착제를 경화시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  37. 제 35 항에 있어서, 상기 와이어는 금(Gold), 구리(Copper) 또는 알루미늄(Aluminum) 중 어느 하나를 선택하거나 다수를 복합하여 형성시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  38. 삭제
  39. 제 35 항에 있어서, 상기 반도체 칩의 상면에 상기 방열 지붕을 부착시 상기 반도체 칩의 활동 소자 지역에 접촉하도록 하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  40. 제 35 항에 있어서, 상기 방열 지붕은 열전도성 물질, 전기전도성 물질, 또는이들의 결합물질로 이루어지는 군으로 부터 선택되는 물질로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  41. 제 35 항에 있어서, 상기 방열 지붕은 상기 반도체 패키지의 모양에 따라 둥근형(Round Type) 또는 다각형(Polygonal Type)의 형상으로 이루어진 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  42. 삭제
  43. 삭제
  44. 제 35 항에 있어서, 상기 방열 지붕 부착 단계는, 상기 반도체 칩의 상면에 접착제를 사용하여 부착한 후, 전기 오븐 또는 히터 블록을 사용하여 상기 접착제를 경화시키는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  45. 제 44 항에 있어서, 상기 접착제는 열가소성 접착 수지(Thermo-Plastic Adhesive Epoxy), 열경화성 접착 수지(Thermo-Set Adhesive Epoxy), 열전도성 수지(Thermal Conductive Epoxy), 전기 전도성 수지(Electric Conductive Epoxy) 또는 접착 테잎(Adhesive Tape) 중 어느 하나를 선택하여 사용하거나, 다수를 복합하여 사용하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  46. 제 35 항에 있어서, 상기 방열 지붕의 노출된 면에 외부 방열판을 부착시키는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  47. 제 35 항에 있어서, 몰딩 단계 후, 전기 오븐을 사용하여 Post-Mold Cure 과정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  48. 제 35 항에 있어서, 상기 방열 지붕의 노출된 면을 폴리싱(Polishing) 또는 디플레싱(defleshing)하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도 체 패키지의 제조 방법.
  49. 제 35 항에 있어서, 상기 방열 지붕 또는 아웃 리드의 노출된 면에 도금을 수행하는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
  50. 제 35 항에 있어서, 상기 방열 지붕의 노출된 면에 다수의 돌기부를 형성시키는 단계를 더 포함하는 것을 특징으로 하는 열방출형 반도체 패키지의 제조 방법.
KR1020027004091A 2001-01-31 2001-12-08 열방출형 반도체 패키지 및 그 제조 방법 KR100636686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010004711A KR20010044277A (ko) 2001-01-31 2001-01-31 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
KR1020010004711 2001-01-31

Publications (2)

Publication Number Publication Date
KR20020071849A KR20020071849A (ko) 2002-09-13
KR100636686B1 true KR100636686B1 (ko) 2006-10-23

Family

ID=19705164

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010004711A KR20010044277A (ko) 2001-01-31 2001-01-31 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
KR1020027004091A KR100636686B1 (ko) 2001-01-31 2001-12-08 열방출형 반도체 패키지 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010004711A KR20010044277A (ko) 2001-01-31 2001-01-31 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)

Country Status (3)

Country Link
US (1) US6818982B2 (ko)
KR (2) KR20010044277A (ko)
WO (1) WO2002061830A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099270A (ko) 2021-01-06 2022-07-13 김영선 이미지 센서 / 반도체 패키지 구조 및 제조공정

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060948A (ja) * 2001-06-05 2003-02-28 Seiko Precision Inc 固体撮像装置
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
TW535244B (en) * 2002-04-19 2003-06-01 Advanced Semiconductor Eng Wafer level package method and package structure
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings
ITMI20022467A1 (it) * 2002-11-20 2004-05-21 St Microelectronics Srl Processo per realizzare un transistore di selezione di byte per
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
EP1678757A1 (en) * 2003-10-17 2006-07-12 Koninklijke Philips Electronics N.V. Method for providing double-sided cooling of leadframe-based wire-bonded electronic packages and device produced thereby
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
DE102005012218B4 (de) * 2005-03-15 2012-12-06 Infineon Technologies Ag Halbleiterbauelement sowie Kühlkörperelement für ein Halbleiterbauelement
US20070108635A1 (en) * 2005-04-28 2007-05-17 Stats Chippac Ltd. Integrated circuit package system
DE102005023129A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Bauteil mit einer Hitzekrone
US20070090509A1 (en) * 2005-10-14 2007-04-26 Oqo, Inc. Electromagnetic interference circuit package shield
DE102005054268B4 (de) 2005-11-11 2012-04-26 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
JP2008092612A (ja) * 2006-09-29 2008-04-17 Nippon Densan Corp モータの製造方法、並びに、モータおよび記録ディスク駆動装置
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7863738B2 (en) * 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
US7998791B2 (en) * 2008-02-01 2011-08-16 National Semiconductor Corporation Panel level methods and systems for packaging integrated circuits with integrated heat sinks
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
KR100984728B1 (ko) * 2008-05-28 2010-10-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20100010747A (ko) 2008-07-23 2010-02-02 삼성전자주식회사 반도체 소자 패키지
WO2010038345A1 (ja) * 2008-10-03 2010-04-08 パナソニック株式会社 配線基板ならびに半導体装置及びその製造方法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
JP5514309B2 (ja) * 2010-06-14 2014-06-04 シャープ株式会社 電子機器、表示装置およびテレビジョン受像機
WO2012008205A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 電子機器および表示装置
US8552540B2 (en) 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US12057376B2 (en) * 2020-11-02 2024-08-06 Infineon Technologies Ag Three level interconnect clip
FR3127629A1 (fr) * 2021-09-24 2023-03-31 Stmicroelectronics (Grenoble 2) Sas Elément dissipateur de chaleur

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232294A (ja) * 1993-02-03 1994-08-19 Hitachi Ltd 半導体集積回路装置
JP2556294B2 (ja) * 1994-05-19 1996-11-20 日本電気株式会社 樹脂封止型半導体装置
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
TW418511B (en) * 1998-10-12 2001-01-11 Siliconware Precision Industries Co Ltd Packaged device of exposed heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220099270A (ko) 2021-01-06 2022-07-13 김영선 이미지 센서 / 반도체 패키지 구조 및 제조공정

Also Published As

Publication number Publication date
KR20010044277A (ko) 2001-06-05
US20020190397A1 (en) 2002-12-19
US6818982B2 (en) 2004-11-16
KR20020071849A (ko) 2002-09-13
WO2002061830A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
KR100636686B1 (ko) 열방출형 반도체 패키지 및 그 제조 방법
US5594234A (en) Downset exposed die mount pad leadframe and package
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
US6818978B1 (en) Ball grid array package with shielding
USRE42653E1 (en) Semiconductor package with heat dissipating structure
US9484336B2 (en) Semiconductor device, semiconductor device mounting structure and power semiconductor device
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US6459163B1 (en) Semiconductor device and method for fabricating the same
US7335982B2 (en) Chip package structure and chip packaging process
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US7573141B2 (en) Semiconductor package with a chip on a support plate
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR20150048459A (ko) 전력 모듈 패키지
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
KR20030077203A (ko) 반도체 전력 모듈 및 그 제조방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
US20090233403A1 (en) Dual flat non-leaded semiconductor package
AU2007246215B2 (en) Semi Conductor Device and Method for Fabricating The Same
KR200149912Y1 (ko) 반도체 패키지
KR200167587Y1 (ko) 반도체 패캐이지

Legal Events

Date Code Title Description
G15R Request for early publication
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050826

Effective date: 20060908

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee