KR100708004B1 - 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법 - Google Patents

리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법 Download PDF

Info

Publication number
KR100708004B1
KR100708004B1 KR1020040117057A KR20040117057A KR100708004B1 KR 100708004 B1 KR100708004 B1 KR 100708004B1 KR 1020040117057 A KR1020040117057 A KR 1020040117057A KR 20040117057 A KR20040117057 A KR 20040117057A KR 100708004 B1 KR100708004 B1 KR 100708004B1
Authority
KR
South Korea
Prior art keywords
pad
chip bonding
bonding pad
chip
lead frame
Prior art date
Application number
KR1020040117057A
Other languages
English (en)
Other versions
KR20060079294A (ko
Inventor
박찬익
Original Assignee
럭스피아(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 럭스피아(주) filed Critical 럭스피아(주)
Priority to KR1020040117057A priority Critical patent/KR100708004B1/ko
Priority to PCT/KR2005/004673 priority patent/WO2006071098A1/en
Publication of KR20060079294A publication Critical patent/KR20060079294A/ko
Application granted granted Critical
Publication of KR100708004B1 publication Critical patent/KR100708004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

여러 방위로 방열 경로를 형성하여 방열 성능을 높일 수 있도록 된 구조의 리드프레임, 이를 이용한 플라스틱 반도체 패키지가 개시되어 있다.
개시된 리드프레임은 반도체 칩이 실장되는 칩본딩패드와; 칩본딩패드와 인접 배치되는 것으로, 절연홈에 의하여 칩본딩패드와 전기적으로 구분되는 적어도 하나의 리드와; 리드를 도피하여 칩본딩패드 둘레에 형성되는 것으로, 칩본딩패드와의 사이에 형성된 구분홈에 의하여 구분되는 방열연장패드와; 구분홈 내에 마련된 것으로, 칩본딩패드와 방열연장패드를 연결하는 패드연결부;를 포함하는 것을 특징으로 한다.
또한, 개시된 반도체 패키지는 상기한 구조의 리드프레임과; 칩본딩패드의 일면에 실장된 적어도 하나의 반도체 칩과; 반도체 칩과 칩본딩패드 및/또는 반도체 칩과 리드를 전기적으로 연결하는 본딩 와이어와; 절연홈 및 구분홈 내부를 통하여 주입되는 것으로, 절연홈 및 구분홈의 내부와, 반도체 칩의 전체 또는 둘레에 반도체 칩 높이 이상으로 성형된 플라스틱 소재의 패키지 몸체;를 포함하여, 방열연장패드와, 칩본딩패드의 반도체 칩이 실장된 이면 및 리드가 외부로 노출되고, 이 노출된 부분들을 통하여 패키지 몸체의 전방위로 열을 방출할 수 있도록 된 것을 특징으로 한다.

Description

리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지 제조방법{Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package}
도 1a 및 도 1b 각각은 종래의 방열구조를 가지는 플라스틱 몰딩 반도체 패키지를 보인 평면도 및 단면도.
도 2a 및 도 2b 각각은 종래의 양측면으로 노출된 방열구조를 가지는 스몰 아웃라인 패키지를 보인 평면도 및 단면도.
도 3은 종래의 칩본딩패드의 저면이 노출된 구조의 반도체 패키지를 보인 단면도.
도 4는 종래의 칩본딩패드에 부착되며 저면이 노출된 히트싱크를 가지는 반도체 패키지를 보인 단면도.
도 5는 종래의 방열구조를 가지는 세라믹 반도체 패키지를 보인 사시도.
도 6은 본 발명의 제1실시예에 따른 리드프레임을 보인 평면사시도 및 부분 확대도.
도 7은 도 6의 A-A선 단면도.
도 8은 도 6의 저면 사시도.
도 9는 본 발명의 제1실시예에 따른 반도체 패키지를 보인 사시도.
도 10은 도 9의 B-B선 단면도.
도 11 및 도 12 각각은 본 발명의 제1실시예에 따른 반도체 패키지의 제조공정을 설명하기 위한 도면.
도 13은 본 발명의 제2실시예에 따른 리드프레임을 보인 평면 사시도
도 14는 도 13의 저면 사시도.
도 15는 본 발명의 제2실시예에 따른 반도체 패키지를 보인 사시도.
도 16은 도 15의 C-C선 단면도.
도 17 및 도 18 각각은 도 15의 반도체 패키지의 제조 공정을 설명하기 위한 도면.
도 19는 본 발명의 제3실시예에 따른 리드프레임을 보인 평면 사시도
도 20은 도 19의 저면 사시도.
도 21은 본 발명의 제3실시예에 따른 반도체 패키지를 보인 사시도.
도 22는 도 21의 D-D선 단면도.
도 23은 도 21의 E-E선 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200, 300...리드프레임 110, 210, 310...단위 리드프레임
111, 211, 311...칩본딩패드 113...리드
115...절연홈 117...방열연장패드
119...구분홈 121, 229, 329...패드연결부
123, 231, 331...게이트부 125, 235, 335...테두리
127, 237, 337...댐부재 131, 261, 361...반도체 칩
135, 265, 365...본딩 와이어
141, 145, 271, 275, 371, 375...패키지 몸체
160, 260, 360...반도체 패키지
213, 313...제1리드 214, 314...제1절연홈
215, 315...제2리드 216, 315...제2절연홈
221, 321...제1방열연장패드 223, 323...제2방열연장패드
225, 325...제1구분홈 227, 327...제2구분홈
본 발명은 리드프레임, 이를 이용한 플라스틱 반도체 패키지 및 이 반도체 패키지 제조방법에 관한 것으로서, 상세하게는 여러 방위로 방열 경로를 형성하여 방열 성능을 높일 수 있도록 된 구조의 리드프레임, 이를 이용한 플라스틱 반도체 패키지 및 이 반도체 패키지 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 칩본딩패드와 리드선을 포함하는 리드프레임과, 칩본딩패드에 실장된 반도체 칩과, 이를 패키징하는 패키지 몸체를 포함한다. 상기 패키지 몸체는 플라스틱, 세라믹 또는 유사절연물체 등으로 재질로 구성되는 것으로, 몰딩 공정 등에 의해 상기 반도체 칩을 패키징한다.
이 반도체 패키지는 실장된 반도체 칩의 종류에 따라 반도체 칩 전체를 몸체 로 감싸는 밀봉형 패키지와, 반도체 칩의 적어도 일부가 외부로 노출되도록 된 구조의 캐비티(cavity)형 패키지로 구분할 수 있다. 여기서, 캐비티형 반도체 패키지는 반도체 칩으로서 발광형 소자, 예를 들어 LED를 채용한 경우 이 발광형 소자의 상부면으로 방출되는 광을 패키지 외부로 방출할 수 있도록 광반사컵 형태를 이룬다.
한편, 일반적인 반도체 칩은 동작중에 발열을 하며, 그 열이 과도할 경우 반도체 칩의 성능과 수명에 나쁜 영향을 준다. 특히 LED와 같은 발광형 소자는 인가 소비전력의 70%를 열로 소모할 정도로 발열량이 극심하다. 특히, 플라스틱 소재의 패키지 몸체를 가지는 반도체 패키지는 반도체 칩의 동작 중 야기된 열을 금속으로 된 칩본딩패드와 리드선을 통하여 부분적으로 방출될 뿐이고, 대부분의 열은 플라스틱 패키지 몸체 내에서 방출되지 못한다.
따라서, 발광형 소자를 포함한 반도체 칩을 수용하는 반도체 패키지는 열을 효과적으로 방출하기 위한 방열 구조를 구비하여야 한다.
이를 위하여 종래의 반도체 패키지는 도 1a 내지 도 5에 도시된 바와 같이, 금속제의 칩본딩패드를 패캐지 몸체 저면으로 노출시킨 구조, 패캐지 몸체 측면으로 연장 노출시킨 구조, 칩본딩패드를 두껍게 한 구조, 별도의 금속판을 칩본딩패드 저면에 부착한 구조 등이 있다.
도 1a 및 도 1b 각각은 종래의 방열구조를 가지는 플라스틱 몰딩 반도체 패키지를 보인 평면도 및 단면도이다.
도면은 트랜지터 등의 고전력 소자류의 패키지를 나타낸 것으로, 패키지 몸 체(11)에 대한 배치 위치에 따라 구분되는 칩본딩패드(16)와 방열연장패드(17)로 이루어진 리드프레임(15)을 포함한다. 상기 칩본딩패드(16)의 저면(16a)은 상기 패키지 몸체(11)의 저면(11a)으로 노출되어 있고, 상기 방열연장패드(17)는 상기 패키지 몸체(11)의 일측면(11b)으로 노출되어 있다.
상기한 바와 같은 패키지 구조를 가지는 경우에 있어서, 상기 방열연장패드(17)는 흡습, 박리 및 패키지 조립 공정 상의 제약 등으로 상기 패키지 몸체(11)의 일측면(11b)으로만 노출 부분이 제한되며, 그 일측면(11b) 전체를 점유할 수 없다.
도 2a 및 도 2b 각각은 종래의 양측면으로 노출된 방열구조를 가지는 스몰 아웃라인 패키지를 보인 평면도와 단면도이다.
도면들은 스몰 아웃라인 패키지(SOP : Small Outline Package)로서, 패키지 몸체(21)와, 칩본딩패드(26)와 다수의 리드(27)(28)를 가지는 리드프레임(25)을 포함한다. 상기 다수의 리드 중 대부분의 리드(27)는 칩본딩패드(26)에 실장된 칩(23)과 전기적 결선을 위하여 사용되고, 일부 리드는 방열연장패드(28)로 사용된다. 이 방열연장패드(28)는 칩본딩패드(26)로부터 연장되어 있으며, 그 일부가 패키지 몸체(21) 외부로 노출되어 있다. 따라서, 칩(23)의 구동시 발생된 열이 패키지 몸체(21) 외부로 전달되도록 한다.
이와 같이 구성된 반도체 패키지는 패키지 몸체(21)에 대한 리드프레임(25) 배치구조와, 조립 공정 상의 제약으로 방열연장패드(28)의 노출 면적을 넓게 형성할 수 없다는 단점이 있다. 또한, 방열연장패드(28)가 흡습 경로를 형성할 우려가 있다.
도 3은 종래의 칩본딩패드의 저면이 노출된 구조의 반도체 패키지를 보인 단면도이다. 도면을 참조하면, 이 반도체 패키지는 도 1 및 도 2에 도시된 바와 같은 별도의 방열연장패드를 가지는 대신, 칩본딩패드(36)의 저면(36a)을 패키지 몸체(31)의 저면(31a)에 일치하여 노출하는 형태로 패키지 몸체(31) 내부의 열을 외부로 방출시킨다.
도 4는 종래의 칩본딩패드에 부착되며 저면이 노출된 히트싱크를 가지는 반도체 패키지를 보인 단면도이다. 이 경우, 칩본딩패드(46)에 부착된 금속재의 히트싱크(47)를 통하여 패키지 몸체(41)의 저면(41a)으로 열이 방출된다. 이 경우 히트싱크(47)와 패키지 몸체(41)의 접합 계면을 통한 흡습경로가 단순 평면 이상으로 복잡하고, 패키지 몸체(41)를 이루는 수지가 대부분 히트싱크(47)를 감쌀 수 있다. 따라서, 박리 등의 물리적 취약성을 포함한 신뢰성 측면의 안정감이 있다.
하지만, 도 3 및 도 4에 도시된 바와 같이, 방열구조를 구성한 경우, 열 방출은 패키지 몸체의 저면(41a) 노출부분으로 제한되므로, 열 확산 방출 효과가 떨어져 방열효율이 낮다는 단점이 있다.
도 5는 종래의 방열구조를 가지는 세라믹 반도체 패키지를 보인 사시도이다. 도면을 참조하면, 세라믹 반도체 패키지는 본 발명에 따른 플라스틱 반도체 패키지와는 달리 세라믹 몸체(51)를 리드프레임(55)에 대해 브레이징(Brazing)으로 부착한 구조를 가지므로, 흡습과 박리에 대해 안전하다. 따라서, 여러 방위로 방열연장패드를 구비할 수 있다. 하지만, 이와 같은 세라믹 반도체 패키지는 플라스틱 반도체 패키지에 비하여 경제성과 생산성 측면에서 크게 떨어진다는 단점이 있다.
따라서, 본 발명은 상기한 바와 같은 점들을 감안하여 안출된 것으로서, 패키징시 여러 방위로 방열 경로를 형성하면서도, 흡습과 박리에 대한 안정성을 확보할 수 있도록 된 구조의 플라스틱 반도체 패키지용 리드프레임을 제공하는데 일 목적이 있다.
또한, 본 발명은 상기한 리드프레임을 이용하여 여러 방위로 방열 경로를 형성하여 방열 성능을 높이면서도, 생산성, 경제성, 신뢰성 및 견고성 모두를 충족할 수 있도록 된 구조의 플라스틱 반도체 패키지 및 이 반도체 패키지 제조방법을 제공하는데 다른 목적이 있다.
상기한 일 목적을 달성하기 위하여, 본 발명에 따른 리드프레임은,
반도체 칩이 실장되는 칩본딩패드와; 상기 칩본딩패드와 인접 배치되는 것으로, 절연홈에 의하여 상기 칩본딩패드와 전기적으로 구분되는 적어도 하나의 리드와; 상기 리드를 도피하여 상기 칩본딩패드 둘레에 형성되는 것으로, 상기 칩본딩패드와의 사이에 형성된 구분홈에 의하여 구분되는 방열연장패드와; 상기 구분홈 내에 마련되는 것으로, 상기 칩본딩패드와 상기 방열연장패드를 연결하는 패드연결부;를 포함하는 것을 특징으로 한다.
또한, 상기한 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 상기한 구조의 리드프레임과; 상기 칩본딩패드의 일면에 실장된 적어도 하나의 반도체 칩과; 상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리 드를 전기적으로 연결하는 본딩 와이어와; 상기 절연홈 및 상기 구분홈 내부를 통하여 주입되는 것으로, 상기 절연홈 및 상기 구분홈 내부와, 상기 반도체 칩의 전체 또는 둘레에 상기 반도체 칩 높이 이상으로 성형된 플라스틱 소재의 패키지 몸체;를 포함하여,
상기 방열연장패드와, 상기 칩본딩패드의 상기 반도체 칩이 실장된 이면 및 상기 리드가 외부로 노출되고, 이 노출된 부분들을 통하여 상기 패키지 몸체의 전방위로 열을 방출할 수 있도록 된 것을 특징으로 한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명에 따른 반도체 패키지 제조방법은,
리드프레임 본체를 준비하는 단계와; 이 리드프레임 본체를 식각하여 절연홈과 구분홈을 형성함에 의하여 상기한 구조의 리드프레임을 형성하는 단계와; 상기 칩본딩패드 상에 반도체 칩을 실장하는 단계와; 상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계와; 상기 절연홈 및 상기 구분홈 내부를 통하여 플라스틱 수지를 주입하여, 상기 절연홈 및 상기 구분홈 내부와, 상기 반도체 칩의 전체 또는 둘레에 상기 반도체 칩 높이 이상으로 패키지 몸체를 성형하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지 제조방법은, 리드프레임 본체를 준비하는 단계와; 상기 리드프레임 본체를 식각하여 절연홈과 구분홈을 형성함에 의하여, 상기한 구조의 리드프레임을 형성하는 단계와; 상기 절연홈 및 상기 구분홈 내부를 통하여 플라스틱 수지를 주입하여, 상기 절연홈 및 상기 구분홈의 내부와, 상기 칩 본딩패드 둘레에 소정 높이로 패키지 몸체를 성형하는 단계와; 상기 칩본딩패드 상에 반도체 칩을 실장하는 단계와; 상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계;를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하면서, 본 발명의 바람직한 실시예에 따른 리드프레임, 이를 이용한 반도체 패키지 및 이 반도체 패키지 제조방법을 상세히 설명하기로 한다.
도 6은 본 발명의 제1실시예에 따른 리드프레임을 보인 평면 사시도이고, 도 7은 도 6의 A-A선 단면도이며, 도 8은 도 6의 저면 사시도이다.
도면들을 참조하면, 본 발명의 제1실시예에 따른 리드프레임(100)은 후술하는 구성요소들로 이루어진 단위 리드프레임(110)의 조합으로 이루어진다. 즉, 리드프레임(100)은 테두리(125) 내에 복수개의 단위 리드프레임(110)이 서로 연결되어 전체적으로 하나의 스트립(strip)을 이루는 것으로, 상기 테두리(125)를 점선으로 도시된 절단선 Ls1을 따라 절단함에 의하여 단위 리드프레임(110)으로 개별화할 수 있다.
상기 리드프레임(100)을 구성하는 각각의 단위 리드프레임(110)은 반도체 칩이 실장되는 칩본딩패드(111)와, 반도체 칩에 전원을 인가하는 전극으로 이용되는 리드(lead)(113)와, 방열연장패드(117) 및, 칩본딩패드(111)와 방열연장패드(117)를 연결하는 패드연결부(121)를 포함한다.
상기 리드(113)는 상기 칩본딩패드(111)에 인접 배치되는 것으로, 절연홈 (115)에 의하여 상기 칩본딩패드(111)와 전기적으로 구분된다. 이 리드(113)는 상기 칩본딩패드(111)에 실장되는 반도체 칩의 일 전극과 본딩 와이어에 의하여 전기적으로 연결되어, 상기 반도체 칩의 구동에 필요한 전원을 공급한다. 여기서, 상기 리드(113)는 도시된 바와 같이 하나의 부재로 구성되는 것에 한정되는 것은 아니며, 상기 칩본딩패드(111)의 일측에 복수개 구비되는 것도 가능하다.
상기 방열연장패드(117)는 상기 리드(113)를 도피하여, 상기 칩본딩패드(111) 둘레에 형성된다. 이 방열연장패드(117)는 후술하는 패키지 몸체를 통하여 상기 반도체 칩과 칩본딩패드(111)를 패키징시, 대부분의 영역이 외부로 노출된다. 이 방열연장패드(117)는 상기 칩본딩패드(111)와의 사이에 형성된 구분홈(119)에 의하여 상기 칩본딩패드(111)와 구분된다
상기 패드연결부(121)는 상기 절연홈(115) 및 상기 구분홈(119) 내에 마련되는 것으로, 상기 칩본딩패드(111)와 상기 방열연장패드(117)를 연결한다. 상기 패드연결부(121)는 방열연장패드(117)와 칩본딩패드(111) 사이의 흡습경로 및 박리를 최소화할 수 있도록 함과 아울러 전방위로 열을 분사 방출하기 위하여, 상기 칩본딩패드(111) 주변 여러 곳에 나뉘어 형성된다. 즉, 상기 패드연결부(121)는 상기 절연홈(115)과 상기 구분홈(119) 내의 적어도 3군데(도 6에서는 5군데 도시됨)에 형성되어, 방열연장패드(117)를 물리적으로 안정감 있게 고정할 수 있다. 또한, 상기 칩본딩패드(111)에서 전달된 열이 보다 효율적으로 상기 방열연장패드(117)로 전달될 수 있다. 여기서, 상기 방열연장패드(117)는 후술하는 패키지 몸체가 사각형일 경우는 종래의 반도체 패키지와는 달리 패키지 몸체의 일측면 이상을 점하는 크기를 가질 수 있다. 그리고, 패키지 몸체가 사각형이 아닌 경우는 상기 방열연장패드(117)는 패키지 몸체의 전체 둘레의 1/4 이상을 점하는 것이 바람직하다.
이와 같이 방열연장패드(117)는 비교적 좁은　폭으로 하고, 넓게 펼치는 반면, 상기 패드연결부(121)는 상대적으로 좁은 폭으로 하되, 이와 상관하여 가능한 여러 군데에 걸쳐 형성함으로써, 박리와 흡습에 대한 신뢰성을 높일 수 있고, 열 방출시의 병목현상을 완화할 수 있다.
도 7을 참조하면, 상기 구분홈(119)은 상기 칩본딩패드(111)의 일면 즉, 반도체 칩이 실장되는 면에서 바라본 부분(119a)의 폭에 비하여 그 이면에서 바라본 부분(119b)의 폭이 넓도록, 그 단면 형상이 단차지게 형성되어 있다. 그리고, 상기 절연홈(115)은 상기 구분홈(119)과 마찬가지로 상기 칩본딩패드(110)의 일면에서 바라본 부분의 폭에 비하여 그 이면에서 바라본 부분의 폭이 넓도록 단차지게 형성되어 있다. 또한, 상기 절연홈(115)과 상기 구분홈(119) 각각의 상대적으로 폭이 넓은 부분(115b, 119b)은 공간적으로 상호 연결되어 있다. 따라서, 패키지 몸체용 플라스틱 수지가 이 연결된 공간을 통하여 상기 절연홈(115) 및 구분홈(119)에 주입된다.
상기한 바와 같이 절연홈(115) 및 구분홈(119)을 단차지게 형성함으로써, 주입 형성된 패키지 몸체와의 사이에 형성되는 흡습 경로를 길게 연장할 수 있으므로, 외부로부터의 수분 유입을 효율적으로 차단할 수 있다. 또한, 폭이 좁은 부분(119a)을 사이에 두고, 상,하부면에 패키지 몸체(도 10의 141, 145 참조)가 형성되므로, 이 패키지 몸체를 이루는 플라스틱 수지와 강한 접착을 유도할 수 있다.
도 8을 참조하면, 상기 절연홈(115)과 상기 구분홈(119) 각각의 상대적으로 폭이 넓은 부분(115b, 119b)에는 적어도 하나의 댐부재(127)가 더 구비될 수 있다. 상기 댐부재(127) 각각은 일단이 상기 방열연장패드(117)에 연결되고, 타단이 상기 칩본딩패드(111)에서 소정 갭만큼 분리된 상태로 마련된다. 이 댐부재(127)는 방열연장패드(117)를 물리적으로 안정감 있게 고정시켜주고, 플라스틱 몰딩용 수지 주입시 그 수지가 방열연장패드(117) 외곽으로 유입되는 것을 차단해준다.
또한, 본 발명에 따른 리드프레임(100)은 테두리(125)에 상기 절연홈(115)과 구분홈(119)에 플라스틱 몰딩용 수지를 주입할 수 있도록, 원형, 사각형 등의 형상으로 형성된 게이트부(123)를 포함한다. 이 게이트부(123)는 절단선 Ls1을 따라 테두리(125)를 절단시 함께 분리되는 부분이다.
상기한 리드프레임(110)은 통상적인 리드프레임의 두께인 0.2 ~ 0.25mm 보다 두껍게 형성된 것이 바람직하다. 즉, 대략 0.4mm, 0.5mm 및 0.76mm 이상의 두께로 형성될 수 있다. 이는 절연홈과 구분홈 형성시 반식각에 의하여 단면 형상이 단차지도록 함에 있어서, 필요한 최소 높이를 확보하여 리드프레임과 후술하는 플라스틱 몸체의 몰딩 수지와 물리적 화학적 접착효과 및 이에 따른 흡습경로 연장과 차단효과를 최대화 할 수 있도록 하기 위함이다.
도 9는 본 발명의 제1실시예에 따른 반도체 패키지를 보인 사시도이고, 도 10은 도 9의 B-B선 단면도이다.
도면들을 참조하면, 본 발명의 제1실시예에 따른 반도체 패키지(160)는 리드 프레임(도 6의 110)과, 이 리드프레임(110)의 칩본딩패드(111)에 실장된 반도체 칩(131)과, 본딩 와이어(135) 및 패키지 몸체(141, 145)를 포함한다.
상기 리드프레임(110)은 반도체 칩(131)이 실장되는 칩본딩패드(111)와, 반도체 칩(131)에 전원을 인가하는 전극으로 이용되는 것으로 절연홈(115)에 의해 상기 칩본딩패드(111)와 전기적으로 구별되는 리드(113)와, 구분홈(119)에 의해 상기 칩본딩패드(111)에서 분리 형성된 방열연장패드(117) 및, 칩본딩패드(111)와 방열연장패드(117)를 연결하는 패드연결부(도 6의 121)를 포함한다.
이 리드프레임은 도 6 내지 도 8을 참조하여 설명된 본 발명의 제1실시예에 따른 리드프레임과 실질상 동일하므로 그 자세한 설명은 생략하기로 한다.
상기 반도체 칩(131)은 상기 칩본딩패드(111)에 접착제(미도시) 등에 의하여 실장되는 것으로, 전력용 트랜지터 소자, 무선통신용 고주파 소자 등의 일반적인 반도체 소자 내지는 발광소자(LED) 등으로 구성된다. 여기서, 일반적인 반도체 소자를 채용한 경우는 상기 반도체 소자 전체를 덮도록 상기 패키지 몸체(미도시)를 상기 리드프레임(110) 상에 성형한다. 반면, 반도체 칩으로서 발광소자를 채용한 경우는 도시된 바와 같이, 발광소자에서 조명된 광이 외부로 조사될 수 있도록 캐비티(cavity)(147)를 가지는 패키지 몸체(145)를 성형한다.
상기 본딩 와이어(135)는 상기 반도체 칩(131)의 일 전극과 상기 리드(113)를 전기적으로 연결하는 것으로, 이 본딩 와이어(135)를 통하여 상기 리드(113)를 통하여 외부에서 인가된 전류가 상기 반도체 칩(131)에 전달된다.
또한, 상기 본딩 와이어(131)는 도시된 바와 같이 상기 반도체 칩(131)의 다 른 전극과 상기 칩본딩패드(111)를 전기적으로 연결하는데 이용될 수 있다. 한편, 반도체 칩(131)의 전극과 상기 칩본딩패드(111)를 전기적으로 연결함에 있어서, 상기한 본딩 와이어(131)의 이용이 필수적인 것은 아니다. 즉, 상기 반도체 칩(131)의 전극이 하부에 마련된 유형의 경우, 상기 칩본딩패드(111) 상에 실장시 도전성 페이스트를 이용하여 접착하는 것으로 전기적으로 연결하는 것도 가능하다.
상기 패키지 몸체(141, 145)는 상기 절연홈(115)과 상기 구분홈(119) 내부를 통하여 주입된 플라스틱 수지가 성형됨에 의하여 형성된 것이다. 이 패키지 몸체의 일부분(145)은 상기 절연홈(115) 및 상기 구분홈(119) 내부에 성형되고, 다른 부분(141)은 상기 반도체 칩(131)의 전체 또는 둘레에 상기 반도체 칩(131)의 높이 이상으로 성형된다. 도면은 반도체 칩(131)으로서 발광소자를 예로 들어 나타낸 것으로, 이 경우 상기 패키지 몸체(141)는 상기 반도체 칩(131)의 둘레에 형성된다.
상기한 바와 같이, 플라스틱 수지를 주입함에 의하여 패키지 몸체(141, 145)를 성형한 경우, 도 10에 도시된 바와 같이 단면형상이 단차지게 형성된 절연홈(115) 및 구분홈(119) 전체에 플라스틱 수지가 주입 성형됨과 아울러, 상기 반도체 칩(131) 주변에 소정 높이로 성형됨으로써, 상기 단위 리드프레임(110)과, 이 리드프레임(110) 상에 설치된 구성요소를 견고히 고정시킬 수 있다.
상기한 바와 같이 구성된 반도체 패키지는 도 9에 도시된 바와 같이 방열연장패드(117) 전체와 상기 칩본딩패드(111)의 상기 반도체 칩(131)이 실장된 이면 및 상기 리드(113)의 일부가 노출되어 있다. 따라서, 이 노출된 부분들을 통하여 전방위로 열을 방출할 수 있다.
도 11 및 도 12 각각은 본 발명의 제1실시예에 따른 반도체 패키지의 제조공정을 설명하기 위한 도면이다.
우선, 준비된 리드프레임 본체를 식각하여 절연홈과 구분홈을 형성함에 의하여 도 6 내지 도 8을 참조하여 설명된 바와 같은 구조의 리드프레임(100)을 형성한다. 여기서, 상기 절연홈과 구분홈은 앞서 설명된 바와 같이 반도체 칩이 실장되는 부분과 그 이면 부분의 폭이 서로 다르도록 된 것으로, 이러한 형상은 관통되도록 완전시각하는 공정과, 단차가 형성되도록 반식각 공정을 통하여 수행된다. 상기 식각 및 반식각 공정 중 절연홈과 구분홈의 상대적으로 폭이 넓은 부분에 적어도 하나의 댐부재를 형성하는 단계를 더 포함할 수 있다. 상기 댐부재(127)는 후술하는 패키지 몸체(141, 145) 성형시, 플라스틱 수지의 흐름을 가이드하여 패키지 몸체(141, 145)가 소정 형상으로 성형되도록 하며, 성형된 패키지 몸체(141, 145)를 안정적으로 고정시킨다.
상기한 식각 공정을 통하여 리드프레임을 패터닝하는 공정 자체는 널리 알려져 있으므로 그 자세한 설명은 생략하기로 한다.
이어서, 금형 내부에 상기 리드프레임(100)을 위치시킨 후, 게이트(123)에 플라스틱 수지를 주입하고, 이 주입된 플라스틱 수지가 절연홈(도 10의 115) 및 구분홈(도 10의 119) 내부에 채워지도록 하고, 상기 칩본딩패드(111) 둘레에 소정 높이를 유지한 채로 성형함으로써, 도 11 및 도 12에 도시된 바와 같은 캐비티(도 10의 147)를 가지는 패키지 몸체(141, 145)를 성형한다.
그리고, 상기 칩본딩패드(111) 상에 반도체 칩(131)을 실장한 후, 상기 반도 체 칩(131)과 상기 칩본딩패드(111) 및/또는 상기 반도체 칩(131)과 상기 리드(113)를 본딩 와이어(131)로 본딩함으로써, 반도체 패키지(150) 제조가 완료된다. 여기서, 상기 캐비티(147) 상부에 투명한 재질의 수지 예컨대, 에폭시 수지를 충진시키는 공정을 더 포함하여 상기 반도체 칩(131)과, 본딩 와이어(135)를 보호할 수 있다.
한편, 반도체 패키지(150)는 개별적으로 제조되는 것이 아니다. 즉, 상기 칩본딩패드(111), 리드(113), 방열연장패드(117) 및 패드연결부(121)는 하나의 단위 리드프레임(110)을 이루며, 상기 단위 리드프레임(110)은 그 테두리(125)가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이룬다. 이와 같은 스트립 내의 각 단위 리드프레임에 대하여 반도체 패키지(150)를 제조 한 후, 이를 절단선 Lc1을 따라 쏘우(saw) 절단 공정을 통하여 절단하여 개별화함으로써, 단위 반도체 패키지(160)의 제조가 완료된다.쏘우 절단 공정을 통하여 반도체 패키
지(150)를 개별화하는 경우, 타발 방식에 의하여 절단하는데 따른 물리적 충격에 의하여 야기되는 리드프레임과 플라스틱 패키지 몸체와의 접착계면의 박리 및 캐비티형 패키지 몸체의 취약한 물리적 강도로 인한 패키지 몸체의 크랙을 유발되는 문제점을 근본적으로 해소할 수 있다.
한편, 쏘우 절단 공정은 타발 방식에 의한 절단 공정에 비하여 공정시간이 더 걸리고 세심한 공정진행이 필요하다는 단점은 있으나, 본 발명에 따른 반도체 패키지의 경우는 절단부분이 단일 패키지에 있어서 게이트부 주변으로 국한되고, 리드프레임이 플라스틱 몸체에 의해 덮히지 않은 부분이다. 그러므로, 본 발명에 따른 쏘우 절단 공정은 종래의 쏘우 절단 공정을 이용하여 반도체 패키지를 절단하는 경우보다 상대적으로 용이하게 수행할 수 있다.
상기한 반도체 패키지 제조방법은 반드시 상기한 공정순서에 한정되는 것은 아니며, 일부 공정을 바꾸는 것도 가능하다. 즉, 리드프레임의 칩본딩패드 상에 반도체 칩을 실장하고, 이 실장된 칩을 와이어 본딩에 의하여 전기적으로 결선한 후, 패키지 몸체를 성형하는 공정을 수행할 수 있다.
도 13은 본 발명의 제2실시예에 따른 리드프레임을 보인 평면 사시도이고, 도 14는 도 13의 저면 사시도이다.
도면들을 참조하면, 본 발명의 제2실시예에 따른 리드프레임(200)은 단위 리드프레임(210)의 조합으로 이루어진다. 즉, 리드프레임(200)은 테두리(235) 내에 복수개의 단위 리드프레임(210)이 서로 연결되어 전체적으로 하나의 스트립(strip) 형상을 이루는 것으로, 상기 테두리(235)를 점선으로 도시된 절단선 Ls2와 Ls3을 따라 절단함에 의하여 단위 리드프레임(210)으로 개별화할 수 있다.
상기 단위 리드프레임(210)은 반도체 칩이 실장되는 칩본딩패드(211)와, 반도체 칩에 전원을 인가하는 전극으로 이용되는 리드(213, 215)와, 방열연장패드(221, 223) 및, 칩본딩패드(211)와 방열연장패드(221, 223)를 연결하는 패드연결부(229)를 포함한다.
상기 리드는 제1리드(213)와, 상기 칩본딩패드(211)를 중심으로 상기 제1리 드(213)의 위치와 반대되는 위치에 형성된 제2리드(215)를 포함한다. 상기 제1리드(213) 각각은 제1 및 제2절연홈(214)(216)에 의하여 상기 칩본딩패드(211)와 구분된다.
상기 방열연장패드는 상기 제1 및 제2리드(213)(215)를 도피하여 상기 칩본딩패드(211) 둘레에 형성되는 것으로, 상기 칩본딩패드(211)와의 사이에 형성된 제1 및 제2구분홈(225)(227) 각각에 의하여 구분되는 제1 및 제2방열연장패드(221)(223)를 포함한다. 상기 패드연결부(229)는 상기 제1 및 제2구분홈(225)(227) 내부 각각의 적어도 2군데에 형성되어, 상기 칩본딩패드(211)에서 전달된 열이 상기 패드연결부(229)를 통하여 상기 제1 및 제2방열연장패드(221)(223)로 전달되도록 한다.
본 실시예에 따른 리드프레임은 제1실시예에 다른 리드프레임과 비교하여 볼 때, 리드로서 제1 및 제2리드(213)(215)를 구비하고, 방열연장패드로서 제1 및 제2방열연장패드(221)(223)를 구비한 점에서 구별되는 것으로서, 그 이외의 부분에 있어서는 실질상 동일하다. 따라서, 그 이외의 부분에 대한 자세한 설명은 생략하기로 한다.
또한, 상기 리드프레임(210)은 상기 제1 및 제2절연홈(214)(216)과 상기 제1 및 제2구분홈(225)(227) 각각의 상대적으로 폭이 넓은 부분에는 적어도 하나의 댐부재(237)가 더 구비될 수 있다. 상기 댐부재(237) 각각은 일단이 상기 제1 또는 제2방열연장패드(221)(223)에 연결되고, 타단이 상기 칩본딩패드(211)에서 소정 갭만큼 분리된 상태로 마련된다.
또한, 본 발명에 따른 리드프레임(200)은 테두리(235)에 원형, 사각형 등의 형상으로 형성된 게이트부(231)를 포함한다. 이 게이트부(231)는 절단선 Ls2과 Ls3 를 따라 테두리(235)를 절단시 함께 분리되는 부분이다.
도 15는 본 발명의 제2실시예에 따른 반도체 패키지를 보인 사시도이고, 도 16은 도 15의 C-C선 단면도이다.
도면들을 참조하면, 본 발명의 제2실시예에 따른 반도체 패키지(260)는 리드프레임(도 13의 210)과, 이 리드프레임(210)의 칩본딩패드(211)에 실장된 반도체 칩(261)과, 본딩 와이어(265) 및 패키지 몸체(271, 275)를 포함한다.
상기 리드프레임(210)은 도 13 및 도 14를 참조하여 설명된 본 발명의 제2실시예에 따른 리드프레임과 실질상 동일하므로 그 자세한 설명은 생략하기로 한다.
상기 반도체 칩(260)은 상기 칩본딩패드(211)에 접착제(미도시) 등에 의하여 실장되는 것으로, 트랜지스터, 메모리소자 등의 일반적인 반도체 소자 내지는 발광소자(LED) 등으로 구성된다. 도면은 반도체 칩(260)으로서 발광소자를 채용한 경우를 예로 들어 나타낸 것으로, 발광소자에서 조명된 광이 외부로 조사될 수 있도록 패키지 몸체(275) 내에는 캐비티(277)가 형성되어 있다.
상기 본딩 와이어(265)는 상기 반도체 칩(261)의 적어도 일 전극과 상기 제1 및 제2리드(213)(215)를 전기적으로 연결한다. 따라서, 이 본딩 와이어(265)에 의하여, 상기 제1 및/또는 제2리드(213)(215)를 통하여 외부에서 인가된 전류가 상 기 반도체 칩(261)에 전달된다.
상기한 리드프레임(210)에 대한 상기 패키지 몸체(271)(275)를 성형하는 공정은 본 발명의 제1실시예에 따른 반도체 패키지와 실질상 동일하므로 그 자세한 설명은 생략하기로 한다.
상기한 바와 같이 구성된 반도체 패키지는 도 16에 도시된 바와 같이 제1 및 제2방열연장패드(221)(223) 전체와 상기 칩본딩패드(211)의 상기 반도체 칩(261)이 실장된 이면 및 상기 제1 및 제2리드(213)(215)의 일부가 노출되어 있다. 따라서, 이 노출된 부분들을 통하여 전방위로 열을 방출할 수 있다.
도 17 및 도 18 각각은 도 15의 반도체 패키지의 제조 공정을 설명하기 위한 도면이다.
우선, 준비된 리드프레임 본체를 식각하여 제1 및 제2절연홈과, 제1 및 제2구분홈을 형성함에 의하여 도 13 및 도 14를 참조하여 설명된 바와 같은 구조의 리드프레임(200)을 형성한다. 여기서, 상기 제1 및 제2절연홈과, 제1 및 제2구분홈은 앞서 설명된 바와 같이 반도체 칩이 실장되는 부분과 그 이면 부분의 폭이 서로 다르도록 된 것으로, 이러한 형상은 관통되도록 완전시각하는 공정과, 단차가 형성되도록 반식각 공정을 통하여 수행된다. 상기 식각 및 반식각 공정 중 절연홈과 구분홈의 상대적으로 폭이 넓은 부분에 적어도 하나의 댐부재(237)를 형성하는 단계를 더 포함할 수 있다. 상기한 식각 공정을 통하여 리드프레임을 패터닝하는 공정 자체는 널리 알려져 있으므로 그 자세한 설명은 생략하기로 한다.
이어서, 금형 내부에 상기 리드프레임(200)을 위치시킨 후, 게이트(231)에 플라스틱 수지를 주입하고, 이 주입된 플라스틱 수지가 제1 및 제2절연홈(도 13의 214, 216)와, 제1 및 제2구분홈(도 10의 225, 227) 내부에 채워지도록 하고, 상기 칩본딩패드(211) 둘레에 소정 높이를 유지한 채로 성형함으로써, 도 15 및 도 16에 도시된 바와 같은 캐비티(277)를 가지는 패키지 몸체(271, 275)를 성형한다.
그리고, 상기 칩본딩패드(211) 상에 반도체 칩(261)을 실장한 후, 상기 반도체 칩(261)과 상기 제1 또는 제2리드(213)(215)를 본딩 와이어(265)로 본딩함으로써, 반도체 패키지(250) 제조가 완료된다. 여기서, 상기 캐비티(277) 상부에 투명한 재질의 수지 예컨대, 에폭시 수지를 충진시키는 공정을 더 포함하여 상기 반도체 칩(261)과, 본딩 와이어(265)를 보호할 수 있다.
한편, 반도체 패키지(250)는 개별적으로 제조되는 것이 아니다. 즉, 상기 칩본딩패드(211), 제1 및 제2리드(213)(215), 제1 및 제2방열연장패드(221)(223) 및 패드연결부(229)는 하나의 단위 리드프레임(260)을 이루며, 상기 단위 리드프레임(260)은 그 테두리(235)가 서로 연결된 상태로 복수개 구비되어 전체적으로 스트립 형상을 이룬다. 이와 같은 스트립의 각 단위 리드프레임에 대하여 반도체 패키지(250)를 제조 한 후, 이를 절단선 Lc2와 Lc3를 따라 쏘우(saw) 절단 공정을 통하여 절단하여 개별화함으로써, 단위 반도체 패키지(260)의 제조가 완료된다.
상기한 반도체 패키지 제조방법은 반드시 상기한 공정순서에 한정되는 것은 아니며, 일부 공정을 바꾸는 것도 가능하다. 즉, 리드프레임의 칩본딩패드 상에 반도체 칩을 실장하고, 이 실장된 칩을 와이어 본딩에 의하여 전기적으로 결선한 후, 패키지 몸체를 성형하는 공정을 수행할 수 있다.
도 19는 본 발명의 제3실시예에 따른 리드프레임을 보인 평면 사시도이고, 도 20은 도 19의 저면 사시도이다.
도면을 참조하면 본 발명의 제3실시예에 따른 리드프레임(300)은 단위 리드프레임(310)의 조합으로 이루어진다. 즉, 리드프레임(300)은 테두리(335) 내에 복수개의 단위 리드프레임(310)이 서로 연결되어 전체적으로 하나의 스트립 형상을 이루는 것으로, 상기 테두리(335)를 점선으로 도시된 절단선 Ls4와 Ls5를 따라 절단함에 의하여 단위 리드프레임(310)으로 개별화할 수 있다.
상기 단위 리드프레임(310)은 반도체 칩이 실장되는 칩본딩패드(311)와, 반도체 칩에 전원을 인가하는 전극으로 이용되는 리드(313, 315)와, 방열연장패드(321, 323) 및, 칩본딩패드(311)와 방열연장패드(321, 323)를 연결하는 패드연결부(329)를 포함한다.
상기 리드는 제1리드(313)와, 상기 칩본딩패드(311)를 중심으로 상기 제1리드(313)의 위치와 반대되는 위치에 형성된 제2리드(315)를 포함한다. 상기 제1 및 제2리드(313)(315) 각각은 복수의 리드들로 구성되는 것으로, 각 리드들은 제1 및 제2절연홈(314)(316)에 의하여 상기 칩본딩패드(211)와 구분된다.
상기 방열연장패드는 상기 제1 및 제2리드(313)(315)를 도피하여 상기 칩본딩패드(311) 둘레에 형성되는 것으로, 상기 칩본딩패드(311)와의 사이에 형성된 제1 및 제2구분홈(325)(327) 각각에 의하여 구분되는 제1 및 제2방열연장패드 (321)(323)를 포함한다. 상기 패드연결부(329)는 상기 제1 및 제2구분홈(325)(327) 내부 각각의 적어도 2군데에 형성되어, 상기 칩본딩패드(311)에서 전달된 열이 상기 패드연결부(329)를 통하여 상기 제1 및 제2방열연장패드(321)(323)로 전달되도록 한다.
또한, 상기 리드프레임(310)은 상기 제1 및 제2절연홈(314)(316)과 상기 제1 및 제2구분홈(325)(327) 각각의 상대적으로 폭이 넓은 부분에는 적어도 하나의 댐부재(337)가 더 구비될 수 있다. 상기 댐부재(337) 각각은 일단이 상기 제1 또는 제2방열연장패드(321)(323)에 연결되고, 타단이 상기 칩본딩패드(311)에서 소정 갭만큼 분리된 상태로 마련된다.
또한 본 실시예에 따른 리드프레임(300)은 테두리(335)에 패키지 몸체를 구성하는 플라스틱 수지가 주입되는 게이트부(331)를 포함한다. 이 게이트부(331)는 절단선 Ls4과 Ls5를 따라 테두리(335)를 절단시 함께 분리되는 부분이다.
본 실시예에 따른 리드프레임은 제2실시예에 다른 리드프레임과 비교하여 볼 때, 제1 및 제2리드(313)(315) 각각이 복수의 리드들로 구성된 점과, 칩본딩패드(311)가 상대적으로 넓게 형성된 점에서 구별되는 것으로, 그 이외의 부분에 있어서는 실질상 동일하다.
도 21은 본 발명의 제3실시예에 따른 반도체 패키지를 보인 사시도이고, 도 22는 도 21의 D-D선 단면도이며, 도 23은 도 21의 E-E선 단면도이다.
도면들을 참조하면, 본 발명의 제3실시예에 따른 반도체 패키지(360)는 단 위 리드프레임(도 19의 310)과, 이 리드프레임(310)의 칩본딩패드(311)에 실장된 복수의 반도체 칩(361)과, 본딩 와이어(365) 및 패키지 몸체(371, 375)를 포함한다.
상기 단위 리드프레임(310)은 도 19 및 도 20을 참조하여 설명된 본 발명의 제3실시예에 따른 리드프레임과 실질상 동일하므로 그 자세한 설명은 생략하기로 한다.
상기 반도체 칩(360)은 상기 칩본딩패드(311)에 실장되는 것으로, 트랜지스터, 메모리소자 등의 일반적인 반도체 소자 내지는 발광소자(LED) 등으로 구성된다. 도면은 반도체 칩(360)으로서 적, 청, 녹색 파장의 광을 각각 조명하는 3개의 발광소자를 채용한 경우를 예로 들어 나타낸 것이다. 이 경우, 상기 3색 발광소자에서 조명된 광이 외부로 조사될 수 있도록 패키지 몸체(375) 내에는 캐비티(377)가 형성되어 있다.
상기 본딩 와이어(365)는 상기 반도체 칩(361) 각각과 상기 제1 및 제2리드(313)(315)를 전기적으로 연결한다. 따라서, 상기 본딩 와이어(365)에 의하여, 상기 제1 및/또는 제2리드(313)(315)를 통하여 외부에서 인가된 전류가 상기 반도체 칩(261)에 전달된다.
상기한 리드프레임(310)에 대한 상기 패키지 몸체(371)(375)를 성형하는 공정은 본 발명의 제1 및 제2실시예에 따른 반도체 패키지와 실질상 동일하므로 그 자세한 설명은 생략하기로 한다.
상기한 바와 같이 구성된 반도체 패키지는 도 21에 도시된 바와 같이 제1 및 제2방열연장패드(321)(323) 전체와 상기 칩본딩패드(311)의 상기 반도체 칩(361)이 실장된 이면 및 상기 제1 및 제2리드(313)(315)의 일부가 노출되어 있다. 따라서, 이 노출된 부분들을 통하여 전방위로 열을 방출할 수 있다.
상술한 바와 같이 구성된 본 발명에 따른 리드프레임은 패키징시 여러 방위로 방열 경로를 형성하면서도, 흡습과 박리에 대한 안정성을 확보할 수 있도록 할 수 있다.
또한, 이를 이용한 반도체 패키지는 방열연장패드를 패키지 몸체의 측방 및 저면를 포함한 전반위로 설치할 수 있으므로 방열효과를 극대화할 수 있다. 따라서, 전력용 트랜지터 소자,무선통신용 고주파 소자 및 발광소자 등의 리드의 수가 적으면서도 고효율의 방열을 요구하는 반도체칩의 패키지에 널리 이용될 수 있다.
또한, 절연홈 및 구분홈 형성시 단차진 단면형상을 가지도록 하고, 칩본딩패드와 방열연장패드 사이의 여러 곳에 비교적 좁은 폭으로 분산하여 패드연결부를 마련함으로써 흡습이나 박리를 방지할 수 있다. 따라서, 신뢰성 및 견고성을 충족할 수 있다.
그리고, 플라스틱 소재의 패키지 몸체를 이용함과 아울러, 쏘우 공정을 통한 절단 부분을 최소화함으로써, 생산성과 경제성을 높일 뿐만 아니라, 패키지 몸체에 패키지 외부단자로서 리드를 포함하면서도 저면으로 노출되게 하고 쏘우공정으로 리드를 짧게 할 수 있으므로 반도체 패키지를 보다 경박단소화 할 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.

Claims (19)

  1. 반도체 칩이 실장되는 칩본딩패드와;
    상기 칩본딩패드와 인접 배치되는 것으로, 절연홈에 의하여 상기 칩본딩패드와 전기적으로 구분되는 적어도 하나의 리드와;
    상기 리드를 도피하여 상기 칩본딩패드 둘레에 형성되는 것으로, 상기 칩본딩패드와의 사이에 형성된 구분홈에 의하여 구분되는 방열연장패드와;
    상기 구분홈 내에 마련된 것으로, 상기 칩본딩패드와 상기 방열연장패드를 연결하는 패드연결부;를 포함하며,
    상기 구분홈과 상기 절연홈 각각은 상기 칩본딩패드의 반도체 칩이 실장되는 면에서 바라본 폭에 비하여, 그 이면에서 바라본 폭이 넓도록 그 단면 형상이 단차지게 형성되고, 상대적으로 폭이 넓은 부분은 공간적으로 상호 연결된 것을 특징으로 하는 리드프레임.
  2. 제1항에 있어서,
    상기 패드연결부는,
    상기 절연홈과 상기 구분홈 내의 적어도 3군데에 형성되어, 상기 칩본딩패드에서 전달된 열이 상기 패드연결부를 통하여 방열연장패드로 전달될 수 있도록 된 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서,
    상기 리드는,
    제1절연홈에 의하여 상기 칩본딩패드와 구분되는 제1리드와;
    상기 칩본딩패드를 중심으로 상기 제1리드의 위치와 반대되는 위치에 형성되며, 제2절연홈에 의하여 상기 칩본딩패드와 구분되는 제2리드;를 포함하는 것을 특징으로 하는 리드프레임.
  4. 제3항에 있어서,
    상기 방열연장패드는,
    상기 제1 및 제2리드를 도피하여 상기 칩본딩패드 둘레에 형성되는 것으로, 상기 칩본딩패드와의 사이에 형성된 제1 및 제2구분홈 각각에 의하여 구분되는 제1 및 제2방열연장패드를 포함하며,
    패드연결부는,
    상기 제1 및 제2구분홈 내부 각각의 적어도 2군데에 형성되어, 상기 칩본딩패드에서 전달된 열이 상기 패드연결부를 통하여 상기 제1 및 제2방열연장패드로 전달될 수 있도록 된 것을 특징으로 하는 리드프레임.
  5. 제1항에 있어서,
    상기 리드는,
    제1절연홈에 의하여 상기 칩본딩패드와 구분되는 것으로, 상호 전기적으로 구분된 복수의 제1리드와;
    상기 칩본딩패드를 중심으로 상기 제1리드의 위치와 반대되는 위치에 형성되며, 제2절연홈에 의하여 상기 칩본딩패드와 구분되는 것으로 상호 전기적으로 구분된 복수의 제2리드;를 포함하는 것을 특징으로 하는 리드프레임.
  6. 제5항에 있어서,
    상기 방열연장패드는,
    상기 제1 및 제2리드를 도피하여 상기 칩본딩패드 둘레에 형성되는 것으로, 상기 칩본딩패드와의 사이에 형성된 제1 및 제2구분홈 각각에 의하여 구분되는 제1 및 제2방열연장패드를 포함하며,
    패드연결부는,
    상기 제1 및 제2구분홈 내부 각각의 적어도 2군데에 형성되어, 상기 칩본딩패드에서 전달된 열이 상기 패드연결부를 통하여 상기 제1 및 제2방열연장패드로 전달될 수 있도록 된 것을 특징으로 하는 리드프레임.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 칩본딩패드, 리드, 방열연장패드 및 패드연결부는 하나의 단위 리드프레임을 이루며,
    상기 단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루는 것으로, 상기 테두리를 절단함에 의하여 단위 리드프레임으로 개별화할 수 있도록 된 특징으로 하는 리드프레임.
  8. 제1항 내지 제6항 중 어느 한 항에 따른 리드프레임과;
    상기 칩본딩패드의 일면에 실장된 적어도 하나의 반도체 칩과;
    상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 전기적으로 연결하는 본딩 와이어와;
    상기 절연홈 및 상기 구분홈 내부를 통하여 주입되는 것으로, 상기 절연홈 및 상기 구분홈의 내부와, 상기 반도체 칩의 전체 또는 둘레에 상기 반도체 칩 높이 이상으로 성형된 플라스틱 소재의 패키지 몸체;를 포함하여,
    상기 방열연장패드, 상기 칩본딩패드의 상기 반도체 칩이 실장된 이면 및 상기 리드가 외부로 노출되고, 이 노출된 부분들을 통하여 상기 패키지 몸체의 전방위로 열을 방출할 수 있도록 된 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 절연홈과 구분홈 각각은,
    상대적으로 폭이 넓은 부분은 공간적으로 상호 연결되어, 이를 통하여 상기 패키지 몸체를 이루는 플라스틱 소재가 주입될 수 있도록 된 것을 특징으로 하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 절연홈과 구분홈 각각의 상대적으로 폭이 넓은 부분에 마련되는 것으로, 상기 플라스틱 소재 주입시 그 흐름을 가이드하여 상기 패키지 몸체를 소정 형상으로 성형하도록 하며, 성형된 패키지 몸체를 안정적으로 고정시키는 적어도 하나의 댐부재를 더 구비한 것을 특징으로 하는 반도체 패키지.
  11. 제8항에 있어서,
    상기 패키지 몸체는 상기 반도체 칩의 둘레에 소정 높이 이상으로 형성되는 것으로, 그 내부에 캐비티가 형성되며,
    상기 반도체 칩은 상기 캐비티 내에 실장되어, 인가된 전원에 의해 광을 조명하는 발광소자인 것을 특징으로 하는 반도체 패키지.
  12. 제8항에 있어서,
    상기 칩본딩패드, 리드, 방열연장패드 및 패드연결부는 하나의 단위 리드프레임을 이루며,
    상기 단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루는 것으로, 상기 단위 리드프레임 각각에 대하여 상기 반도체 칩, 본딩 와이어 및 패키지 몸체가 성형된 상태로 상기 테두리를 절단함에 의하여 단위 반도체 패키지로 개별화할 수 있도록 된 특징으로 하는 반도체 패키지.
  13. 리드프레임 본체를 준비하는 단계와;
    상기 리드프레임 본체를 식각하여 절연홈과 구분홈을 형성함에 의하여, 제1항 내지 제6항 중 어느 한 항에 따른 구조의 리드프레임을 형성하는 단계와;
    상기 칩본딩패드 상에 반도체 칩을 실장하는 단계와;
    상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계와;
    상기 절연홈 및 상기 구분홈 내부를 통하여 플라스틱 수지를 주입하여, 상기 절연홈 및 상기 구분홈의 내부와, 상기 반도체 칩의 전체 또는 둘레에 상기 반도체 칩 높이 이상으로 패키지 몸체를 성형하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  14. 제13항에 있어서,
    상기 칩본딩패드, 리드, 방열연장패드 및 패드연결부는 하나의 단위 리드프레임을 이루며, 상기 단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루는 것으로,
    상기 반도체 칩 실장, 와이어 본딩 및 패키지 몸체 성형은 상기 단위 리드프레임 각각에 대하여 수행되며,
    상기 리드프레임의 테두리를 절단하여 단위 반도체 패키지로 개별화하는 쏘우 절단단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  15. 리드프레임 본체를 준비하는 단계와;
    상기 리드프레임 본체를 식각하여 절연홈과 구분홈을 형성함에 의하여, 제1항 내지 제6항 중 어느 한 항에 따른 구조의 리드프레임을 형성하는 단계와;
    상기 절연홈 및 상기 구분홈 내부를 통하여 플라스틱 수지를 주입하여, 상기 절연홈 및 상기 구분홈의 내부와, 상기 칩본딩패드 둘레에 소정 높이로 패키지 몸체를 성형하는 단계와;
    상기 칩본딩패드 상에 반도체 칩을 실장하는 단계와;
    상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  16. 제15항에 있어서,
    상기 반도체 칩은 인가된 전원에 의해 광을 조명하는 발광소자이고,
    상기 패키지 몸체 형성단계는,
    상기 발광소자가 실장될 부분에 캐비티가 형성되도록 하는 것을 특징으로 하는 반도체 패키지 제조방법.
  17. 삭제
  18. 제15항에 있어서,
    상기 절연홈과 구분홈 각각의 상대적으로 폭이 넓은 부분에,
    상기 플라스틱 수지의 흐름을 가이드하여 상기 패키지 몸체를 소정 형상으로 성형하도록 하며, 성형된 패키지 몸체를 안정적으로 고정시키는 적어도 하나의 댐부재를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  19. 제15항에 있어서,
    상기 칩본딩패드, 리드, 방열연장패드 및 패드연결부는 하나의 단위 리드프레임을 이루며, 상기 단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루는 것으로,
    상기 반도체 칩 실장, 와이어 본딩 및 패키지 몸체 성형은 상기 단위 리드프레임 각각에 대하여 수행되며,
    상기 리드프레임의 테두리를 절단하여 단위 반도체 패키지로 개별화하는 쏘우 절단단계;를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020040117057A 2004-12-30 2004-12-30 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법 KR100708004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117057A KR100708004B1 (ko) 2004-12-30 2004-12-30 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법
PCT/KR2005/004673 WO2006071098A1 (en) 2004-12-30 2005-12-30 Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117057A KR100708004B1 (ko) 2004-12-30 2004-12-30 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법

Publications (2)

Publication Number Publication Date
KR20060079294A KR20060079294A (ko) 2006-07-06
KR100708004B1 true KR100708004B1 (ko) 2007-04-16

Family

ID=36615176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117057A KR100708004B1 (ko) 2004-12-30 2004-12-30 리드프레임, 이를 이용한 반도체 패키지 및 반도체 패키지제조방법

Country Status (2)

Country Link
KR (1) KR100708004B1 (ko)
WO (1) WO2006071098A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006043404A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Gehäuse für einen Halbleiterchip
KR100776986B1 (ko) * 2007-01-19 2007-11-21 주식회사 힘스 반도체 패키지 검사장치용 조명수단
KR101543333B1 (ko) * 2010-04-23 2015-08-11 삼성전자주식회사 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
TWI556364B (zh) * 2014-04-03 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
KR101973594B1 (ko) * 2016-08-25 2019-04-30 주식회사 폴라리스 Led 패키지용 메탈 방열 프레임 및 이를 이용한 led 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050470A (ko) * 2001-12-18 2003-06-25 삼성테크윈 주식회사 반도체 패키지 및 이의 제조에 사용되는 리드프레임

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
EP0458469A1 (en) * 1990-05-24 1991-11-27 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
US6462422B2 (en) * 2001-01-19 2002-10-08 Siliconware Precision Industries Co., Ltd. Intercrossedly-stacked dual-chip semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050470A (ko) * 2001-12-18 2003-06-25 삼성테크윈 주식회사 반도체 패키지 및 이의 제조에 사용되는 리드프레임

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020030050470 *

Also Published As

Publication number Publication date
WO2006071098A1 (en) 2006-07-06
KR20060079294A (ko) 2006-07-06

Similar Documents

Publication Publication Date Title
KR100998233B1 (ko) 슬림형 ｌｅｄ 패키지
US9257624B2 (en) Light emitting diode package
KR100587020B1 (ko) 고출력 발광 다이오드용 패키지
KR100888236B1 (ko) 발광 장치
JP2001168400A (ja) ケース付チップ型発光装置およびその製造方法
TWI505519B (zh) 發光二極體燈條及其製造方法
CN106571418B (zh) 半导体发光装置
KR20120084554A (ko) 발광소자 패키지 및 그 제조 방법
US9515241B2 (en) LED structure, metallic frame of LED structure, and carrier module
KR101186648B1 (ko) Ｌｅｄ 패키지 및 그의 제조 방법
WO2006071098A1 (en) Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
TW201436301A (zh) 發光二極體封裝結構及其製造方法
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
TWI509834B (zh) 發光二極體封裝結構及其製造方法
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
TW201409763A (zh) 發光二極體封裝結構及其製造方法
KR100733074B1 (ko) 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법
KR101888444B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
US10468319B2 (en) Low-profile electronic package
TW201448286A (zh) 發光二極體封裝結構及其製造方法
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
KR100862531B1 (ko) 멀티 캐비티 발광다이오드 패키지
KR20100005852A (ko) 발광소자 패키지 및 그 제조방법
JP5511881B2 (ja) Ｌｅｄパッケージ用基板、ｌｅｄパッケージ用基板の製造方法、ｌｅｄパッケージ用基板のモールド金型、ｌｅｄパッケージ、及び、ｌｅｄパッケージの製造方法
KR101104253B1 (ko) 엘이디 패키지 및 엘이디 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 13