KR100733074B1 - 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법 - Google Patents

리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법 Download PDF

Info

Publication number
KR100733074B1
KR100733074B1 KR1020060011750A KR20060011750A KR100733074B1 KR 100733074 B1 KR100733074 B1 KR 100733074B1 KR 1020060011750 A KR1020060011750 A KR 1020060011750A KR 20060011750 A KR20060011750 A KR 20060011750A KR 100733074 B1 KR100733074 B1 KR 100733074B1
Authority
KR
South Korea
Prior art keywords
lead frame
bonding pad
lead
heat dissipation
chip
Prior art date
Application number
KR1020060011750A
Other languages
English (en)
Inventor
오대근
김성태
유동현
Original Assignee
럭스피아(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 럭스피아(주) filed Critical 럭스피아(주)
Priority to KR1020060011750A priority Critical patent/KR100733074B1/ko
Application granted granted Critical
Publication of KR100733074B1 publication Critical patent/KR100733074B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/68—Treatment of water, waste water, or sewage by addition of specified substances, e.g. trace elements, for ameliorating potable water
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/50—Treatment of water, waste water, or sewage by addition or application of a germicide or by oligodynamic treatment
    • C02F1/505—Treatment of water, waste water, or sewage by addition or application of a germicide or by oligodynamic treatment by oligodynamic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

방열 성능을 높일 수 있도록 구조가 개선된 리드프레임 구조체, 이를 채용한 반도체 패키지 및 이 반도체 패키지를 제조방법이 개시되어 있다.
이 개시된 리드프레임 구조체는 반도체 칩이 실장되는 제1리드프레임과; 제1리드프레임과 전기적으로 절연된 제2리드프레임을 포함하는 것으로, 제1리드프레임은: 반도체 칩이 실장되는 칩 본딩패드와; 칩 본딩패드의 양측면 각각에 소정 깊이로 단차지게 인입 형성된 방열 연장부와; 방열 연장부의 외측 양단에 대해 소정 간격 이격되게 마련된 것으로, 소정 깊이로 인입 형성된 설치 가이드홈을 가지는 섹션바;를 구비하며, 제2리드프레임은: 방열 연장부 상에 이격되게 배치되는 것으로, 와이어에 의하여 반도체 칩과 전기적으로 연결될 수 있는 와이어 본딩패드와; 와이어 본딩패드의 일측에 연장 형성된 것으로, 섹션바의 설치 가이드홈에 결합되어 와이어 본딩패드가 방열 연장부 상에 이격되도록 지지하는 적어도 하나의 리드;를 구비한 것을 특징으로 한다.

Description

리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그 제조방법{Leadframe structure and semiconductor package using the same and method for manufacturing the semiconductor package}
도 1a는 종래의 일 예에 따른 반도체 패키지를 보인 단면도.
도 1b는 도 1a의 반도체 패키지 조립 공정을 설명하기 위한 도면.
도 2a 내지 도 2c 각각은 종래의 다른 예에 따른 반도체 패키지를 보인 평면도, 단면도 및 저면도.
도 3은 본 발명의 실시예에 따른 리드프레임 구조체를 보인 분리 사시도.
도 4a 및 도 4b 각각은 본 발명의 실시예에 따른 리드프레임 구조체의 제1단위 리드프레임의 정면 및 저면 각각에서 바라본 사시도.
도 5는 본 발명의 실시예에 따른 리드프레임 구조체를 보인 단면도.
도 6a 및 도 6b 각각은 본 발명의 실시예에 따른 리드프레임 구조체의 섹션바의 설치 가이드홈에 대한 리드의 결합 관계를 보인 도면.
도 7은 본 발명의 실시예에 따른 리드프레임 구조체를 채용한 반도체 패키지를 보인 단면도.
도 8 및 도 9 각각은 본 발명의 실시예에 따른 반도체 패키지를 보인 평면도 및 저면도.
도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조공정을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
100...제1리드프레임 110...제1단위 리드프레임
111...칩 본딩패드 115...방열 연장부
121...제1고정부 125...제2고정부
150...제1섹션바 151...설치 가이드홈
160, 260...테두리 200...제2리드프레임
210...제2단위 리드프레임 211...와이어 본딩패드
215...리드 250...제2섹션바
320...패키지 몸체 330...발광창
본 발명은 리드프레임 구조체, 이를 채용한 반도체 패키지 및 이 반도체 패키지 제조방법에 관한 것으로서, 상세하게는 방열 성능을 높일 수 있도록 구조가 개선된 리드프레임 구조체, 이를 채용한 반도체 패키지 및 이 반도체 패키지를 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 실장된 반도체 칩의 종류에 따라 반도체 칩 전체를 몸체로 감싸는 밀봉형 패키지와, 반도체 칩의 적어도 일부가 외부로 노출되 도록 된 구조의 캐비티(cavity)형 패키지로 구분할 수 있다. 여기서, 캐비티형 반도체 패키지는 반도체 칩으로서 발광형 소자, 예를 들어 LED를 채용한 경우 이 발광형 소자의 상부면으로 방출되는 광을 패키지 외부로 방출할 수 있도록 광반사컵 형태를 이룬다.
한편, 일반적인 반도체 칩은 동작 중에 발열을 하며, 그 열이 과도할 경우 반도체 칩의 성능과 수명에 나쁜 영향을 준다. 특히 LED와 같은 발광형 소자는 인가 소비전력의 70%를 열로 소모할 정도로 발열량이 극심하다. 특히, 플라스틱 소재의 패키지 몸체를 가지는 반도체 패키지는 반도체 칩의 동작 중 야기된 열을 금속으로 된 칩본딩패드와 리드를 통하여 부분적으로 방출될 뿐이고, 대부분의 열은 플라스틱 패키지 몸체 내에서 방출되지 못한다.
따라서, 발광형 소자를 포함한 반도체 칩을 수용하는 반도체 패키지는 열을 효과적으로 방출하기 위한 방열 구조를 구비하여야 한다.
도 1a는 종래의 일 예에 따른 LED 칩을 실장한 반도체 패키지를 보인 단면도이다.
도면을 참조하면, LED 칩(1)과, 이 LED 칩(1)이 실장되는 히트싱크(3)와, LED 칩(1)과 와이어(7) 본딩에 의해 전기적으로 연결되는 것으로 패키지 몸체(11)의 외부로 연장된 단부를 가지는 리드(5)를 포함한다. 상기 패키지 몸체(11)는 절연체로서, 상기 LED 칩(1)에서 발광된 광을 집광하는 반사컵(11a)을 구비한다. 여기서, 상기 반사컵(11a) 내부에는 LED 칩(1)을 보호하는 투명 발광창(13)이 마련되어 있다. 상기 히트싱크(3)는 그 저면(3a)이 패키지 몸체(11)의 외부로 노출된 형 태로 마련되어, 상기 LED 칩(1)에서 발생된 열을 외부로 방출시킨다.
한편, 상기한 반도체 패키지는 도 1b에 도시된 바와 같은 반도체 패키지 조립 공정을 통하여 제조된다. 도면을 참조하면, 리드프레임(5)은 히트싱크(3)가 삽입되기 이전에 패키지 몸체(11)에 의하여 히트싱크(3)가 삽입될 공간(11b)을 남기고 미리 성형된다. 이어서, 공간(11b)에 히트싱크(3)를 접합하여 반도체 패키지를 완성한다.
한편, 상기한 구조의 반도체 패키지는 패키지 몸체(11)와 히트싱크(3)의 접합부분이 흡습과 박리에 취약하다는 단점이 있다. 또한, 패키지 몸체의 성형과는 별도로 히트싱크(3)를 접합하는 공정이 필요하므로, 생산성이 낮고 재료비가 상승하는 문제점이 있다. 그리고, 방열 측면에서 살펴볼 때, 열 방출이 히트싱크(3)의 일면 즉, 패키지 몸체(11)의 저면으로 노출된 부분(3a)을 통해서만 가능하므로, 열 확산 방출 효과가 떨어져 방열 효율이 낮다는 문제점이 있다.
도 2a 내지 도 2c 각각은 종래의 다른 예에 따른 LED 칩을 실장하는 반도체 패키지를 보인 평면도, 단면도 및 저면도이다.
도면을 참조하면, 종래의 다른 예에 따른 반도체 패키지는 LED 칩(20)과, 두께가 다른 프레임을 일체형으로 제작한 리드프레임(21)(23) 및, 패키지 몸체(25)를 포함한다. 상기 리드프레임은 상대적으로 두꺼운 부분인 히트싱크(21)와, 이에 이웃되게 배치된 리드(23)를 포함한다. 여기서, LED 칩(20)은 와이어(22)에 의해 리드(23)에 전기적으로 연결된다. 상기 패키지 몸체(25)는 절연체로서, 상기 LED 칩(20)에서 발광된 광을 집광하는 반사컵(25a)을 구비한다. 상기 히트싱크(21)는 그 저면(21a)이 도 2c에 도시된 바와 같이 패키지 몸체(25)의 외부로 노출된 형태로 마련되어, 상기 LED 칩(20)에서 발생된 열을 외부로 방출시킨다.
이와 같이 구성된 반도체 패키지는 히트싱크(21)가 리드프레임의 일부를 구성함으로써, 패키지 몸체(25) 성형시 일체화 할 수 있다는 이점이 있다. 한편, 패키지 몸체(25)와 히트싱크(21) 사이의 계면 박리와 흡습의 우려가 있는바, 히트싱크(21)의 방열 면적을 넓히는데 한계가 있다. 즉, 계면 박리와 흡습을 방지하기 위하여 상기 히트싱크(21)가 상기 패키지 몸체(25)의 일 측으로만 연장되므로, 방열 면적을 넓히는데 한계가 있다. 그리고, LED 칩(20)에서 발생된 열이 히트싱크(21)를 통하여 방사 상으로 전도될 때, 한쪽 방향으로 편중되므로 방열 효율이 저하되는 단점이 있다.
따라서, 본 발명은 상기한 바와 같은 점들을 감안하여 안출된 것으로서, 유효 방열 부분을 확장하여 방열 효율을 향상시킬 수 있도록 된 구조의 리드프레임 구조체를 제공하는데 일 목적이 있다.
또한, 본 발명은 상기한 리드프레임 구조체를 이용하여 패키징시 흡습과 절연몸체와 리드프레임 사이의 계면 박리를 방지하고, 전체적인 크기 변화 없이도 유효 방열 부분을 확장하여 방열 성능을 높임과 아울러, 생산성, 신뢰성 및 비용을 절감할 수 있도록 된 구조의 반도체 패키지 및 이 반도체 패키지 제조방법을 제공하는데 다른 목적이 있다.
상기한 일 목적을 달성하기 위하여 본 발명에 따른 리드프레임 구조체는,
반도체 칩이 실장되는 제1리드프레임과; 상기 제1리드프레임과 전기적으로 절연된 제2리드프레임을 포함하는 것으로,
상기 제1리드프레임은: 상기 반도체 칩이 실장되는 칩 본딩패드와; 상기 칩 본딩패드의 양측면 각각에 소정 깊이로 단차지게 인입 형성된 방열 연장부와; 상기 방열 연장부의 외측 양단에 대해 소정 간격 이격되게 마련된 것으로, 소정 깊이로 인입 형성된 설치 가이드홈을 가지는 섹션바;를 구비하며,
상기 제2리드프레임은: 상기 방열 연장부 상에 이격되게 배치되는 것으로, 와이어에 의하여 상기 반도체 칩과 전기적으로 연결될 수 있는 와이어 본딩패드와; 상기 와이어 본딩패드의 일측에 연장 형성된 것으로, 상기 섹션바의 상기 설치 가이드홈에 결합되어 상기 와이어 본딩패드가 상기 방열 연장부 상에 이격되도록 지지하는 적어도 하나의 리드;를 구비한 것을 특징으로 한다.
또한, 상기한 다른 목적을 달성하기 위한 본 발명에 따른 리드프레임 구조체를 채용한 반도체 패키지는,
상기한 구성을 가지는 리드프레임 구조체와; 상기 칩 본딩패드의 일면에 실장된 적어도 하나의 반도체 칩과; 상기 반도체 칩과 상기 칩 본딩패드 및/또는 상기 반도체 칩과 상기 리드를 전기적으로 연결하는 본딩 와이어와; 상기 제1 및 제2고정부와, 상기 방열 연장부와 상기 와이어 본딩패드 사이의 이격 공간 및 상기 반도체 칩의 전체 또는 둘레에 성형된 패키지 몸체;를 포함하여, 상기 방열 연장부가 상기 와이어 본딩패드 및 상기 리드에 간섭을 받지 않는 상태로 그 일면이 상기 패 키지 몸체 외부로 노출되고, 이 노출된 부분을 통하여 상기 패키지 몸체 내의 열을 방출 할 수 있도록 된 것을 특징으로 한다.
또한, 본 발명에 따른 리드프레임 구조체를 채용한 반도체 패키지 제조방법은,
제1 및 제2리드프레임 본체를 준비하는 단계와; 상기 제1 및 제2리드프레임 본체 각각을 가공하여, 상기한 구조의 제1 및 제2리드프레임 각각을 형성하는 단계와; 상기 제1리드프레임의 방열 연장부 상에 상기 와이어 본딩패드가 이격 배치되고 상기 리드의 일부가 상기 설치 가이드홈에 결합되도록, 상기 제1리드프레임 상에 상기 제2리드프레임을 매칭하는 단계와; 상기 칩 본딩패드 상에 반도체 칩을 실장하는 단계와; 상기 반도체 칩과 상기 칩본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계와; 상기 제1 및 제2고정부와, 상기 방열 연장부와 상기 와이어 본딩패드 사이의 이격 공간 및 상기 반도체 칩의 전체 또는 둘레에 성형용 수지를 주입하여 패키지 몸체를 성형하는 단계;를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 따른 리드프레임 구조체, 이를 채용한 반도체 패키지 및 반도체 패키지 제조방법을 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 리드프레임 구조체를 보인 분리 사시도이고, 도 4a 및 도 4b 각각은 제1단위 리드프레임의 정면 및 저면 각각에서 바라본 사시도이다. 그리고, 도 5는 본 발명의 실시예에 따른 리드프레임 구조체를 보인 평면도이고, 도 6a 및 도 6b 각각은 본 발명의 실시예에 따른 리드프레임 구조체의 설치 가이드홈에 대한 리드의 결합 관계를 보인 도면이다.
도면들을 참조하면, 본 발명의 일 실시예에 따른 리드프레임 구조체는 반도체 칩이 실장되는 제1리드프레임(100)과, 상기 제1리드프레임(100)과 전기적으로 절연된 제2리드프레임(200)을 포함한다.
상기 제1리드프레임(100)은 후술하는 구성요소들로 이루어진 제1단위 리드프레임(110)과 제1섹션바(section bar)(150)의 조합으로 이루어진다. 즉, 제1리드프레임(100)은 테두리(160) 및 제1섹션바(150) 내에 복수개의 제1단위 리드프레임(110)이 서로 연결되어 전체적으로 하나의 스트립(strip)을 이룬다. 도 3에서는 외곽 테두리(161), 중간테두리(163) 및 제1섹션바(150)에 의해 둘러싸인 부분에 2개의 제1단위 리드프레임(110)이 위치된 것으로, 전체적으로 복수개의 제1단위 리드프레임(110)이 4열로 배열된 것을 예로 들어 나타낸 것이다.
이와 같이 구성된 제1리드프레임(100)은 상기 제1섹션바(150) 및 상기 테두리(160)를 점선으로 도시된 절단선 Ls1을 따라 절단함에 의하여 복수개의 제1단위 리드프레임(110)으로 개별화할 수 있다.
상기 제1리드프레임(100)은 전체적으로 단일체로 구성되는 것으로, 반도체 칩(도 7의 311)이 실장되는 칩 본딩패드(111)와, 상기 칩 본딩패드(111)의 양측 각각에 형성된 방열 연장부(115) 및 제1섹션바(150)를 구비한다. 여기서, 상기 칩 본딩패드(111)와 상기 방열 연장부(115)가 제1단위 리드프레임(110)을 구성하며, 상 기 제1섹션바(150)는 앞서 설명된 바와 같이 제1리드프레임(100)을 제1단위 리드프레임(110)으로 개별화하는 경우에 제거되는 부분이다.
상기 방열 연장부(115)는 상기 칩 본딩패드(111)의 양측면 각각에 소정 깊이로 인입 형성되어 있다. 이와 같이, 방열 연장부(115)를 칩 본딩패드(111)에 대해 단차지게 인입 형성한 경우는 후술하는 제2리드프레임(200)의 리드(215)와 전기적으로 간섭되지 않으면서, 방열 면적을 확장하기 위함이다.
상기 제1섹션바(150)는 상기 방열 연장부(115)의 외측 양단 각각에 대해 소정 간격 이격되게 마련되어 있다. 이 제1섹션바(150)는 상기 방열 연장부(115)의 단차 깊이 보다 상대적으로 낮은 깊이로 인입 형성된 설치 가이드홈(151)을 가진다.
여기서, 상기 칩 본딩패드(111)에 대한 상기 방열 연장부(115)의 단차 깊이 d1이 상기 설치 가이드홈(151)의 깊이 d2에 비하여 상대적으로 깊게 형성되는 것이 바람직하다. 이와 같이 형성하는 이유는 후술하기로 한다.
또한, 상기 제1리드프레임(100)은 상기 제1 및 제2리드프레임(100)(200)의 적어도 일부를 감싸도록 성형되는 패키지 몸체(도 7의 320)를 고정시키는 제1 및 제2고정부(121)(125)를 더 포함하는 것이 바람직하다.
상기 제1고정부(121)는 상기 칩 본딩패드(111) 주위를 관통하여 형성된다. 이 제1고정부(121)는 상기 칩 본딩패드(111)의 상기 반도체 칩(310)이 실장된 면에서 바라본 폭에 비하여, 그 이면(111a)에서 바라본 폭이 넓도록 그 단면 형상이 단 차지게 형성된 고정홀(122)이다. 따라서, 상기 패키지 몸체(320)의 성형시, 상기 패키지 몸체(320)를 구성하는 수지의 일부가 상기 고정홀(122) 내에 충진된 상태로 경화된다. 여기서, 상기 제1고정부(121)는 상기 칩 본딩패드(111) 상의 상기 고정홀(122) 주변에 소정 깊이로 인입 형성된 고정 그루브(123)를 더 포함하여, 성형되는 패키지 몸체(320)를 더욱 견고히 고정시킬 수 있다.
상기 제2고정부(125)는 상기 방열 연장부(115)의 측면 및 이면에 소정 깊이로 인입 형성된다. 따라서, 상기 패키지 몸체(320)의 성형시, 상기 패키지 몸체(320)를 구성하는 수지의 일부가 상기 방열 연장부(115)의 측면 및 이면 일부를 감싸는 상태로 경화된다.
따라서, 상기한 바와 같이 제1 및 제2고정부(121)(125)를 더 구비함으로써, 상기 패키지 몸체(320)와 상기 제1리드프레임(100) 사이의 분리를 방지할 수 있다.
상기 제2리드프레임(200)은 상기 제1리드프레임(100)과 같이 후술하는 구성요소들로 이루어진 제2단위 리드프레임(210)과 제2섹션바(250)의 조합으로 이루어진다. 즉, 제2리드프레임(200)은 상기 제2섹션바(250) 및 테두리(260) 내에 복수개의 제2단위 리드프레임(210)이 서로 연결되어 전체적으로 하나의 스트립을 이루는 것으로, 상기 제2섹션바(250) 및 상기 테두리(260)를 점선으로 도시된 절단선 Ls2을 따라 절단함에 의하여 제2단위 리드프레임(210)으로 개별화할 수 있다.
상기 제2리드프레임(200)은 전체적으로 단일체로 구성되는 것으로, 와이어 본딩패드(211)와, 와이어 본딩패드(211)의 일측에 연장 형성되는 것으로, 상기 제2 섹션바(250)에 의하여 상기 테두리(260)에 지지되는 적어도 하나의 리드(215)를 구비한다.
상기 와이어 본딩패드(211)는 와이어(미도시) 본딩에 의하여 상기 반도체 칩과 전기적으로 연결되는 부분이다. 이 와이어 본딩패드(211)는 상기 제1리드프레임(100) 상에 상기 제2리드프레임(200)을 배치하는 경우, 상기 방열 연장부(115) 상에 이격되게 배치된다.
상기 리드(215)는 상기 와이어 본딩패드(211)의 일측에서 연장 형성되는 것으로, 상기 제1섹션바(150)의 상기 설치 가이드홈(151)에 결합된다. 따라서, 상기 와이어 본딩패드(211)가 상기 방열 연장부(115) 상에 이격된 상태로 배치되도록 상기 방열 연장부(115)를 지지한다. 이 리드(215)는 상기 칩 본딩패드(111)에 실장되는 반도체 칩의 일 전극과 와이어 본딩에 의하여 전기적으로 연결되어, 상기 반도체 칩(311)의 구동에 필요한 전원을 공급한다.
여기서, 상기 제2리드프레임(200)은 전체적으로 실질상 동일한 두께 t를 가진다. 이는 후공정을 통하여 패키지 몸체(320)를 성형할 때, 금형 레벨을 일정하게 유지하기 위함이다. 또한, 상기 제2리드프레임(200)의 두께 t는 상기 설치 가이드홈(151)의 깊이 d2와 실질상 동일한 값으로 형성된다.
상기 제2리드프레임(200)이 상기 제1리드프레임(100) 상에 결합시, 도 6b에 도시된 바와 같이 리드(215)의 상면이 상기 제1섹션바(150)의 상면과 동일한 평면 상에 놓이게 된다. 따라서, 상기 칩 본딩패드(111)의 상면과 상기 와이어 본딩패드 (211)의 상면이 실질상 동일 평면 상에 놓인다.
이때, 상기 설치 가이드홈(151)의 깊이 d2에 비하여 상기 방열 연장부(115)의 깊이 d1이 더 깊게 형성되어 있고 상기 제2리드프레임(200)이 동일한 두께를 가지므로, 상기한 바와 같이 리드(215)를 상기 설치 가이드홈(151)에 결합하는 것만으로 상기 방열 연장부(115)와 상기 와이어 본딩패드(211) 사이에 이격 공간이 형성되도록 할 수 있다.
여기서, 상기 제1리드프레임(100)의 두께와 상기 제2리드프레임(200)의 두께는 서로 차등을 두어 형성되는 것이 바람직하다. 즉, 상기 제2리드프레임(200)은 통상적으로 널리 이용되는 리드프레임의 두께인 0.1 내지 0.25 mm로 형성하고, 상기 제1리드프레임(100)은 제2리드프레임(200) 보다 상대적으로 두꺼운 0.5 내지 1.2mm 두께로 형성하는 것이 바람직하다. 이는 상기 제1리드프레임(100)에 대해 방열 연장부(115)와, 제1 및 제2고정부(121)(125) 형성시 단면 형상이 단차지도록 함에 있어서, 필요한 최소 높이를 확보하여 제1리드프레임(100)과 패키지 몸체(320)를 구성하는 성형 수지 사이의 물리적 화학적 접착효과 및 이에 따른 흡습경로 연장과 차단효과를 최대화 할 수 있도록 하기 위함이다.
상기한 바와 같이 제1리드프레임(100)과 제2리드프레임(200)을 2층 구조로 형성함으로써, 방열 연장부(115)와 와이어 본딩패드(211) 및 리드(215) 사이가 전기적으로 절연된 상태에서 방열 연장부(115)의 연장 길이를 충분히 확보할 수 있으므로, 방열 효율을 향상시킬 수 있다.
또한, 상기한 바와 같이 구성된 본 발명에 따른 리드프레임 구조체는 상기 제1리드프레임(100)과 상기 제2리드프레임(200)이 서로 매칭되고, 후술하는 제조공정에 의하여 상기 패키지 몸체(320)에 의하여 매칭된 제1 및 제2리드프레임(100)(200)이 성형된 상태에서 상기 리드(215)의 일부와, 상기 제1 및 제2섹션바(150)(250) 및 테두리(160)(260)를 절단함에 의하여 단위 리드프레임 별로 개별화 할 수 있다.
도 7은 본 발명의 실시예에 따른 리드프레임 구조체를 채용한 반도체 패키지를 보인 단면도이며, 도 8 및 도 9 각각은 본 발명의 실시예에 따른 반도체 패키지를 보인 평면도 및 저면도이다.
도면을 참조하면, 본 발명의 실시예에 따른 반도체 패키지(310)는 리드프레임 구조체, 칩 본딩패드(111)의 일면에 실장된 적어도 하나의 반도체 칩(311), 본딩 와이어(315) 및, 패키지 몸체(320)를 포함한다.
상기 리드프레임 구조체는 상기 반도체 칩(311)이 실장되는 칩 본딩패드(111) 및 방열연장부(115)를 구비한 제1리드프레임(100)과, 상기 제1리드프레임(100)과 전기적으로 절연되는 것으로 와이어 본딩패드(211) 및 리드(215)를 구비한 제2리드프레임(200)을 포함한다.
상기 리드프레임 구조체는 도 3 내지 도 6을 참조하여 설명된 본 발명의 실시예에 따른 리드프레임 구조체와 실질상 동일하므로, 그 자세한 설명은 생략하기로 한다.
상기 반도체 칩(311)은 상기 칩 본딩패드(111)에 접착제(미도시) 등에 의하 여 실장되는 것으로, 전력용 트랜지스터 소자, 무선통신용 고주파 소자 등의 일반적인 반도체 소자 내지는 발광소자(LED) 등으로 구성된다. 여기서, 일반적인 반도체 소자를 채용한 경우는 상기 반도체 소자 전체를 덮도록 상기 패키지 몸체(미도시)를 상기 리드프레임 구조체 상면 전체에 성형한다.
반면, 상기 반도체 칩(311)으로서 발광소자를 채용한 경우는 도시된 바와 같이, 발광소자에서 조명된 광이 외부로 조사될 수 있도록 캐비티(cavity)(325)를 가지는 패키지 몸체(320)를 성형한다. 상기 캐비티(325)는 상기 발광소자(311)로부터 발광된 광을 반사 및 집광시키는 역할을 하며, 그 내부에는 투명 물질로 채워진 발광창(330)이 형성된다. 상기 발광창(330)은 발광다이오드 칩을 보호함과 아울러, 상기 발광소자(311)로부터 발광된 광을 투과시켜 외부로 방출되도록 한다.
상기 본딩 와이어(315)는 상기 반도체 칩(311)의 일 전극과 상기 리드(211)를 전기적으로 연결한다.
또한, 본딩 와이어(미도시)는 상기 반도체 칩(311)의 다른 전극과 상기 칩 본딩패드(111)를 전기적으로 연결하는데 이용될 수 있다. 한편, 반도체 칩(311)의 전극과 상기 칩 본딩패드(111)를 전기적으로 연결함에 있어서, 상기한 본딩 와이어의 이용이 필수적인 것은 아니다. 즉, 상기 반도체 칩(311)의 전극이 하부에 마련된 유형의 경우, 상기 칩 본딩패드(111) 상에 실장시 도전성 페이스트를 이용하여 접착하는 것으로 전기적으로 연결하는 것도 가능하다. 또한, 상기 반도체 칩(311)과 상기 칩 본딩패드(111)는 전기적으로 절연되는 것도 가능하다.
상기 패키지 몸체(320)는 상기 제1 및 제2리드프레임(100)(200)이 매칭된 상태에서, 상기 제1 및 제2고정부(121)(125)와, 상기 방열 연장부(115)와 상기 와이어 본딩패드(211) 사이의 이격 공간 및 상기 반도체 칩(311)의 전체 또는 둘레에 걸쳐 성형된다.
이때, 반도체 칩으로서 발광소자(311)가 채용된 경우에 있어서, 상기 패키지 몸체(320)는 상기 리드프레임 구조체에 대해 결합 성형되는 부분인 제1패키징부(321a)와, 상기 캐비티(325)를 구성하는 제2패키징부(321b)를 포함한다.
여기서, 상기 리드프레임 구조체에 대한 상기 패키지 몸체(320)는 콤프레션 몰드(compression mold) 방식, 트랜스퍼(transfer) 몰드 또는 인젝션(injection) 몰드 등의 방식에 의해 도 7 내지 도 9에 도시된 바와 같은 형상으로 성형될 수 있다. 특히, 인젝션 몰드에 의하여 패키지 몸체를 성형함에 있어서, 상기 패키지 몸체는 다이렉트 인젝션 몰드(direct injection mold), 파팅 라인(parting line) 인젝션 몰드, 핀 포인트(pin point) 인젝션 몰드, 콤프레션 인젝션 몰드, 트랜스퍼 인젝션 몰드, 더블 데크 인젝션 몰드 또는 CRB(Cold Runner Block) 인젝션 몰드 등의 방식으로 성형될 수 있다. 여기서, 상기한 성형 방식 그 자체는 잘 알려져 있으므로, 그 자세한 설명은 생략하기로 한다.
상기한 바와 같이 구성된 반도체 패키지는 상기 방열 연장부(115)가 와이어 본딩패드(211) 및 리드(215)의 하부에 이격되게 위치된 구조를 가지므로, 측방향으로 연장할 수 있음과 아울러, 방열 연장부(111)의 패키지 몸체(320)의 외부로의 노출된 부분(111a)의 면적을 충분히 크게 할 수 있다. 바람직하게는 상기 방열 연장부(111)의 노출 부분(111a)의 면적이 상기 패키지 몸체(320)의 저면 전체 면적의 대략 70% 이상 점유할 수 있다.
이와 같이 방열 연장부(111)의 점유 면적으로 넓힘으로써, 방열 효율을 대폭 향상시킬 수 있다. 또한, 방열 연장부(111)와 상기 와이어 본딩패드(211) 및 리드(215) 사이에 형성되는 패키지 몸체(320)를 구성하는 소재가 주입되는 공간을 넓게 확보함으로써, 흡습 경로 및 박리를 최소화할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 패키지는 정면에서 바라볼 때, 패키지 몸체(320)가 리드프레임 구조체 상에 배치되는 구조를 가지므로, 제1리드프레임(100)의 면적을 보다 크게 할 수 있다. 즉, 제1리드프레임(100)의 방열 연장부(111)가 형성되는 부분 이외의 부분은 제2리드프레임(200)의 와이어 본딩패드(211) 및 리드(215)의 크기에 영향을 받지 않는다. 그러므로, 방열 연장부(111)가 연장 형성되는 방향에 대해 직교하는 방향으로 제1리드프레임(100)의 면적을 넓힐 수 있는 바, 이와 같이 면적을 넓히는 경우 방열 효율을 더욱 개선할 수 있다.
도 10은 본 발명의 실시예에 따른 반도체 패키지의 제조공정을 설명하기 위한 도면이다.
우선, 제1 및 제2리드프레임 본체를 준비하고, 이들 각각을 가공하여 도 3에 도시된 바와 같은 구조의 제1 및 제2리드프레임(100)(200) 각각을 형성한다. 즉, 제1리드프레임(100)을 반식각하여, 칩 본딩패드(111) 주변에 소정 단차를 가지는 방열 연장부(115)를 형성한다. 그리고, 상기 제2리드프레임(200)에 대해 와이어 본딩패드(211)와, 리드(215)를 형성한다. 상기한 제1 및 제2리드프레임(100)(200)을 패터닝하는 공정 자체는 잘 알려져 있으므로 그 자세한 설명은 생략하기로 한다.
이어서, 상기 제1리드프레임(100) 상에 상기 제2리드프레임(200)을 매칭한다. 즉, 상기 방열 연장부(115) 상에 상기 와이어 본딩패드(211)가 이격 배치되고, 상기 리드(215)의 일부가 설치 가이드홈(151)에 결합되도록 한다.
이후, 상기 칩 본딩패드(111) 상에 반도체 칩(311)을 실장하고, 상기 반도체 칩(311)과 상기 칩 본딩패드(111) 및/또는 상기 반도체 칩(311)과 상기 리드(115)를 와이어 본딩한다. 여기서, 제1리드프레임(100) 상에 상기 제2리드프레임(200)을 매칭하는 단계와 상기 반도체 칩(311)의 실장 및 와이어 본딩 단계는 그 순서를 바꾸어 진행하는 것도 가능하다.
이어서, 금형 내부에 매칭된 제1 및 제2리드프레임(100)(200)을 위치시킨 후, 게이트에 성형용 수지를 주입함으로써, 제1 및 제2고정부(121)(125)와, 상기 방열 연장부(115)와 상기 와이어 본딩패드(211) 사이의 이격 공간 및 상기 반도체 칩(311)의 전체 또는 둘레에 캐비티(도 7의 325)를 가지는 패키지 몸체(320)를 성형함으로써 반도체 패키지(300)의 제조가 완료된다. 여기서, 상기 캐비티(325)를 가지는 패키지 몸체(320)의 형성은 상기 반도체 칩(311)으로서 발광소자를 채용한 경우에 한정되는 것으로, 그 이외에는 캐비티(325)의 구조 없이, 패키지 몸체(320)가 상기 반도체 칩(311) 전체를 덮도록 성형된다.
여기서, 상기 패키지 몸체(320)는 콤프레션 몰드 방식, 트랜스퍼 몰드 또는 인젝션 몰드 등의 방식에 의해 성형될 수 있다. 특히, 인젝션 몰드에 의하여 패키지 몸체를 성형함에 있어서, 상기 패키지 몸체는 다이렉트 인젝션 몰드, 파팅 라인 인젝션 몰드, 핀 포인트 인젝션 몰드, 콤프레션 인젝션 몰드, 트랜스퍼 인젝션 몰 드, 더블 데크 인젝션 몰드 또는 CRB 인젝션 몰드 등의 방식으로 성형될 수 있다.
여기서, 상기 캐비티(325) 상부에 투명한 재질의 수지 예컨대, 에폭시 수지를 충진시켜 발광창(330)을 형성하는 공정을 더 포함하여 상기 반도체 칩(311)을 보호할 수 있다.
한편, 반도체 패키지(300)는 개별적으로 제조되는 것이 아니라 복수개의 반도체 패키지(300)가 동시에 제조된다. 즉, 상기 칩 본딩패드(111), 방열 연장부(115)는 하나의 제1단위 리드프레임(110)을 이루며, 상기 제1단위 리드프레임(110)은 그 테두리(160)가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이룬다. 그리고, 상기 와이어 본딩패드(211) 및 리드(215)는 다른 하나의 제2단위 리드프레임(210)을 이루며, 상기 제2단위 리드프레임(210)은 그 테두리(260)가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이룬다. 또한, 상기한 제1 및 제2리드프레임(100)(200) 각각을 구성하는 스트립을 매칭 시킨 상태에서 각각의 제1 및 제2단위 리드프레임(110)(210)에 대하여 반도체 패키지(300)를 제조 한 후, 이를 절단선 L3을 따라 절단 공정을 통하여 절단하여 개별화함으로써, 단위 반도체 패키지의 제조가 완료된다. 즉, 상기 리드(215)의 일부와, 상기 제1 및 제2섹션바(150)(250) 및 상기 제1 및 제2리드프레임(100)(200)의 테두리(160)(260)를 절단하여 단위 반도체 패키지로 개별화한다.
상기한 반도체 패키지 제조방법은 반드시 상기한 공정순서에 한정되는 것은 아니며, 일부 공정을 바꾸는 것도 가능하다. 즉, 패키지 몸체 성형 공정 이후에, 칩 본딩패드 상에 반도체 칩을 실장하고, 이 실장된 반도체 칩을 와이어 본딩에 의하여 전기적으로 결선하는 공정을 수행할 수 있다.
상기한 바와 같이 구성된 본 발명에 따른 리드프레임 구조체 및 이를 채용한 반도체 패키지는 제1 및 제2리드프레임을 2층 구조로 형성함으로써, 방열 연장부와 와이어 본딩패드 및 리드 사이가 전기적으로 절연된 상태에서 리드의 간섭없이 방열 연장부의 연장 길이를 충분히 확보할 수 있다. 그리고, 제2리드프레임의 일부를 외부로 노출시킬 수 있다. 따라서, 방열 효율을 향상시킴과 아울러 제1리드프레임과 제2리드프레임 사이의 확장된 공간과 제1리드프레임에 형성된 제1 및 제2고정부에 대해 패키지 몸체를 성형함으로써 리드프레임 구조체에 대한 패키지 몸체를 보다 견고히 고정시킬 수 있어서 흡습과 박리에 대한 안정성을 확보할 수 있도록 할 수 있다.
또한, 본 발명의 반도체 패키지는 2층 구조의 리드프레임을 이용하여 방열 구조를 구현함으로써, 방열 역할을 위한 별도의 코어부재의 사용이 불필요하여 작업성 향상 및 재료비 절감 효과가 있다.
그리고, 제2리드프레임 상에 패키지 몸체가 형성되는 구조를 가지므로, 제2리드프레임의 리드가 형성되지 않은 측면으로의 길이 확장이 용이하므로, 방열 효과를 더욱 높일 수 있다. 따라서, 전력용 트랜지스터 소자, 무선통신용 고주파 소자 및 발광소자 등의 리드의 수가 적으면서도 고효율의 방열을 요구하는 반도체 칩의 패키지에 널리 이용될 수 있다.
상기한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 발명의 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.

Claims (15)

  1. 반도체 칩이 실장되는 제1리드프레임과; 상기 제1리드프레임과 전기적으로 절연된 제2리드프레임을 포함하는 것으로,
    상기 제1리드프레임은:
    상기 반도체 칩이 실장되는 칩 본딩패드와;
    상기 칩 본딩패드의 양측면 각각에 단차지게 인입 형성된 방열 연장부와;
    상기 방열 연장부의 외측 양단에 대해 이격되게 마련된 것으로, 인입 형성된 설치 가이드홈을 가지는 섹션바;를 구비하며,
    상기 제2리드프레임은:
    상기 방열 연장부 상에 이격되게 배치되는 것으로, 와이어에 의하여 상기 반도체 칩과 전기적으로 연결될 수 있는 와이어 본딩패드와;
    상기 와이어 본딩패드의 일측에 연장 형성된 것으로, 상기 섹션바의 상기 설치 가이드홈에 결합되어 상기 와이어 본딩패드가 상기 방열 연장부 상에 이격되도록 지지하는 적어도 하나의 리드;를 구비한 것을 특징으로 하는 리드프레임 구조체.
  2. 제1항에 있어서, 상기 제1리드프레임은,
    상기 제1 및 제2리드프레임의 적어도 일부를 감싸도록 성형되는 패키지 몸체를 고정시키는 것으로,
    상기 칩 본딩패드 주위에 형성된 제1고정부와;
    상기 방열 연장부의 측면 및 이면에 인입 형성된 제2고정부;를 더 포함하는 것을 특징으로 하는 리드프레임 구조체.
  3. 제2항에 있어서,
    상기 제1고정부는,
    상기 제1리드프레임을 관통하여 형성되는 것으로, 상기 칩 본딩패드의 상기 반도체 칩이 실장된 면에서 바라본 폭에 비하여, 그 이면에서 바라본 폭이 넓도록 그 단면 형상이 단차지게 형성된 고정홀인 것을 특징으로 하는 리드프레임 구조체.
  4. 제3항에 있어서,
    상기 제1고정부는,
    상기 제1리드프레임 상의 상기 고정홀 주변에 인입 형성된 고정 그루브를 더 포함하는 것을 특징으로 하는 리드프레임 구조체.
  5. 제2항에 있어서,
    상기 칩 본딩패드에 대한 상기 방열 연장부의 단차 깊이 d1이 상기 설치 가이드홈의 깊이 d2에 비하여 상대적으로 깊게 형성된 것을 특징으로 하는 리드프레임 구조체.
  6. 제3항에 있어서,
    상기 제2리드프레임은 전체적으로 동일한 두께를 가지며,
    상기 제2리드프레임의 두께는 상기 설치 가이드홈의 깊이 d2와 동일한 값으로 형성되어,
    상기 제2리드프레임이 상기 제1리드프레임 상에 결합시 상기 칩 본딩패드의 상면과 상기 와이어 본딩패드의 상면이 동일 평면 상에 놓이도록 된 것을 특징으로 하는 리드프레임 구조체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1리드프레임을 구성하는 상기 칩 본딩패드 및 방열 연장부는 하나의 제1단위 리드프레임을 이루는 것으로, 상기 제1단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루고,
    상기 제2리드프레임을 구성하는 상기 와이어 본딩패드와 리드는 하나의 제2단위 리드프레임을 이루는 것으로, 상기 제2단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루며,
    상기 제1리드프레임과 상기 제2리드프레임이 서로 매칭되고, 상기 패키지 몸체에 의하여 성형된 상태에서 상기 리드의 일부와, 상기 섹션바 및 테두리를 절 단함에 의하여 개별화되는 것을 특징으로 하는 리드프레임 구조체.
  8. 제2항 내지 제6항 중 어느 한 항에 따른 리드프레임 구조체와;
    상기 칩 본딩패드의 일면에 실장된 적어도 하나의 반도체 칩과;
    상기 반도체 칩과 상기 칩 본딩패드 및/또는 상기 반도체 칩과 상기 리드를 전기적으로 연결하는 본딩 와이어와;
    상기 제1 및 제2고정부와, 상기 방열 연장부와 상기 와이어 본딩패드 사이의 이격 공간 및 상기 반도체 칩의 전체 또는 둘레에 성형된 패키지 몸체;를 포함하여,
    상기 방열 연장부가 상기 와이어 본딩패드 및 상기 리드에 간섭을 받지 않는 상태로 그 일면이 상기 패키지 몸체 외부로 노출되고, 이 노출된 부분을 통하여 상기 패키지 몸체 내의 열을 방출 할 수 있도록 된 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 방열 연장부의 노출 면적이 상기 패키지 몸체의 저면 전체 면적의 70% 이상을 점유하는 것을 특징으로 하는 반도체 패키지.
  10. 제8항에 있어서,
    상기 패키지 몸체는 상기 반도체 칩의 둘레에 이상으로 형성되는 것으로, 그 내부에 캐비티가 형성되며,
    상기 반도체 칩은 상기 캐비티 내에 실장되어, 인가된 전원에 의해 광을 조명하는 발광소자인 것을 특징으로 하는 반도체 패키지.
  11. 제8항에 있어서,
    상기 제1리드프레임을 구성하는 상기 칩 본딩패드 및 상기 방열 연장부는 하나의 제1단위 리드프레임을 이루는 것으로, 상기 제1단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루고,
    상기 제2리드프레임을 구성하는 상기 와이어 본딩패드와 리드는 하나의 제2단위 리드프레임을 이루는 것으로, 상기 제2단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루며,
    상기 제1리드프레임과 상기 제2리드프레임이 서로 매칭되고, 상기 패키지 몸체에 의하여 성형된 상태에서 상기 리드의 일부와, 상기 섹션바 및 테두리를 절단함에 의하여 개별화되는 것을 특징으로 하는 반도체 패키지.
  12. 제1 및 제2리드프레임 본체를 준비하는 단계와;
    상기 제1 및 제2리드프레임 본체 각각을 가공하여, 제2항 내지 제6항 중 어느 한 항에 따른 구조의 제1 및 제2리드프레임 각각을 형성하는 단계와;
    상기 제1리드프레임의 방열 연장부 상에 상기 와이어 본딩패드가 이격 배치되고 상기 리드의 일부가 상기 설치 가이드홈에 결합되도록, 상기 제1리드프레임 상에 상기 제2리드프레임을 매칭하는 단계와;
    상기 칩 본딩패드 상에 반도체 칩을 실장하는 단계와;
    상기 반도체 칩과 상기 칩 본딩패드 및/또는 상기 반도체 칩과 상기 리드를 와이어 본딩하는 단계와;
    상기 제1 및 제2고정부와, 상기 방열 연장부와 상기 와이어 본딩패드 사이의 이격 공간 및 상기 반도체 칩의 전체 또는 둘레에 성형용 수지를 주입하여 패키지 몸체를 성형하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  13. 제12항에 있어서,
    상기 제1리드프레임을 구성하는 상기 칩 본딩패드 및 방열 연장부는 하나의 제1단위 리드프레임을 이루는 것으로, 상기 제1단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루고,
    상기 제2리드프레임을 구성하는 상기 와이어 본딩패드와 리드는 하나의 제2단위 리드프레임을 이루는 것으로, 상기 제2단위 리드프레임은 그 테두리가 서로 연결된 상태로 복수개 구비되어 전체적으로 하나의 스트립을 이루며,
    상기 반도체 칩 실장, 와이어 본딩 및 패키지 몸체 성형은 상기 제1 및 제2단위 리드프레임 각각에 대하여 수행되며,
    상기 리드의 일부와, 상기 섹션바 및 상기 제1 및 제2리드프레임의 테두리를 절단하여 단위 반도체 패키지로 개별화하는 절단단계;를 더 포함하는 것을 특징 으로 하는 반도체 패키지 제조방법.
  14. 제12항에 있어서,
    상기 반도체 칩은 인가된 전원에 의해 광을 조명하는 발광소자이고,
    상기 패키지 몸체 형성단계는,
    상기 발광소자가 실장될 부분에 캐비티가 형성되도록 하는 것을 특징으로 하는 반도체 패키지 제조방법.
  15. 제12항에 있어서, 상기 패키지 몸체는,
    콤프레션 몰드, 트랜스퍼 몰드 및 인젝션 몰드 중에서 선택된 어느 하나의 방식에 의해 성형되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020060011750A 2006-02-07 2006-02-07 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법 KR100733074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011750A KR100733074B1 (ko) 2006-02-07 2006-02-07 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011750A KR100733074B1 (ko) 2006-02-07 2006-02-07 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100733074B1 true KR100733074B1 (ko) 2007-06-27

Family

ID=38373637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011750A KR100733074B1 (ko) 2006-02-07 2006-02-07 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100733074B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741914B2 (en) 2014-08-20 2017-08-22 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR20230147935A (ko) * 2022-04-15 2023-10-24 (주)코스텍시스 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PAJ 03-027562(1991.02.05)
PAJ 05-315518(1993.11.26)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741914B2 (en) 2014-08-20 2017-08-22 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package
US10177291B2 (en) 2014-08-20 2019-01-08 Lumens Co., Ltd. Lens for light-emitting device and method of manufacturing light-emitting device package
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR20230147935A (ko) * 2022-04-15 2023-10-24 (주)코스텍시스 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법
KR102597843B1 (ko) * 2022-04-15 2023-11-03 (주)코스텍시스 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법

Similar Documents

Publication Publication Date Title
KR100998233B1 (ko) 슬림형 ｌｅｄ 패키지
US7242035B2 (en) Side view LED package having lead frame structure designed to improve resin flow
US8866279B2 (en) Semiconductor device
US7939848B2 (en) LED package
EP2605276B1 (en) Packaged leadless semiconductor device
US8994061B2 (en) Light emitting diode package
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
US9698312B2 (en) Resin package and light emitting device
JP2009543329A (ja) ヒートシンク支持部を有するリードフレーム、それを用いた発光ダイオードパッケージの製造方法、及びそれにより製造された発光ダイオードパッケージ
KR20090003378A (ko) 발광 다이오드 패키지
KR100242393B1 (ko) 반도체 패키지 및 제조방법
CN106571418B (zh) 半导体发光装置
US20100102348A1 (en) Lead frame unit, package structure and light emitting diode device having the same
JP4976168B2 (ja) 発光装置
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
TWI509848B (zh) 發光二極體封裝結構及其製造方法
KR100733074B1 (ko) 리드프레임 구조체 및 이를 채용한 반도체 패키지 및 그제조방법
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
WO2006071098A1 (en) Lead frame, semiconductor package employing the lead frame and method for manufacturing the semiconductor package
TWI509834B (zh) 發光二極體封裝結構及其製造方法
TW201409763A (zh) 發光二極體封裝結構及其製造方法
TW201448286A (zh) 發光二極體封裝結構及其製造方法
KR101740484B1 (ko) 발광소자 패키지 및 그 제조 방법
KR20150037216A (ko) 발광 디바이스
JPH11220075A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 13