KR101535815B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101535815B1
KR101535815B1 KR1020130126883A KR20130126883A KR101535815B1 KR 101535815 B1 KR101535815 B1 KR 101535815B1 KR 1020130126883 A KR1020130126883 A KR 1020130126883A KR 20130126883 A KR20130126883 A KR 20130126883A KR 101535815 B1 KR101535815 B1 KR 101535815B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
heat
metal
heat dissipating
Prior art date
Application number
KR1020130126883A
Other languages
English (en)
Other versions
KR20150047166A (ko
Inventor
소광섭
김병진
정규익
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130126883A priority Critical patent/KR101535815B1/ko
Publication of KR20150047166A publication Critical patent/KR20150047166A/ko
Application granted granted Critical
Publication of KR101535815B1 publication Critical patent/KR101535815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩에서 발생한 열을 기판으로 분산시켜 열방출 성능을 극대화시킬 수 있도록 한 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 반도체 패키지 제조용 기판과, 기판에 부착되는 반도체 칩과, 반도체 칩과 기판 간에 연결되는 도전성 연결수단과, 반도체 칩과 도전성 연결수단을 봉지하며 기판 위에 오버 몰딩되는 몰딩 컴파운드 수지를 포함하는 반도체 패키지에 있어서, 상기 반도체 칩의 저면과 기판의 상면 사이에 반도체 칩에서 발생되는 열을 기판으로 분산 전달하는 열분산용 메탈을 부착하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.

Description

반도체 패키지{Semiconductor package}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩에서 발생한 열을 기판으로 분산시켜 열방출 성능을 극대화시킬 수 있도록 한 반도체 패키지에 관한 것이다.
일반적으로, 각종 전자기기의 마더보드 등에 탑재되는 반도체 장치 즉, 반도체 패키지는 그 용도에 따라 여러가지 형태로 제작되고 있지만, 기본적으로 반도체 칩이 탑재되는 기판과, 반도체 칩과 기판 간을 도전 가능하게 연결하는 도전성 연결수단과, 반도체 칩과 도전성 연결수단을 외부로부터 보호하기 위하여 몰딩되는 몰딩 컴파운드 수지와, 반도체 칩의 전기적 신호를 입출력시키기 위하여 기판에 부착되는 입출력단자 등을 포함하고 있다.
상기 기판은 반도체 패키지의 용도 및 규격에 따라 리드프레임, 인쇄회로기판, 회로필름, 수지층과 구리 재질의 리드프레임이 혼재된 원레이어 리드프레임 기판 등을 들 수 있고, 이러한 다양한 기판에 반도체 칩이 탑재되면서 다양한 구조의 반도체 패키지가 제조되고 있다.
이렇게 다양한 구조로 제조되는 반도체 패키지의 공통적인 관건 중 하나는 반도체 칩에서 발생되는 고온의 열을 보다 용이하게 방출시켜 칩 성능을 유지시킬 수 있도록 하는 점에 있다.
따라서, 열방출 효과를 증대시키기 위한 반도체 패키지는 히트 스프레더, 히트 슬러그, 히트싱크 등과 같은 별도의 열방출부재가 포함된 구조로 제조되고 있다.
여기서, 종래의 열방출 수단을 갖는 반도체 패키지 및 그 제조 방법에 대한 일례를 첨부한 도 1을 참조로 살펴보면 다음과 같다.
먼저, 반도체 패키지 제조를 위한 기판(10)이 제공된다.
상기 기판(10, PCB: Printed Circuit Board)은 베이스층인 수지층(11)과, 수지층(11)에 내부 및 상하 표면에 전기적 회로라인을 이루는 형성된 복수층의 도전성 패턴층(12)과, 각 도전성 패턴층(12)을 도전 가능하게 연결하면서 수지층(11)에 관통 형성되는 비아홀(17)과, 수지층(11)의 상하면에 도전성 패턴층(12)을 커버하며 코팅되어 도전성 패턴층(12)의 절연 및 보호 기능을 하는 절연 재질의 솔더 마스크(13) 등을 포함하여 구성되어 있다.
이때, 상기 기판(10)의 상면 소정 위치에는 반도체 칩(20)과의 전기적 연결을 위한 본딩용 패턴(14)이 솔더 마스크(13)로 코팅되지 않은 채 외부로 노출되어 있고, 기판(10)의 저면에도 솔더볼과 같은 입출력단자(16)를 융착시키기 위한 볼랜드(15)가 노출되어 있다.
물론, 상기 본딩용 패턴(14) 및 볼랜드(15)는 기판 제조시 도전성 패턴층(12) 중 일부와 도전 가능하게 연결된다.
다음으로, 상기 기판(10)의 중앙부에 에폭시 수지(32)와 같은 절연성 접착물질이 도포된 다음, 그 위에 반도체 칩(20)이 부착된다.
이어서, 상기 반도체 칩(20)의 본딩패드와 상기 기판(10)의 본딩용 패턴(14) 간을 도전성 와이어(22)로 연결한다.
연이어, 상기 반도체 칩(20)과 도전성 와이어(22)를 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(24)로 봉지시키는 오버 몰딩 공정을 진행한다.
이때, 몰딩 공정 전에 반도체 칩으로부터 발생되는 열을 방출시키기 위한 히트 스프레더(26)가 기판(10)에 탑재된다.
즉, 상기 히트 스프레더(26)는 평판부(27)와, 평판부(27)의 테두리 저면에 일체로 된 다리부(28)로 구성되는 바, 평판부(27)가 반도체 칩(20)의 위쪽에 이격 배치되어 몰딩 컴파운드 수지(24)의 표면과 동일 평면을 이루는 동시에 다리부(28)가 기판(10)에 지지되며 부착된다.
최종적으로, 상기 기판(10)의 볼랜드(15)에 솔더볼과 같은 입출력단자(16)를 융착시킴으로써, 열방출 수단을 갖는 볼 그리드 어레이 타입의 반도체 패키지가 완성된다.
따라서, 상기 반도체 칩(20)에서 발생되는 열이 도전성 와이어(22)를 통하여 기판(10)으로 전달되어 분산된 후, 히트 스프레더(26)를 통하여 외부로 방출될 수 있다.
그러나, 상기와 같은 종래의 반도체 패키지는 반도체 칩에서 발생된 열을 기판으로 용이하게 분산시키지 못하여, 열방출 효과가 떨어지는 단점이 있다.
즉, 반도체 칩에서 발생되는 열이 도전성 와이어를 통해서만 기판으로 전달되며 분산되므로, 기판에 대한 열 분산 성능이 떨어지고, 결국 열방출 효과가 기대에 미치지 못하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 반도체 칩과 기판 사이에 별도의 열분산용 메탈을 부착하여, 반도체 칩에서 발생되는 열을 기판으로 보다 용이하게 분산시킬 수 있도록 함으로써, 열방출 효과를 극대화시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 반도체 패키지 제조용 기판과, 기판에 부착되는 반도체 칩과, 반도체 칩과 기판 간에 연결되는 도전성 연결수단과, 반도체 칩과 도전성 연결수단을 봉지하며 기판 위에 오버 몰딩되는 몰딩 컴파운드 수지를 포함하는 반도체 패키지에 있어서, 상기 반도체 칩의 저면과 기판의 상면 사이에 반도체 칩에서 발생되는 열을 기판으로 분산 전달하는 열분산용 메탈을 부착하여서 된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직하게는, 상기 열분산용 메탈의 저면은 기판의 최상위 도전성 패턴층과 열 전달 가능하게 접촉되는 것을 특징으로 한다.
또한, 상기 열분산용 메탈은 기판의 상면에 도포된 솔더 마스크의 두께와 동일한 두께로 채택된 것임을 특징으로 한다.
또한, 상기 열분산용 메탈의 표면에는 반도체 칩의 부착 및 절연을 위하여 에폭시 수지가 도포된 것을 특징으로 한다.
또한, 상기 열분산용 메탈은 구리 재질을 이용하여 반도체 칩의 면적을 커버하는 일체형의 직사각 블럭으로 만들어지거나, 또는 동일한 두께 및 크기를 갖는 두 개 이상의 직사각 블럭으로 채택된 것임을 특징으로 한다.
또한, 상기 기판의 저면에는 열분산용 메탈과 도전성 패턴층 및 비아홀을 통하여 연결되는 열방출용 보조메탈이 더 부착된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 기판에 반도체 칩을 부착하기 전에 기판의 반도체 칩 부착 자리면 위에 열분산용 메탈을 부착하고, 열분산용 메탈 위에 에폭시 수지를 매개로 반도체 칩을 적층 부착함으로써, 반도체 칩에서 발생되는 열을 기판으로 보다 신속하면서도 원활하게 분산시켜 전달시킬 수 있고, 그에 따라 반도체 패키지의 열방출 효과를 극대화시킬 수 있다.
도 1은 종래의 반도체 패키지를 나타낸 단면도,
도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 도시한 단면도,
도 3는 본 발명의 제2실시예에 따른 반도체 패키지를 도시한 단면도,
도 4는 본 발명의 제3실시예에 따른 반도체 패키지를 도시한 단면도,
도 5는 본 발명의 제4실시예에 따른 반도체 패키지를 도시한 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 반도체 칩과 기판 사이에 별도의 열분산용 메탈을 부착하여, 반도체 칩에서 발생되는 열을 기판으로 보다 용이하게 분산시킬 수 있도록 한 점에 특징이 있으며, 이러한 특징을 갖는 본 발명의 반도체 패키지 구조에 대한 각 실시예를 제조 공정순으로 살펴보면 다음과 같다.
제1실시예
첨부한 도 2는 본 발명의 제1실시예에 따른 반도체 패키지를 나타낸다.
먼저, 반도체 패키지 제조용 기판(10)이 제공된다.
전술한 바와 같이, 상기 기판(10)은 베이스층인 수지층(11)과, 수지층(11)에 내부 및 상하 표면에 전기적 회로라인을 이루는 형성된 복수층의 도전성 패턴층(12)과, 각 도전성 패턴층(12)을 도전 가능하게 연결하면서 수지층(11)에 관통 형성되는 비아홀(17)과, 수지층(11)의 상하면에 도전성 패턴층(12)을 커버하며 코팅되어 도전성 패턴층(12)의 절연 및 보호 기능을 하는 절연 재질의 솔더 마스크(13) 등을 포함하여 구성되어 있다.
또한, 상기 기판(10)의 상면 소정 위치에는 반도체 칩(20)과의 전기적 연결을 위한 본딩용 패턴(14)이 솔더 마스크(13)로 코팅되지 않은 채 외부로 노출되어 있고, 기판(10)의 저면에도 솔더볼과 같은 입출력단자(16)를 융착시키기 위한 볼랜드(15)가 노출되어 있다.
이어서, 상기 기판(10)의 상면 중앙부 즉, 반도체 칩 부착자리면에 반도체 칩을 부착하기 전, 반도체 칩(20)에서 발생되는 열을 기판(10)으로 분산 전달하는 열분산용 메탈(30)을 부착한다.
본 발명의 제1실시예에 따른 열분산용 메탈(30)은 구리 재질을 이용하여 반도체 칩(20)의 면적을 커버하는 일체형의 직사각 블럭 형상으로 제작된다.
이러한 열분산용 메탈(30)을 기판(10)의 반도체 칩 부착자리면에 부착하되, 열분산용 메탈(30)의 저면이 기판(10)의 최상위 도전성 패턴층(12)과 열 전달 가능하게 접촉되도록 한다.
이어서, 상기 열분산용 메탈(30) 위에 반도체 칩(20)을 부착한다.
좀 더 상세하게는, 상기 열분산용 메탈(30) 위에 반도체 칩의 부착 및 절연을 위한 에폭시 수지(32)를 도포한 다음, 이 에폭시 수지(32) 위에 반도체 칩(20)을 부착한다.
다음으로, 상기 반도체 칩(20)의 본딩패드와 상기 기판(10)의 본딩용 패턴(14) 간을 도전성 와이어(22)로 연결하는 공정과, 상기 반도체 칩(20)과 도전성 와이어(22)를 외부로부터 보호하기 위하여 몰딩 컴파운드 수지(24)로 봉지시키는 오버 몰딩 공정이 차례로 진행된다.
이때, 몰딩 공정 전에 반도체 칩으로부터 발생되는 열을 방출시키기 위한 히트 스프레더(26)가 기판(10)에 선택적으로 탑재될 수 있다.
상기 히트 스프레더(26)는 평판부(27)와, 평판부(27)의 테두리 저면에 일체로 된 다리부(28)로 구성되는 바, 평판부(27)가 반도체 칩(20)의 위쪽에 이격 배치되어 몰딩 컴파운드 수지(24)의 표면과 동일 평면을 이루는 동시에 다리부(28)가 기판(10)에 지지되며 부착된다.
최종적으로, 상기 기판(10)의 볼랜드(15)에 솔더볼과 같은 입출력단자(16)를 융착시킴으로써, 본 발명의 제1실시예에 따른 열분산용 메탈을 갖는 볼 그리드 어레이 타입의 반도체 패키지가 완성된다.
따라서, 상기 반도체 칩(20)에서 발생되는 열이 도전성 와이어(22)를 통하여 기판(10)으로 전달되며 분산되는 것 이외에, 반도체 칩(20)과 접하고 있는 열분산용 메탈(30)을 통하여 반도체 칩에서 발생된 열이 기판(10)으로 보다 신속하게 분산됨으로써, 반도체 패키지의 열 방출 효과를 극대화시킬 수 있다.
제2실시예
첨부한 도 3은 본 발명의 제2실시예에 따른 반도체 패키지를 나타낸다.
본 발명의 제2실시예에 따른 패키지는 상기한 제1실시예에 따른 패키지와 동일한 구성을 이루되, 열분산용 메탈(30)을 동일한 두께 및 크기를 갖는 두 개 이상의 직사각 블럭 형태로 구비하여 반도체 칩(20)과 기판(10) 사이에 배치시킨 점에 특징이 있다.
이때, 제2실시예에 따른 열분산용 메탈은 제1실시예와 달리 그 크기가 보다 작은 것으로 구비된다.
이렇게 제1실시예의 열분산용 메탈에 비하여 작은 크기를 갖는 제2실시예의 열분산용 메탈(30)을 반도체 칩(20)과 기판(10) 사이에 여러개 부착하면, 구리 재질로 된 열분산용 메탈의 사용량을 절감할 수 있는 효과를 도모할 수 있다.
제3실시예
첨부한 도 4는 본 발명의 제3실시예에 따른 반도체 패키지를 나타낸다.
본 발명의 제3실시예에 따른 패키지는 상기한 제3실시예에 따른 패키지와 동일한 구성을 이루되, 열방출용 보조메탈(34)을 더 포함하는 점에 특징이 있다.
즉, 상기와 같이 제2실시예에 따른 패키지가 완성된 상태에서, 상기 기판(10)의 저면에 열분산용 메탈(30)과 도전성 패턴층(12) 및 비아홀(17)을 통하여 열전달 가능하게 연결되는 열방출용 보조메탈(34)이 더 부착된다.
따라서, 상기 반도체 칩(20)에서 발생되는 열이 도전성 와이어(22)를 통하여 기판(10)으로 전달되며 분산되는 것 이외에, 반도체 칩(20)과 접하고 있는 열분산용 메탈(30)을 통하여 반도체 칩에서 발생된 열이 기판(10)으로 보다 신속하게 분산될 수 있고, 기판으로 분산된 열은 열방출용 보조메탈(34)을 통하여 외부로 방출됨으로써, 반도체 패키지의 열 방출 효과를 더욱 극대화시킬 수 있다.
제4실시예
첨부한 도 5는 본 발명의 제3실시예에 따른 반도체 패키지를 나타낸다.
본 발명의 제4실시예에 따른 패키지는 상기한 제2실시예에 따른 패키지와 동일한 구성을 이루되, 열방출용 보조메탈(34)의 두께를 최소화시킨 점에 특징이 있다.
즉, 상기 열분산용 메탈(30)을 동일한 두께 및 크기를 갖는 두 개 이상의 직사각 블럭 형태로 구비하여 반도체 칩(20)과 기판(10) 사이에 배치시키되, 기판(10)의 솔더 마스크(13)의 두께와 동일한 두께의 것을 배치시킴으로써, 열분산용 메탈(30)의 두께를 최소화시킬 수 있다.
또한, 상기 열분산용 메탈(30)을 솔더 마스크(13)와 동일한 두께의 것으로 적용함으로써, 반도체 칩(20)에서 발생된 열을 기판(10)으로 용이하게 분산시킬 수 있을 뿐만 아니라, 상기한 제1 내지 제3실시예에 따른 반도체 패키지에 비하여 그 두께를 현격하게 줄여서 경박단소화된 구조의 반도체 패키지를 제공할 수 있다.
여기서, 본 발명의 각 실시예에 따른 반도체 패키지(열분산용 메탈을 갖는 것)와 종래의 패키지(열분산용 메탈이 없는 것)에 대한 일반적인 열방출 성능을 측정하는 시험을 실시하였는 바, 그 결과는 아래의 표 1에 나타낸 바와 같다.
통상, 반도체 패키지의 일반적인 열방출 성능에 대한 측정치를 의미하는 Theta JA(℃/W)가 낮을수록 열방출 성능이 좋은 것으로 알려져 있다.
Figure 112013096139961-pat00001
위의 표 1에서 보듯이, 본 발명의 제1,3,4실시예의 경우 종래의 패키지에 비하여, Theta JA(℃/W)가 낮게 나타났음을 알 수 있었고, 결국 본 발명의 반도체 패키지는 열분산용 메탈을 포함함에 따라 열방출 성능을 향상시키는 효과가 있음을 알 수 있다.
10 : 기판
11 : 수지층
12 : 도전성 패턴층
13 : 솔더 마스크
14 : 본딩용 패턴
15 : 볼랜드
16 : 입출력단자
17 : 비아홀
20 : 반도체 칩
22 : 도전성 와이어
24 : 몰딩 컴파운드 수지
26 : 히트 스프레더
27 : 평판부
28 : 다리부
30 : 열분산용 메탈
32 : 에폭시 수지
34 : 열방출용 보조메탈

Claims (6)

  1. 반도체 패키지 제조용 기판(10)과, 기판(10)에 부착되는 반도체 칩(20)과, 반도체 칩(20)과 기판(10) 간에 연결되는 도전성 연결수단(22)과, 반도체 칩(20)과 도전성 연결수단(22)을 봉지하며 기판(10) 위에 오버 몰딩되는 몰딩 컴파운드 수지(24)를 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩(20)의 저면과 기판(10)의 상면 사이에 반도체 칩(20)에서 발생되는 열을 기판(10)으로 분산 전달하는 열분산용 메탈(30)을 부착하되, 상기 열분산용 메탈(30)의 저면은 기판(10)의 최상위 도전성 패턴층(12)과 열 전달 가능하게 접촉되는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 열분산용 메탈(30)은 기판(10)의 상면에 도포된 솔더 마스크(13)의 두께와 동일한 두께로 채택된 것임을 특징으로 하는 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 열분산용 메탈(30)의 표면에는 반도체 칩(20)의 부착 및 절연을 위하여 에폭시 수지(32)가 도포된 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 열분산용 메탈(30)은 구리 재질을 이용하여 반도체 칩(20)의 면적을 커버하는 일체형의 직사각 블럭으로 만들어지거나, 또는 동일한 두께 및 크기를 갖는 두 개 이상의 직사각 블럭으로 채택된 것임을 특징으로 하는 반도체 패키지.
  6. 청구항 1에 있어서,
    상기 기판(10)의 저면에는 열분산용 메탈(30)과 도전성 패턴층(12) 및 비아홀(17)을 통하여 연결되는 열방출용 보조메탈(34)이 더 부착된 것을 특징으로 하는 반도체 패키지.
KR1020130126883A 2013-10-24 2013-10-24 반도체 패키지 KR101535815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130126883A KR101535815B1 (ko) 2013-10-24 2013-10-24 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126883A KR101535815B1 (ko) 2013-10-24 2013-10-24 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20150047166A KR20150047166A (ko) 2015-05-04
KR101535815B1 true KR101535815B1 (ko) 2015-07-10

Family

ID=53386260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126883A KR101535815B1 (ko) 2013-10-24 2013-10-24 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101535815B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012901A (ko) * 2000-08-09 2002-02-20 변호산 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
KR100507285B1 (ko) * 2002-12-31 2005-08-09 주식회사 칩팩코리아 티이비지에이 패키지
KR20060001042A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020012901A (ko) * 2000-08-09 2002-02-20 변호산 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
KR20040061860A (ko) * 2002-12-31 2004-07-07 주식회사 칩팩코리아 티이씨에스피
KR100507285B1 (ko) * 2002-12-31 2005-08-09 주식회사 칩팩코리아 티이비지에이 패키지
KR20060001042A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지

Also Published As

Publication number Publication date
KR20150047166A (ko) 2015-05-04

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN108511399B (zh) 半导体封装装置及其制造方法
TW201537719A (zh) 堆疊型半導體封裝
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US20160181176A1 (en) Semiconductor package
US20100252918A1 (en) Multi-die package with improved heat dissipation
US9142523B2 (en) Semiconductor device and manufacturing method thereof
CN113544844A (zh) 半导体封装及其制造方法
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
KR101535815B1 (ko) 반도체 패키지
TWI567883B (zh) 具有複合基材的電子系統
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
KR101440339B1 (ko) 원레이어 리드프레임 기판을 이용한 반도체 패키지 및 이의 제조 방법
JP2006073554A (ja) 回路装置およびその製造方法
KR101640126B1 (ko) 반도체 패키지 제조방법
KR101562706B1 (ko) 반도체 패키지 및 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 5