KR20060001042A - 개선된 열방출 특성을 갖는 반도체 패키지 - Google Patents

개선된 열방출 특성을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20060001042A
KR20060001042A KR20040050059A KR20040050059A KR20060001042A KR 20060001042 A KR20060001042 A KR 20060001042A KR 20040050059 A KR20040050059 A KR 20040050059A KR 20040050059 A KR20040050059 A KR 20040050059A KR 20060001042 A KR20060001042 A KR 20060001042A
Authority
KR
South Korea
Prior art keywords
substrate
heat dissipation
window
wiring
semiconductor package
Prior art date
Application number
KR20040050059A
Other languages
English (en)
Other versions
KR100587081B1 (ko
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20040050059A priority Critical patent/KR100587081B1/ko
Priority to US10/973,169 priority patent/US6972483B1/en
Publication of KR20060001042A publication Critical patent/KR20060001042A/ko
Application granted granted Critical
Publication of KR100587081B1 publication Critical patent/KR100587081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열방출 특성을 개선시킨 반도체 패키지를 개시한다. 개시된 본 발명의 반도체 패키지는, 중앙부에 윈도우(window)를 구비하며 일측면 상에 제1본드핑거 및 제1볼 랜드를 포함한 제1배선과 제2본드핑거 및 제2볼 랜드를 포함한 제2배선이 형성된 기판과, 상기 기판의 타측면에 접착테이프를 매개로 하여 페이스 다운 타입으로 부착되며 중심부에 다수개의 본딩패드가 배열된 반도체 칩과, 상기 반도체 칩의 본딩패드 형성면 상에 상기 본딩패드를 노출시키도록 형성됨과 아울러 본딩패드의 인접부가 상기 기판의 윈도우로 노출되도록 형성된 열방출 금속패턴과, 상기 기판의 윈도우를 관통하여 반도체 칩의 본딩패드와 기판 제1배선의 제1본드핑거간을 전기적으로 연결하는 제1금속와이어와, 상기 기판의 윈도우를 관통하여 열방출 금속패턴과 기판 제2배선의 제2본드핑거간을 전기적으로 연결하는 제2금속와이어와, 상기 반도체 칩을 포함한 기판의 타측면과 상기 제1 및 제2금속와이어를 포함한 기판 윈도우 부분을 밀봉하는 봉지제와, 상기 기판 제1배선의 제1볼 랜드 상에 부착되어 실장 수단으로 역할하는 제1솔더 볼과 상기 기판 제2배선의 제2볼 랜드 상에 부착되어 열방출 경로로 역할하는 제2솔더 볼을 포함하는 것을 특징으로 한다.

Description

개선된 열방출 특성을 갖는 반도체 패키지{Semiconductor package with improved thermal emission property}
도 1은 종래 페이스 다운(face-down) 타입의 FBGA 패키지를 도시한 단면도.
도 2는 본 발명에 따른 FBGA 구조의 반도체 패키지를 도시한 단면도.
도 3a 내지 도 3c는 본 발명에 따른 반도체 패키지 제작 과정을 설명하기 위한 평면도.
도 4a 내지 도 4c는 도 3a 내지 도 3c의 A-A'선을 따라 절단하여 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 칩 21a : 본딩패드
22 : 제1절연층 23 : 제2절연층
24 : 스트레스 버퍼층 25 : 열방출용 금속패턴
26 : 코어 영역 30 : 기판
31,33 : 본드핑거 35,37 : 배선
40 : 접착테이프 42,44 : 금속와이어
46 : 봉지제 50,52 : 솔더 볼
C/R : 코어 영역
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 개선된 열방출 특성을 갖는 에프비지에이(FBGA : Fine-pitch Ball Grid Array) 구조의 반도체 패키지에 관한 것이다.
반도체 패키지는 그 크기를 줄이면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, BGA 패키지는 그 좋은 예이다. 이러한 BGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.
또한, 상기 BGA 패키지가 갖는 장점에 부가하여 최근에는 반도체 소자의 고집적화에 따른 신호/파워 입출력핀의 미세 피치를 이룬 FBGA(Fine-pitch BGA) 패키지가 제안되었다.
도 1은 종래 페이스-다운(face-down) 타입의 FBGA 패키지를 도시한 단면도이다.
도시된 바와 같이, 센터패드형의 반도체 칩(1)은 그의 본딩패드(1a)가 아래를 향하도록 윈도우(window)를 구비한 기판(5) 상에 접착테이프(3)에 의해 부착되어져 있다. 상기 기판 윈도우에 의해 노출된 상기 반도체 칩(1)의 본딩패드(1a)는 기판(5)의 본드 핑거(도시안됨)와 상기 기판 윈도우를 관통하는 금속와이어(7)에 의해 상호 연결되어져 있다. 상기 반도체 칩(1)을 포함한 기판(5)의 상부면과 금속와이어(7)를 포함한 기판 윈도우 부분은 EMC(Epoxy Molding Compound)로 이루어진 봉지제(9)로 밀봉되어 있다. 상기 기판 배선(도시안됨)의 볼 랜드(도시안됨)에는 인쇄회로기판(Printed Circuit Board)에의 실장을 위한 솔더 볼(11)이 부착되어져 있다.
그런데, 전술한 FBGA 패키지를 포함하여 종래의 패키지는 반도체 칩이 고용량화 및 고속화됨에 따라, 그 동작 중의 열 발생에 기인하는 접합온도(Junction Temerature)의 상승으로 인해 동작 특성 저하의 문제를 갖게 되었다.
이는 메모리 제품의 수요가 큰 메모리 용량을 가지면서 동작 속도 역시 빠른 것을 요구하고 있고, 예컨데, DDR2 제품의 경우는 페이스-다운 타입의 FBGA 구조를 채택하고 있으므로, 상기 열 발생에 기인하는 동작 특성 저하 문제에 대한 새로운 해결책이 요구되어 진다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 칩 동작 중에 발생되는 열로 인한 동작 특성 저하가 방지되도록 한 반도체 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 열 방출 특성을 개선시킴으로써 고용량 및 고속 동작의 패키지 제작에 유리하도록 한 반도체 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 중앙부에 윈도우(window) 를 구비하며 일측면 상에 제1본드핑거 및 제1볼 랜드를 포함한 제1배선과 제2본드핑거 및 제2볼 랜드를 포함한 제2배선이 형성된 기판; 상기 기판의 타측면에 접착테이프를 매개로 하여 페이스 다운 타입으로 부착되며 중심부에 다수개의 본딩패드가 배열된 반도체 칩; 상기 반도체 칩의 본딩패드 형성면 상에 상기 본딩패드를 노출시키도록 형성됨과 아울러 본딩패드의 인접부가 상기 기판의 윈도우로 노출되도록 형성된 열방출 금속패턴; 상기 기판의 윈도우를 관통하여 반도체 칩의 본딩패드와 기판 제1배선의 제1본드핑거간을 전기적으로 연결하는 제1금속와이어; 상기 기판의 윈도우를 관통하여 열방출 금속패턴과 기판 제2배선의 제2본드핑거간을 전기적으로 연결하는 제2금속와이어; 상기 반도체 칩을 포함한 기판의 타측면과 상기 제1 및 제2금속와이어를 포함한 기판 윈도우 부분을 밀봉하는 봉지제; 및 상기 기판 제1배선의 제1볼 랜드 상에 부착되어 실장 수단으로 역할하는 제1솔더 볼과 상기 기판 제2배선의 제2볼 랜드 상에 부착되어 열방출 경로로 역할하는 제2솔더 볼을 포함하는 반도체 패키지를 제공한다.
여기서, 상기 열방출용 금속패턴은 1∼100㎛의 두께를 갖는다.
또한, 상기 열방출용 금속패턴은 열전도성이 우수한 금속, 예컨데, Cu 또는 Al 금속층을 포함한 다층 구조로 이루어진다.
게다가, 상기 열방출용 금속패턴은 본딩패드를 포함한 칩 중심부를 제외한 나머지 영역을 덮는 형태로 이루어진다.
부가해서, 상기 열방출용 금속패턴은 제2금속와이어와 연결되는 부분에 Ag 또는 Au 도금층이 형성된다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 열방출 특성을 개선시킨 FBGA 구조의 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 중심부에 다수개의 본딩패드가 일렬로 배열된 센터패드형의 반도체 칩(21)은 그의 패드 형성면 상에 열방출용 금속패턴(25)이 형성되어져, 중앙부에 윈도우를 구비한 기판(30)의 타측면에 접착테이프(40)를 매개로 페이스-다운 타입으로 부착되어져 있다.
여기서, 상기 열방출용 금속패턴(25)은 본딩패드(21a)를 포함한 반도체 칩(21)의 중심부를 노출시키는 형태의 패턴으로 부착되어지며, 상기 본딩패드(21a)에 인접한 단부가 기판 윈도우에 의해 노출된다. 상기 기판(30)은, 이후에 도시되고 설명되겠지만, 그의 일측면에 윈도우에 인접 배치되는 본드 핑거들(도시안됨) 및 각 본드핑거와 개별 연결되면서 볼 랜드를 갖는 배선들(도시안됨)이 형성된다.
계속해서, 상기 반도체 칩(21)의 각 본딩패드(21a)는 대응하는 기판(30)의 제1본드핑거와 기판 윈도우를 관통하는 제1금속와이어(42)에 의해 상호 연결되어 있고, 상기 열방출용 금속패턴(25)의 단부 또한 기판 윈도우를 관통하는 제2금속와이어(44)에 의해 대응하는 기판(30)의 제2본드핑거와 상호 연결되어 있다.
상기 반도체 칩(21)을 포함한 기판(30)의 타측면과 상기 제1 및 제2금속와이어(42, 44)를 포함한 기판 윈도우 부분이 봉지제(46)로 밀봉되어 있다.
상기 반도체 칩(21)의 본딩패드(21a)와 연결된 제1배선의 제1볼 랜드에 외부회로, 예컨데, 인쇄회로기판에의 실장 수단으로 역할하는 제1솔더 볼(50)이 부착되어져 있고, 아울러, 상기 열방출용 금속패턴(25)과 연결된 제2배선의 제2볼 랜드에는 열 방출 경로로 역할하는 열방출용 제2솔더 볼(52)이 부착되어져 있다.
이와 같은 구조를 갖는 본 발명의 반도체 패키지는 기존 FBGA 구조를 거의 그대로 유지한 채 열방출용 금속패턴을 포함한 새로운 열 방출 경로를 추가함으로써, 칩 동작 중에 발생되는 열을 신속하게 외부로 방출시킬 수 있다. 따라서, 본 발명의 반도체 패키지는 칩 동작 중에 발생되는 열로 인한 칩 동작 특성 저하를 효과적으로 방지할 수 있게 되고, 그래서, 본 발명은 고용량 및 고속 동작이 가능한 반도체 패키지를 제공할 수 있다.
도 3a 내지 도 3c 및 도 4a 내지 도 4c는 전술한 바와 같은 본 발명에 따른 반도체 패키지의 제작 과정을 설명하기 위한 도면들로서, 이를 설명하도록 하면 다음과 같다. 여기서, 각 도면은 도 2와 비교하여 상하를 뒤집어서 도시한 것이다.
도 3a 및 도 4a를 참조하면, 공지의 전 공정(FAB process)을 통해 수 개의 메모리 셀 어레이 영역(이하, 코어(core) 영역: C/R)을 가지면서 중심부에 다수개의 본딩패드(21a)가 일렬로 배열된 반도체 칩(21)을 마련한다.
여기서, 상기 반도체 칩(21)은 그의 표면에 제1절연층(22)과 제2절연층(23) 및 스트레스 버퍼층(stress buffer layer : 24)이 차례로 형성된 구조를 가지며, 이들은 상기 본딩패드(21a)를 노출시키도록 패터닝된다. 이때, 상기 스트레스 버퍼층(25)은 Cu 또는 Al과 같이 기본적으로 열전도성이 우수한 금속층과 상기 제2절연 층(23)과의 접착력이 우수하고 상기 열전도성이 우수한 금속의 전해도금을 가능하게 하는 씨드(seed) 금속층으로 이루어진다.
도 3b 및 도 4b를 참조하면, 웨이퍼 레벨(wafer level) 기술을 이용하여 반도체 칩 (21)의 상부면 전체 또는 일부 상에 본딩패드(21a)를 노출시키도록 열방출용 금속패턴(25)을 형성한다. 이때, 상기 열방출용 금속패턴(25)은 1∼100㎛의 두께를 가지며, 본딩패드(21a)를 포함한 칩(21)의 중심부를 노출시키는 형태, 예컨데, 상기 본딩패드(21a)를 포함한 반도체 칩(21)의 중심부 양측 각각에 배치되는 형태로 형성한다. 또한, 상기 열방출용 금속패턴(25)은 칩(21)의 본딩패드(21a)와 인접한 부분의 상부면에 와이어 본딩이 용이할 수 있도록 Ag 또는 Au 도금층(도시안됨)을 형성할 수 있다.
한편, 도 4b에서 도 4a에 도시된 상기 반도체 칩(21) 표면의 제1절연층과 제2절연층 및 스트레스 버퍼층의 도시는 생략하였다.
도 3c 및 도 4c를 참조하면, 전술한 구조의 반도체 칩(21)을 윈도우를 구비한 기판(30)의 타측면 상에 접착테이프(40)를 매개로 하여 페이스-다운 타입으로 부착한다. 이때, 상기 반도체 칩(21)은 그의 본딩패드(21a)는 물론 열방출용 금속패턴(25)의 일단부가 상기 기판 윈도우에 의해 노출되도록 부착된다.
여기서, 상기 기판(30)은 중심부에 윈도우를 구비하며, 아울러, 일측면에는 일단이 상기 윈도우에 인접하여 배치되는 다수개의 제1 및 제2본드핑거(31, 33)를 포함하여 타단에 제1 및 제2볼 랜드를 구비한 Cu로 이루어진 제1 및 제2배선(35, 37)이 형성된다. 상기 제1 및 제2본드핑거들(31, 33)은 상기 반도체 칩(21)의 본딩 패드(21a)와 연결될 제1본 핑거(31)와 열방출용 금속패턴(25)과 연결될 제2본드핑거(33)로 구분되며, 상기 제1본드핑거(31)는 본딩패드(21a)의 수 많큼 구비되는 반면, 상기 제2본드핑거(33)는 적어도 둘 이상, 예컨데, 본 발명의 실시예에서는 기판 윈도우의 양측 각각에 2개씩 구비된다.
계속해서, 반도체 칩(21)의 각 본딩패드(21a)와 이에 대응하는 기판(30)의 제1본드핑거(31) 각각을 상기 기판 윈도우를 관통하는 제1금속와이어(42)로 상호 연결시키고, 아울러, 상기 열방출용 금속패턴(25)과 기판(30)의 제2본드핑거(33)를 상기 기판 윈도우를 관통하는 제2금속와이어(44)로 상호 연결시킨다.
상기 반도체 칩(21)을 포함한 기판(30)의 타측면과 상기 제1 및 제2금속와이어(42, 44)를 포함한 기판 윈도우 부분을 EMC와 같은 봉지제(46)로 밀봉한다. 그런다음, 상기 제1본드핑거(31)와 연결된 제1배선(35) 타단부의 제1볼 랜드 상에 인쇄회로기판(도시안됨)에의 실장을 위한 제1솔더 볼(50)을 부착하고, 아울러, 상기 제2본드핑거(33)와 연결된 제2배선(37) 타단부의 제2볼 랜드 상에는 열방출용 제2솔더 볼(52)을 부착하며, 이 결과로 본 발명에 따른 반도체 패키지의 제작을 완성한다.
한편, 전술한 바와 같은 본 발명에 따른 반도체 패키지에서의 열방출 경로는 바람직하게 칩 동작에 필요한 신호 및 전원 경로와는 전기적으로 쇼트(short)되지 않도록 제작한다.
이상에서와 같이, 본 발명은 반도체 칩의 표면에 금속패턴을 형성하여 이를 열전달 경로로 이용하므로써, 칩 동작 중에서 발생되는 열을 신속하게 외부로 방출시킬 수 있으며, 그래서, 열로 인한 동작 특성 저하를 효과적으로 방지할 수 있다.
따라서, 본 발명은 기존 FBGA 구조 및 공정을 그대로 유지한 채, 열방출 특성을 개선시킬 수 있으므로, 매우 용이하게 고용량 및 고속 동작이 가능한 반도체 패키지를 제공할 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (6)

  1. 중앙부에 윈도우(window)를 구비하며, 일측면 상에 제1본드핑거 및 제1볼 랜드를 포함한 제1배선과 제2본드핑거 및 제2볼 랜드를 포함한 제2배선이 형성된 기판;
    상기 기판의 타측면에 접착테이프를 매개로 하여 페이스 다운 타입으로 부착되며, 중앙부에 다수개의 본딩패드가 배열된 반도체 칩;
    상기 반도체 칩의 본딩패드 형성면 상에 상기 본딩패드를 노출시키도록 형성됨과 아울러 본딩패드의 인접부가 상기 기판의 윈도우로 노출되도록 형성된 열방출 금속패턴;
    상기 기판의 윈도우를 관통하여 반도체 칩의 본딩패드와 기판 제1배선의 제1본드핑거간을 전기적으로 연결하는 제1금속와이어;
    상기 기판의 윈도우를 관통하여 열방출 금속패턴과 기판 제2배선의 제2본드핑거간을 전기적으로 연결하는 제2금속와이어;
    상기 반도체 칩을 포함한 기판의 타측면과 상기 제1 및 제2금속와이어를 포함한 기판 윈도우 부분을 밀봉하는 봉지제; 및
    상기 기판 제1배선의 제1볼 랜드 상에 부착되어 실장 수단으로 역할하는 제1솔더 볼과 상기 기판 제2배선의 제2볼 랜드 상에 부착되어 열방출 경로로 역할하는 제2솔더 볼을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 열방출용 금속패턴은 열전도성이 우수한 금속으로 이루어진 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 열방출용 금속패턴은 Cu 또는 Al 금속층을 포함한 다층 구조로 이루어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 열방출용 금속패턴의 두께는 1∼100㎛인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 열방출용 금속패턴은 본딩패드를 포함한 칩 중심부를 제외한 나머지 영역을 덮는 형태로 이루어진 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 열방출용 금속패턴은 제2금속와이어와 연결되는 부분에 Ag 또는 Au 도금층이 형성된 것을 특징으로 하는 반도체 패키지.
KR20040050059A 2004-06-30 2004-06-30 개선된 열방출 특성을 갖는 반도체 패키지 KR100587081B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20040050059A KR100587081B1 (ko) 2004-06-30 2004-06-30 개선된 열방출 특성을 갖는 반도체 패키지
US10/973,169 US6972483B1 (en) 2004-06-30 2004-10-26 Semiconductor package with improved thermal emission property

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040050059A KR100587081B1 (ko) 2004-06-30 2004-06-30 개선된 열방출 특성을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20060001042A true KR20060001042A (ko) 2006-01-06
KR100587081B1 KR100587081B1 (ko) 2006-06-08

Family

ID=35430425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040050059A KR100587081B1 (ko) 2004-06-30 2004-06-30 개선된 열방출 특성을 갖는 반도체 패키지

Country Status (2)

Country Link
US (1) US6972483B1 (ko)
KR (1) KR100587081B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800148B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
KR101535815B1 (ko) * 2013-10-24 2015-07-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20160072420A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 복수 개의 칩을 적층한 반도체 패키지

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8680662B2 (en) 2008-06-16 2014-03-25 Tessera, Inc. Wafer level edge stacking
US8466542B2 (en) 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US10804233B1 (en) * 2011-11-02 2020-10-13 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to maintain standoff height
KR102617088B1 (ko) 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020637A (en) 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
KR19990016571A (ko) * 1997-08-18 1999-03-15 윤종용 고방열 리드 온 칩 패키지
KR20020049821A (ko) * 2000-12-20 2002-06-26 박종섭 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR100861509B1 (ko) * 2002-06-10 2008-10-02 삼성테크윈 주식회사 전기적 및 열적으로 향상된 반도체 패키지
JP2004063767A (ja) * 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
US6879030B2 (en) * 2002-09-30 2005-04-12 Ultratera Corporation Strengthened window-type semiconductor package
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800148B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 Ｆｂｇａ 패키지
KR101535815B1 (ko) * 2013-10-24 2015-07-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20160072420A (ko) * 2014-12-15 2016-06-23 에스케이하이닉스 주식회사 복수 개의 칩을 적층한 반도체 패키지

Also Published As

Publication number Publication date
US6972483B1 (en) 2005-12-06
KR100587081B1 (ko) 2006-06-08

Similar Documents

Publication Publication Date Title
US6607942B1 (en) Method of fabricating as grooved heat spreader for stress reduction in an IC package
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US6201302B1 (en) Semiconductor package having multi-dies
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6525942B2 (en) Heat dissipation ball grid array package
US6841881B2 (en) Semiconductor device and a method of manufacturing the same
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
KR100587081B1 (ko) 개선된 열방출 특성을 갖는 반도체 패키지
JP2000188369A (ja) 半導体装置
KR100255476B1 (ko) 볼 그리드 어레이 패키지
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
US7038309B2 (en) Chip package structure with glass substrate
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
US20120049359A1 (en) Ball grid array package
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
JP2000058699A (ja) 半導体装置およびその製造方法
KR100631944B1 (ko) Ｆｂｇａ 패키지
US20020135059A1 (en) Chip packaging structure
JP3703662B2 (ja) 半導体装置
KR20060074143A (ko) Ｆｂｇａ 패키지
KR100483459B1 (ko) Fbga소자
KR19990056764A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee