JP2002334950A - 半導体パッケージの製造法及び半導体パッケージ - Google Patents

半導体パッケージの製造法及び半導体パッケージ

Info

Publication number
JP2002334950A
JP2002334950A JP2002137361A JP2002137361A JP2002334950A JP 2002334950 A JP2002334950 A JP 2002334950A JP 2002137361 A JP2002137361 A JP 2002137361A JP 2002137361 A JP2002137361 A JP 2002137361A JP 2002334950 A JP2002334950 A JP 2002334950A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
semiconductor
support
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002137361A
Other languages
English (en)
Other versions
JP3413191B2 (ja
Inventor
Naoki Fukutomi
直樹 福富
Yoshiaki Tsubomatsu
良明 坪松
Fumio Inoue
文男 井上
Akio Yamazaki
聡夫 山崎
Hiroto Ohata
洋人 大畑
Shinsuke Hagiwara
伸介 萩原
Noriyuki Taguchi
矩之 田口
Hiroshi Nomura
宏 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27518849&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2002334950(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2002137361A priority Critical patent/JP3413191B2/ja
Publication of JP2002334950A publication Critical patent/JP2002334950A/ja
Application granted granted Critical
Publication of JP3413191B2 publication Critical patent/JP3413191B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】半導体の高集積度化に対応できる半導体パッケ
ージ基板。 【解決手段】配線の外部接続端子を形成する箇所の絶縁
性支持体を除去し、外部接続端子用透孔を設け、絶縁性
支持体の片面に複数組の配線を形成し、該複数の配線が
形成された絶縁性支持体にダイボンディングテープを介
して半導体素子を搭載し、半導体素子端子と配線を導通
させ、半導体素子を樹脂封止し、外部接続端子用透孔に
配線と導通する外部接続端子を形成し、個々の半導体パ
ッケージに分離する。

Description

【発明の詳細な説明】
【０００１】（技術分野）本発明は、半導体パッケ−ジ
の製造法及び半導体パッケ−ジに関する。
【０００２】（背景技術）半導体の集積度が向上するに
従い、入出力端子数が増加している。従って、多くの入
出力端子数を有する半導体パッケージが必要になった。
一般に、入出力端子はパッケージの周辺に一列配置する
タイプと、周辺だけでなく内部まで多列に配置するタイ
プがある。前者は、QFP(Quad Flat Package)が代表的で
ある。これを多端子化する場合は、端子ピッチを縮小す
ることが必要であるが、0.5mmピッチ以下の領域では、
配線板との接続に高度な技術が必要になる。後者のアレ
イタイプは比較的大きなピッチで端子配列が可能なた
め、多ピン化に適している。
【０００３】従来、アレイタイプは接続ピンを有するPG
A (Pin Grid Array)が一般的であるが、配線板との接続
は挿入型となり、表面実装には適していない。このた
め、表面実装可能なBGA (Ball Grid Array)と称するパ
ッケージが開発されている。BGAの分類としては、(1)セ
ラミックタイプ、(2)プリント配線板タイプ及び(3)TAB
（tape automated bonding）を使ったテープタイプなど
がある。このうち、セラミックタイプについては、従来
のPGAに比べるとマザーボードとパッケージ間の距離が
短くなるために、マザーボードとパッケージ間の熱応力
差に起因するパッケージ反りが深刻な問題である。ま
た、プリント配線板タイプについても、基板の反り、耐
湿性、信頼性などに加えて基板厚さが厚いなどの問題が
あり、TAB技術を適用したテープBGAが提案されている。
【０００４】パッケージサイズの更なる小型化に対応す
るものとして、半導体チップとほぼ同等サイズの、いわ
ゆるチップサイズパッケージ（CSP; Chip Size Packag
e）が提案されている。これは、半導体チップの周辺部
でなく、実装領域内に外部配線基板との接続部を有する
パッケージである。
【０００５】具体例としては、バンプ付きポリイミドフ
ィルムを半導体チップの表面に接着し、チップと金リー
ド線により電気的接続を図った後、エポキシ樹脂などを
ポッティングして封止したもの（NIKKEI MATERIALS & T
ECHNOLOGY 94. 4, No.140, p18-19）や、仮基板上に半
導体チップ及び外部配線基板との接続部に相当する位置
に金属バンプを形成し、半導体チップをフェースダウン
ボンディング後、仮基板上でトランスファーモールドし
たもの（Smallest Flip-Chip-Like Package CSP; The S
econd VLSI Packaging Workshop of Japan, p46-50, 19
94）などである。
【０００６】一方、前述のように、BGAやCSP分野でポリ
イミドテープをベースフィルムとして利用したパッケー
ジが検討されている。この場合、ポリイミドテープとし
ては、ポリイミドフィルム上に接着材層を介して銅箔を
ラミネートしたものが一般的であるが、耐熱性や耐湿性
などの観点から銅箔上に直接ポリイミド層を形成した、
いわゆる２層フレキ基材が好ましい。２層フレキ基材の
製造方法としては、銅箔上にポリイミドの前駆体であ
るポリアミック酸を塗布し後熱硬化させる方法、硬化
したポリイミドフィルム上に真空成膜法や無電解めっき
法などにより金属薄膜を形成する方法に大別されるが、
例えば、レーザ加工を適用して所望する部分（第２の接
続機能部に相当）のポリイミドを除去して銅箔に達する
凹部を設ける場合には、ポリイミドフィルムはできる限
り薄いことが好ましい。反面、２層フレキ基材をリード
フレーム状に加工してハンドリングする場合、ベースフ
ィルム厚さが薄いとハンドリング性やフレームとしての
剛直性に欠けるなどの問題がある。
【０００７】以上のように小型化高集積度化に対応でき
る半導体パッケージとして、種々の提案がされている
が、性能、特性、生産性等全てにわたって満足するよう
一層の改善が望まれている。
【０００８】本発明は、小型化、高集積度化に対応でき
る半導体パッケージを、生産性良くかつ安定的に製造す
るを可能とする半導体パッケージの製造法及び半導体パ
ッケージを提供するものである。
【０００９】（発明の開示）本願の第一の発明は、 １Ａ．導電性仮支持体の片面に配線を形成する工程、 １Ｂ．配線が形成された導電性仮支持体に半導体素子を
搭載し、半導体素子端子と配線を導通する工程、 １Ｃ．半導体素子を樹脂封止する工程、 １Ｄ．導電性仮支持体を除去し配線を露出する工程、 １Ｅ．露出された配線の外部接続端子が形成される箇所
以外に絶縁層を形成する工程、 １Ｆ．配線の絶縁層が形成されていない箇所に外部接続
端子を形成する工程を含むことを特徴とする半導体パッ
ケージの製造法である。
【００１０】本願の第二の発明は、 ２Ａ．導電性仮支持体の片面に配線を形成する工程、 ２Ｂ．配線が形成された導電性仮支持体の配線が形成さ
れた面に絶縁性支持体を形成する工程、 ２Ｃ．導電性仮支持体を除去し配線を絶縁性支持体に転
写する工程、 ２Ｄ．配線の外部接続端子が形成される箇所の絶縁性支
持体を除去し外部接続端子用透孔を設ける工程、 ２Ｅ．配線が転写された絶縁性支持体に半導体素子を搭
載し、半導体素子端子と配線を導通する工程、 ２Ｇ．半導体素子を樹脂封止する工程、 ２Ｈ．外部接続端子用透孔に配線と導通する外部接続端
子を形成する工程を含むことを特徴とする半導体パッケ
ージの製造法である。
【００１１】第二の発明に於いて、２Ａ〜２Ｈの順に進
めるのが好ましいが、２Ｄの工程を２Ｂの前に行うよう
にしても良い。例えば２Ｂの工程を外部接続端子用透孔
を予め設けた絶縁フィルム絶縁性支持体を配線が形成さ
れた導電性仮支持体の配線が形成された面に貼り合わす
ことにより行っても良い。
【００１２】本願の第三の発明は、 ３Ａ．導電性仮支持体の片面に配線を形成する工程、 ３Ｂ．配線が形成された導電性仮支持体に半導体素子を
搭載し、半導体素子端子と配線を導通する工程、 ３Ｃ．半導体素子を樹脂封止する工程、 ３Ｄ．配線の外部接続端子が形成される箇所以外の導電
性仮支持体を除去し導電性仮支持体よりなる外部接続端
子を形成する工程、 ３Ｅ．外部接続端子の箇所以外に絶縁層を形成する工
程、を含むことを特徴とする半導体パッケージの製造法
である。
【００１３】本願の第四の発明は、 ４Ａ．導電性仮支持体の片面に配線を形成する工程、 ４Ｂ．配線が形成された導電性仮支持体に半導体素子を
搭載し、半導体素子端子と配線を導通する工程、 ４Ｃ．半導体素子を樹脂封止する工程、 ４Ｄ．導電性仮支持体の半導体素子搭載面と反対側の配
線の外部接続端子が形成される箇所に、導電性仮支持体
と除去条件が異なる金属パターンを形成する工程、 ４Ｅ．金属パターンが形成された箇所以外の導電性仮支
持体を除去する工程を含むことを特徴とする半導体パッ
ケージの製造法である。
【００１４】金属パターンとしてははんだが好ましく、
又ニッケル続いて金の層を積ねたものでも良い。
【００１５】本願の第五の発明は、 ５Ａ．絶縁性支持体の片面に複数組の配線を形成する工
程、 ５Ｂ．配線の外部接続端子となる箇所の絶縁性支持体を
除去し外部接続端子用透孔を設ける工程 ５Ｃ．複数組の配線が形成された絶縁性支持体に半導体
素子を搭載し、半導体素子端子と配線を導通する工程、 ５Ｄ．半導体素子を樹脂封止する工程、 ５Ｅ．外部接続端子用透孔に配線と導通する外部接続端
子を形成する工程、 ５Ｆ．個々の半導体パッケ−ジに分離する工程を含むこ
とを特徴とする半導体パッケージの製造法である。
【００１６】第五の発明に於いて、製造工程は、５Ａ〜
５Ｆの順に進めるのが好ましいが、５Ａ、５Ｂを逆にし
ても良い。すなわち外部接続端子用透孔を設けた絶縁性
支持体に、複数組の配線を形成するようにしても良い。
【００１７】本願の第六の発明は、 ６Ａ．導電性仮支持体の片面に複数組の配線を形成する
工程、 ６Ｂ．導電性仮支持体に形成された複数組の配線を所定
の単位個数になるように導電性仮支持体を切断分離し、
配線が形成された分離導電性仮支持体をフレ−ムに固着
する工程、 ６Ｃ．配線が形成された導電性仮支持体に半導体素子を
搭載し、半導体素子端子と配線を導通する工程、 ６Ｄ．半導体素子を樹脂封止する工程、 ６Ｅ．導電性仮支持体を除去し配線を露出する工程、 ６Ｆ．露出された配線の外部接続端子が形成される箇所
以外に絶縁層を形成する工程、 ６Ｇ．配線の絶縁層が形成されていない箇所に外部接続
端子を形成する工程 ６Ｈ．個々の半導体パッケ−ジに分離する工程を含むこ
とを特徴とする半導体パッケージの製造法である。
【００１８】６Ｂの所定の単位個数は１個が好ましい
が、生産性を上げるため複数個であっても良い。
【００１９】本願の第七の発明は、 ７Ａ．絶縁性支持体の片面に複数組の配線を形成する工
程、 ７Ｂ．配線の外部接続端子となる箇所の絶縁性支持体を
除去し外部接続端子用透孔を設ける工程 ７Ｃ．絶縁性支持体に形成された複数組の配線を所定の
単位個数になるように絶縁性支持体を切断分離し、配線
が形成された分離絶縁性支持体をフレ−ムに固着する工
程、 ７Ｄ．配線が形成された絶縁性支持体に半導体素子を搭
載し、半導体素子端子と配線を導通する工程、 ７Ｅ．半導体素子を樹脂封止する工程、 ７Ｆ．外部接続端子用透孔に配線と導通する外部接続端
子を形成する工程、 ７Ｇ．個々の半導体パッケ−ジに分離する工程を含むこ
とを特徴とする半導体パッケージの製造法である。
【００２０】製造工程は、７Ａ〜７Ｇの順に進めるのが
好ましいが、第五の発明と同様７Ａ、７Ｂを逆にしても
良い。
【００２１】本願の第八の発明は、１層の配線において
その配線の片面が半導体素子と接続する第１の接続機能
を持ち、その配線の反対側が外部の配線と接続する第２
の接続機能をもつように構成された配線を備えた半導体
パッケージの製造法であって、下記８Ａ、８Ｂ、８Ｃ、
８Ｄの工程を含むことを特徴とする半導体パッケージの
製造法。 ８Ａ．耐熱性を有する金属箔付き絶縁基材の金属箔を複
数組の配線パターンに加工する工程。 ８Ｂ．後工程で第２の接続機能部となる位置に、絶縁基
材側から配線パターンに達する凹部を設ける工程。 ８Ｃ．配線パターン面及び配線パターンと隣接する絶縁
基材面上の所望する位置に、所定の部分を開孔させたフ
レーム基材を貼り合わせる工程。 ８Ｄ．半導体素子を搭載し半導体素子端子と配線を導通
し半導体素子を樹脂封止する工程。
【００２２】第八の発明に於いて、工程は８Ａ〜８Ｄの
順に進めるのが好ましいが、８Ａと８Ｂを逆にしても良
い。すなわち、絶縁基板に金属箔に達する凹を設けた後
金属箔を配線パターンに加工するようにしても良い。
【００２３】本願の第九の発明は、１層の配線において
その配線の片面が半導体素子と接続する第１の接続機能
を持ち、その配線の反対側が外部の配線と接続する第２
の接続機能をもつように構成された配線を備えた半導体
パッケージの製造法であって、下記９Ａ、９Ｂ、９Ｃ、
９Ｄの工程を含むことを特徴とする半導体パッケージの
製造法。 ９Ａ．耐熱性を有する金属箔付き絶縁基材の金属箔を複
数組の配線パターンに加工する工程。 ９Ｂ．後工程で第２の接続機能部となる位置に、絶縁基
材側から配線パターンに達する凹部を設ける工程。 ９Ｃ．配線パターン面及び配線パターンと隣接する絶縁
基材面上の所望する位置に、所定の部分を開孔させた第
２絶縁基材を貼り合わせ絶縁支持体を構成する工程。 ９Ｄ．絶縁支持体に形成された複数組の配線を所定の単
位個数になるように絶縁支持体を切断分離し、配線が形
成された分離絶縁支持体をフレームに固着する工程。 ９Ｅ．半導体素子を搭載し半導体素子端子と配線を導通
し半導体素子樹脂封止する工程。
【００２４】第九の発明に於いて、工程は９Ａ〜９Ｅの
順に進めるのが好ましいが、第八の発明と同様９Ａと９
Ｂを逆にしても良い。
【００２５】本願の第十の発明は、 １０Ａ．支持体の片面に複数組の配線を形成する工程、 １０Ｂ．配線が形成された支持体に複数個の半導体素子
を搭載し、半導体素子端子と配線とを導通させる工程、 １０Ｃ．導通された複数組の半導体素子と配線とを一括
して樹脂封止する工程、 １０Ｄ．支持体の所望する部分を除去して配線の所定部
分を露出させ、露出した配線と電気的に接続した外部接
続端子を形成する工程、 １０Ｅ．個々の半導体パッケ−ジに分離する工程を含む
ことを特徴とする半導体パッケージの製造法である。
【００２６】支持体として金属箔を使用し樹脂封止後に
支持体を除去することにより配線パターンを露出させる
ようにしても良い。
【００２７】又、支持体が絶縁基材で、樹脂封止後に絶
縁基材の所定部分を除去して配線パターンに達する非貫
通凹部を形成するようにすることもできる。
【００２８】本願の第十一の発明は、複数個の半導体素
子実装基板部を備え、複数個の半導体素子実装基板部を
連結するための連結部を備え、位置合わせマーク部を備
えている半導体素子実装用フレームの製造法であって、
（ａ）導電性仮基板上に半導体素子実装部の配線を作製
する工程、（ｂ）樹脂基材上に配線を転写する工程、
（ｃ）導電性仮基板をエッチング除去する工程、を含
み、（ｃ）の導電性仮基板の除去に際して、導電性仮基
板に一部を残し連結部の一部を構成するようにすること
を特徴とする半導体素子実装用フレームの製造法であ
る。
【００２９】本発明では、半導体素子はＬＳＩチップ、
ＩＣチップ等通常の素子が使用できる。
【００３０】半導体素子端子と配線とを同通する方法に
は、ワイヤボンディングだけでなく、バンプ、異方導電
性フィルム等通常の手段を用いることができる。
【００３１】本発明においては、半導体素子を樹脂封止
した後、封止樹脂硬化物を加熱処理することにより、そ
り、変形のない半導体パッケージを製造することができ
る。
【００３２】加熱処理は、封止樹脂硬化物のガラス転移
温度±２０℃の温度が好ましい。この理由は、ガラス転
移温度±２０℃の範囲で樹脂硬化物は最も塑性的な性質
が強く、残留歪みを解消し易いためである。加熱処理の
温度が、ガラス転移温度−２０℃未満では樹脂硬化物は
ガラス状態の弾性体となり緩和の効果が少なくなる傾向
があり、ガラス転移温度＋２０℃を超えれば樹脂硬化物
はゴム弾性体となり同様に歪みを解消する効果がすきな
くなる傾向にある。
【００３３】封止樹脂硬化物のガラス転移温度±２０℃
の温度で加熱処理をした後、５℃／分以下の降温速度で
室温まで冷却することにより、半導体パッケ−ジのそ
り、変形をより確実に防止することができる。
【００３４】加熱処理及び／又は冷却の工程は、封止樹
脂硬化物の上下面を剛性平板で、封止樹脂硬化物のそ
り、変形を押さえる力で押圧した状態で行うのが好まし
い。
【００３５】本発明の半導体パッケージにおいては、配
線は１層の配線においてその配線の片面が半導体チップ
と接続する第１の接続機能を持ち、その配線の反対面が
外部の配線と接続する第２の接続機能をもつように構成
されている。
【００３６】外部の配線と接続する外部接続端子は、例
えばはんだバンプ、金バンプ等が好的に使用できる。
【００３７】外部接続端子は、半導体素子端子が配線と
ワイヤボンディング等で導通される位置より内側に設け
るようにするのが高密度化の上で好ましい（ファンイン
タイプ）。このように外部接続端子の位置は、半導体素
子が搭載された下面に格子状に配置するのが高密度化の
上で好ましい。
【００３８】（発明を実施するための最良の形態）図１
により、本発明の第一の実施例について説明する。
【００３９】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図１では省略）をめ
っきする。次に、感光性ドライフィルムレジスト（日立
化成工業（株）製、商品名：フォテックＨＮ３４０）を
ラミネートし、配線パターンを露光、現像し、めっきレ
ジストを形成する。続いて、硫酸銅浴にて電解銅めっき
を行う。さらに、ニッケルめっきを０．００３ｍｍ、純
度９９．９％以上の金めっきを０．０００３ｍｍ以上の
厚さでめっきする。次に、めっきレジストを剥離し、配
線２を形成する（図１ａ）。このようにして、配線２を
形成した銅箔１にＬＳＩチップ３を搭載する（図１
ｂ）。ＬＳＩチップの接着には、半導体用銀ペースト４
を用いた。次にＬＳＩ端子部と配線２とをワイヤボンド
１００により接続する（図１ｃ）。このようにして形成
したものをトランスファモールド金型に装填し、半導体
封止用エポキシ樹脂（日立化成工業（株）製、商品名：
ＣＬ−７７００）を用いて封止５した（図１ｄ）。その
後、銅箔１のみをアルカリエッチャントで溶解除去し、
ニッケルを露出させた。ニッケル層を銅の溶解性の少な
いニッケル剥離液にて除去して、配線部を露出させた
（図１ｅ）。続いて、ソルダレジスト６を塗布し、接続
用端子部を露出するようにパターンを形成した。この配
線露出部に、はんだボール７を配置し溶融させた（図１
ｆ）。このはんだボール７を介して外部の配線と接続す
る。
【００４０】図２により、本発明の第二の実施例につい
て説明する。
【００４１】図１の場合と同様の方法で、配線２を有す
る銅箔１を作成した（図２ａ）。ＬＳＩチップ３を搭載
する。ＬＳＩチップには、端子部に金バンプ８を形成
し、この金バンプ８と配線２の端子部とを加熱加圧して
接続する（図２ｂ）。次に、ＬＳＩチップ下部に液状エ
ポキシ樹脂を充填し硬化９させる（図２ｃ）。このよう
にして形成したものをトランスファモールド金型に装填
し、半導体封止用エポキシ樹脂（日立化成工業（株）
製、商品名：ＣＬ−７７００）を用いて封止１０した
（図２ｄ）。その後、銅箔１のみをアルカリエッチャン
トで溶解除去し、ニッケルを露出させた。ニッケル層を
銅の溶解性の少ないニッケル剥離液にて除去して、配線
部を露出させた（図２ｅ）。続いて、ソルダレジスト６
を塗布し、接続用端子部を露出するようにパターンを形
成した。この配線露出部に、はんだボール７を配置し溶
融させた（図２ｆ）。このはんだボール７を介して外部
の配線と接続する。
【００４２】図３により、本発明の第三の実施例につい
て説明する。
【００４３】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図３では省略）をめ
っきする。次に、感光性ドライフィルムレジスト（日立
化成工業（株）製、商品名：フォテックＨＮ３４０）を
ラミネートし、配線パターンを露光、現像しめっきレジ
ストを形成する。続いて、硫酸銅浴にて電解銅めっきを
行い、第一の配線１３を形成する。次にめっきレジスト
を剥離し、第一の配線１３の表面を酸化処理、還元処理
を行う。新たな銅箔と接着樹脂としてポリイミド系接着
フィルム（日立化成工業（株）製、商品名：ＡＳ２２１
０）１２を用いて配線１３が内側となるように積層接着
する。（銅箔１１に直径０．１ｍｍの穴を通常のフォト
エッチング法により形成する。パネルめっき法により、
穴内と銅箔表面全体を銅めっきする。）銅箔をフォトエ
ッチング法で第二の配線１１を形成する。ＬＳＩ搭載部
の樹脂（ポリイミド系接着フィルム１２）をエキシマレ
ーザにより除去し端子部を露出させる。該端子部に、ニ
ッケルめっきを０．００３ｍｍ、純度９９．９％以上の
金めっきを０．０００３ｍｍ以上の厚さでめっきする
（図３ａ）。このようにして、２層配線を形成した銅箔
１にＬＳＩチップを搭載する。ＬＳＩチップの接着に
は、半導体用銀ペーストを用いた（図３ｂ）。次にＬＳ
Ｉ端子部と配線１３とをワイヤボンド１００により接続
する（図３ｃ）。このようにして形成したものをトラン
スファモールド金型に装填し、半導体封止用エポキシ樹
脂（日立化成工業（株）製、商品名：ＣＬ−７７００）
を用いて封止５した。その後、銅箔１のみをアルカリエ
ッチャントで溶解除去し、ニッケルを露出させた。ニッ
ケル層を銅の溶解性の少ないニッケル剥離液にて除去し
て、配線部を露出させた（図３ｅ）。続いて、ソルダレ
ジスト６を塗布し、接続用端子部を露出するようにパタ
ーンを形成した。該露出部に、はんだボール７を配置し
溶融させた（図３ｆ）。このはんだボール７を介して外
部の配線と接続する。
【００４４】図４により、本発明の第四の実施例につい
て説明する。
【００４５】厚さ０．１ｍｍのＳＵＳ（ステンレス鋼）
板１４に、感光性ドライフィルムレジスト（日立化成工
業（株）製、商品名：フォテックＨＮ３４０）をラミネ
ートし、配線パターンを露光、現像し、めっきレジスト
を形成する。続いて、硫酸銅浴にて電解銅めっきを行
う。さらに、ニッケルめっきを０．００３ｍｍ、純度９
９．９％以上の金めっきを０．０００３ｍｍ以上の厚さ
でめっきする。次に、めっきレジストを剥離し、配線２
を形成する（図４ａ）。このようにして配線２を形成し
たＳＵＳ板１４に半導体チップ１０３を搭載する（図４
ｂ）。半導体チップの接着には半導体用銀ベースト４を
用いた。次に半導体端子部と配線２とをワイヤボンド１
００により接続する（図４ｃ）。このようにして形成し
たものをトランスファモールド金型に装填し、半導体封
止用エポキシ樹脂（日立化成工業（株）製、商品名：Ｃ
Ｌ−７７００）を用いて封止５した（図４ｄ）。その
後、ＳＵＳ板１４を機械的に剥離除去し、配線部を露出
させた（図４ｅ）。続いてソルダレジスト６を塗布し、
接続用端子部を露出するようにパターンを形成した。こ
の配線露出部にはんだボール７を配置し溶融させた（図
４ｆ）。このはんだボール７を介して外部の配線と接続
する。
【００４６】図５により、本発明の第五の実施例につい
て説明する。
【００４７】厚さ０．０３５ｍｍの電解銅箔１に、感光
性ドライフィルムレジスト（日立化成工業（株）製、商
品名：フォテックＨＮ３４０）をラミネートし、配線パ
ターンを露光、現像し、めっきレジストを形成する。続
いてニッケルのパターンめっき１５を行った後、硫酸銅
浴にて電解銅めっきを行う。さらに、ニッケルめっきを
０．００３ｍｍ、純度９９．９％以上の金めっきを０．
０００３ｍｍ以上の厚さでめっきする。次に、めっきレ
ジストを剥離し、配線２を形成する（図５ａ）。このよ
うにして配線２を形成した銅箔１に半導体チップ１０３
を搭載する（図５ｂ）。半導体チップの接着には、半導
体用銀ベースト４を用いた。次に半導体端子部と配線２
とをワイヤボンド１００により接続する（図５ｃ）。こ
のようにして形成したものをトランスファモールド金型
に装填し、半導体封止用エポキシ樹脂（日立化成工業
（株）製、商品名：ＣＬ−７７００）を用いて封止５し
た（図５ｄ）。その後、銅箔１をアルカリエッチャンで
溶解除去し、ニッケルの配線部を露出させた（図５
ｅ）。続いてソルダレジスト６を塗布し、接続用端子部
を露出するようにパターンを形成した。この配線露出部
にはんだボール７を配置し溶融させた（図５ｆ）。この
はんだボール７を介して外部の配線と接続する。
【００４８】図６により、本発明の第六の実施例につい
て説明する。
【００４９】厚さ０．０３５ｍｍの電解銅箔１に、感光
性ドライフィルムレジスト（日立化成工業（株）製、商
品名：フォテックＨＮ３４０）をラミネートし、配線パ
ターンを露光、現像し、めっきレジストを形成する。続
いて純度９９．９％以上の金めっきを０．０００３ｍ
ｍ、ニッケルめっきを０．００３ｍｍ以上の厚さでめっ
きする。さらに、硫酸銅浴にて電解銅めっきを行い、め
っきレジストを剥離し、配線２を形成する（図６ａ）。
このようにして配線２を形成した銅箔１の配線面にポリ
イミドフィルム１６を接着し、レーザを用いて配線２の
接続用端子部を露出させ（図６ｂ）、銅箔１をエッチン
グで除去する（図６ｃ）。また、ポリイミドの代わり
に、感光性フィルムを用いることで、レーザを使用しな
いで接続用端子部を露出させることができる。続いて、
ポリイミドフィルム１６の配線パターン面にＬＳＩチッ
プ３を搭載する。ＬＳＩチップの接着には半導体用銀ペ
ースト４を用いた。次に半導体端子部と配線２とをワイ
ヤボンド１００により接続する（図６ｄ）。このように
して形成したものをトランスファモールド金型に装填
し、半導体封止用エポキシ樹脂（日立化成工業（株）
製、商品名：ＣＬ−７７００）を用いて封止５する（図
６ｅ）。その後、接続用端子部にはんだボール７を配置
し溶融させる（図６ｆ）。このはんだボール７を介して
外部の配線と接続する。
【００５０】図７により、本発明の第七の実施例につい
て説明する。
【００５１】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図７では省略）をめ
っきする。次に、感光性ドライフィルムレジスト（日立
化成工業（株）製、商品名：フォテックＨＮ３４０）を
ラミネートし、配線パターンを露光、現像し、めっきレ
ジストを形成する。続いて硫酸銅浴にて電解銅めっきを
行う。さらに、ニッケルめっきを０．００３ｍｍ、純度
９９．９％以上の金めっきを０．０００３ｍｍ以上の厚
さでめっきする。次にめっきレジストを剥離し、配線２
を形成する（図７ａ）。このようにして配線２を形成し
た銅箔１にＬＳＩチップ３を搭載する。ＬＳＩチップの
接着には半導体用銀ペースト４を用いた。次に、半導体
端子部と配線２とをワイヤボンド１００により接続する
（図７ｂ）。このようにして形成したものをトランスフ
ァモールド金型に装填し半導体封止用エポキシ樹脂（日
立化成工業（株）製、商品名：ＣＬ−７７００）を用い
て封止５する（図７ｃ）。その後、銅箔１のみをアルカ
リエッチャントで溶解除去し、ニッケルを露出させる。
ニッケル層を銅の溶解性の少ないニッケル剥離液にて除
去して配線部を露出させる（図７ｄ）。続いて、接続用
端子部を開口させたポリイミドフィルム１６を接着し
（図７ｅ）、この配線露出部にはんだボール７を配置し
溶融させる（図７ｆ）。このはんだボール７を介して外
部の配線と接続する。
【００５２】図８により、本発明の第八の実施例につい
て説明する。
【００５３】厚さ０．０３５ｍｍの電解銅箔１に、感光
性ドライフィルムレジスト（日立化成工業（株）製、商
品名：フォテックＨＮ３４０）をラミネートし、配線パ
ターンを露光、現像し、めっきレジストを形成する。続
いて純度９９．９％以上の金めっきを０．０００３ｍ
ｍ、ニッケルめっきを０．００３ｍｍ以上の厚さでめっ
きする。さらに、硫酸銅浴にて電解銅めっきを行い、め
っきレジストを剥離し配線２を形成する（図８ａ）。こ
のようにして配線２を形成した銅箔１の配線面に液状封
止樹脂１７をスクリーン印刷により塗布し、配線２の接
続用端子部を露出させるようにして絶縁層を形成する
（図８ｂ）。液状封止樹脂を硬化させた後、銅箔１をエ
ッチングで除去する（図８ｃ）。続いて、硬化させた液
状封止樹脂３の配線パターン面にＬＳＩチップ３を搭載
する。ＬＳＩチップの接着には半導体用銀ペースト４を
用いた。次に半導体端子部と配線２とをワイヤボンド１
００により接続する（図８ｄ）。このようにして形成し
たものをトランスファモールド金型に装填し、半導体封
止用エポキシ樹脂（日立化成工業（株）製、商品名：Ｃ
Ｌ−７７００）を用いて封止５する（図８ｅ）。その
後、配線２の接続用端子部にはんだボール７を配置し溶
融させる（図８ｆ）。このはんだボール７を介して外部
の配線と接続する。
【００５４】図９により、本発明の第九の実施例につい
て説明する。
【００５５】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図９では省略）をめ
っきする。次に、感光性ドライフィルムレジスト（日立
化成工業（株）製、商品名：フォテックＨＮ３４０）を
ラミネートし、配線パターンを露光、現像し、めっきレ
ジストを形成する。続いて硫酸銅浴にて電解銅めっきを
行う。さらに、ニッケルめっきを０．００３ｍｍ、純度
９９．９％以上の金めっきを０．０００３ｍｍ以上の厚
さでめっきする。次にめっきレジストを剥離し、配線２
を形成する（図９ａ）。このようにして配線２を形成し
た銅箔１にＬＳＩチップ３を搭載する。ＬＳＩチップ３
の接着には半導体用銀ペースト４を用いた。次に、半導
体端子部と配線２とをワイヤボンド１００により接続す
る（図９ｂ）。このようにして形成したものをトランス
ファモールド金型に装填し半導体封止用エポキシ樹脂
（日立化成工業（株）製、商品名：ＣＬ−７７００）を
用いて封止５する（図９ｃ）。その後、銅箔１のみをア
ルカリエッチャントで溶解除去し、ニッケルを露出させ
る。ニッケル層を銅の溶解性の少ないニッケル剥離液に
て除去して配線部を露出させる（図９ｄ）。続いて、液
状封止樹脂１７をスクリーン印刷により塗布し、配線２
の接続用端子部を露出させるようにして、液状封止樹脂
１７の絶縁層を形成する（図９ｅ）。この配線２の接続
用端子部にはんだボール７を配置し溶融させる（図９
ｆ）。このはんだボール７を介して外部の配線と接続す
る。
【００５６】図１０により、本発明の第十の実施例につ
いて説明する。
【００５７】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図１０では省略）を
めっきする。次に、感光性ドライフィルムレジスト（日
立化成工業（株）製、商品名：フォテックＨＮ３４０）
をラミネートし、配線パターン及び位置合わせマークの
めっきレジストを露光、現像により形成する。続いて、
硫酸銅浴にて電解銅めっきを行う。さらに、ニッケルめ
っきを０．００３ｍｍ、純度９９．９％以上の金めっき
を０．０００３ｍｍ以上の厚さでめっきする。次に、め
っきレジストを剥離し、配線２及び位置合わせマーク１
８を形成した後（図１０ａ）、位置合わせマーク１８の
部分だけをＳＵＳ板で挟みプレスすることで銅箔１の裏
面に位置合わせマークを浮かび上がらせる（図１０
ｂ）。このようにして配線２及び位置合わせマーク１８
を形成した銅箔１にＬＳＩチップ３を搭載する（図１０
ｃ）。ＬＳＩチップ３の接着には半導体用銀ペースト４
を用いた。次に、半導体端子部と配線２とをワイヤボン
ド１００により接続する（図１０ｄ）。このようにして
形成したものをトランスファモールド金型に装填し、半
導体封止用エポキシ樹脂（日立化成工業（株）製、商品
名：ＣＬ−７７００）を用いて封止５した（図１０
ｅ）。銅箔裏側に再び感光性ドライフィルムをラミネー
トし、位置合わせマーク１８を利用してエッチングパタ
ーン形成する。その後、銅箔１及びニッケル層をエッチ
ングして、銅箔１によるバンプ７の形成及び配線部の露
出を行う（図１０ｆ）。続いて、ソルダレジスト８を塗
布し、バンプ７が露出するように絶縁層を形成した（図
１０ｇ）。このバンプ７を介して外部の配線と接続す
る。
【００５８】図１１により、本発明の第十一の実施例に
ついて説明する。
【００５９】厚さ０．０３５ｍｍの電解銅箔１に、感光
性ドライフィルムレジスト（日立化成工業（株）製、商
品名：フォテックＨＮ３４０）をラミネートし、複数組
の配線パターンを露光、現像し、めっきレジストを形成
する。続いて、純度９９．９％以上の金めっきを０．０
００３ｍｍ、ニッケルめっきを０．００３ｍｍ以上の厚
さでめっきする。さらに、硫酸銅浴にて電解銅めっきを
行い、レジストを剥離し、複数組の配線２を形成する
（図１１ａ）。このようにして、複数組の配線２を形成
した銅箔１の配線面にポリイミドフィルム１９を接着
し、レーザを用いて配線２の接続端子部を露出させ（図
１１ｂ）、銅箔１をエッチングで除去する（図１１
ｃ）。以上のように、１枚のポリイミドフィルム上に複
数組の配線２を形成した後、ＬＳＩチップ３を搭載す
る。ＬＳＩチップの接着には、半導体用ダイボンディン
グテープ４’を用いた。次に半導体端子部と配線２とを
ワイヤボンド１００により接続する（図１１ｄ）。この
ようにして形成したものをトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂（日立化成工業
（株）製、商品名：ＣＬ−７７００）を用いて各々封止
５する（図１１ｅ）。その後、配線２の接続端子部には
んだボール７を配置し溶融させる（図１１ｆ）。このは
んだボール７を介して外部の配線と接続する。最後にポ
リイミドフィルムで連結されたパッケージを、金型で打
ち抜く（図１１ｇ）。
【００６０】図１２により、本発明の第十二の実施例に
ついて説明する。
【００６１】厚さ０．０７ｍｍの接着剤付きポリイミド
フィルム２０を、金型で打ち抜き接続端子部となる部分
を開口させる（図１２ａ）。次に、厚さ０．０３５ｍｍ
の銅箔２１を接着後（図１２ｂ）、感光性ドライフィル
ムレジスト（日立化成工業（株）製、商品名：フォテッ
クＨＮ３４０）をラミネートし、複数組の配線パターン
を露光、現像し、エッチングレジストを形成する。続い
て銅箔をエッチングし、レジストを剥離し、複数組の配
線２を形成する（図１２ｃ）。以上のように、１枚のポ
リイミドフィルム上に複数組の配線パターンを形成した
後、ＬＳＩチップ３を搭載する。ＬＳＩチップ３の接着
には、半導体用ダイボンディングテープ４’を用いた。
次に半導体端子部と配線２とをワイヤボンド１００によ
り接続する（図１２ｄ）。このようにして形成したもの
をトランスファモールド金型に装填し、半導体封止用エ
ポキシ樹脂（日立化成工業（株）製、商品名：ＣＬ−７
７００）を用いて各々封止５する（図１２ｅ）。その
後、配線の接続端子部にはんだボール７を配置し溶融さ
せる（図１２ｆ）。このはんだボール７を介して外部の
配線と接続する。最後にポリイミドフィルムで連結され
たパッケージを、金型で打ち抜く（図１２ｇ）。
【００６２】図１３〜１５により、本発明の第十三の実
施例について説明する。
【００６３】厚さ０．０３５ｍｍの電解銅箔１の片面に
厚さ０．００１ｍｍのニッケル層（図１３では省略）を
めっきする。感光性ドライフィルムレジスト（日立化成
工業（株）製、商品名：フォテックＨＮ３４０）をラミ
ネートし、複数組の配線パターンのめっきレジストを露
光、現像により形成する。続いて、硫酸銅浴にて電解銅
めっきを行う。さらに、ニッケルめっきを０．００３ｍ
ｍ、純度９９．９％以上の金めっきを０．０００３ｍｍ
以上の厚さでめっきし、めっきレジストを剥離し、配線
２を形成した（図１３ａ）。次に、配線２を形成した銅
箔１を単位個数に分けた後、ポリイミド接着フィルムを
介して別に用意したステンレス製フレーム２２（厚さ；
０．１３５ｍｍ）にはりつけた（図１３ｂ）。フレーム
としては、りん青銅等の銅合金、銅箔、ニッケル箔、ニ
ッケル合金箔等が使用できる。接着の方法としては他に
金属間の共晶を利用した接合、超音波を利用した接合等
を用いることも可能である。また、図１４に示したよう
に銅箔１上の配線をあらかじめ検査し、配線良品２３だ
けを撰択し、フレーム２２にはりつけると良い。図１４
において、１は電解銅箔、２２はフレ−ム、２４は配線
不良品、２５は位置合わせ用穴である。また、この実施
例では、切り分けた銅箔上には配線１個となるようにし
たが、切り分けた銅箔上に複数組の配線があるようにし
ても良い。フレーム２２と配線付き銅箔との張り合わせ
の位置関係として、例えば図１５（ａ）、（ｂ）に示し
たものなど種々可能である。図１５はフレ−ム２２の平
面図であり、２６はフレ−ム開口部、２７は配線付き銅
箔の搭載位置、２８は箔固定用接着剤である。次に、Ｌ
ＳＩチップ３を搭載し、半導体端子部と配線２とをワイ
ヤボンド１００により接続する（図１３ｃ）。ＬＳＩチ
ップの搭載には半導体用ダイボンディングテープ４’を
用いた。ここで、ボンディングテープ４’の代わりにダ
イボンド用銀ペースト等を用いてもよい。また、半導体
チップの実装には、通常のワイヤーボンディング接続を
用いたが、フィリップチップ等、他の方法を用いてもよ
い。このようにして形成したものをトランスファモール
ド金型に装填し、半導体封止用エポキシ樹脂（日立化成
工業（株）製、商品名：ＣＬ−７７００）を用いて封止
５した（図１３ｄ）。その後、銅箔１のみをアルカリエ
ッチャントで溶解除去し、ニッケルを露出させた。ニッ
ケル層を銅の溶解性の少ないニッケル剥離液にて除去し
て、配線部を露出させた。続いて、ソルダレジスト６を
塗布し、接続用端子部を露出するようにパターンを形成
した。この配線露出部に、はんだボール７を配置し溶融
させた（図１３ｅ）。この後で、切断機を用いて切断
し、フレーム２２の不要な切片１０１を除いて、個々の
半導体パッケージに分割した（図１３ｆ）。このはんだ
ボール７を介して外部の配線と接続する。この例では、
板取りを上げて効率よく半導体パッケ−ジを製造するこ
とができる。
【００６４】図１６により、本発明の第十四の実施例に
ついて説明する。
【００６５】厚さ０．０７ｍｍの接着剤付きポリイミド
フィルム２９を、金型で打ち抜き接続端子部となる部分
を開口させる。次に、厚さ０．０３５ｍｍの銅箔を接着
後、感光性ドライフィルムレジスト（日立化成工業
（株）製、商品名：フォテックＨＮ３４０）をラミネー
トし、複数組の配線パターンを露光、現像し、エッチン
グレジストを形成た。続いて銅箔をエッチングし、レジ
ストを剥離し、複数組の配線２を形成する（図１６
ａ）。ここで、銅箔上にポリイミドを直接コ−ティング
した材料（例えば、日立化成工業（株）製、商品名５０
００１）を用いて、接続端子部および配線２を形成する
ようにしても良い。開口部の形成もドリル加工、エキシ
マレ−ザ等のレ−ザ加工、印刷等の方法を用いたり、ポ
リイミドに感光性を持たせた材料を使用し、露光・現像
により形成しても良い。ポリイミドの代わりに封止樹脂
等他の材料を使用しても良い。
【００６６】以上のように、１枚のポリイミドフィルム
上に複数組の配線パターンを形成した後、配線付きフィ
ルムを単位個数に分けた、ポリイミド接着接着剤２８を
介して別に用意したステンレス製フレーム２２（厚さ；
０．１３５ｍｍ）にはりつけた（図１６ｂ）。次に、Ｌ
ＳＩチップ３を搭載し、半導体端子部と配線２とをワイ
ヤボンド１００により接続する（図１６ｃ）。ＬＳＩチ
ップの搭載には半導体用ダイボンディングテープ４´を
用いた。このようにして形成したものをトランスファモ
ールド金型に装填し、半導体封止用エポキシ樹脂（日立
化成工業（株）製、商品名：ＣＬ−７７００）を用いて
封止５した（図１６ｄ）。続いて最初に設けた接続端子
部となるべき開口部にはんだボール７を配置し溶融させ
る（図１６ｅ）。このはんだボール７を介して外部の配
線と接続する。最後にフレームで連結されたパッケージ
を金型で打ち抜き、個々のパッケージに分割した（図１
６ｆ）。
【００６７】図１７により本発明の第十五の実施例につ
いて説明する。
【００６８】金属箔３１上に絶縁基材３２を直接形成し
た２層フレキシブル基材（図１７ａ）の金属箔上に所定
のレジスト像を形成し、公知のエッチング法により所望
する複数組の配線パターン３３を形成し、レジスト像を
剥離する（図１７ｂ）。金属箔としては、電解銅箔や圧
延銅箔あるいは銅合金箔などの単一箔の他、後工程で除
去可能なキャリヤ箔上に銅薄層を有する複合金属箔など
も適用可能である。具体的には、厚さ18μｍの電解銅箔
の片面に厚さ0.2μｍ程度のニッケル-リンめっき層を形
成後、続けて厚さ5μｍ程度の銅薄層をめっきしたもの
などが適用できる。この場合、銅薄層上にポリイミド層
を形成した後、銅箔及びニッケル-リン層をエッチング
除去することにより、銅薄層が露出する。すなわち、本
願の発明においては銅薄層全てを露出させた後銅薄層を
配線加工しても良いし、キャリヤ箔（銅箔/ニッケル薄
層）をリードフレーム構造体の一部として利用しても良
い。一方、絶縁基材としては、プロセス耐熱性などの観
点からポリイミド材が一般的である。この場合、ポリイ
ミドと銅箔の熱膨張係数が異なるとはんだリフロー工程
において基材の反りが顕著になるため、ポリイミドとし
ては（化１）の繰り返し単位を有するポリイミドを70モ
ル％以上含んだポリイミドを適用することが好ましい。
【００６９】
【化１】 次に、後工程で外部基板との接続部となる位置に銅箔に
達する凹部３４を設ける（図１７ｃ）。凹部の加工方法
は特に限定するものではなく、エキシマレーザや炭酸ガ
スレーザ及びYAGレーザなどレーザ加工の他、ウエット
エッチング法などが適用可能である。
【００７０】次に、所定の部分（開孔部３５）をパンチ
ング加工等で打ち抜いた接着材３６付きフレーム基材３
７を配線パターン面に接着させる（図１７ｄ）。この場
合、フレーム基材は特に限定するものではなく、ポリイ
ミドフィルムや銅箔などの金属箔の適用が可能である。
ここで、仮に２層フレキシブル基材のポリイミド層厚さ
が25μｍで、かつ、接着するフレーム基材がポリイミド
フィルムの場合、フレーム全体としての剛直性を確保す
るためにはフィルム厚さとして50〜70μｍ程度が必要に
なる。なお、フレーム基材層を形成する領域についても
特に限定するものではなく、半導体チップを搭載する部
分にフレーム基材層を設けることも可能である。具体的
には、チップ実装がワイヤボンディング方式の場合に
は、最小限ワイヤボンド用端子部３８が露出していれば
他の領域全てにフレーム基材層を設けても良い。次に、
半導体チップ３９を搭載し、金ワイヤ４０で半導体チッ
プと配線パターン間を電気的に接続させる（図１７
ｅ）。一方、半導体チップ実装方式としてフェースダウ
ン方式を採用する場合には、配線パターンの所定位置
（半導体チップの外部接続用電極位置に対応）に金属パ
ンプ等を設け、金属バンプを介して半導体チップと波線
パターンとを電気的に接続させても良い。次に、トラン
スファーモールド用の金型にセットし、樹脂封止材４１
で封止する（図１７ｆ）。この場合、樹脂封止材は特に
限定するものではなく、例えば、直径10〜20μｍ程度の
シリカを5〜80wt%の範囲で含有したエポキシ系樹脂など
が適用できる。次に、外部基板との接続部４２を形成す
る。接続部４２の形成方法としては、図１７ｃの工程後
にあらかじめ電解めっき法によりポリイミドフィルム厚
さ以上のバンプを形成しておく方法や樹脂封止後にはん
だ印刷法によりはんだバンプを形成する方法などが適用
可能である。最後に、フレームからパッケージ部を切断
して所望するパッケージが得られる（図１７ｇ）。
【００７１】図１７の第十五の実施例を更に具体的に説
明する。
【００７２】具体例１ 厚さ12μｍの電解銅箔を片面に有する２層フレキシブル
基材（日立化成工業（株）製、商品名：MCF 5000I）の
銅箔面上にドライフィルムレジスト（日立化成工業
（株）製、商品名：フォテックHK815）をラミネート
し、露光、現像により所望するレジストパターンを得
た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、
レジストパターンを水酸化カリウム溶液で剥離すること
により所定の配線パターンを得た。次に、エキシマレー
ザ加工機（住友重機械工業（株）製、装置名：INDEX20
0）を用いて絶縁基材側から配線パターン裏面に達する
凹部（直径300μｍ）を所定の位置に所定の数だけ形成
した。エキシマレーザ加工条件は、エネルギー密度250m
J/cm２、縮小率3.0、発振周波数200Hz、照射パルス数30
0パルスである。次に50μｍ厚さのポリイミドフィルム
（宇部興産製、商品名：UPILEXS）の片面に厚さ10μｍ
のポリイミド系接着材（日立化成工業（株）製、商品
名：AS 2250）を有する接着シートを作製し、後工程で
のワイヤボンド端子部に相当する領域を含む所定領域を
パンチ加工により除去し、接着材を介してポリイミドフ
ィルムと配線パターン付き２層フレキ基材とを加熱圧着
させた。圧着条件は、圧力20kgf/cm2、温度180℃、加熱
加圧時間60分である。次に、無電解ニッケル、金めっき
法によりワイヤボンド用端子部にニッケル/金めっきを
施した。めっき厚さは、それぞれ、3μｍ、0.3μｍであ
る。次に、半導体チップ搭載用ダイボンド材（日立化成
工業（株）製、商品名：HM-1）を用いて半導体チップを
搭載した。搭載条件は、プレス圧力5kgf/cm２、接着温
度380℃及び圧着時間5秒である。次に、ワイヤボンディ
ングにより半導体チップの外部電極部と配線パターンを
電気的に接続した。その後、リードフレーム状に金型加
工し、トランスファーモールド用金型にセットし、半導
体封止用エポキシ樹脂（日立化成工業（株）製、CL-770
0）を用いて185℃、90秒で封止した。続いて、前述の凹
部に所定量のはんだを印刷塗布し、赤外線リフロー炉に
よりはんだを溶融させて外部接続用バンプを形成した。
最後に、パッケージ部を金型で打ち抜き、所望するパッ
ケージを得た。
【００７３】図１８により本発明の第十六の実施例につ
いて説明する。
【００７４】金属箔３１上に絶縁基材３２を直接形成し
た２層フレキシブル基材（図１８ａ）の金属箔上に所定
のレジスト像を形成し、公知のエッチング法により所望
する複数組の配線パターン３を形成し、レジスト像を剥
離する（図１８ｂ）。金属箔としては、電解銅箔や圧延
銅箔あるいは銅合金箔などの単一箔の他、後工程で除去
可能なキャリヤ箔上に銅薄層を有する複合金属箔なども
適用可能である。具体的には、厚さ18μｍの電解銅箔の
片面に厚さ0.2μｍ程度のニッケル-リンめっき層を形成
後、続けて厚さ5μｍ程度の銅薄層をめっきしたものな
どが適用できる。この場合、銅薄層上にポリイミド層を
形成した後、銅箔及びニッケル-リン層をエッチング除
去することにより、銅薄層が露出する。すなわち、本願
の発明においては銅薄層全てを露出させた後銅薄層を配
線加工しても良いし、キャリヤ箔（銅箔/ニッケル薄
層）をリードフレーム構造体の一部として利用しても良
い。一方、絶縁基材としては、プロセス耐熱性などの観
点からポリイミド材が一般的である。この場合、ポリイ
ミドと銅箔の熱膨張係数が異なるとはんだリフロー工程
において基材の反りが顕著になるため、ポリイミドとし
ては（化１）の繰り返し単位を有するポリイミドを70モ
ル％以上含んだポリイミドを適用することが好ましい。
【００７５】次に、後工程で外部基板との接続部となる
位置に銅箔に達する凹部３４を設ける（図１８ｃ）。凹
部の加工方法は特に限定するものではなく、エキシマレ
ーザや炭酸ガスレーザ及びYAGレーザなどレーザ加工の
他、ウエットエッチング法などが適用可能である。
【００７６】次に、第２絶縁基体として所定の部分（開
孔部５）をパンチング加工等で打ち抜いた接着材３６付
きフレーム基材３７を配線パターン面に接着させる（図
１８ｄ）。ここで、仮に２層フレキシブル基材のポリイ
ミド層厚さが25μｍであれば、後工程でフレームに固着
することを考慮すれば接着するポリイミドフィルムの厚
さとして50〜70μｍ程度が必要になる。なお、ポリイミ
ドを接着する領域についても特に限定するものではな
く、半導体チップを搭載する部分に設けることにより、
ＣＳＰのように半導体チップ下部に外部接続端子を形成
することも可能である。具体的には、チップ実装がワイ
ヤボンディング方式の場合には、最小限ワイヤボンド用
端子部３８が露出していれば他の領域全てにポリイミド
フィルムを接着しても良い。このようにして得られた絶
縁基板を、個々の配線パターンに分離し（図１８ｅ）別
に用意した例えばＳＵＳなどのフレーム４３に固着する
（図１８ｆ）。次に、半導体チップ３９を搭載し、金ワ
イヤ４０で半導体チップと配線パターン間を電気的に接
続させる（図１８ｇ）。一方、半導体チップ実装方式と
してフェースダウン方式を採用する場合には、配線パタ
ーンの所定位置（半導体チップの外部接続用電極位置に
対応）に金属パンプ等を設け、金属バンプを介して半導
体チップと波線パターンとを電気的に接続させても良
い。次に、トランスファーモールド用の金型にセット
し、樹脂封止材４１で封止する（図１８ｈ）。この場
合、樹脂封止材は特に限定するものではなく、例えば、
直径10〜20μｍ程度のシリカを5〜80wt%の範囲で含有し
たエポキシ系樹脂などが適用できる。次に、外部基板と
の接続部１２を形成する。接続部１２の形成方法として
は、図１８ｃの工程後にあらかじめ電解めっき法により
ポリイミドフィルム厚さ以上のバンプを形成しておく方
法や樹脂封止後にはんだ印刷法によりはんだバンプを形
成する方法などが適用可能である。最後に、フレームか
らパッケージ部を切断して所望するパッケージが得られ
る（図１８ｉ）。
【００７７】図１８の第十六の実施例を更に具体的に説
明する。
【００７８】具体例２ 厚さ12μｍの電解銅箔を片面に有する２層フレキシブル
基材（日立化成工業（株）製、商品名：MCF 5000I）の
銅箔面上にドライフィルムレジスト（日立化成工業
（株）製、商品名：フォテックHK815）をラミネート
し、露光、現像により所望するレジストパターンを得
た。次に、塩化第二鉄溶液で銅箔をエッチング加工後、
レジストパターンを水酸化カリウム溶液で剥離すること
により所定の配線パターンを得た。次に、エキシマレー
ザ加工機（住友重機械工業（株）製、装置名：INDEX20
0）を用いて絶縁基材側から配線パターン裏面に達する
凹部（直径300μｍ）を所定の位置に所定の数だけ形成
した。エキシマレーザ加工条件は、エネルギー密度250m
J/cm２、縮小率3.0、発振周波数200Hz、照射パルス数30
0パルスである。次に50μｍ厚さのポリイミドフィルム
（宇部興産製、商品名：UPILEXS）の片面に厚さ10μｍ
のポリイミド系接着材（日立化成工業（株）製、商品
名：AS 2250）を有する接着シートを作製し、後工程で
のワイヤボンド端子部に相当する領域を含む所定領域を
パンチ加工により除去し、接着材を介してポリイミドフ
ィルムと配線パターン付き２層フレキ基材とを加熱圧着
させた。圧着条件は、圧力20kgf/cm２、温度180℃、加
熱加圧時間60分である。次に、無電解ニッケル、金めっ
き法によりワイヤボンド用端子部にニッケル/金めっき
を施した。めっき厚さは、それぞれ、3μｍ、0.3μｍで
ある。このようにして得られた基板を、個々の配線パタ
ーンに分離し、別に用意したＳＵＳフレ−ムに固着し
た。次に、半導体チップ搭載用ダイボンド材（日立化成
工業（株）製、商品名：HM-1）を用いて半導体チップを
搭載した。搭載条件は、プレス圧力5kgf/cm2、接着温度
380℃及び圧着時間5秒である。次に、ワイヤボンディン
グにより半導体チップの外部電極部と配線パターンを電
気的に接続した。その後、リードフレーム状に金型加工
し、トランスファーモールド用金型にセットし、半導体
封止用エポキシ樹脂（日立化成工業（株）製、CL-770
0）を用いて185℃、90秒で封止した。続いて、前述の凹
部に所定量のはんだを印刷塗布し、赤外線リフロー炉に
よりはんだを溶融させて外部接続用バンプを形成した。
最後に、パッケージ部を金型で打ち抜き、所望するパッ
ケージを得た。
【００７９】図１９、２０、２１により本発明の第十七
の実施例について説明する。
【００８０】支持体５１上に複数組の所定の配線パター
ン５２を形成する（図１９ａ）。支持体としては、電解
銅箔などの金属箔の他にポリイミドフィルムなどの絶縁
基材を適用できる。絶縁基材を適用する場合には２通り
の方法がある。第１の方法は、絶縁基材の所定部分に配
線パターンに達する非貫通凹部を形成し、配線パターン
の露出部に外部接続端子を形成する方法である。非貫通
凹部はエキシマレーザや炭酸ガスレーザなどを適用して
形成できる。第２の方法は、接着材付き絶縁基材にドリ
ル加工したものを予め形成しておき、電解銅箔などと積
層させた後、銅箔をエッチング加工する方法である。
【００８１】一方、金属箔を適用する場合には、まずフ
ォトレジストなどによりレジストパターンを形成後、金
属箔をカソードとして電気めっき法で配線パターンを形
成する。この場合、通常の電解銅箔や電解銅箔上に銅箔
と化学エッチング条件の異なる金属（ニッケル、金、は
んだ等）の薄層を設けたものなどが適用できる。また、
配線パターンとしては銅が好ましいが、前述のように電
解銅箔を支持体として適用する場合には、銅箔とエッチ
ング条件の異なる金属自体を配線パターンとして適用し
たり、あるいは、銅箔エッチング時のバリヤ層となるパ
ターン薄層をパターン銅めっき前に形成したりする必要
がある。
【００８２】次に、ダイボンド材５３で半導体素子５４
を搭載後、半導体素子端子と配線パターンとを電気的に
接続し（図１９ｂ）、トランスファーモールド法により
複数組の半導体素子と配線パターンとを一括して樹脂封
止材５６で封止する（図１９ｃ）。樹脂封止材は特に限
定するものではなく、例えば、直径10〜20μｍ程度のシ
リカを5〜80wt%の範囲で含有したエポキシ樹脂のが適用
できる。なお、本発明は半導体素子の実装方式がフェー
スアップ方式の場合に限定されるものではなく、例え
ば、フェースダウン方式の場合にも適用可能である。具
体的には、配線パターン５２上の所定位置にフェースダ
ウンボンド用のバンプをめっき法などにより形成した
後、半導体素子の外部接続部とバンプとを電気的に接続
させれば良い。
【００８３】更に、図２０や図２１に示したように後工
程でパッケージを分割しやすいようにしておくことは有
効である。このうち、図２０は複数個ある各パッケージ
部分の境界部分に溝５９を形成するものである。溝の幅
や深さ等は、トランスファーモールド用金型の加工寸法
により制御可能である。また、図２１は、あらかじめ各
パッケージ部に対応した部分をくり抜いた格子状中間板
６０を使用してトランスファーモールドを行なうもので
ある。次に、支持体が金属箔の場合、化学エッチング法
などにより支持体を除去し、所定の位置に外部接続用端
子５７を形成する（図１９ｄ）。支持体として絶縁基材
を適用する場合には、前述したようにレーザ等により所
定部分の絶縁基材のみを選択的に除去すれば良い。最後
に、一括封止した基板を単位部分５８に切断分離する。
なお、配線パターン露出面に配線パターンを保護する目
的でソルダーレジスト層を形成しても良い。
【００８４】第十七の実施例を具体的に説明する。
【００８５】具体例３ 厚さ35μｍ、外形250ｍｍ角の電解銅箔のシャイニー面
に、感光性ドライフィルムレジスト（日立化成工業
（株）製、商品名：フォテックHN640）をラミネート
し、露光、現像により所望するレジストパターン（最少
ライン/スペース=50μm /50μm ）を形成した。次に、
電気めっき法により、厚さ0.2μｍのニッケル、30μｍ
の銅、5μｍのニッケル及び1μｍのソフト金で構成され
る同一の配線パターンを300個（4ブロック/250mm角、75
個/ブロック）形成した。次に、液温35℃、濃度3wt%の
水酸化カリウム溶液を用いてレジストパターンを剥離
し、85℃で15分間乾燥後、各ブロックに切断後、半導体
素子実装用ダイボンド材（日立化成工業（株）製、商品
名：HM-1）を用いて半導体素子を接着した。接着条件
は、プレス圧力5kg/cm２、温度380℃及び圧着時間5秒で
ある。次に、半導体素子の外部端子と金めっき端子部
（第２の接続部）をワイヤボンドにより電気的に接続し
た後、トランスファーモールド金型にセットし、半導体
封止用エポキシ樹脂（日立化成工業（株）製、商品名：
CL-7700）を用いて185℃、90秒で75個（１ブロックに相
当）の配線パターンを一括封止することにより、各配線
パターンを封止材中に転写した。次に、アルカリエッチ
ャント（メルテックス（株）製、商品名： Aプロセス）
を用いて電解銅箔の所望する部分をエッチング除去し
た。エッチング液の温度は40℃、スプレー圧力は1.2kgf
/ cm２である。次に、印刷法により外部接続端子部には
んだパターンを形成し、赤外線リフロー炉によりはんだ
を溶融させて外部接続用バンプを形成した。最後に、ダ
イヤモンドカッターにより、各パッケージ部に分離して
所望するパッケージを得た。
【００８６】具体例４ 厚さ35μｍ、外形250ｍｍ角の電解銅箔のシャイニー面
に、感光性ドライフィルムレジスト（日立化成工業
（株）製、商品名：フォテックHN640）をラミネート
し、露光、現像により所望するレジストパターン（最少
ライン/スペース=50μm /50μm ）を形成した。次に、
電気めっき法により、厚さ0.2μｍのニッケル、30μｍ
の銅、5μｍのニッケル及び1μｍのソフト金で構成され
る同一の配線パターンを300個（4ブロック/250mm角、75
個/ブロック）形成した。次に、液温35℃、濃度3wt%の
水酸化カリウム溶液を用いてレジストパターンを剥離
し、85℃で15分間乾燥後、各ブロックに切断後、半導体
素子実装用ダイボンド材（日立化成工業（株）製、商品
名：HM-1）を用いて半導体素子を接着した。接着条件
は、プレス圧力5kg/cm２、温度380℃及び圧着時間5秒で
ある。次に、半導体素子の外部端子と金めっき端子部
（第２の接続部）をワイヤボンドにより電気的に接続し
た。次に、パッケージ領域に相当する部分（15mm角）を
くり抜いた格子状ステンレス板を中間板としてトランス
ファーモールド金型にセットし、半導体封止用エポキシ
樹脂（日立化成工業（株）製、商品名：CL-7700）を用
いて185℃、90秒で75個（１ブロックに相当）の配線パ
ターンを一括封止することにより、各配線パターンを封
止材中に転写した。中間板の格子部分は、各パッケージ
が中間板から分離しやすいように12°のテーパがついて
いる。次に、アルカリエッチャント（メルテックス
（株）製、商品名： A プロセス）を用いて電解銅箔の
所望する部分をエッチング除去した。各パッケージ部
は、格子状中間板で保持されている。エッチング液の温
度は40℃、スプレー圧力は1.2kgf/ cm２である。最後
に、印刷法により外部接続端子部にはんだパターンを形
成し、赤外線リフロー炉によりはんだを溶融させて外部
接続用バンプを形成し、中間板から各パッケージ部に分
離して所望するパッケージを得た。
【００８７】図２２により本発明の第十八の実施例につ
いて説明する。
【００８８】導電性の仮支持体６１（図２２ａ）上に複
数組の所定のレジストパターン６２（図２２ｂ）を形成
する。次に、電気めっき法により仮支持体の露出部に配
線パターン６３を形成する。この場合、仮支持体は特に
限定されるものではなく、例えば、通常の電解銅箔や電
解銅箔上に銅箔と化学エッチング条件の異なる金属（ニ
ッケル、金、はんだ等）の薄層を設けたものなどが適用
できる。また、配線パターンとしては銅が好ましいが、
前述のように電解銅箔を仮支持体として適用する場合に
は、銅箔とエッチング条件の異なる金属自体を配線パタ
ーンとして適用したり、あるいは、銅箔エッチング時の
バリヤ層となるパターン薄層をパターン銅めっき前に形
成したりする必要がある。仮支持体の厚さは、後工程で
のハンドリング性や半導体素子実装時の寸法安定性など
の点で支障がなければ特に限定されることはない。次
に、仮支持体をカソードとして金ワイヤボンド用のめっ
き（通常は、ニッケル/金）６４を施した後、レジスト
パターンを除去する（図２２ｃ）。なお、本発明は半導
体素子の実装方式がフェースアップ方式の場合に限定さ
れるものではなく、例えば、フェースダウン方式の場合
にも適用可能である。具体的には、配線パターン６３上
の所定位置にフェースダウンボンド用のバンプをめっき
法などにより形成した後、半導体素子の外部接続部とバ
ンプとを電気的に接続させれば良い。
【００８９】次に、半導体素子６５をダイボンド材６６
などで接着し、半導体素子の外部接続端子と配線パター
ンとを電気的に接続する（図２２ｄ）。次に、トランス
ファーモールド用金型にセットし、樹脂封止材６８で封
止する（図２２ｅ）。この場合、樹脂封止材は特に限定
するものではなく、例えば、直径10〜20μｍ程度のシリ
カを5〜80wt%の範囲で含有したエポキシ樹脂が適用でき
る。
【００９０】次に、外部接続端子に相当する箇所に所定
の金属パターン６９を形成する（図２２ｆ）。この場
合、適用する金属としては、導電性仮支持体をエッチン
グ除去する条件下でエッチングされないものであれば良
く、例えば、はんだ、金、ニッケル/金などが適用可能
である。また、金属パターンの形成法としては、公知の
電気めっき法やはんだ印刷法などが適用できる。更に、
金属パターン６９をはんだパターンを印刷法で形成する
場合、リフローすることによりハンダバンプ７０を形成
することができる。この場合、パターン６９の厚さを調
節することにより、リフロー後のはんだバンプ７０の高
さを制御することができる。次に、金属パターンをエッ
チングレジストとして仮支持体の所定部分を除去し、配
線パターンを露出させる。
【００９１】最後に、金型加工、あるいは、ダイシング
加工など適用して各パッケージ７１を分割する（図２２
ｇ）。なお、露出した配線パターンがニッケルなどの耐
腐食性金属で保護されていない場合には、外部接続端子
部以外の領域を公知のソルダーレジストなどで被覆して
も良い。また、はんだを金属パターンとして適用する場
合、リフロー工程は特に限定するものではなく、各パッ
ケージに分割する前でも後でも良いし、あるいは、外部
配線基板上に各パッケージを実装する際に行なっても良
い。
【００９２】第十八の実施例を具体的に説明する。
【００９３】具体例５ 厚さ70μｍの電解銅箔のシャイニー面に、感光性ドライ
フィルムレジスト（日立化成工業（株）製、商品名：フ
ォテックHN640）をラミネートし、露光、現像により所
望するレジストパターン（最少ライン/スペース=50μm
/50μm ）を形成した。次に、電気めっき法により、厚
さ0.2μｍのニッケル、30μｍの銅、5μｍのニッケル及
び1μｍのソフト金で構成される配線パターンを形成し
た。次に、液温35℃、濃度3wt%の水酸化カリウム溶液を
用いてレジストパターンを剥離し、85℃で15分間乾燥
後、半導体素子実装用ダイボンド材（日立化成工業
（株）製、商品名：HM-1）を用いて半導体素子を接着し
た。接着条件は、プレス圧力5kg/cm２、温度380℃及び
圧着時間5秒である。次に、半導体素子の外部端子と金
めっき端子部（第２の接続部）をワイヤボンドにより電
気的に接続した後、トランスファーモールド金型にセッ
トし、半導体封止用エポキシ樹脂（日立化成工業（株）
製、商品名：CL-7700）を用いて185℃、90秒で封止する
ことにより、配線パターンを封止材中に転写した。次
に、電解銅箔上に感光性ドライフィルムレジスト（日立
化成工業（株）製、商品名：フォテックHN340）をラミ
ネートし、露光、現像により所望するレジストパターン
を形成後、電気めっき法により厚さ40μｍのはんだパッ
ド（直径0.3ｍｍφ、配置ピッチ1.0ｍｍ）を形成した。
次に、ドライフィルムレジストを剥離した後、アルカリ
エッチャント（メルテックス（株）製、商品名： A プ
ロセス）を用いて電解銅箔の所望する部分をエッチング
除去した。エッチング液の温度は40℃、スプレー圧力は
1.2kgf/cm２である。最後に、赤外線リフロー炉により
はんだを溶融させて外部接続用バンプを形成した。
【００９４】図２３、２４、２５により本発明の第十九
の実施例を説明する。
【００９５】半導体実装用フレームの構成について図２
３を用いて説明する。８９は半導体実装用基板であり絶
縁基材と配線によって構成される。基板部と連結部９０
を介して、複数個連結されている。連結部９０には、基
準位置用ピン穴９１が形成される。ピン穴９１の代わり
に画像認識で用いられる認識マーク等でも構わない。後
工程では、これらの基準位置をもとに位置が決められ
る。特に半導体を樹脂でモールドする際はキャビティ内
のピンをピン穴９１にさして位置合わせを行うことなど
が行われる。
【００９６】更に図２４及び２５を用いて説明する。導
電性仮基板である厚さ約０．０７０ｍｍの電解銅箔８１
の片面に厚さ０．００１ｍｍのニッケル層（図２４、２
５では省略）を電解めっきで形成した。次に感光性ドラ
イフィルムレジスト（日立化成工業（株）製、商品名：
フォテックＨＮ３４０）をラミネートし、露光、現像に
より複数組の配線パターンのめっきレジストを形成す
る。この時の露光量は70mJ/cm２である。さらに、公知
の硫酸銅浴にて電解銅めっきを行い、レジストを剥離
し、複数組の配線８２を形成する（図２４ａ、図２５
ａ）。ここで、図２５ａに示したように連結部もにめっ
き銅８２’を形成することも考えられ、これにより出来
上がりのフレームの剛性をさらに高めることも可能であ
る。図２４ａ、図２５ａに示した構成は、銅／ニッケル
薄層／銅の３層からなる基材をあらかじめ用意し、片方
の銅箔を通常のエッチング工程で配線形成しても得られ
る。また、ここで得られた銅箔８１／ニッケル薄層（図
示せず）／銅配線８２（及び８２’）の構成を銅箔／ニ
ッケル配線、ニッケル箔／銅配線等、ニッケル薄層のな
い２層構造にしてもよい。すなわち、金属種の撰択は本
実施例の種類に限られることはないが、後の工程で仮基
板の一部をエッチング除去（図２４ｃ、図２５ｃ）した
ときに、配線が撰択的に残るようにできることが好適な
撰択基準となる。また、導電性仮基板はフレームの連結
部の構成材となるため厚いほうが好ましいが、後でその
一部をエッチング除去する工程があるため、適当な厚さ
を撰択する必要がある。導電性仮基板の厚みとしては、
材質にもよるが、例えば銅箔を用いる場合、約０．０３
〜０．３ｍｍ程度が好ましい。次に、複数組の配線８２
を形成した銅箔８１の配線面にポリイミド接着剤８３を
接着した。ここで、ポリイミド接着剤８３は、この材料
に限られることなく、例えば、エポキシ系接着フィル
ム、ポリイミドフィルムに接着剤を塗布したフィルム等
も利用可能である。次に、エキシマレーザを用いて外部
接続端子用穴８４を形成した（図２４ｂ、図２５ｂ）。
後工程における工程簡略化のためには半導体を実装する
前に接続端子を設けておくことが好適である。また、こ
の穴８４の形成法として他に、あらかじめドリルやパン
チ加工でフィルムに外部接続端子用穴８４を形成してお
き、このフィルムを接着する方法を用いてもかまわな
い。さらにここで、この穴８４に接続端子として用いる
半田等の金属（図２４ｆ、図２５ｆの８８に相当）を充
填させておいてもかまわないが、後の半導体実装工程、
樹脂封止工程では、金属突起が障害となることもあり、
後の工程で形成する方が好ましい。半導体素子実装基板
部の外部接続端子用穴（または端子）は半導体素子搭載
反対面にアレイ状に配置されるようにしるのが好まし
い。
【００９７】次に、配線パターンが形成されている部分
の仮基板である電解銅箔の一部をエッチング除去した。
このエッチング液として、この実施例の構成の場合、ニ
ッケルに比べて銅の溶解速度が著しく高いエッチング
液、エッチング条件を撰択するのがよい。この実施例で
は、エッチング液としてアルカリエッチャント（メルテ
ックス（株）製、商品名： A プロセス）が、エッチン
グ条件としては例えば液温度を40℃、スプレー圧力を1.
2kgf/cm２とした。ここで示した液の種類、条件は一例
にすぎない。この工程によって基板部分のニッケル薄層
が露出される。このニッケル薄層だけをエッチングする
際には、銅よりニッケルの溶解速度が著しく高いエッチ
ング液、エッチング条件を撰択するのがよい。この実施
例では、ニッケルエッチャント（メルテックス（株）
製、商品名：メルストリップ N950）で選択的にエッチ
ング除去した。エッチング液の温度を40℃、スプレー圧
力を1.2kgf/cm２とした。ここで示した液の種類、条件
も一例にすぎない。このような工程を経て、連結部の仮
基板が残され、剛性のある半導体実装用フレームが得れ
れる（図２４ｃ、図２５ｃ）。この実施例ではこのフレ
ームの銅配線端子部分には無電解ニッケル−金めっきが
施される（図では省略）。これは、後工程でチップをワ
イヤーボンディングするために必要であり、このような
表面処理は必要に応じて施せばよい。
【００９８】さらに半導体チップ８５を搭載する。半導
体チップの接着には、半導体用ダイボンディングテープ
８６（例えば、日立化成工業（株）製、商品名：HM-1）
を用いた。ここで、チップの下に配線がない場合には、
ダイボンド用銀ペーストを用いて接着してもよい。次に
半導体端子部と配線とをワイヤボンド１００により接続
する（図２４ｄ、図２５ｄ）。半導体端子との接続は、
他の方法、例えば、フェイスダウンによるフィリップチ
ップ接続や異方導電性背着剤による接着でもよい。この
ようにして形成したものをトランスファモールド金型に
装填し、半導体封止用エポキシ樹脂（日立化成工業
（株）製、商品名：ＣＬ−７７００）を用いて各々封止
８７する（図２４ｅ、図２５ｅ）。その後、配線８２の
接続端子部に設けた接続用穴にはんだボール８８を配置
し溶融させて形成する（図２４ｆ、図２５ｆ）。このは
んだボール８８はいわゆる外部接続端子となる。連結部
１０２によってつながっている複数個の半導体装置を金
型で打ち抜いて個々の半導体装置が得られる（図２４
ｇ、図２５ｇ）。
【００９９】この実施例では、半導体実装用フレーム及
び半導体装置製造法により、ポリイミドテープ等フィル
ム基板を用いたBGA、CSP等の半導体装置製造において、
十分な剛性を備えたフレームを得ることができ、これを
利用することによって半導体装置を精度良く効率良く作
製可能になる。
【０１００】本発明により、半導体チップの高集積度化
に対応することができる半導体パッケージを生産性良
く、かつ安定的に製造することができる。
【図面の簡単な説明】
【図１】図１は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図２】図２は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図３】図３は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図４】図４は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図５】図５は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図６】図６は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図７】図７は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図８】図８は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図９】図９は、本発明の半導体パッケージの製造法の
一例を説明する断面図である。
【図１０】図１０は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１１】図１１は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１２】図１２は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１３】図１３は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１４】図１４は、本発明の半導体パッケージの製造
法の一例を説明する平面図である。
【図１５】図１５は、本発明の半導体パッケージの製造
法の一例を説明する平面図である。
【図１６】図１６は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１７】図１７は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１８】図１８は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図１９】図１９は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図２０】図２０は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図２１】図２１は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図２２】図２２は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図２３】図２３は、本発明の半導体パッケージの製造
法の一例を説明する平面図である。
【図２４】図２４は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
【図２５】図２５は、本発明の半導体パッケージの製造
法の一例を説明する断面図である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年６月１０日（２００２．６．１
０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平7−56202 (32)優先日 平成７年３月15日(1995．3．15) (33)優先権主張国 日本（ＪＰ） (72)発明者 坪松 良明 茨城県土浦市右籾24−２ (72)発明者 井上 文男 茨城県つくば市花畑１−15−18 日立化成 紫峰寮Ａ403号 (72)発明者 山崎 聡夫 茨城県つくば市松代３−４−３ 日立松代 ハウス203号 (72)発明者 大畑 洋人 茨城県つくば市花畑１−15−18 日立化成 紫峰寮Ｂ204号 (72)発明者 萩原 伸介 茨城県下館市玉戸1278−302 (72)発明者 田口 矩之 茨城県つくば市花畑１−15−18 日立化成 紫峰寮Ａ504号 (72)発明者 野村 宏 栃木県小山市網戸227

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】１Ａ）導電性仮支持体の片面に配線を形成
    する工程、 １Ｂ）配線が形成された導電性仮支持体に半導体素子を
    搭載し、半導体素子端子と配線を導通する工程、 １Ｃ）半導体素子を樹脂封止する工程、 １Ｄ）導電性仮支持体を除去し配線を露出する工程、 １Ｅ）露出された配線の外部接続端子が形成される箇所
    以外に絶縁層を形成する工程、 １Ｆ）配線の絶縁層が形成されていない箇所に外部接続
    端子を形成する工程を含むことを特徴とする半導体パッ
    ケージの製造法。
  2. 【請求項２】２Ａ）導電性仮支持体の片面に配線を形成
    する工程、 ２Ｂ）配線が形成された導電性仮支持体の配線が形成さ
    れた面に絶縁性支持体を形成する工程、 ２Ｃ）導電性仮支持体を除去し配線を絶縁性支持体に転
    写する工程、 ２Ｄ）配線の外部接続端子が形成される箇所の絶縁性支
    持体を除去し外部接続端子用透孔を設ける工程、 ２Ｅ）配線が転写された絶縁性支持体に半導体素子を搭
    載し、半導体素子端子と配線を導通する工程、 ２Ｆ）半導体素子を樹脂封止する工程、 ２Ｇ）外部接続端子用透孔に配線と導通する外部接続端
    子を形成する工程を含むことを特徴とする半導体パッケ
    ージの製造法。
  3. 【請求項３】３Ａ）導電性仮支持体の片面に配線を形成
    する工程、 ３Ｂ）配線が形成された導電性仮支持体に半導体素子を
    搭載し、半導体素子端子と配線を導通する工程、 ３Ｃ）半導体素子を樹脂封止する工程、 ３Ｄ）配線の外部接続端子が形成される箇所以外の導電
    性仮支持体を除去し導電性仮支持体よりなる外部接続端
    子を形成する工程、 ３Ｅ）外部接続端子の箇所以外に絶縁層を形成する工
    程、を含むことを特徴とする半導体パッケージの製造
    法。
  4. 【請求項４】４Ａ）導電性仮支持体の片面に配線を形成
    する工程、 ４Ｂ）配線が形成された導電性仮支持体に半導体素子を
    搭載し、半導体素子端子と配線を導通する工程、 ４Ｃ）半導体素子を樹脂封止する工程、 ４Ｄ）導電性仮支持体の半導体素子搭載面と反対側の配
    線の外部接続端子が形成される箇所に、導電性仮支持体
    と除去条件が異なる金属パタ−ンを形成する工程、 ４Ｅ）金属パタ−ンが形成された箇所以外の導電性仮支
    持体を除去する工程を含むことを特徴とする半導体パッ
    ケージの製造法。
  5. 【請求項５】５Ａ）絶縁性支持体の片面に複数組の配線
    を形成する工程、 ５Ｂ）配線の外部接続端子となる箇所の絶縁性支持体を
    除去し外部接続端子用透孔を設ける工程 ５Ｃ）複数組の配線が形成された絶縁性支持体に半導体
    素子を搭載し、半導体素子端子と配線を導通する工程、 ５Ｄ）半導体素子を樹脂封止する工程、 ５Ｅ）外部接続端子用透孔に配線と導通する外部接続端
    子を形成する工程、 ５Ｆ）個々の半導体パッケ−ジに分離する工程を含むこ
    とを特徴とする半導体パッケージの製造法。
  6. 【請求項６】６Ａ）導電性仮支持体の片面に複数組の配
    線を形成する工程、 ６Ｂ）導電性仮支持体に形成された複数組の配線を所定
    の単位個数になるように導電性仮支持体を切断分離し、
    配線が形成された分離導電性仮支持体をフレ−ムに固着
    する工程、 ６Ｃ）配線が形成された導電性仮支持体に半導体素子を
    搭載し、半導体素子端子と配線を導通する工程、 ６Ｄ）半導体素子を樹脂封止する工程、 ６Ｅ）導電性仮支持体を除去し配線を露出する工程、 ６Ｆ）露出された配線の外部接続端子が形成される箇所
    以外に絶縁層を形成する工程、 ６Ｇ）配線の絶縁層が形成されていない箇所に外部接続
    端子を形成する工程 ６Ｈ）個々の半導体パッケ−ジに分離する工程を含むこ
    とを特徴とする半導体パッケージの製造法。
  7. 【請求項７】７Ａ）絶縁性支持体の片面に複数組の配線
    を形成する工程、 ７Ｂ）配線の外部接続端子となる箇所の絶縁性支持体を
    除去し外部接続端子用透孔を設ける工程 ７Ｃ）絶縁性支持体に形成された複数組の配線を所定の
    単位個数になるように絶縁性支持体を切断分離し、配線
    が形成された分離絶縁性支持体をフレ−ムに固着する工
    程、 ７Ｄ）配線が形成された絶縁性支持体に半導体素子を搭
    載し、半導体素子端子と配線を導通する工程、 ７Ｅ）半導体素子を樹脂封止する工程、 ７Ｆ）外部接続端子用透孔に配線と導通する外部接続端
    子を形成する工程、 ７Ｇ）個々の半導体パッケ−ジに分離する工程を含むこ
    とを特徴とする半導体パッケージの製造法。
  8. 【請求項８】１層の配線においてその配線の片面が半導
    体素子と接続する第１の接続機能を持ち、その配線の反
    対側が外部の配線と接続する第２の接続機能をもつよう
    に構成された配線を備えた半導体パッケージの製造法で
    あって、下記８Ａ、８Ｂ、８Ｃ、８Ｄの工程を含むこと
    を特徴とする半導体パッケージの製造法。 ８Ａ）耐熱性を有する金属箔付き絶縁基材の金属箔を複
    数組の配線パターンに加工する工程。 ８Ｂ）後工程で第２の接続機能部となる位置に、絶縁基
    材側から配線パターンに達する凹部を設ける工程。 ８Ｃ）配線パターン面及び配線パターンと隣接する絶縁
    基材面上の所望する位置に、所定の部分を開孔させたフ
    レーム基材を貼り合わせる工程。 ８Ｄ）半導体素子を搭載し半導体素子端子と配線を導通
    し半導体素子を樹脂封止する工程。
  9. 【請求項９】１層の配線においてその配線の片面が半導
    体素子と接続する第１の接続機能を持ち、その配線の反
    対側が外部の配線と接続する第２の接続機能をもつよう
    に構成された配線を備えた半導体パッケージの製造法で
    あって、下記９Ａ、９Ｂ、９Ｃ、９Ｄの工程を含むこと
    を特徴とする半導体パッケージの製造法。 ９Ａ）耐熱性を有する金属箔付き絶縁基材の金属箔を複
    数組の配線パターンに加工する工程。 ９Ｂ）後工程で第２の接続機能部となる位置に、絶縁基
    材側から配線パターンに達する凹部を設ける工程。 ９Ｃ）配線パターン面及び配線パターンと隣接する絶縁
    基材面上の所望する位置に、所定の部分を開孔させた第
    ２絶縁基材を貼り合わせ絶縁支持体を構成する工程。 ９Ｄ）絶縁支持体に形成された複数組の配線を所定の単
    位個数になるように絶縁支持体を切断分離し、配線が形
    成された分離絶縁支持体をフレームに固着する工程。 ９Ｅ）半導体素子を搭載し半導体素子端子と配線を導通
    し半導体素子樹脂封止する工程。
  10. 【請求項１０】１０Ａ）支持体の片面に複数組の配線を
    形成する工程、 １０Ｂ）配線が形成された支持体に複数個の半導体素子
    を搭載し、半導体素子端子と配線とを導通させる工程、 １０Ｃ）導通された複数組の半導体素子と配線とを一括
    して樹脂封止する工程、 １０Ｄ）支持体の所望する部分を除去して配線の所定部
    分を露出させ、露出した配線と電気的に接続した外部接
    続端子を形成する工程、 １０Ｅ）個々の半導体パッケ−ジに分離する工程を含む
    ことを特徴とする半導体パッケージの製造法。
  11. 【請求項１１】半導体素子を樹脂封止した後、封止樹脂
    硬化物を加熱処理する請求項１〜１０各項記載の半導体
    パッケージの製造法。
  12. 【請求項１２】請求項１〜１１各項記載の方法で製造さ
    れた半導体パッケージ。
  13. 【請求項１３】複数個の半導体素子実装基板部を備え、
    複数個の半導体素子実装基板部を連結するための連結部
    を備え、位置合わせマーク部を備えている半導体素子実
    装用フレームの製造法であって、 （ａ）導電性仮基板上に半導体素子実装部の配線を作製
    する工程、 （ｂ）樹脂基材上に配線を転写する工程、 （ｃ）導電性仮基板をエッチング除去する工程、を含
    み、（ｃ）の導電性仮基板の除去に際して、導電性仮基
    板に一部を残し連結部の一部を構成するようにすること
    を特徴とする半導体素子実装用フレームの製造法。
JP2002137361A 1994-03-18 2002-05-13 半導体パッケージの製造法及び半導体パッケージ Expired - Fee Related JP3413191B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002137361A JP3413191B2 (ja) 1994-03-18 2002-05-13 半導体パッケージの製造法及び半導体パッケージ

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP4876094 1994-03-18
JP6-48760 1994-03-18
JP6-273469 1994-11-08
JP27346994 1994-11-08
JP768395 1995-01-20
JP7-7683 1995-01-20
JP5620295 1995-03-15
JP7-56202 1995-03-15
JP2002137361A JP3413191B2 (ja) 1994-03-18 2002-05-13 半導体パッケージの製造法及び半導体パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001237791A Division JP3337467B2 (ja) 1994-03-18 2001-08-06 半導体パッケージの製造法及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2002334950A true JP2002334950A (ja) 2002-11-22
JP3413191B2 JP3413191B2 (ja) 2003-06-03

Family

ID=27518849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002137361A Expired - Fee Related JP3413191B2 (ja) 1994-03-18 2002-05-13 半導体パッケージの製造法及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3413191B2 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943554A (ja) * 1982-09-03 1984-03-10 Toshiba Corp 樹脂封止半導体装置
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS59231825A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 半導体装置
JPS60160624A (ja) * 1984-01-31 1985-08-22 Sharp Corp 半導体チツプの絶縁分離方法
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH01289273A (ja) * 1988-05-17 1989-11-21 Matsushita Electric Ind Co Ltd 配線基板
JPH02153542A (ja) * 1988-12-05 1990-06-13 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394430A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0472658A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd リードフレーム及び集積回路の製造方法
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0653383A (ja) * 1992-07-29 1994-02-25 Mitsui High Tec Inc 半導体素子搭載用基板の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943554A (ja) * 1982-09-03 1984-03-10 Toshiba Corp 樹脂封止半導体装置
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPS59231825A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 半導体装置
JPS60160624A (ja) * 1984-01-31 1985-08-22 Sharp Corp 半導体チツプの絶縁分離方法
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH01289273A (ja) * 1988-05-17 1989-11-21 Matsushita Electric Ind Co Ltd 配線基板
JPH02153542A (ja) * 1988-12-05 1990-06-13 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
JPH0394459A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0394430A (ja) * 1989-09-06 1991-04-19 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0472658A (ja) * 1990-07-12 1992-03-06 Fujitsu Ltd リードフレーム及び集積回路の製造方法
JPH04277636A (ja) * 1991-03-05 1992-10-02 Shinko Electric Ind Co Ltd 半導体装置とその製造方法及びこれに用いる接合体
JPH0653383A (ja) * 1992-07-29 1994-02-25 Mitsui High Tec Inc 半導体素子搭載用基板の製造方法

Also Published As

Publication number Publication date
JP3413191B2 (ja) 2003-06-03

Similar Documents

Publication Publication Date Title
JP4862848B2 (ja) 半導体パッケージの製造方法
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP3352084B2 (ja) 半導体素子搭載用基板及び半導体パッケージ
JP3337467B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP4140555B2 (ja) 半導体パッケージの製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3685205B2 (ja) 半導体パッケージ及びその製造方法
JP3685203B2 (ja) 半導体素子搭載用基板
JP3413413B2 (ja) 半導体素子搭載用基板及びその製造方法
JP3413191B2 (ja) 半導体パッケージの製造法及び半導体パッケージ
JP3685204B2 (ja) 半導体素子搭載用基板
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2004247764A (ja) 半導体素子搭載用基板
JP4115553B2 (ja) 半導体パッケージの製造方法
JP4115556B2 (ja) 半導体パッケージの製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees