JPS5943554A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS5943554A JPS5943554A JP57152553A JP15255382A JPS5943554A JP S5943554 A JPS5943554 A JP S5943554A JP 57152553 A JP57152553 A JP 57152553A JP 15255382 A JP15255382 A JP 15255382A JP S5943554 A JPS5943554 A JP S5943554A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- pellet
- sealing
- conductor
- laminated board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔つ[コ明の属する技術分野〕
本発明は、1111′湿性に優れだiJt’+ l1l
i+1正半導体装置に関するものである。
i+1正半導体装置に関するものである。
〔発明の技術的ハ・以お・よびその問題点〕従来の(酊
脂丹止に紛いてI」1、ゴノ(−ルなどの金属ル−ムに
/・ンダもしくは接着剤で半導体ベレットを載置し、こ
れをエポキシ・シリコーン等り)4!jll用H(t:
)月旨に1″、94]正していた。しかし、このような
金属フレームを用いての制御宿封止は、信頼性、殊に耐
湿性の点でノ・−メナソク/−ルに比して劣っていた。
脂丹止に紛いてI」1、ゴノ(−ルなどの金属ル−ムに
/・ンダもしくは接着剤で半導体ベレットを載置し、こ
れをエポキシ・シリコーン等り)4!jll用H(t:
)月旨に1″、94]正していた。しかし、このような
金属フレームを用いての制御宿封止は、信頼性、殊に耐
湿性の点でノ・−メナソク/−ルに比して劣っていた。
その理由は、樹脂と金属の密着性が悪く金属ともiJ脂
との界面から外1.1(雰囲気/ことえば水蒸気性の浸
入が起こることが原因と考えられ、半導体の1、lf+
−を劣化をもたらすことが多い なおこの密着性につい
ては、相手となるル−ム金稿の種類、刊止用槓1j指の
種類によってもかなりの差のあうことが知られている。
との界面から外1.1(雰囲気/ことえば水蒸気性の浸
入が起こることが原因と考えられ、半導体の1、lf+
−を劣化をもたらすことが多い なおこの密着性につい
ては、相手となるル−ム金稿の種類、刊止用槓1j指の
種類によってもかなりの差のあうことが知られている。
このような密着性を改善する方法とし2て、フレームの
にに銀メッキなどを施すこと、フレーム表向を+11面
とすること\”、lr?I脂の接着性の向上を向なって
特性の向上がはかられてきた。しかし、ま7で十分な密
着性を得る)L−−−J、や封止位1脂を得るには至っ
ていない。
にに銀メッキなどを施すこと、フレーム表向を+11面
とすること\”、lr?I脂の接着性の向上を向なって
特性の向上がはかられてきた。しかし、ま7で十分な密
着性を得る)L−−−J、や封止位1脂を得るには至っ
ていない。
本発明の目的は上記の密着性を同上さ一層、従来よりも
一層耐湿性を向上させた((“iJ lli封止半導体
装11イを提供するものである。
一層耐湿性を向上させた((“iJ lli封止半導体
装11イを提供するものである。
本発明は、樹脂積層板ベース上に半導体ベレットを接着
し、外部への接続等体部を形成した陵、も11脂封止し
7、半2!f体ベレットを1ノに形体に収納し2にム司
月旨−トjll−半3島1本装(?イで4うる。
し、外部への接続等体部を形成した陵、も11脂封止し
7、半2!f体ベレットを1ノに形体に収納し2にム司
月旨−トjll−半3島1本装(?イで4うる。
rLL121而をj、9 If(し+本発明を1細に説
明する。
明する。
第1図は、多叙の単位体が一例に並べられている樹脂積
層板ベース(フレー12)の中から一個の単位部分のみ
をとり出して示した本発明の一実施例の代表図である。
層板ベース(フレー12)の中から一個の単位部分のみ
をとり出して示した本発明の一実施例の代表図である。
図中1は+1″11’j6Ktj、fc−とえばエボギ
/−ガラスクロス積層板であり、素子接着側とfrIA
rとはアルミニウムの外部引出導体部(図中2)で接続
されている。図中;3は素子を接着するためのベッドで
アルミ等の金属でもイ、1層仮そのものでもよい。図中
4はバットと外部引出し尋体部の素子側とをつなぐ配線
)1(3でアルミなどの金属でできている。図中5は素
子で、図中6はボンディングのための金もしく−アルミ
ワイヤーである。なj、・7の部分で切り(l、[なす
ことにより各単位部分は個々に分離される、・君2図は
ぞの断凹図で4りる。
/−ガラスクロス積層板であり、素子接着側とfrIA
rとはアルミニウムの外部引出導体部(図中2)で接続
されている。図中;3は素子を接着するためのベッドで
アルミ等の金属でもイ、1層仮そのものでもよい。図中
4はバットと外部引出し尋体部の素子側とをつなぐ配線
)1(3でアルミなどの金属でできている。図中5は素
子で、図中6はボンディングのための金もしく−アルミ
ワイヤーである。なj、・7の部分で切り(l、[なす
ことにより各単位部分は個々に分離される、・君2図は
ぞの断凹図で4りる。
第;]図fj’、H’is l’→1の債j−板ベー
スを刺止4X′ト1脂で」」止−した後の断面図である
。1だ成形品を切りはなし/、7.相合の上からのふか
ん図を第4図に、ドか[ユ、のふかん図を第5図に示−
J−0なお、基盤にはガラスクロス基材、材のみでなく
、無機粉体を混入したり、金属クロスで熱伝導性を向上
させることが可能であり、また祠脂祠料としてはエポキ
シ樹脂のみならず、ポリイミド等も使用することができ
る。
スを刺止4X′ト1脂で」」止−した後の断面図である
。1だ成形品を切りはなし/、7.相合の上からのふか
ん図を第4図に、ドか[ユ、のふかん図を第5図に示−
J−0なお、基盤にはガラスクロス基材、材のみでなく
、無機粉体を混入したり、金属クロスで熱伝導性を向上
させることが可能であり、また祠脂祠料としてはエポキ
シ樹脂のみならず、ポリイミド等も使用することができ
る。
本発明によれば、基盤を樹脂積層板と(−だ樹脂、トl
市半導体装置において、基盤が有機材料である)こめ刊
J)樹脂との密着性が良く良好な耐湿性を持つ半導体装
置を構成しうる。
市半導体装置において、基盤が有機材料である)こめ刊
J)樹脂との密着性が良く良好な耐湿性を持つ半導体装
置を構成しうる。
樹脂1〜層板および封止樹脂として、ガラスクロス基材
のエポキシ樹脂接着剤(基盤の構成A)、ガラスクロス
基材のポリイミド樹脂積層板(基盤の構成り)、コバー
ル製リードフレーム基盤の構成C)、溶融シリカ基材の
フェノール硬化エポキシ(則脂封止材料(封止樹脂A)
、結、411性シリカ基材のフェノール硬化エポキシ樹
脂(封止樹脂B)く卜それぞれ用いた。素子のマウント
(〆まエポキシ樹脂接着剤をもちい、ボンディングは金
ワイヤーを使用した。系子のボンディング恢、低圧トラ
ンスファー成形法で165°×3分80に’!/Cメの
注入圧で成形を行/にった・ 第1表は不法で作成したアルミ配線腐食用の素子を封止
した樹脂す↑止品の耐湿性試験の加速試験としてPCT
(プレッシャークツカーテスト121 ’Cj・2気
圧)を行なった後のオープン不良率を示す。
のエポキシ樹脂接着剤(基盤の構成A)、ガラスクロス
基材のポリイミド樹脂積層板(基盤の構成り)、コバー
ル製リードフレーム基盤の構成C)、溶融シリカ基材の
フェノール硬化エポキシ(則脂封止材料(封止樹脂A)
、結、411性シリカ基材のフェノール硬化エポキシ樹
脂(封止樹脂B)く卜それぞれ用いた。素子のマウント
(〆まエポキシ樹脂接着剤をもちい、ボンディングは金
ワイヤーを使用した。系子のボンディング恢、低圧トラ
ンスファー成形法で165°×3分80に’!/Cメの
注入圧で成形を行/にった・ 第1表は不法で作成したアルミ配線腐食用の素子を封止
した樹脂す↑止品の耐湿性試験の加速試験としてPCT
(プレッシャークツカーテスト121 ’Cj・2気
圧)を行なった後のオープン不良率を示す。
比較用には通常のコバールをリードフレームとする槓j
脂封止品を使用した。
脂封止品を使用した。
即ち桧1脂積層板をベースにI〜、素子のマウント。
ボンディングを行なったのち、モールドを行なった樹脂
封止半導体装置の耐湿性は著るしく向上している。その
理由として、積層板と樹脂との密着性の良さ、熱膨張係
数が金属エリも封止樹脂に近い事等により水分が侵入し
にくいものと考えられる。
封止半導体装置の耐湿性は著るしく向上している。その
理由として、積層板と樹脂との密着性の良さ、熱膨張係
数が金属エリも封止樹脂に近い事等により水分が侵入し
にくいものと考えられる。
第1図は、本発明を適用した実施例を示す基盤部分の説
明図、第2図しよその断面図、2iλ3図は封止後の本
発明の一実施例の断面図、第4図、第5図はその外観図
である。 1・・・樹脂積層板、2 ・外部接続用導体、3・・・
ベッド用金属、4・・・阪続用金属配線、5・・半2与
体素子ベレット、6・・・ボンディングワイヤー、7・
・・切断部、8−・樹脂封止。 代理人 弁理士 則 近 痛 佑 (ほか1名)
明図、第2図しよその断面図、2iλ3図は封止後の本
発明の一実施例の断面図、第4図、第5図はその外観図
である。 1・・・樹脂積層板、2 ・外部接続用導体、3・・・
ベッド用金属、4・・・阪続用金属配線、5・・半2与
体素子ベレット、6・・・ボンディングワイヤー、7・
・・切断部、8−・樹脂封止。 代理人 弁理士 則 近 痛 佑 (ほか1名)
Claims (1)
- (1)半導体ベレットが接着されている樹脂積層板ベー
ス、外部への接続、!21体都1および封止樹脂からな
り、1つの素子ベレットが1つの成形体に収納されでい
ることを特徴とする&+j tltI封正半導体装lT
’t (+
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57152553A JPS5943554A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57152553A JPS5943554A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5943554A true JPS5943554A (ja) | 1984-03-10 |
Family
ID=15542977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57152553A Pending JPS5943554A (ja) | 1982-09-03 | 1982-09-03 | 樹脂封止半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5943554A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521637A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | リードレスチツプキヤリアおよびその製造方法 |
US5223890A (en) * | 1990-09-18 | 1993-06-29 | Minolta Camera Kabushiki Kaisha | Image projecting apparatus provided with film carrier allowing selective loading of roll film and sheet film |
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2002334949A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
JP2002334951A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体素子搭載用基板及び半導体パッケージ |
JP2002334950A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2002334948A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法 |
US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
-
1982
- 1982-09-03 JP JP57152553A patent/JPS5943554A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223890A (en) * | 1990-09-18 | 1993-06-29 | Minolta Camera Kabushiki Kaisha | Image projecting apparatus provided with film carrier allowing selective loading of roll film and sheet film |
JPH0521637A (ja) * | 1991-07-12 | 1993-01-29 | Nec Corp | リードレスチツプキヤリアおよびその製造方法 |
JP2002110858A (ja) * | 1994-03-18 | 2002-04-12 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2002334949A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ及び半導体素子搭載用基板の製造方法 |
JP2002334951A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体素子搭載用基板及び半導体パッケージ |
JP2002334950A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージの製造法及び半導体パッケージ |
JP2002334948A (ja) * | 1994-03-18 | 2002-11-22 | Hitachi Chem Co Ltd | 半導体パッケージ、半導体素子搭載用基板及びそれらの製造方法 |
US6746897B2 (en) | 1994-03-18 | 2004-06-08 | Naoki Fukutomi | Fabrication process of semiconductor package and semiconductor package |
EP1213755A3 (en) * | 1994-03-18 | 2005-05-25 | Hitachi Chemical Co., Ltd. | Fabrication process of semiconductor package and semiconductor package |
US7187072B2 (en) | 1994-03-18 | 2007-03-06 | Hitachi Chemical Company, Ltd. | Fabrication process of semiconductor package and semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58207657A (ja) | 半導体装置及びその製造方法 | |
JPS5943554A (ja) | 樹脂封止半導体装置 | |
CN106449612A (zh) | 存储器芯片堆叠封装结构 | |
JPS62142341A (ja) | 半導体装置およびその製造方法 | |
JPH10163647A (ja) | 電子部品の封止構造 | |
JPS6072251A (ja) | 封入された半導体デバイス | |
CN207183249U (zh) | 一种硅通孔内存芯片与铜基板的封装结构 | |
JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
JPH0567069B2 (ja) | ||
JPS6119154A (ja) | 樹脂封止型半導体装置 | |
JPS6334281Y2 (ja) | ||
JPS6276661A (ja) | 樹脂封止型半導体装置 | |
JPS59155152A (ja) | 樹脂封止半導体装置 | |
JPH0433357A (ja) | マルチ・チップ・パッケージの構造 | |
JP2765265B2 (ja) | 半導体装置用リードフレーム | |
JPH0282645A (ja) | リードフレーム | |
JPH05175375A (ja) | 樹脂封止型半導体装置 | |
JPH0425054A (ja) | 半導体装置用リードフレーム | |
JPH03280559A (ja) | チップキャリア | |
JPH07176557A (ja) | 半導体装置 | |
JPH07288262A (ja) | 半導体装置 | |
JPS6245133A (ja) | ペレツト付方法 | |
JPS5889847A (ja) | 封止形集積回路パツケ−ジ | |
JPH01225141A (ja) | 樹脂封止型半導体装置 | |
JPH0330344A (ja) | 半導体装置及びその製造方法 |