JPH07288262A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07288262A JPH07288262A JP6102020A JP10202094A JPH07288262A JP H07288262 A JPH07288262 A JP H07288262A JP 6102020 A JP6102020 A JP 6102020A JP 10202094 A JP10202094 A JP 10202094A JP H07288262 A JPH07288262 A JP H07288262A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- bonding layer
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【目的】 たとえ基板と半導体素子との熱膨張係数の差
が大きくても、デバイスの特性不良や半導体素子の割れ
の発生のない半導体装置を提供すること。 【構成】 基板１と、その基板１の上面に搭載される半
導体素子２と、その基板１と半導体素子２との間に介装
されてそれらを接合する接合層３と、基板１と半導体素
子２とを一体に封止する封止部４とからなる半導体装置
であって、接合層３が、ガラス転移温度が常温以下の弾
性高分子材料からなるようにする。これによって、基板
１と半導体素子２との熱膨張係数の差により発生する応
力が吸収されて緩和されるので、半導体素子２の反りを
防止することができる。
が大きくても、デバイスの特性不良や半導体素子の割れ
の発生のない半導体装置を提供すること。 【構成】 基板１と、その基板１の上面に搭載される半
導体素子２と、その基板１と半導体素子２との間に介装
されてそれらを接合する接合層３と、基板１と半導体素
子２とを一体に封止する封止部４とからなる半導体装置
であって、接合層３が、ガラス転移温度が常温以下の弾
性高分子材料からなるようにする。これによって、基板
１と半導体素子２との熱膨張係数の差により発生する応
力が吸収されて緩和されるので、半導体素子２の反りを
防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば基板と基板上に
搭載された半導体素子とが樹脂などによって一体に封止
されてなる半導体装置に関するものである。
搭載された半導体素子とが樹脂などによって一体に封止
されてなる半導体装置に関するものである。
【０００２】
【従来の技術】例えば樹脂封止型の半導体装置において
は、図３に示したように基板としてのリードフレーム２
０のダイパッド２０ａ上に、ダイボンディング材２１を
介して半導体素子２２が接合される。そして、半導体素
子２２上の図示しない電極とリードフレーム２０のイン
ナーリード２０ｂをがワイヤ２４によって接続され、リ
ードフレーム２０と半導体素子２２とがワイヤ２４を含
んだ状態で一体に樹脂封止されて封止部２５が形成され
る。
は、図３に示したように基板としてのリードフレーム２
０のダイパッド２０ａ上に、ダイボンディング材２１を
介して半導体素子２２が接合される。そして、半導体素
子２２上の図示しない電極とリードフレーム２０のイン
ナーリード２０ｂをがワイヤ２４によって接続され、リ
ードフレーム２０と半導体素子２２とがワイヤ２４を含
んだ状態で一体に樹脂封止されて封止部２５が形成され
る。
【０００３】ところで上記したダイボンディング材２１
としては、現在、常温で作業でき、材料的にも安価な樹
脂ペーストが主流となっている。そしてこの樹脂ペース
トを用いる場合は、ダイパッド２０ａと半導体素子２２
とを常温で接着した後、その樹脂ペーストを加熱硬化さ
せることが行われている。
としては、現在、常温で作業でき、材料的にも安価な樹
脂ペーストが主流となっている。そしてこの樹脂ペース
トを用いる場合は、ダイパッド２０ａと半導体素子２２
とを常温で接着した後、その樹脂ペーストを加熱硬化さ
せることが行われている。
【０００４】
【発明が解決しようとする課題】しかしながら従来のダ
イボンディング材２１では、加熱硬化の後、常温に戻し
たときに、半導体素子２２と基板、すなわち図３ではリ
ードフレーム２０との熱膨張係数の差によって、半導体
素子２２が反ってしまっていた。特に、半導体素子２２
のシリコンに比べ熱膨張係数の大きい銅系のリードフレ
ーム２０へのダイボンディング時や、半導体素子２２が
大面積の場合に、その現象が顕著であった。その結果、
半導体素子２２に過度の応力が働き、半導体素子２２が
割れたり、半導体装置のデバイス特性が不良となるなど
の問題が発生していた。本発明は上記課題に鑑みてなさ
れたものであり、たとえ基板と半導体素子との熱膨張係
数の差が大きくても、デバイスの特性不良や半導体素子
の割れの発生のない半導体装置を提供することを目的と
している。
イボンディング材２１では、加熱硬化の後、常温に戻し
たときに、半導体素子２２と基板、すなわち図３ではリ
ードフレーム２０との熱膨張係数の差によって、半導体
素子２２が反ってしまっていた。特に、半導体素子２２
のシリコンに比べ熱膨張係数の大きい銅系のリードフレ
ーム２０へのダイボンディング時や、半導体素子２２が
大面積の場合に、その現象が顕著であった。その結果、
半導体素子２２に過度の応力が働き、半導体素子２２が
割れたり、半導体装置のデバイス特性が不良となるなど
の問題が発生していた。本発明は上記課題に鑑みてなさ
れたものであり、たとえ基板と半導体素子との熱膨張係
数の差が大きくても、デバイスの特性不良や半導体素子
の割れの発生のない半導体装置を提供することを目的と
している。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明は、基板と、その基板の上面に搭載される半導
体素子と、その基板と半導体素子との間に介装されてそ
れらを接合する接合層と、基板と半導体素子とを一体に
封止する封止部とからなる半導体装置であって、上記接
合層が、ガラス転移温度が常温以下の弾性高分子材料か
らなるようにしたものである。また上記発明において接
合層は、その各面に上記半導体素子と上記基板とをそれ
ぞれ接着するための接着面が形成されてなるようにした
ものである。さらに上記発明において接合層には、導電
性または熱伝導性を付与するための充填材が含有されて
いるようにしたものである。
に本発明は、基板と、その基板の上面に搭載される半導
体素子と、その基板と半導体素子との間に介装されてそ
れらを接合する接合層と、基板と半導体素子とを一体に
封止する封止部とからなる半導体装置であって、上記接
合層が、ガラス転移温度が常温以下の弾性高分子材料か
らなるようにしたものである。また上記発明において接
合層は、その各面に上記半導体素子と上記基板とをそれ
ぞれ接着するための接着面が形成されてなるようにした
ものである。さらに上記発明において接合層には、導電
性または熱伝導性を付与するための充填材が含有されて
いるようにしたものである。
【０００６】
【作用】本発明によれば、接合層を構成する弾性高分子
材料のその弾性によって、基板と半導体素子との熱膨張
係数の差により生じる応力が吸収されて緩和される。ま
た前記接合層は、その各面に接着面が形成されてなるこ
とで、前記基板と前記半導体素子とを強固に接着する。
さらに、前記接合層には充填材が含有されていること
で、その接合層に適正な導電性、熱伝導性が付与され
る。
材料のその弾性によって、基板と半導体素子との熱膨張
係数の差により生じる応力が吸収されて緩和される。ま
た前記接合層は、その各面に接着面が形成されてなるこ
とで、前記基板と前記半導体素子とを強固に接着する。
さらに、前記接合層には充填材が含有されていること
で、その接合層に適正な導電性、熱伝導性が付与され
る。
【０００７】
【実施例】以下、本発明に係る半導体装置の実施例を図
面に基づいて説明する。図１は本発明の半導体装置の一
例を示した断面図である。図示したように本実施例の半
導体装置は主に、基板としてのリードフレーム１のダイ
パッド１ａと、ダイパッド１ａ上に搭載された半導体素
子２と、基板１と半導体素子２との間に介装されてそれ
らを接合する接合層３と、リードフレーム１と半導体素
子２とを一体に樹脂封止する封止部４とからなる。
面に基づいて説明する。図１は本発明の半導体装置の一
例を示した断面図である。図示したように本実施例の半
導体装置は主に、基板としてのリードフレーム１のダイ
パッド１ａと、ダイパッド１ａ上に搭載された半導体素
子２と、基板１と半導体素子２との間に介装されてそれ
らを接合する接合層３と、リードフレーム１と半導体素
子２とを一体に樹脂封止する封止部４とからなる。
【０００８】半導体素子２は、その図示しない電極が、
リードフレーム１のインナーリード１ｂにワイヤー５に
よって接続されている。また封止部４は、例えばワイヤ
ー５とインナーリード１ｂの一部を含んでダイパッド１
ａと半導体素子２とを一体に封止する状態で形成されて
いる。
リードフレーム１のインナーリード１ｂにワイヤー５に
よって接続されている。また封止部４は、例えばワイヤ
ー５とインナーリード１ｂの一部を含んでダイパッド１
ａと半導体素子２とを一体に封止する状態で形成されて
いる。
【０００９】ところで本発明においてその特徴とすると
ころは、接合層３が、ガラス転移温度が常温以下、すな
わち２５℃以下の弾性高分子材料で構成されている点で
ある。ガラス転移温度が常温以下の弾性高分子材料は、
つまりゴム系エラストマーであり、例えばシリコン系ゴ
ム、ニトリル系ゴム、ブタジエン系ゴム、イソプレン系
ゴム、クロロプレン系ゴムなどが挙げられる。接合層３
は、これらゴム系エラストマー単独でまたは複合した状
態で構成される。
ころは、接合層３が、ガラス転移温度が常温以下、すな
わち２５℃以下の弾性高分子材料で構成されている点で
ある。ガラス転移温度が常温以下の弾性高分子材料は、
つまりゴム系エラストマーであり、例えばシリコン系ゴ
ム、ニトリル系ゴム、ブタジエン系ゴム、イソプレン系
ゴム、クロロプレン系ゴムなどが挙げられる。接合層３
は、これらゴム系エラストマー単独でまたは複合した状
態で構成される。
【００１０】またこの実施例では、接合層３は、その各
面にリードフレーム１と半導体素子２とをそれぞれ接着
するための、接着面が形成されてなる。図２は図１に示
した接合層３付近の拡大断面図である。図示したように
接合層３の各面は、それぞれ接着面３ａとなっており、
接着面３ａによって後述するごとくリードフレーム１と
半導体素子２との接着強度が十分に確保される。
面にリードフレーム１と半導体素子２とをそれぞれ接着
するための、接着面が形成されてなる。図２は図１に示
した接合層３付近の拡大断面図である。図示したように
接合層３の各面は、それぞれ接着面３ａとなっており、
接着面３ａによって後述するごとくリードフレーム１と
半導体素子２との接着強度が十分に確保される。
【００１１】接着面３ａは、リードフレーム１と半導体
素子２のそれぞれに対して十分な接着強度を発現しかつ
耐熱性を有する、例えばエポキシ樹脂やポリイミド系樹
脂などの高分子材料を主成分とした有機系材料で構成さ
れる。したがって、この実施例において接合層３は、上
記ゴム系エラストマーと接着面３ａとであたかも三層構
造をなすように形成されている。
素子２のそれぞれに対して十分な接着強度を発現しかつ
耐熱性を有する、例えばエポキシ樹脂やポリイミド系樹
脂などの高分子材料を主成分とした有機系材料で構成さ
れる。したがって、この実施例において接合層３は、上
記ゴム系エラストマーと接着面３ａとであたかも三層構
造をなすように形成されている。
【００１２】なお、接合層３には、導電性または熱伝導
性を付与するため充填材を１０重量部以上含有させるこ
とができる。充填材としては、例えば金や銀などの金属
粉もしくは金属フレークのうちの少なくとも一方、また
はセラミックス粉もしくはセラミックスフレークのうち
の少なくとも一方が用いられる。上記したごとく接合層
３をゴム系エラストマーで構成すると、その固有の弾性
によってリードフレーム１と半導体素子２との熱膨張係
数の差により発生する応力が吸収されて緩和される。そ
の結果、半導体素子２の反りが低減され、デバイスの特
性不良や半導体素子２の割れなどが防止される。
性を付与するため充填材を１０重量部以上含有させるこ
とができる。充填材としては、例えば金や銀などの金属
粉もしくは金属フレークのうちの少なくとも一方、また
はセラミックス粉もしくはセラミックスフレークのうち
の少なくとも一方が用いられる。上記したごとく接合層
３をゴム系エラストマーで構成すると、その固有の弾性
によってリードフレーム１と半導体素子２との熱膨張係
数の差により発生する応力が吸収されて緩和される。そ
の結果、半導体素子２の反りが低減され、デバイスの特
性不良や半導体素子２の割れなどが防止される。
【００１３】また接合層３の各面にそれぞれ接着面３ａ
が形成されていると、十分な接着力が得られ、リードフ
レーム１と半導体素子２とがより強固に接着される。そ
の結果、ワイヤーボンディング時に半導体素子２が剥が
れたり、封止部４にクラックが発生することがないの
で、半導体装置の信頼性が確保されて、品質の高いもの
となる。
が形成されていると、十分な接着力が得られ、リードフ
レーム１と半導体素子２とがより強固に接着される。そ
の結果、ワイヤーボンディング時に半導体素子２が剥が
れたり、封止部４にクラックが発生することがないの
で、半導体装置の信頼性が確保されて、品質の高いもの
となる。
【００１４】なお、上記した接着面３ａにおいては、ヤ
ング率の大きさが銅系のリードフレーム１に比べて極め
て小さく、かつ接合層３において極薄く形成されている
ので、熱応力は極めて小さい。したがって、接着面３ａ
が形成されていることによって半導体素子２と接着面３
ａとの間に応力が発生することはなく、半導体素子２は
反らない。
ング率の大きさが銅系のリードフレーム１に比べて極め
て小さく、かつ接合層３において極薄く形成されている
ので、熱応力は極めて小さい。したがって、接着面３ａ
が形成されていることによって半導体素子２と接着面３
ａとの間に応力が発生することはなく、半導体素子２は
反らない。
【００１５】さらに接合層３に充填材を含有させた場合
には、その接合層３により適正な導電性、熱伝導性を持
たせることができ、半導体素子２からの熱を効率良く放
熱させ、導通をより良好に図ることができる。このよう
に本実施例の半導体装置においては、たとえリードフレ
ーム１と半導体素子２との熱膨張係数差が大きくても、
それにより生じる応力が接合層３の弾性高分子材料によ
って緩和され、かつ接合層３の接着面３ａによってリー
ドフレーム１と半導体素子２との強固な接着強度が確保
される。
には、その接合層３により適正な導電性、熱伝導性を持
たせることができ、半導体素子２からの熱を効率良く放
熱させ、導通をより良好に図ることができる。このよう
に本実施例の半導体装置においては、たとえリードフレ
ーム１と半導体素子２との熱膨張係数差が大きくても、
それにより生じる応力が接合層３の弾性高分子材料によ
って緩和され、かつ接合層３の接着面３ａによってリー
ドフレーム１と半導体素子２との強固な接着強度が確保
される。
【００１６】したがって、デバイスの特性不良や半導体
素子２の割れ、半導体素子２の剥がれ、あるいは封止部
４のクラックの発生などのない信頼性の高い、高品質の
半導体装置とすることができる。
素子２の割れ、半導体素子２の剥がれ、あるいは封止部
４のクラックの発生などのない信頼性の高い、高品質の
半導体装置とすることができる。
【００１７】
【発明の効果】以上説明したように本発明においては、
接合層を弾性高分子材料で構成するので、たとえ基板と
半導体素子との熱膨張係数の差が大きくても、前記接合
層により熱膨張係数の差に起因する応力が緩和される。
したがって、前記半導体素子の反りが低減されるので、
デバイスの特性不良や半導体素子の割れが発生すること
がなく、信頼性の高い、高品質の半導体装置が得られ
る。
接合層を弾性高分子材料で構成するので、たとえ基板と
半導体素子との熱膨張係数の差が大きくても、前記接合
層により熱膨張係数の差に起因する応力が緩和される。
したがって、前記半導体素子の反りが低減されるので、
デバイスの特性不良や半導体素子の割れが発生すること
がなく、信頼性の高い、高品質の半導体装置が得られ
る。
【００１８】また前記接合層は、その各面にそれぞれ接
着面が形成されてなることで、前記基板と前記半導体素
子との強固な接着強度が確保される。このため、ワイヤ
ーボンディング時における半導体素子の剥がれや封止部
のクラックの発生などを確実に防止することができ、よ
り信頼性の高い、高品質な半導体装置とすることができ
る。さらに、前記接合層に充填材を含有させることで、
その接合層により適正な導電性、熱伝導性を持たせるこ
とができるので、前記半導体素子からの熱を効率良く放
熱させ、導通をより良好にとることができる。
着面が形成されてなることで、前記基板と前記半導体素
子との強固な接着強度が確保される。このため、ワイヤ
ーボンディング時における半導体素子の剥がれや封止部
のクラックの発生などを確実に防止することができ、よ
り信頼性の高い、高品質な半導体装置とすることができ
る。さらに、前記接合層に充填材を含有させることで、
その接合層により適正な導電性、熱伝導性を持たせるこ
とができるので、前記半導体素子からの熱を効率良く放
熱させ、導通をより良好にとることができる。
【図１】本発明装置の一例を示した断面図である。
【図２】図１における接合層付近の拡大断面図である。
【図３】従来装置の一例を示した断面図である。
１ リードフレーム（基板） ２ 半導体素子 ３ 接合層 ３ａ 接着面 ４ 封止部
Claims (3)
- 【請求項１】 基板と、その基板の上面に搭載される半
導体素子と、前記基板と前記半導体素子との間に介装さ
れてそれらを接合する接合層と、前記基板と前記半導体
素子とを一体に封止する封止部とからなる半導体装置で
あって、 前記接合層は、ガラス転移温度が常温以下の弾性高分子
材料からなることを特徴とする半導体装置。 - 【請求項２】 前記接合層は、その各面に前記半導体素
子と前記基板とをそれぞれ接着するための接着面が形成
されてなることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記接合層には、導電性または熱伝導性
を付与するための充填材が含有されていることを特徴と
する請求項１または請求項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6102020A JPH07288262A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6102020A JPH07288262A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07288262A true JPH07288262A (ja) | 1995-10-31 |
Family
ID=14316071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6102020A Pending JPH07288262A (ja) | 1994-04-15 | 1994-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07288262A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
| JP2002353393A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
-
1994
- 1994-04-15 JP JP6102020A patent/JPH07288262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
| JP2002353393A (ja) * | 2001-05-24 | 2002-12-06 | Sony Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006179538A (ja) | 半導体パワーモジュール | |
| JPH09129811A (ja) | 樹脂封止型半導体装置 | |
| JP2734443B2 (ja) | 樹脂封止型半導体装置 | |
| JP3892359B2 (ja) | 半導体チップの実装方法 | |
| JP4542842B2 (ja) | 電極間接続構造 | |
| JP2956617B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07288262A (ja) | 半導体装置 | |
| JPH09172029A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
| JP2694871B2 (ja) | 半導体装置 | |
| JP2003510847A (ja) | 集積回路内部でのダイクラッキングを低減する方法 | |
| JP2833916B2 (ja) | 半導体装置 | |
| JP2743157B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1116959A (ja) | 半導体装置 | |
| JP3482837B2 (ja) | 半導体装置 | |
| TWI290759B (en) | Semiconductor package and its fabricating process | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JPH02210843A (ja) | 樹脂封止型半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JPS6035540A (ja) | 半導体装置 | |
| JP2923043B2 (ja) | 樹脂封止型半導体装置 | |
| JPH07176557A (ja) | 半導体装置 | |
| JPS60119765A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JPS6245133A (ja) | ペレツト付方法 |