JPH0433357A - マルチ・チップ・パッケージの構造 - Google Patents
マルチ・チップ・パッケージの構造Info
- Publication number
- JPH0433357A JPH0433357A JP14030390A JP14030390A JPH0433357A JP H0433357 A JPH0433357 A JP H0433357A JP 14030390 A JP14030390 A JP 14030390A JP 14030390 A JP14030390 A JP 14030390A JP H0433357 A JPH0433357 A JP H0433357A
- Authority
- JP
- Japan
- Prior art keywords
- container
- vessel
- substrate
- vessels
- covering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000007769 metal material Substances 0.000 claims abstract description 4
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 238000007789 sealing Methods 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 3
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 238000007639 printing Methods 0.000 abstract description 2
- 229910015363 Au—Sn Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 229920002050 silicone resin Polymers 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 8
- 101710121996 Hexon protein p72 Proteins 0.000 description 7
- 101710125418 Major capsid protein Proteins 0.000 description 7
- 238000005219 brazing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000945 filler Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装1用バツゲージの構造に関し、特にマ
ルチ・チップ・パッケージ(以下、MCPという)の封
止構造及び電気的接続構造に関する。
ルチ・チップ・パッケージ(以下、MCPという)の封
止構造及び電気的接続構造に関する。
従来技術によるMCP構造を図面を参照しなから説明す
る。第3図(a) 、 (b)に従来のMCP構造の代
表例を示す。
る。第3図(a) 、 (b)に従来のMCP構造の代
表例を示す。
第3図(a)はトランスファ・モールドタイプのMCP
である。図に示すように、半導体素子1は、エポキシ基
板2上にパターンニングされた基板配置113のチップ
搭載面に、ろう材または樹脂等でダイボンドされる。半
導体素子1は基板配線3と、ワイヤーボンディングもし
くはTAB(TapeAutoiated Bondi
ng)等によって電気的に接続される。基板配線3は、
通常電気抵抗の低いCuをベースに、Snメツキ、Au
メツキが施されている。
である。図に示すように、半導体素子1は、エポキシ基
板2上にパターンニングされた基板配置113のチップ
搭載面に、ろう材または樹脂等でダイボンドされる。半
導体素子1は基板配線3と、ワイヤーボンディングもし
くはTAB(TapeAutoiated Bondi
ng)等によって電気的に接続される。基板配線3は、
通常電気抵抗の低いCuをベースに、Snメツキ、Au
メツキが施されている。
更にエポキシ基板2はリードフレーム23のアイランド
20に樹脂系接着剤にて接着される。そして、エポキシ
基板2上の基板配線3とアウターリード22とがワイヤ
ーボンディングによるワイヤ4にて電気的に接続された
後、モールド樹脂21で封止成彩される。
20に樹脂系接着剤にて接着される。そして、エポキシ
基板2上の基板配線3とアウターリード22とがワイヤ
ーボンディングによるワイヤ4にて電気的に接続された
後、モールド樹脂21で封止成彩される。
第3図(tl)は樹脂ボッティング封止タイプのセラミ
ック容器を用いたMCPである。半導体素子の搭載は、
専用のセラミック容器の場合、容器表面に設けたメツキ
層に直接ダイボンドすることにより行うが、汎用タイプ
では、配線基板を介装して行う。この第3図(1))で
は汎用タイプの容器として説明を行う。
ック容器を用いたMCPである。半導体素子の搭載は、
専用のセラミック容器の場合、容器表面に設けたメツキ
層に直接ダイボンドすることにより行うが、汎用タイプ
では、配線基板を介装して行う。この第3図(1))で
は汎用タイプの容器として説明を行う。
半導体素子1はSt基板2′に搭載され、この基板2′
はセラミック容器27にろう材または樹脂で接着される
。電気的接続は、基板配、113とインナーリード25
間をワイヤーボンデインクすることによって行う。イン
ナーリード25は積層前!i26を介してアウターリー
ド22と電気的に接続されている。封止は、セラミツク
容器27内部に硬化性樹脂24をボッティングし、容器
内部の半導体素子1を保護する。
はセラミック容器27にろう材または樹脂で接着される
。電気的接続は、基板配、113とインナーリード25
間をワイヤーボンデインクすることによって行う。イン
ナーリード25は積層前!i26を介してアウターリー
ド22と電気的に接続されている。封止は、セラミツク
容器27内部に硬化性樹脂24をボッティングし、容器
内部の半導体素子1を保護する。
上述したように、従来のMCPでは樹脂による封止を行
うため、樹脂自身の吸湿およびリードフレーム・セラミ
ック界面からの水分浸入が避けられず、気密封止ができ
ないという欠点がある。
うため、樹脂自身の吸湿およびリードフレーム・セラミ
ック界面からの水分浸入が避けられず、気密封止ができ
ないという欠点がある。
また、トランスファ・モールドタイプにおいて、既存の
リードフレームを適用する場合、大型半導体素子を複数
搭載できないという欠点があり、セラミック容器につい
ても、あまり大型のものはセラミックの反りなどの問題
があるため、製造不可能であり、大型・高集積のMCP
が実現できないという欠点があった。
リードフレームを適用する場合、大型半導体素子を複数
搭載できないという欠点があり、セラミック容器につい
ても、あまり大型のものはセラミックの反りなどの問題
があるため、製造不可能であり、大型・高集積のMCP
が実現できないという欠点があった。
更にトランスファ・モールドタイプでは、上述の欠点に
加えて、 ■樹脂の熱伝導が悪いため、半導体素子の温度上昇が大
きくなる。
加えて、 ■樹脂の熱伝導が悪いため、半導体素子の温度上昇が大
きくなる。
■樹脂〜半導体素子間に応力が加わり、半導体素子が劣
化し易くなる。
化し易くなる。
という欠点がある。
本発明は、容器の気密封止にガスケットリングを用いる
ことにより、水分の浸入を防止し、さらに、容器を熱放
散性の良好な金属素材で構成し、かつその容量を増大す
ることにより、半導体素子の高密度化を図るとともに、
素子の発熱を容器外に効率的に放熱するようにしたマル
チ・チップ・パッケージの構造を提供することを目的と
する。
ことにより、水分の浸入を防止し、さらに、容器を熱放
散性の良好な金属素材で構成し、かつその容量を増大す
ることにより、半導体素子の高密度化を図るとともに、
素子の発熱を容器外に効率的に放熱するようにしたマル
チ・チップ・パッケージの構造を提供することを目的と
する。
前記目的を達成するなめ、本発明に係るマルチ・チップ
・パッケージの構造においては、支持容器及び蓋容器の
対と、金属リードと、基板とを有するマルチ・チップ・
パッケージの構造であって、基板は、半導体素子を複数
個搭載したものであり、 支持容器及び蓋容器の対は、熱放散性の良好な金属素材
で楕成し、相互の開口縁間がカスゲットリングにより気
密封止されて緊締結合され、その内部に一又は二以上の
基板を収納するものであり、金属リードは、基板の入出
力端子としての機能を有し、容器との間が絶縁されて該
容器の内外に延在し、その容器内方端が該容器内に収納
された基板の電極に当接して電気的に接続されたもので
ある。
・パッケージの構造においては、支持容器及び蓋容器の
対と、金属リードと、基板とを有するマルチ・チップ・
パッケージの構造であって、基板は、半導体素子を複数
個搭載したものであり、 支持容器及び蓋容器の対は、熱放散性の良好な金属素材
で楕成し、相互の開口縁間がカスゲットリングにより気
密封止されて緊締結合され、その内部に一又は二以上の
基板を収納するものであり、金属リードは、基板の入出
力端子としての機能を有し、容器との間が絶縁されて該
容器の内外に延在し、その容器内方端が該容器内に収納
された基板の電極に当接して電気的に接続されたもので
ある。
本発明によれば、対をなす容器8.9の少なくとも一方
に配線基板2′を装着し、容器8.9の開口縁間をガス
ケットリング4で気密封止することにより、容器8,9
内に配線基板2′を収納し、かつ、入出力端子としての
金属リード10を配線基板2′に接続し、これによりマ
ルチ・チップ・パッケージを完成させる。
に配線基板2′を装着し、容器8.9の開口縁間をガス
ケットリング4で気密封止することにより、容器8,9
内に配線基板2′を収納し、かつ、入出力端子としての
金属リード10を配線基板2′に接続し、これによりマ
ルチ・チップ・パッケージを完成させる。
次に、本発明について図面を参照しながら説明する。
(実施例1)
第1図(a)は本発明の実施例1を示す分解断面図、(
b)は組立後の断面図である6 図において、半導体素子1は、St基板2り上にバター
ニングされた基板配線3のダイアタッチ部6にAu−3
iろう材でダイボンドされる。更に半導体素子1の信号
入出力用パッドと基板配線3とをワイヤ4のボンディン
グまたはTABで電気的に接続する。これにより、半導
体素子1とランドパターン5までの電気的接続が実現さ
れる。
b)は組立後の断面図である6 図において、半導体素子1は、St基板2り上にバター
ニングされた基板配線3のダイアタッチ部6にAu−3
iろう材でダイボンドされる。更に半導体素子1の信号
入出力用パッドと基板配線3とをワイヤ4のボンディン
グまたはTABで電気的に接続する。これにより、半導
体素子1とランドパターン5までの電気的接続が実現さ
れる。
このようにして半導体素子1を複数搭載したSi基板2
の裏面を、Cu支持容器8にろう材(インジウム系半田
)もしくはSi樹脂7で接着する。
の裏面を、Cu支持容器8にろう材(インジウム系半田
)もしくはSi樹脂7で接着する。
このCu支持容器8は、Cufi容器9で封止されるが
、これらのCu容器8及び9は各々開口縁に清14を設
けてガスケットリング13を間に挾む構造をとるゆそし
て、Cu容器8,9をビス12によってめねじ15に締
め込むことで、機械的に封止される。
、これらのCu容器8及び9は各々開口縁に清14を設
けてガスケットリング13を間に挾む構造をとるゆそし
て、Cu容器8,9をビス12によってめねじ15に締
め込むことで、機械的に封止される。
Cu1l容器91111に設けたり−ドピン(金属リー
ド) 10は、ガラス11によりCu1i容器9と電気
的に絶縁されており、封止時にSt基板2り上にランド
パターン5に突き当てられる。ランドパターン5にはあ
らかじめ金もしくは半田バンプを設けるか、A u −
S nのプリフォームまたは予備半田16を印刷してお
くことにより、電気的接合性が安定する。Au−3n及
び半田系を用いた場合、封止後ベークを行うことにより
、より接合安定性が向上する。
ド) 10は、ガラス11によりCu1i容器9と電気
的に絶縁されており、封止時にSt基板2り上にランド
パターン5に突き当てられる。ランドパターン5にはあ
らかじめ金もしくは半田バンプを設けるか、A u −
S nのプリフォームまたは予備半田16を印刷してお
くことにより、電気的接合性が安定する。Au−3n及
び半田系を用いた場合、封止後ベークを行うことにより
、より接合安定性が向上する。
(実施例2)
第2図(a)は本発明の実施例2を示す分解斜視図、(
b)は組立後の断面図である。
b)は組立後の断面図である。
本実施例では、より実装の高密度化をはかるなめに、実
施例1に示したCu1l容器9WUにも、半導体素子1
を複数個搭載したlI側Si基板17を実装したもので
ある。ここで、容器111si基板18と蓋側Si基板
17との電気的接続は、あらかじめ蓋側Si基板17の
ランドパターン5に、ろう材でピン19を#続しておき
、封止時に容器rpJsi基板18のランドパターン5
に突き当てる構造をとっている。
施例1に示したCu1l容器9WUにも、半導体素子1
を複数個搭載したlI側Si基板17を実装したもので
ある。ここで、容器111si基板18と蓋側Si基板
17との電気的接続は、あらかじめ蓋側Si基板17の
ランドパターン5に、ろう材でピン19を#続しておき
、封止時に容器rpJsi基板18のランドパターン5
に突き当てる構造をとっている。
尚、実施例では容器8.9の素材としてCuを用いたが
、これに代えてFe系合金を用いてもよい 〔発明の効果〕 以上説明したように本発明によれば、大規模なマルチ・
チップ基板を気密封止でき、基準値1×10−’CC/
’SeC以下のリークレートに対して、■×10−”
cc/secまでリークレートを低減可能である。さら
に、熱放散性が極めて良好となり、しかも気密封止部よ
りの水分の浸入を防止できる。また、半導体素子電極部
から金属リード外rpJ、tでの経路において使用して
いる絶縁物としてガラス(εSΣ4)を用いることによ
り、セラミック・バッゲ=ジを使用するタイプ(ε5=
91に比べて、信号の遅延を小さくすることが可能であ
る。
、これに代えてFe系合金を用いてもよい 〔発明の効果〕 以上説明したように本発明によれば、大規模なマルチ・
チップ基板を気密封止でき、基準値1×10−’CC/
’SeC以下のリークレートに対して、■×10−”
cc/secまでリークレートを低減可能である。さら
に、熱放散性が極めて良好となり、しかも気密封止部よ
りの水分の浸入を防止できる。また、半導体素子電極部
から金属リード外rpJ、tでの経路において使用して
いる絶縁物としてガラス(εSΣ4)を用いることによ
り、セラミック・バッゲ=ジを使用するタイプ(ε5=
91に比べて、信号の遅延を小さくすることが可能であ
る。
蓋容器にも基板を接続することにより、より高密度の実
装が可能となる等の効果が生じる。
装が可能となる等の効果が生じる。
第1図(a)は本発明の実施例1を示す分解断面図、(
INは組立後の断面図、第2図(a)は本発明の実施例
2を示す分解断面図、(b)は組立後の断面図、第3図
(a) 、 (b)は従来例を示す断面図である。 ■・・・半導体素子 2・・・エポキシ樹脂2′
・・・Si基板 3・・・基板配線4・・・ワイ
ヤ 5・・・ランドパターン6・・・ダイア
タンチ部 8・・・支持容器 10・・・リードピン 12・・・ビス 14・・・渭 16・・・Au−3口ろう材 18・・・容器II!lsf基板
INは組立後の断面図、第2図(a)は本発明の実施例
2を示す分解断面図、(b)は組立後の断面図、第3図
(a) 、 (b)は従来例を示す断面図である。 ■・・・半導体素子 2・・・エポキシ樹脂2′
・・・Si基板 3・・・基板配線4・・・ワイ
ヤ 5・・・ランドパターン6・・・ダイア
タンチ部 8・・・支持容器 10・・・リードピン 12・・・ビス 14・・・渭 16・・・Au−3口ろう材 18・・・容器II!lsf基板
Claims (1)
- (1)支持容器及び蓋容器の対と、金属リードと、基板
とを有するマルチ・チップ・パッケージの構造であって
、 基板は、半導体素子を複数個搭載したものであり、 支持容器及び蓋容器の対は、熱放散性の良好な金属素材
で構成し、相互の開口縁間がガスケットリングにより気
密封止されて緊締結合され、その内部に一又は二以上の
基板を収納するものであり、金属リードは、基板の入出
力端子としての機能を有し、容器との間が絶縁されて該
容器の内外に延在し、その容器内方端が該容器内に収納
された基板の電極に当接して電気的に接続されたもので
あることを特徴とするマルチ・チップ・パッケージの構
造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14030390A JPH0433357A (ja) | 1990-05-30 | 1990-05-30 | マルチ・チップ・パッケージの構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14030390A JPH0433357A (ja) | 1990-05-30 | 1990-05-30 | マルチ・チップ・パッケージの構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0433357A true JPH0433357A (ja) | 1992-02-04 |
Family
ID=15265652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14030390A Pending JPH0433357A (ja) | 1990-05-30 | 1990-05-30 | マルチ・チップ・パッケージの構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0433357A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262477B1 (en) * | 1993-03-19 | 2001-07-17 | Advanced Interconnect Technologies | Ball grid array electronic package |
EP1167281A2 (en) * | 2000-06-22 | 2002-01-02 | Samsung Electronics Co. Ltd. | Chip scale surface-mountable packaging method for electronic and MEMS devices |
JP2003528440A (ja) * | 1998-10-08 | 2003-09-24 | ハネウェル・インコーポレーテッド | 電子パッケージを密封する方法及び装置 |
-
1990
- 1990-05-30 JP JP14030390A patent/JPH0433357A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6262477B1 (en) * | 1993-03-19 | 2001-07-17 | Advanced Interconnect Technologies | Ball grid array electronic package |
JP2003528440A (ja) * | 1998-10-08 | 2003-09-24 | ハネウェル・インコーポレーテッド | 電子パッケージを密封する方法及び装置 |
EP1167281A2 (en) * | 2000-06-22 | 2002-01-02 | Samsung Electronics Co. Ltd. | Chip scale surface-mountable packaging method for electronic and MEMS devices |
EP1167281A3 (en) * | 2000-06-22 | 2003-03-19 | Samsung Electronics Co. Ltd. | Chip scale surface-mountable packaging method for electronic and MEMS devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5293301A (en) | Semiconductor device and lead frame used therein | |
US6002165A (en) | Multilayered lead frame for semiconductor packages | |
US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
KR100903063B1 (ko) | 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법 | |
US20070273023A1 (en) | Integrated circuit package having exposed thermally conducting body | |
US7642638B2 (en) | Inverted lead frame in substrate | |
JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
US20020190366A1 (en) | Micro BGA package | |
JPH0433357A (ja) | マルチ・チップ・パッケージの構造 | |
JPH04114455A (ja) | 半導体装置及びその実装構造 | |
JPH0846100A (ja) | 半導体集積回路装置 | |
JP3466354B2 (ja) | 半導体装置 | |
JPH08115941A (ja) | 半導体装置 | |
JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH02105446A (ja) | 混成集積回路 | |
JP2000124401A (ja) | 半導体装置 | |
JP2814006B2 (ja) | 電子部品搭載用基板 | |
JPH05275570A (ja) | 半導体装置 | |
JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
TWI236108B (en) | Leadless package | |
JPS5856449A (ja) | 半導体装置 |