JP2024025271A - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2024025271A
JP2024025271A JP2022128582A JP2022128582A JP2024025271A JP 2024025271 A JP2024025271 A JP 2024025271A JP 2022128582 A JP2022128582 A JP 2022128582A JP 2022128582 A JP2022128582 A JP 2022128582A JP 2024025271 A JP2024025271 A JP 2024025271A
Authority
JP
Japan
Prior art keywords
sintered
semiconductor module
manufacturing
semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022128582A
Other languages
English (en)
Inventor
隆 齊藤
Takashi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022128582A priority Critical patent/JP2024025271A/ja
Priority to US18/342,911 priority patent/US20240055392A1/en
Priority to CN202310799045.9A priority patent/CN117594465A/zh
Publication of JP2024025271A publication Critical patent/JP2024025271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】本発明は、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる半導体モジュールの製造方法を提供することを目的とする。【解決手段】半導体モジュールの製造方法は、絶縁基板１３１の上に導電パターン１３３ａが形成された絶縁配線基板１３を下側熱板２の上に配置し、導電パターン１３３ａの上に焼結材１５１ａ－１を配置し、焼結材１５１ａ－１の上に半導体チップ１４ａ－１を配置し、半導体チップ１４ａ－１の上に緩衝材４Ａを配置し、緩衝材４Ａの上に上側熱板３を配置し、絶縁基板１３１の一部１３１ａとの間に空間６１ａを設けた状態の上側熱板３によって、緩衝材４Ａ及び半導体チップ１４ａ－１を介して焼結材１５１ａ－１を加圧及び加熱して焼結する。【選択図】図５

Description

本発明は、電子部品を備える半導体モジュールの製造方法に関する。
主に産業用の半導体モジュールは、絶縁基板と、はんだによって絶縁基板に接合された半導体チップと、はんだによって絶縁基板が接合された放熱部材と、サーマルコンパウンドを介して放熱部材が取り付けられた放熱フィンとを有している。また、車載分野では、直接水冷冷却構造を有し、サーマルコンパウンドを使用せずに絶縁基板と冷却フィンとがはんだによって接合された構造を有する半導体モジュールも使用されている。現在、半導体チップと絶縁基板との接合には、はんだ付けが用いられている。しかしながら、高耐熱性、高放熱及び高信頼性などを目的に、半導体チップと絶縁基板とを接合する方法として、銀などのナノ粒子やマイクロ粒子を用いた焼結接合の研究・開発が進められている。
特許文献１には、「緩衝材シートが、一対のプレス面における理想的な平行姿勢からの逸脱ないし傾きや、基板の面からチップの頂面までの高さについてチップ間で差異がある場合にはその差異を、実質的に吸収して低減・解消するクッション機能を発揮しうる」ことが開示されている。また、特許文献１には、「高温加圧過程において、使用緩衝材シートが基板上のチップを包埋するような過度の圧縮変形や垂れ下がる変形を生じてチップ周りに閉空間（基板とチップと緩衝材シートとにより閉ざされた空間）が形成されると、焼結接合用材料層から揮発して逸出した成分が基板に対して沈着してしまう場合がある。このような沈着が生じると、沈着箇所を清浄化するための洗浄工程が別途必要となり、好ましくない。高温加圧過程を経る上述の焼結接合工程において過度の圧縮変形や垂れ下がる変形を生じにくい上述の緩衝材シートは、このような問題を回避するのに適するのである。」ことが開示されている。
特許文献２には、「焼結材からガスが発生するため、緩衝層は半導体チップ及び焼結材の周囲を密閉しないことが好ましい。」が開示されている。また、特許文献２の図１４には、「加圧の前後での弾性部材の厚さが変化し、加圧時に緩衝層と絶縁回路基板に設けられた第２回路層との間に間隙がある」ことが開示されている。
特許文献３には、「単に圧力均一化シートを介在させるだけでは、加圧中に圧力均一化シートが垂れ下がって接合部分の周囲を覆ってしまい、分解・脱ガスした有機保護膜の成分がその空間内に滞留することが懸念される。この場合、空間近傍の回路部材等を汚染して、回路部材等の信頼性が低下する恐れがあった。」ことが開示されている。また、特許文献３には、「加圧した際に、圧力均一化シートが加圧面よりもさらに電力用半導体素子から離れる方向に反り返る。その結果、電力用半導体素子の近傍の空間が圧力均一化シートによって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子の近傍の空間に滞留することがなくなる。」ことが開示されている。
国際公開第２０１９／２０８０７２号 特開２０２１－１５０５４８号公報 特開２０１４－２３９１７０号公報
半導体チップなどの電子部品と絶縁基板を焼結結合する場合、焼結材に加圧する必要がある。電子部品を介して焼結材を加圧する場合、電子部品の表面の凹凸や高さのばらつきを吸収するために、緩衝材が使用される。また、複数の電子部品や高さの異なる電子部品を一度に加圧接合する場合には、複数の電子部品に加わる圧力を均一にするために、厚い緩衝材が必要になる。
焼結材の焼結時に厚い緩衝材を用いると、緩衝材が電子部品や焼結材の周りを完全に覆うとともに、絶縁基板の表面に接触してしまう。そうすると、焼結材を加圧する際に焼結材から放出されるガスが外部に抜けることを緩衝材が阻害する。その結果、当該ガスが絶縁基板の表面に炭化物のような堆積物として残る場合がある。こ半導体モジュールの製造工程における焼結後の工程において、この堆積物がはんだ付け性を低下させ、ゲルや樹脂封止のボイド、あるいは封止樹脂の剥離の発生の原因となる。
本発明の目的は、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる半導体モジュールの製造方法を提供することにある。
上記目的を達成するために、本発明の一態様による半導体モジュールの製造方法は、絶縁基板の上に導電パターンが形成された絶縁配線基板を下側熱板の上に配置し、前記導電パターンの上に焼結材を配置し、前記焼結材の上に電子部品を配置し、複数の電子部品の上に緩衝材を配置し、前記緩衝材の上に上側熱板を配置し、前記絶縁基板の一部との間に空間を設けた状態の前記上側熱板によって、前記緩衝材及び前記電子部品を介して前記焼結材を加圧及び加熱して焼結する。
本発明の一態様によれば、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる。
本発明の第１実施形態による半導体モジュールの製造方法によって製造される半導体モジュールの概略構成の一例を示す平面図である。 本発明の第１実施形態による半導体モジュールの製造方法によって製造される半導体モジュールの概略構成の一例を示す断面図である。 本発明の第１実施形態による半導体モジュールの製造方法の流れの一例を示すフローチャートである。 本発明の第１実施形態による半導体モジュールの製造方法における絶縁配線基板の配置工程から上側熱板の配置工程までを模式的に示す図である。 本発明の第１実施形態による半導体モジュールの製造方法における焼結材への加圧及び加熱工程を模式的に示す図である。 本発明の第１実施形態による半導体モジュールの製造方法における上側熱板の退避工程から絶縁配線基板の取り外し工程までを模式的に示す図である。 比較例による半導体モジュールの製造方法における上側熱板の配置工程を模式的に示す図である。 比較例による半導体モジュールの製造方法における焼結材の加圧及び加熱工程を模式的に示す図である。 比較例による半導体モジュールの製造方法における焼結材への加圧及び加熱工程が終了した後の絶縁配線基板の平面の一例を模式的に示す図である。 本発明の第２実施形態による半導体モジュールの製造方法における絶縁配線基板の配置工程から上側熱板の配置工程までを模式的に示す図である。 本発明の第２実施形態による半導体モジュールの製造方法における焼結材への加圧及び加熱工程を模式的に示す図である。 本発明の第３実施形態による半導体モジュールの製造方法によって製造される半導体モジュールに備えられて半導体チップが実装された状態の絶縁配線基板の概略構成の一例を示す平面図である。 本発明の第３実施形態による半導体モジュールの製造方法における絶縁配線基板の配置工程から上側熱板の配置工程までを模式的に示す図である。 本発明の第３実施形態による半導体モジュールの製造方法における焼結材への加圧及び加熱工程を模式的に示す図である。
本発明の各実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
〔第１実施形態〕
本発明の第１実施形態による半導体モジュールの製造について図１から図９を用いて説明する。
（半導体モジュールの構成）
本実施形態による半導体モジュールの製造方法によって製造される半導体モジュール１の概略構成について図１及び図２を用いて説明する。半導体モジュール１は、例えば直流交流変換が可能な単相の電力変換モジュールを例にとって説明する。図１は、半導体モジュール１の概略構成の一例を示す平面図（半導体チップ１４ａ－１などが実装される側から見た図）である。図１では、理解を容易にするため、封止樹脂１８の図示が省略されている。図２は、図１中に示すＡ－Ａ線で切断した半導体モジュール１の切断を模式的に示す図である。
図１に示すように、半導体モジュール１は、空間１１１を画定するケース１１を備えている。ケース１１は、例えば絶縁性の熱可塑性樹脂で形成されている。ケース１１は、例えば平面視で矩形の枠形状を有している。ここで、平面視とは、導電パターン１３３ａ，１３３ｂ，１３３ｃ（詳細は後述）が形成された絶縁基板１３１（詳細は後述）の表面を直交する方向に見ることをいう。
ケース１１を構成する一方の短辺には、例えば正極側の直流電力が供給される正極端子Ｐｔと、例えば負極側の直流電力が供給される負極端子Ｎｔとが配置されている。ケース１１を構成する他方の短辺には、入力される直流電力が半導体モジュール１によって交流変換された交流電力が出力される出力端子Ｏｔが配置されている。正極端子Ｐｔ、負極端子Ｎｔ及び出力端子Ｏｔは、ケース１１から空間１１１に亘って設けられている。
図１に示すように、半導体モジュール１は、空間１１１に配置された絶縁配線基板１３を備えている。絶縁配線基板１３は、例えばＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板又はＡＭＢ（Ａｃｔｉｖｅ Ｍａｔａｌ Ｂｒａｚｉｎｇ）基板である。
絶縁配線基板１３は、例えば矩形平板状を有する絶縁基板１３１を有している。絶縁基板１３１は、例えばアルミナ（Ａｌ２Ｏ３）や窒化アルミニウム（ＡｌＮ）などのセラミックスで形成されている。絶縁配線基板１３は、絶縁基板１３１の上面（封止樹脂１８（図１では不図示、図２参照）側）に形成された導電パターン１３３ａ，１３３ｂ，１３３ｃを有している。導電パターン１３３ａ，１３３ｂ，１３３ｃは、例えば銅（Ｃｕ）で形成されている。導電パターン１３３ａは、例えば長方形状を有している。導電パターン１３３ａは、絶縁基板１３１の一方の長辺の近傍に当該長辺に沿って配置されている。導電パターン１３３ｂは例えば、絶縁基板１３１の他方の長辺の近傍、出力端子Ｏｔの配置側の絶縁基板１３１の短辺に沿い、かつ当該短辺から絶縁基板１３１の中央部に向かって延在して配置されている。導電パターン１３３ｂは、例えば凹形状を有している。導電パターン１３３ｃは例えば、導電パターン１３３ｂの間の絶縁基板１３１の中央部から負極端子Ｎｔが配置された側の絶縁基板１３１の角部まで延在して配置されている。導電パターン１３３ｃは、例えば上下反対向きのＬ字形状を有している。
導電パターン１３３ａは、正極端子Ｐｔが配置されている側の端部に形成された端子パターン１３３ａ－１を有している。端子パターン１３３ａ－１の上方には正極端子Ｐｔの端部が配置されている。正極端子Ｐｔは、端子パターン１３３ａ－１に例えばはんだ付けされている。これにより、正極端子Ｐｔと端子パターン１３３ａ－１とは機械的かつ電気的に接続される。
導電パターン１３３ｂは、出力端子Ｏｔが配置されている側の絶縁基板１３１の短辺に沿う領域の一部に形成された端子パターン１３３ｂ－１を有している。端子パターン１３３ｂ－１の上方には出力端子Ｏｔの端部が配置されている。出力端子Ｏｔは、端子パターン１３３ｂ－１に例えばはんだ付けされている。これにより、出力端子Ｏｔと端子パターン１３３ｂ－１とは機械的かつ電気的に接続される。
導電パターン１３３ｃは、負極端子Ｎｔが配置されている側の端部に形成された端子パターン１３３ｃ－１を有している。端子パターン１３３ｃ－１の上方には負極端子Ｎｔの端部が配置されている。負極端子Ｎｔは、端子パターン１３３ｃ－１に例えばはんだ付けされている。これにより、負極端子Ｎｔと端子パターン１３３ｃ－１とは機械的かつ電気的に接続される。
図１に示すように、半導体モジュール１は、導電パターン１３３ａの上に形成された焼結体１５ａ－１，１５ａ－２と、焼結体１５ａ－１，１５ａ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２とを備えている。焼結体１５ａ－１は、焼結材１５１ａ－１（図１では不図示、図４及び図５参照）が焼結されて形成され、焼結体１５ａ－２は、焼結材１５１ａ－１と同じ材料で形成された焼結材（不図示）が焼結されて形成されている。半導体チップ１４ａ－１は、焼結体１５ａ－１によって導電パターン１３３ａと接合され、半導体チップ１４ａ－２は、焼結体１５ａ－２によって導電パターン１３３ａと接合されている。このため、半導体チップ１４ａ－１は、焼結体１５ａ－１によって導電パターン１３３ａと機械的及び電気的に接続され、半導体チップ１４ａ－２は、焼結体１５ａ－２によって導電パターン１３３ａと機械的及び電気的に接続されている。
半導体モジュール１は、導電パターン１３３ｂのうちの絶縁基板１３１の長辺に沿う領域の上に形成された焼結体１５ｂ－１，１５ｂ－２と、焼結体１５ｂ－１，１５ｂ－２の上に配置された半導体チップ１４ｂ－１，１４ｂ－２とを備えている。焼結体１５ｂ－１は、焼結材１５１ｂ－１（図１では不図示、図４及び図５参照）が焼結されて形成され、焼結体１５ｂ－２は、焼結材１５１ｂ－１と同じ材料で形成された焼結材（不図示）が焼結されて形成されている。半導体チップ１４ｂ－１は、焼結体１５ｂ－１によって導電パターン１３３ｂと接合され、半導体チップ１４ｂ－２は、焼結体１５ｂ－２によって導電パターン１３３ｂと接合されている。このため、半導体チップ１４ｂ－１は、焼結体１５ｂ－１によって導電パターン１３３ｂと機械的かつ電気的に接続され、半導体チップ１４ｂ－２は、焼結体１５ｂ－２によって導電パターン１３３ｂと機械的かつ電気的に接続されている。
詳細は後述するが、本実施形態では、上側熱板３（図１では不図示、図５参照）と絶縁基板１３１との間に空間６１ａ，６１ｂ，６１ｃ，６１ｄ（図５参照）を設けた状態で上側熱板３によって焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２（図１では不図示、図４及び図５参照）を加圧及び加熱し、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を焼結する。これにより、焼結時に焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２から放出されるガスに基づく堆積物が半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２や絶縁基板１３１に付着することが防止される。
焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２は、周囲を有機物でコーティングされた微細な金属粒子を有機溶媒に混合したものである。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を接合対象物である半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２及び導電パターン１３３ａ，１３３ｂの間に配置した状態で加圧及び加熱することによって有機溶媒とコーティングしている有機物が気化し、露出した微細な金属粒子同士が融合して多孔質の焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２が形成される。金属粒子としては、例えば粒径数ナノメートル以上数マイクロメートル以下の銀（Ａｇ）や銅（Ｃｕ）が用いられる。焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２は、例えば銀系焼結材又は銅系焼結材によって形成される。これらの焼結材は例えば、１５０Ｗ／ｍＫ以上４００Ｗ／ｍＫ以下の熱伝導率、約１９×１０－６／℃の熱膨張係数及び約９６０℃の融点を有している。このため、焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２は、半導体モジュール１の使用温度（例えば１５０℃から１７０℃）で安定した強度を有する。
図１に示すように、半導体モジュール１は例えば、半導体チップ１４ａ－１と導電パターン１３３ｂとを機械的かつ電気的に接続するリードフレーム１６ａ－１と、半導体チップ１４ａ－２と導電パターン１３３ｂとを機械的かつ電気的に接続するリードフレーム１６ａ－２とを有している。半導体モジュール１は例えば、半導体チップ１４ｂ－１と導電パターン１３３ｃとを機械的かつ電気的に接続するリードフレーム１６ｂ－１と、半導体チップ１４ｂ－２と導電パターン１３３ｃとを機械的かつ電気的に接続するリードフレーム１６ｂ－２とを有している。
半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２には例えば、絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）やパワー金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）などのパワー半導体素子（不図示）が形成されている。本実施形態では、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２には、例えばＩＧＢＴ（不図示）が形成されている。また、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２には、ＩＧＢＴに逆並列に接続された還流ダイオード（不図示）が形成されている。
半導体チップ１４ａ－１に形成されたＩＧＢＴのコレクタ端子（不図示）及び還流ダイオードのカソード端子（不図示）は、焼結体１５ａ－１に対向する表面に露出しており、焼結体１５ａ－１と機械的かつ電気的に接続されている。半導体チップ１４ａ－１に形成されたＩＧＢＴのエミッタ端子（不図示）及び還流ダイオードのアノード端子（不図示）は、リードフレーム１６ａ－１が配置されている側の表面の一部に露出しており、リードフレーム１６ａ－１の端部と機械的かつ電気的に接続されている。
したがって、半導体チップ１４ａ－１に設けられたＩＧＢＴ及び還流ダイオードと、半導体チップ１４ａ－２に設けられたＩＧＢＴ及び還流ダイオードとは、導電パターン１３３ａ、リードフレーム１６ａ－１，１６ａ－２及び導電パターン１３３ｂによって、正極端子Ｐｔ及び出力端子Ｏｔの間で並列に接続される。
半導体チップ１４ａ－２に形成されたＩＧＢＴのコレクタ端子（不図示）及び還流ダイオードのカソード端子（不図示）は、焼結体１５ａ－２に対向する表面に露出しており、焼結体１５ａ－２と機械的かつ電気的に接続されている。半導体チップ１４ａ－２に形成されたＩＧＢＴのエミッタ端子（不図示）及び還流ダイオードのアノード端子（不図示）は、リードフレーム１６ａ－２が配置されている側の表面の一部に露出しており、リードフレーム１６ａ－２の端部と機械的かつ電気的に接続されている。
半導体チップ１４ｂ－１に形成されたＩＧＢＴのコレクタ端子（不図示）及び還流ダイオードのカソード端子（不図示）は、焼結体１５ｂ－１に対向する表面に露出しており、焼結体１５ｂ－１と機械的かつ電気的に接続されている。半導体チップ１４ｂ－１に形成されたＩＧＢＴのエミッタ端子（不図示）及び還流ダイオードのアノード端子（不図示）は、リードフレーム１６ｂ－１が配置されている側の表面の一部に露出しており、リードフレーム１６ｂ－１の端部と機械的かつ電気的に接続されている。
半導体チップ１４ｂ－２に形成されたＩＧＢＴのコレクタ端子（不図示）及び還流ダイオードのカソード端子（不図示）は、焼結体１５ｂ－２に対向する表面に露出しており、焼結体１５ｂ－２と機械的かつ電気的に接続されている。半導体チップ１４ｂ－２に形成されたＩＧＢＴのエミッタ端子（不図示）及び還流ダイオードのアノード端子（不図示）は、リードフレーム１６ｂ－２が配置されている側の表面の一部に露出しており、リードフレーム１６ｂ－２の端部と機械的かつ電気的に接続されている。
したがって、半導体チップ１４ｂ－１に設けられたＩＧＢＴ及び還流ダイオードと、半導体チップ１４ｂ－２に設けられたＩＧＢＴ及び還流ダイオードとは、導電パターン１３３ｂ、リードフレーム１６ｂ－１，１６ｂ－２及び導電パターン１３３ｃによって、出力端子Ｏｔ及び負極端子Ｎｔの間で並列に接続される。さらに、半導体チップ１４ａ－１，１４ａ－２のそれぞれに設けられて並列接続されたＩＧＢＴ及び還流ダイオードと、半導体チップ１４ｂ－１，１４ｂ－２のそれぞれに設けられて並列接続されたＩＧＢＴ及び還流ダイオードとは、導電パターン１３３ａ、リードフレーム１６ａ－１，１６ａ－２、導電パターン１３３ｂ、導電パターン１３３ｂ、リードフレーム１６ｂ－１，１６ｂ－２及び導電パターン１３３ｃによって、正極端子Ｐｔ及び負極端子Ｎｔの間に直列に接続される。
半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のＩＧＢＴのエミッタ端子及び還流ダイオードのアノード端子が露出する表面の他の一部には、ＩＧＢＴのゲート端子が露出している。当該ゲート端子は、リードフレームやボンディングワイヤ（いずれも不図示）によって、ケース１１に設けられた複数の端子（不図示）のうちの互いに異なる端子に接続されている。ケース１１に設けられた当該端子には、半導体チップ１４ａ－１，１４ａ－１，１４ｂ－１，１４ｂ－２を制御する制御信号を生成する制御装置（不図示）に接続されている。このため、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のそれぞれに設けられたＩＢＧＴは、ケース１１に設けられた当該端子を介して制御装置から入力されるゲート信号によって、所定のタイミングでオン／オフ制御される。これにより、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２は協働して、正極端子Ｐｔ及び負極端子Ｎｔから入力される直流電力を交流電力に変換する。半導体モジュール１は、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２によって生成された交流電力を出力端子Ｏｔから出力し、出力端子Ｏｔに接続された不図示の負荷（例えばモータ）を駆動する。
図２に示すように、絶縁配線基板１３は、導電パターン１３３ａ，１３３ｂ，１３３ｃが形成された表面とは反対側の絶縁基板１３１の表面に形成された矩形平板状の伝熱部材１３５を有している。伝熱部材１３５は、例えば絶縁基板１３１のほぼ全面に形成されている。伝熱部材１３５は、例えば銅で形成されている。
図２に示すように、半導体モジュール１は、ケース１１に取り付けられた冷却器１９を備えている。伝熱部材１３５は、例えばはんだ付けによって冷却器１９に接続されている。半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２に形成されたＩＧＢＴが動作する際に発生する熱は、伝熱部材１３５及び冷却器１９を介して外部に放熱される。これにより、半導体モジュール１は、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２に形成されたＩＧＢＴが熱暴走することを防止できる。
図２に示すように、半導体モジュール１は、導電パターン１３３ａ，１３３ｂ，１３３ｃ、焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２及びリードフレーム１６ａ－１，１６ａ－２，１６ｂ－１，１６ｂ－２を含み絶縁基板１３１のほぼ全面を覆って空間１１１に形成された封止樹脂１８を備えている。封止樹脂１８は、例えばエポキシ樹脂などのケース１１とは異なる材料で形成されている。封止樹脂１８は、空間１１１に設けられた半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２や絶縁配線基板１３などの構成要素を封止する封止部材である。封止樹脂１８は、絶縁基板１３１を封止することによって、絶縁基板１３１に形成された導電パターン１３３ａ，１３３ｂ，１３３ｃの間の絶縁性の向上を図ることができる。これにより、封止樹脂１８は、半導体モジュール１の信頼性の向上を図ることができる。
図１では、絶縁配線基板１３には、４個の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２が配置されているが、絶縁配線基板１３に配置される半導体チップの個数及び絶縁配線基板１３に形成される導電パターン１３３ａ，１３３ｂ，１３３ｃの個数や形状は、図１に示す個数などに限られない。また、図１では、１個の絶縁配線基板１３がケース１１に配置されているが、絶縁配線基板１３の個数は１個に限られない。半導体モジュール１は、例えばケース１１に設けられた複数の絶縁配線基板を有し、例えば３相の電力変換モジュールに適用できる。
（半導体モジュールの製造方法）
次に、本実施形態による半導体モジュールの製造方法について、図３から図６を用いて説明する。本実施形態による半導体モジュールの製造方法の説明について、図１及び図２に示す半導体モジュール１の製造方法を例にとって説明する。図２は、本実施形態による半導体モジュールの製造方法のうちの半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を絶縁配線基板１３に接合する工程（以下、「接合工程」と略記する場合がある）の流れの一例を示している。
図３に示すように、本実施形態による半導体モジュール１の製造方法における接合工程のステップＳ１１では絶縁配線基板１３の配置工程が実行される。具体的には、ステップＳ１１において、図４に示すように、絶縁基板１３１の上に導電パターン１３３ａ，１３３ｂ，１３３ｃが形成された絶縁配線基板１３を下側熱板２の上に配置する。下側熱板２は、例えば平板状を有している。下側熱板２は、例えば金型用の金属材料で形成されている。なお、下側熱板２は、セラミックス材料（例えば窒化ケイ素や窒化アルミニウム）で形成されていてもよい。下側熱板２は、半導体モジュール１の製造装置に取り付けられている。下側熱板２は、後の工程で焼結材に熱を加えるために、絶縁配線基板１３が配置される前に加熱されてから当該製造装置に取り付けられてもよい。また、下側熱板２は、絶縁配線基板１３が配置される前又は絶縁配線基板１３が配置された後に、当該製造装置によって加熱されてもよい。また、下側熱板２は、焼結材の乾燥工程（詳細は後述）の後に当該製造装置によって加熱されてもよい。下側熱板２は、例えば２００℃から３５０℃（本実施形態では２５０℃）に加熱される。
ステップＳ１１の次のステップＳ１３では、焼結材の形成工程が実行される。具体的には、ステップＳ１３において、図４に示すように、導電パターン１３３ａ，１３３ｂの上に焼結材１５１ａ－１，１５１ｂ－１、焼結体１５ｂ－２（図１参照）を形成するための焼結材（不図示）及び焼結体１５ａ－２（図１参照）を形成するための焼結材（不図示）を配置する。焼結材１５１ａ－１及び焼結体１５ａ－２を形成するための焼結材は、導電パターン１３３ａの所定位置に塗布されてペースト印刷やディスペンサによって形成される。焼結材１５１ｂ－１及び焼結体１５ｂ－２を形成するための焼結材は、導電パターン１３３ｂの所定位置に塗布されてペースト印刷によって形成される。以下、説明の便宜上、図面に図示されていないが、焼結体１５ａ－２を形成するための焼結材を「焼結材１５１ａ－２」と称し、焼結体１５ｂ－２を形成するための焼結材を「焼結材１５１ｂ－２」と称することにする。
ステップＳ１３の次のステップＳ１５では、焼結材の乾燥工程が実行される。具体的には、ステップＳ１５において、焼結材１５１ａ－１を含む導電パターン１３３ａの上に形成された全ての焼結材と、焼結材１５１ｂ－１を含む導電パターン１３３ｂの上に形成された全ての焼結材とは、例えば１００℃から１５０℃の温度でペースト乾燥される。焼結材の乾燥工程において導電パターン１３３ａ，１３３ｂの上に形成された全ての焼結材を乾燥することよって、後工程の焼結材への加圧及び加熱工程（詳細は後述）においてこれらの焼結材から汚れが発生することを防止できる。なお、焼結材の乾燥工程は、省略されてもよい。これにより、半導体モジュールの製造費用の低コスト化を図ることができる。
ステップＳ１５の次のステップＳ１７では、電子部品の配置工程が実行される。具体的には、ステップＳ１７において、焼結材１５１ａ－１，１５１ｂ－１の上に電子部品を配置する。本実施形態では、当該電子部品は、半導体チップ１４ａ－１，１４ｂ－１である。半導体チップ１４ａ－１は、焼結材１５１ａ－１に接触させて焼結材１５１ａ－１の上に配置される。半導体チップ１４ａ－２（図１参照）は、焼結材１５１ａ－２に接触させて焼結材１５１ａ－２の上に配置される。半導体チップ１４ｂ－１は、焼結材１５１ｂ－１に接触させて焼結材１５１ｂ－１の上に配置される。半導体チップ１４ｂ－２（図１参照）は、焼結材１５１ｂ－２に接触させて焼結材１５１ｂ－２の上に配置される。絶縁基板１３１から緩衝材４Ａ（詳細は後述）の側の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。より具体的には、導電パターン１３３ａ，１３３ｂ，１３３ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さは０．１ｍｍである。
ステップＳ１７の次のステップＳ１９では、緩衝材の配置工程が実行される。具体的には、ステップＳ１９において、図４に示すように、複数の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の上に緩衝材４Ａを配置する。本実施形態では、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を含み絶縁基板１３１のほぼ全面を覆うことが可能な大きさの１つの緩衝材４Ａが配置される。このため、緩衝材４Ａは、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１、１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃの上にも配置される。緩衝材４Ａは、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の焼結時でも低弾性率を有する例えばカーボン製シートなどで構成されている。緩衝材４Ａは、焼結時に焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２に加えられる温度（本実施形態では２５０℃）以上の耐熱性を有している。また、緩衝材４Ａは、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前では、厚さＴ（例えばＴ＝０．６ｍｍ）を有している。
ステップＳ１９の次のステップＳ２１では、上側熱板の配置工程が実行される。具体的には、ステップＳ２１において、図４に示すように、緩衝材４Ａの上に上側熱板３を配置する。上側熱板３は、平板形状を有し、緩衝材４Ａよりも一回り大きい形状を有している。これにより、上側熱板３は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を焼結する際に、緩衝材４Ａの全面にほぼ均一の力を加えることができる。上側熱板３は、例えば下側熱板２と同じ金属材料で形成されている。上側熱板３は、セラミックス材料（例えば窒化ケイ素や窒化アルミニウム）で形成されていてもよい。また、上側熱板３は、下側熱板２と異なる材料で形成されていてもよい。
上側熱板３は、半導体モジュール１の製造装置に取り付けられている。上側熱板３は、後の工程で焼結材に熱を加えるために、緩衝材４Ａの上に配置される前に加熱されてから当該製造装置に取り付けられてもよい。また、上側熱板３は、緩衝材４Ａの上に配置される前又は緩衝材４Ａの上に配置された後に、当該製造装置によって加熱されてもよい。上側熱板３は、例えば２００℃から３５０℃（本実施形態では２５０℃）に加熱される。上側熱板３は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を焼結することができる温度であれば、下側熱板２と同じ温度になるように加熱されてもよいし、下側熱板２と異なる温度となるように加熱されてもよい。
ステップＳ２１の次のステップＳ２３では、焼結材への加圧及び加熱工程が実行される。具体的には、ステップＳ２３において、図５に示すように、絶縁基板１３１の一部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄとの間に空間６１ａ，６１ｂ，６１ｃ，６１ｄを設けた状態の上側熱板３によって、緩衝材４Ａ及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
緩衝材４Ａは、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃよりも柔らかい。このため、図５に示すように、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃに向かう力が上側熱板３から緩衝材４Ａに与えられたとする。そうすると、緩衝材４Ａは、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃによって上側熱板３側に押し上げられる。これにより、緩衝材４Ａの下側熱板２側の表面は、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃによって形成される段差形状に倣う形状になる。緩衝材４Ａは、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の焼結時に下側熱板２側の表面をこのように変形させた状態で圧縮される。
焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前後での半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の上での緩衝材４Ａの厚さの変化量が、絶縁基板１３１から緩衝材４Ａの側の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ａの厚さをＴとし（図４参照）、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧した後の緩衝材４Ａの厚さをｔとする。そうすると、当該変化量Ｔ－ｔと、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄとの間には、以下の式（１）の関係が成り立つ。
Ｔ－ｔ＜Ｄ ・・・（１）
絶縁基板１３１から緩衝材４Ａの側の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離が、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さばらつきなどによって異なっている場合には、当該距離が最も長い半導体チップの表面が距離Ｄの対象となる。また、距離Ｄの対象となる半導体チップの当該表面に凹凸がある場合には、当該凹凸のうち、絶縁基板１３１から最も離れている部分が距離Ｄの対象となる。換言すると、絶縁基板１３１から緩衝材４Ａの側の半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離が、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さばらつきなどによって異なっている場合には、下側熱板２側に向けられた緩衝材４Ａの表面からの距離が最も短い半導体チップの表面が距離Ｄの対象となる。また、距離Ｄの対象となる半導体チップの当該表面に凹凸がある場合には、当該凹凸のうち、下側熱板２側に向けられた緩衝材４Ａの表面に最も近い部分が距離Ｄの対象となる。
本実施形態では、１つの緩衝材４Ａが用いられている。このため、導電パターン１３３ａ，１３３ｂ，１３３ｃ、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び半導体チップ１４１ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のそれぞれに１つの緩衝材４Ａを接触させた状態で焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱する。さらに、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２は、式（１）を満たすように上側熱板３から加圧される。つまり、緩衝材４Ａを絶縁基板１３１の一部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄに接触させずに焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する。これにより、緩衝材４Ａと絶縁基板１３１との間に空間６１ａ，６１ｂ，６１ｃ，６１ｄが設けられる。
上述のとおり、本実施形態では、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧した後の緩衝材４Ａの厚さｔは、例えば０．３ｍｍである。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ａの厚さＴは、例えば０．６ｍｍである。絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。このため、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の加圧前後における緩衝材４Ｂ－１，４Ｂ－２の厚さの変化量Ｔ－ｔは、０．３ｍｍとなり、距離Ｄよりも小さくなる。このため、本実施形態による半導体モジュールの製造方法では、上述の式（１）の関係が成り立つ。
本実施形態では、空間６１ａは、導電パターン１３３ａ、絶縁基板１３１、導電パターン１３３ｃ及び緩衝材４Ａによって囲まれる領域である。空間６１ｂは、導電パターン１３３ｃ、絶縁基板１３１、導電パターン１３３ｂ及び緩衝材４Ａによって囲まれる領域である。空間６１ｃは、絶縁基板１３１、導電パターン１３３ａ及び緩衝材４Ａによって囲まれる領域である。空間６１ｃは、絶縁基板１３１、導電パターン１３３ｂ及び緩衝材４Ａによって囲まれる領域である。
空間６１ａ，６１ｂ，６１ｃ，６１ｄが形成された状態で焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱すると、図５中に矢印Ｙで示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２から放出されるガスＧは、空間６１ａ，６１ｂ，６１ｃ，６１ｄを通って、下側熱板２及び上側熱板３に挟まれた領域の外部に放出される。その結果、詳細は後述するが、ガスＧに起因する堆積物が接合工程の終了後に絶縁基板１３１の表面などに生じることが防止される。
下側熱板２は、焼結材への加圧及び加熱工程において、絶縁配線基板１３を固定した状態で伝熱部材１３５側から絶縁配線基板１３を支える。さらに、下側熱板２は、例えば２５０℃以上の温度を有している。このため、下側熱板２は、焼結材への加圧及び加熱工程において、絶縁配線基板１３を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱する。このように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２は、上側熱板３及び下側熱板２によって、例えば６０秒以上３００秒以下の期間に１ＭＰａ以上５０ＭＰａ以下の圧力及び２００℃以上３００℃以下の温度が加えられて焼結する。
ステップＳ２３の次のステップＳ２５では、上側熱板の退避工程が実行される。具体的には、ステップＳ２５において、図６に示すように、上側熱板３が例えば下側熱板２の上方に退避され、緩衝材４Ａから離れる。
ステップＳ２５の次のステップＳ２７では、緩衝材の除去工程が実行される。具体的には、ステップＳ２７において、図６に示すように、緩衝材４Ａが絶縁配線基板１３から除去される。下側熱板２側の緩衝材４Ａの表面には、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び導電パターン１３３ａ，１３３ｂ，１３３ｃに倣う形状が残存する。このため、緩衝材４Ａは、半導体モジュール１を製造するごとに取り替えられる使い捨ての部材である。
ステップＳ２７の次のステップＳ２９では、絶縁配線基板の取り外し工程が実行される。具体的には、ステップＳ２９において、図６に示すように、焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２によって導電パターン１３３ａ，１３３ｂに接合された半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を有する絶縁配線基板１３が下側熱板２から取り外される。これにより、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を絶縁配線基板１３に接合する工程が終了する。
図示は省略するが、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２と導電パターン１３３ｃとをリードフレーム１６ａ－１，１６ａ－２，１６ｂ－１，１６ｂ－２によってはんだ付けなどによって接合する（図１参照）。次に、絶縁配線基板１３に設けられた伝熱部材１３５を冷却器１９に例えばはんだ付けなどによって接合する。次に、絶縁配線基板１３をケース１１の空間１１１に配置した状態で冷却器１９をケース１１に例えば接着剤で接着して取り付ける（図２参照）。次に、正極端子Ｐｔと端子パターン１３３ａ－１とを接続し、負極端子Ｎｔと端子パターン１３３ｂ－１とを接続し、出力端子Ｏｔと端子パターン１３３ｃ－１とを接続する。次に、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のそれぞれの表面に露出したゲート端子とケース１１に配置された端子とを例えばリードフレームによって接続する。次に、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２、リードフレーム１６ａ－１，１６ａ－２，１６ｂ－１，１６ｂ－２、その他のリードフレーム及び導電パターン１３３ａ，１３３ｂ，１３３ｃを覆って空間１１１に封止樹脂１８を注型する。これにより、半導体モジュール１が完成する。
（半導体モジュールの製造方法の効果）
次に、本実施形態による半導体モジュールの製造方法の効果について、図４及び図５を参照しつつ図６から図８を用いて説明する。
（比較例）
図６及び図７は、比較例による半導体モジュールの製造方法における焼結材の加圧及び加熱工程を説明するための図である。
図７に示すように、比較例による半導体モジュールの製造方法では、本実施形態と同様に、平板形状の下側熱板２Ｘの上に絶縁配線基板１３Ｘが配置される。絶縁配線基板１３Ｘは、本実施形態における絶縁配線基板１３と同様に、絶縁基板１３２と、絶縁基板１３２の一方の表面に形成された導電パターン１３４ａ，１３４ｂ，１３４ｃと、絶縁基板１３２の他方の表面に形成された伝熱部材１３６とを有している。絶縁基板１３２は、本実施形態における絶縁基板１３１と同様の作用・機能を有している。導電パターン１３４ａ，１３４ｂ，１３４ｃは、本実施形態における導電パターン１３３ａ，１３３ｂ，１３３ｃと同様の作用・機能を有している。伝熱部材１３６は、本実施形態における伝熱部材１３５と同様の作用・機能を有している。絶縁配線基板１３Ｘは、伝熱部材１３６を下側熱板２Ｘ側に向けて下側熱板２Ｘの上に配置される。
次に、図７に示すように、導電パターン１３４ａ，１３４ｂの所定箇所に焼結材１５２ａ－１，１５２ｂ－１がペースト印刷により形成され、その後、焼結材１５２ａ－１，１５２ｂ－１がペースト乾燥される。焼結材１５２ａ－１，１５２ｂ－１は、本実施形態における焼結材１５１ａ－１，１５１ｂ－１と同様の作用・機能を有している。比較例による半導体モジュールの製造方法では、本実施形態による半導体モジュールの製造方法と同様に、焼結材１５１ａ－２，１５１ｂ－２に対応する焼結材も形成されるが、これらの焼結材については説明を省略する。
次に、図７に示すように、焼結材１５２ａ－１，１５２ｂ－１の上に半導体チップ１４１ａ－１，１４１ｂ－１を配置する。半導体チップ１４１ａ－１，１４１ｂ－１は、本実施形態における半導体チップ１４ａ－１，１４ｂ－１と同様の作用・機能を有している。比較例による半導体モジュールの製造方法では、本実施形態による半導体モジュールの製造方法と同様に、半導体チップ１４ａ－２，１４ｂ－２に対応する半導体チップも、本実施形態における焼結材１５１ａ－２，１５１ｂ－２に対応する焼結材の上に配置されるが、これらの半導体チップについては説明を省略する。絶縁基板１３２から緩衝材４Ｘ（詳細は後述）の側の半導体チップ１４１ａ－１，１４ｂ－１の表面までの距離Ｄｃは、本実施形態と同様に例えば０．５２ｍｍである。より具体的には、導電パターン１３４ａ，１３４ｂ，１３４ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４１ａ－１，１４１ｂ－１の厚さは０．１ｍｍである。
次に、図７に示すように、複数の半導体チップ１４１ａ－１，１４１ｂ－１の上に緩衝材４Ｘを配置する。本比較例では、半導体チップ１４１ａ－１，１４１ｂ－１を含み絶縁基板１３２のほぼ全面を覆うことが可能な大きさの１つの緩衝材４Ｘが配置される。本変形例における緩衝材４Ｘは、本実施形態における緩衝材４Ａと例えば同じ材料で形成されているが、緩衝材４Ａと異なる厚さを有している。緩衝材４Ｘは、例えば１．６ｍｍの厚さを有している。このように、緩衝材４Ｘは、緩衝材４Ａよりも厚くなるように形成されている。
次に、図７に示すように、緩衝材４Ｘの上に上側熱板３Ｘを配置する。上側熱板３Ｘは、平板形状を有し、緩衝材４Ｘよりも一回り大きい形状を有している。これにより、上側熱板３Ｘは、焼結材１５２ａ－１，１５２ｂ－１を焼結する際に、緩衝材４Ｘの全面にほぼ均一の力を加えることができる。緩衝材４Ｘは、例えば緩衝材４Ａと同様の材料で形成され、同様の温度に加熱される。
次に、図８に示すように、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１及び絶縁基板１３２に緩衝材４Ｘを接触させた状態で、上側熱板３Ｘによって、焼結材１５２ａ－１，１５２ｂ－１を加圧及び加熱して焼結する。焼結材１５２ａ－１，１５２ｂ－１は、緩衝材４Ｘ及び半導体チップ１４１ａ－１，１４１ｂ－１を介して上側熱板３Ｘによって加圧及び加熱される。
緩衝材４Ｘは、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１及び導電パターン１３４ａ，１３４ｂ，１３４ｃよりも柔らかい。このため、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１及び導電パターン１３４ａ，１３４ｂ，１３４ｃに向かう力が上側熱板３Ｘから緩衝材４Ｘに与えられたとする。そうすると、図８に示すように、緩衝材４Ｘは、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１及び導電パターン１３４ａ，１３４ｂ，１３４ｃによって上側熱板３Ｘ側に押し上げられる。これにより、緩衝材４Ｘの下側熱板２Ｘ側の表面は、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１及び導電パターン１３４ａ，１３４ｂ，１３４ｃによって形成される段差形状に倣う形状になる。緩衝材４Ｘは、焼結材１５２ａ－１，１５２ｂ－１の焼結時に下側熱板２Ｘ側の表面をこのように変形させた状態で圧縮される。
図８に示すように、焼結材１５２ａ－１，１５２ｂ－１を加圧した後の緩衝材４Ｘの厚ｔｃは、例えば０．８ｍｍである。上述のとおり、焼結材１５２ａ－１，１５２ｂ－１を加圧する前の緩衝材４Ｘの厚Ｔｃは、例えば１．６ｍｍである。このため、本比較例において、焼結材１５２ａ－１，１５２ｂ－１を加圧する前後での半導体チップ１４１ａ－１，１４１ｂ－１の上での緩衝材４Ｘの厚さの変化量Ｔｃ－ｔｃは、０．８ｍｍ（＝１．６－０．８）である。上述のとおり、絶縁基板１３２から半導体チップ１４１ａ－１，１４１ｂ－１の表面までの距離Ｄｃは、０．５２ｍｍであり、変化量Ｔｃ－ｔｃよりも小さい。したがって、本比較例による半導体モジュールの製造方法は、上記の式（１）の関係を満たさない。このため、図８に示すように、緩衝材４Ｘは、上側熱板３Ｘから圧力が与えられると、半導体チップ１４１ａ－１，１４１ｂ－１、焼結材１５２ａ－１，１５２ｂ－１、導電パターン１３４ａ，１３４ｂ，１３４ｃ及び絶縁基板１３２に密着してしまう。これにより、本比較例による半導体モジュールの製造方法では、緩衝材４Ｘと絶縁基板１３２との間に空間が形成されない。
したがって、本比較例では、下側熱板２Ｘ及び上側熱板３Ｘに挟まれた領域と外部とを繋ぐ空間が存在しないため、図８中に矢印Ｙｃで示すように、焼結材１５２ａ－１，１５２ｂ－１から放出されるガスＧｃは、緩衝材４Ｘの内部における焼結材１５２ａ－１，１５２ｂ－１の近傍の領域に留まってしまう。
その結果、図９に示すように、半導体チップ１４１ａ－１，１４１ｂ－１の接合が終了した絶縁配線基板１３Ｘには、ガスＧｃに起因する堆積物ｄｐが生じる。堆積物ｄｐは主に、例えば焼結材１５２ａ－１，１５２ｂ－１によって形成された焼結体１５Ｘａ－１，１５Ｘｂ－１及び半導体チップ１４１ａ－１，１４１ｂ－１の近傍に生じる。さらに、堆積物ｄｐは、焼結材１５２ａ－１，１５２ｂ－１とともに焼結された焼結材によって形成された焼結体１５Ｘａ－２，１５Ｘｂ－２及びそれらの上に配置された半導体チップ１４１ａ－２，１４１ｂ－２の近傍にも生じる。
半導体チップ１４１ａ－１，１４１ａ－２，１４１ｂ－１，１４１ｂ－２と導電パターン１３４ｃとを接続するリードフレームの接続箇所に堆積物ｄｐが生じた場合、当該リードフレームのはんだ付け性が低下する。このため、半導体モジュールの使用中に当該リードフレームが半導体チップ１４１ａ－１，１４１ａ－２，１４１ｂ－１，１４１ｂ－２や導電パターン１３４ｃから外れてしまう可能性がある。また、絶縁配線基板１３Ｘなどが配置されるケースの空間内に注型された封止樹脂の内部にボイドが生じたり当該封止樹脂が絶縁配線基板１３Ｘから剥離したりする可能性がある。これにより、半導体モジュールの信頼性が低下するという問題が生じる。
一方、このような半導体モジュールの信頼性の低下を防止するために、半導体チップ１４１ａ－１，１４１ｂ－１を絶縁配線基板１３Ｘに接合する接合工程が終了した後に、堆積物ｄｐを洗浄する洗浄工程を設けると、半導体モジュールの製造工程が煩雑になるとともに、半導体モジュールの製造費用が高くなるという問題が生じる。
これに対し、本実施形態による半導体モジュールの製造方法では、焼結材への加圧及び加熱工程において、絶縁基板１３１の一部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄとの間に空間６１ａ，６１ｂ，６１ｃ，６１ｄを設けた状態の上側熱板３によって、緩衝材４Ａ及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。これにより、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２から放出されるガスＧは、空間６１ａ，６１ｂ，６１ｃ，６１ｄを通って、下側熱板２及び上側熱板３に挟まれた領域の外部に放出される。このため、本実施形態による半導体モジュールの製造方法では、ガスＧに起因する堆積物が絶縁基板１３１の表面などに生じることが防止される。その結果、本実施形態による半導体モジュールの製造方法では、半導体モジュール１の信頼性の低下が防止されるとともに、製造費用の低コスト化を図ることができる。
以上説明したように、本実施形態による半導体モジュールの製造方法は、絶縁基板１３１の上に導電パターン１３３ａ，１３３ｂ，１３３ｃが形成された絶縁配線基板１３を下側熱板２の上に配置し、導電パターン１３３ａ，１３３ｂの上に焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を配置し、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を配置し、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の上に緩衝材４Ａを配置し、緩衝材４Ａの上に上側熱板３を配置し、絶縁基板１３１の一部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄとの間に空間６１ａ，６１ｂ，６１ｃ，６１ｄを設けた状態の上側熱板３によって、緩衝材４Ａ及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
本実施形態による半導体モジュールの製造方法によれば、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる。
〔第２実施形態〕
本発明の第２実施形態による半導体モジュールの製造方法について図１０及び図１１を用いて説明する。本実施形態による半導体モジュールの製造方法は、分離された複数の緩衝材を介して焼結材を１又は複数個ずつ個別に加圧及び加熱する点に特徴を有している。本実施形態による半導体モジュールの製造方法の説明に当たって、上記第１実施形態による半導体モジュールの製造方法に用いられる部材と同一の作用・機能を奏する部材については、同一の符号を付して説明は省略する。
（半導体モジュールの構成）
本実施形態による半導体モジュールの製造方法によって製造される半導体モジュールは、上記第１実施形態による半導体モジュールの製造方法によって製造される半導体モジュールと同様の構成を有し、同様の機能を発揮するため、説明は省略する。
（半導体モジュールの製造方法）
本実施形態による半導体モジュールの製造方法は、緩衝材の形状が異なる点を除いて、上記第１実施形態による半導体モジュールの製造方法と同様であるため、焼結材の配置工程から焼結材への加圧及び加熱工程（図３参照）について説明し、その他の工程の説明は省略する。また、本実施形態による半導体モジュールの製造方法の説明において、必要に応じて図１から図３を参照する。
図１０は、焼結材の配置工程から上側熱板の配置工程までを説明するための図であって、図１中に示すＡ－Ａ線に対応する箇所で切断した断面図である。図１１は、焼結材への加圧及び加熱工程を説明するための図であって、図１中に示すＡ－Ａ線に対応する箇所で切断した断面図である。
本実施形態による半導体モジュールの製造方法における接合工程において、上記第１実施形態による半導体モジュールの製造方法と同様の方法によって、絶縁配線基板の配置工程から電子部品の配置工程（図３参照）が実行される。
本実施形態における焼結材の配置工程において、図１０に示すように、絶縁基板１３１には複数の導電パターン１３３ａ，１３３ｂ，１３３ｃが形成されており、複数の導電パターン１３３ａ，１３３ｂ，１３３ｃの少なくとも２つ（本例では導電パターン１３３ａ，１３３ｂ）のそれぞれの上に焼結材１５１ａ－１，１５１ｂ－１、焼結体１５ｂ－２（図１参照）を形成するための焼結材（不図示）及び焼結体１５ａ－２（図１参照）を形成するための焼結材（不図示）を配置する。焼結材１５１ａ－１及び焼結体１５ａ－２を形成するための焼結材は、導電パターン１３３ａの所定位置に塗布されてペースト印刷によって形成される。焼結材１５１ｂ－１及び焼結体１５ｂ－２を形成するための焼結材は、導電パターン１３３ｂの所定位置に塗布されてペースト印刷によって形成される。以下、説明の便宜上、図面に図示されていないが、焼結体１５ａ－２を形成するための焼結材を「焼結材１５１ａ－２」と称し、焼結体１５ｂ－２を形成するための焼結材を「焼結材１５１ｂ－２」と称することにする。
本実施形態における電子部品の配置工程において、図１０に示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に電子部品を配置する。本実施形態では、当該電子部品は、半導体チップ１４ａ－１，１４ａ－１，１４ｂ－２，１４ｂ－２である。具体的には、半導体チップ１４ａ－１は、焼結材１５１ａ－１に接触させて焼結材１５１ａ－１の上に配置される。半導体チップ１４ａ－２は、焼結材１５１ａ－２に接触させて焼結材１５１ａ－２の上に配置される、半導体チップ１４ｂ－１は、焼結材１５１ｂ－１に接触させて焼結材１５１ｂ－１の上に配置される。半導体チップ１４ｂ－２は、焼結材１５１ｂ－２に接触させて焼結材１５１ｂ－２の上に配置される。絶縁基板１３１から緩衝材４Ｂ－１（詳細は後述）の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。同様に、絶縁基板１３１から緩衝材４Ｂ－２（詳細は後述）の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。より具体的には、導電パターン１３３ａ，１３３ｂ，１３３ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さは０．１ｍｍである。
本実施形態における緩衝材の配置工程において、図１０に示すように、同一の導電パターンの上に配置された焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を一組とし、複数の当該一組の上に緩衝材４Ｂ－１，４Ｂ－２をそれぞれ個別に配置する。より具体的には、導電パターン１３３ａの上に配置された焼結材１５１ａ－１及び半導体チップ１４ａ－１並びに焼結材１５１ａ－２及び半導体チップ１４ａ－２が一組とされ、当該一組の上に緩衝材４Ｂ－１が配置される。また、導電パターン１３３ｂの上に配置された焼結材１５１ｂ－１及び半導体チップ１４ｂ－１並びに焼結材１５１ｂ－２及び半導体チップ１４ｂ－２が一組とされ、当該一組の上に緩衝材４Ｂ－２が配置される。
したがって、緩衝材４Ｂ－１は、導電パターン１３３ａの延在方向と同方向に延在する直方体形状を有している。同様に、緩衝材４Ｂ－２は、導電パターン１３３ｂの延在方向と同方向に延在する直方体形状を有している。また、緩衝材４Ｂ－１及び緩衝材４Ｂ－２は、互いに同じ形状を有している。緩衝材４Ｂ－１，４Ｂ－２は、上記第１実施形態おける緩衝材４Ａと同じ材料で形成され、同様の作用・機能を奏するようになっている。さらに、緩衝材４Ｂ－１，４Ｂ－２は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前では、厚さＴ（例えばＴ＝０．６ｍｍ）を有している。
本実施形態おける上側熱板の配置工程に続く焼結材への加圧及び加熱工程において、図１１に示すように、絶縁基板１３１の一部１３１ｅ，１３１ｆ，１３１ｇとの間に空間６３ａ，６３ｂ，６３ｃを設けた状態の上側熱板３によって、緩衝材４Ｂ－１及び半導体チップ１４ａ－１，１４ａ－２を介して焼結材１５１ａ－１，１５１ａ－２を加圧及び加熱して焼結し、緩衝材４Ｂ－２及び半導体チップ１４ｂ－１，１４ｂ－２を介して焼結材１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
焼結材１５１ａ－１，１５１ａ－２を加圧する前後での半導体チップ１４ａ－１，１４ａ－２の上での緩衝材４Ｂ－１の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－１，１５１ａ－２を加圧する。同様に、焼結材１５１ｂ－１，１５１ｂ－２を加圧する前後での半導体チップ１４ｂ－１，１４ｂ－２の上での緩衝材４Ｂ－２の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ｂ－１，１４ｂ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－２，１５１ａ－２を加圧する。
本実施形態において、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧した後の緩衝材４Ｂ－１，４Ｂ－２の厚さｔは、例えば０．３ｍｍである。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ｂ－１，４Ｂ－２の厚さＴは、例えば０．６ｍｍである。さらに、上述のとおり、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。このため、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の加圧前後における緩衝材４Ｂ－１，４Ｂ－２の厚さの変化量Ｔ－ｔは、０．３ｍｍとなり、距離Ｄよりも小さくなる。したがって、本実施形態による半導体モジュールの製造方法では、上述の式（１）の関係が成り立つ。
本実施形態では、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄが同一であるが、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離が異なる場合には、当該距離が最も長い半導体チップの表面が距離Ｄの対象となる。また、距離Ｄの対象となる半導体チップの当該表面に凹凸がある場合には、当該凹凸のうち、絶縁基板１３１から最も離れている部分が距離Ｄの対象となる。
上述の式（１）の関係が成り立つことにより、上側熱板３、絶縁基板１３１の間には、空間６３ａ，６３ｂ，６３ｃが形成される。このように、空間６３ａ，６３ｂ，６３ｃが形成された状態で焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２が加圧及び加熱されると、図１１中に矢印Ｙで示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２から放出されるガスＧは、空間６３ａ，６３ｂ，６３ｃを通って、下側熱板２及び上側熱板３に挟まれた領域の外部に放出される。その結果、ガスＧに起因する堆積物が接合工程の終了後に絶縁基板１３１の表面などに生じることが防止される。
焼結材１５１ａ－１，１５１ａ－２及び半導体チップ１４ａ－１，１４ａ－２を含む一組と、焼結材１５１ｂ－１，１５１ｂ－２及び半導体チップ１４ｂ－１，１４ｂ－２を含む一組とは、絶縁基板１３１の両短辺の中心を通る仮想直線を対称軸として、線対称の関係にある。このため、緩衝材４Ｂ－１と緩衝材４Ｂ－２とは、当該仮想直線を対称軸として線対称の関係にある。これにより、上側熱板３は、上側熱板３の下方で部分的に配置された緩衝材４Ｂ－１及び緩衝材４Ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２にほぼ同じ強さの圧力を加えることができる。このように、本実施形態による半導体モジュールの製造方法では、緩衝材４Ｂ－１，４Ｂ－２が部分的に配置されているものの、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２にほぼ同じ条件で加圧及び加熱することができる。したがって、本実施形態による半導体モジュールの製造方法は、ほぼ同じ状態に焼結された焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２を形成することができる。その結果、絶縁配線基板１３への半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の接合状態が悪化することが防止される。
また、本実施形態による半導体モジュールの製造方法では、絶縁基板１３１の中央部に形成された導電パターン１３３ｃの上に緩衝材を設けなくても、緩衝材４Ｂ－１，４Ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２ほぼ同じ圧力を加えることができる。したがって、本実施形態による半導体モジュールの製造方法は、焼結対象の焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を含む一定の領域のみに緩衝材４Ｂ－１，４Ｂ－２を設ければよいので、上記第１実施形態による半導体モジュールの製造方法における緩衝材４Ａよりも小さい緩衝材４Ｂ－１，４Ｂ－２を用いることができる。その結果、本実施形態による半導体モジュールの製造方法は、上記第１実施形態による半導体モジュールの製造方法よりも製造費用の低コスト化を図ることができる。
以上説明したように、本実施形態による半導体モジュールの製造方法は、絶縁基板１３１の上に導電パターン１３３ａ，１３３ｂ，１３３ｃが形成された絶縁配線基板１３を下側熱板２の上に配置し、導電パターン１３３ａ，１３３ｂの上に焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を配置し、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を配置し、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の上に緩衝材４Ｂ－１，４Ｂ－２を配置し、緩衝材４Ｂ－１，４Ｂ－２の上に上側熱板３を配置し、絶縁基板１３１の一部１３１ｅ，１３１ｆ，１３１ｇとの間に空間６３ａ，６３ｂ，６３ｃを設けた状態の上側熱板３によって、緩衝材４Ｂ－１，４Ｂ－２及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
本実施形態による半導体モジュールの製造方法によれば、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる。
また、同一の導電パターンの上に配置された焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を一組とし、複数の当該一組の上に緩衝材４Ｂ－１，４Ｂ－２をそれぞれ個別に配置する。これにより、本実施形態による半導体モジュールの製造方法は、上記第１実施形態による半導体モジュールの製造方法における緩衝材４Ａよりも小さい緩衝材４Ｂ－１，４Ｂ－２を用いることができるので、上記第１実施形態による半導体モジュールの製造方法よりも製造費用の低コスト化を図ることができる。
〔第３実施形態〕
本発明の第３実施形態による半導体モジュールの製造方法について図１２から図１４を用いて説明する。本実施形態による半導体モジュールの製造方法は、焼結材が配置されていない箇所も緩衝材を設ける点に特徴を有している。本実施形態による半導体モジュールの製造方法の説明に当たって、上記第１実施形態による半導体モジュールの製造方法に用いられる部材と同一の作用・機能を奏する部材については、同一の符号を付して説明は省略する。
（半導体モジュールの構成）
本実施形態による半導体モジュールの製造方法によって製造される半導体モジュールは、上記第１実施形態による半導体モジュールの製造方法によって製造される半導体モジュールと比較して、絶縁配線基板の構成が異なっている点を除いて、上記第１実施形態おける半導体モジュール１と同様の構成を有している。このため、本実施形態における半導体モジュールの説明に当たって、必要に応じて図１及び図２を参照する。
図１２は、本実施形態における絶縁配線基板１３の概略構成を示す平面図である。
図１２に示すように、絶縁配線基板１３は、絶縁基板１３１の上面（封止樹脂１８（図１２では不図示、図２参照）側）に形成された導電パターン１３３ａ，１３３ｂ，１３３ｃを有している。導電パターン１３３ａ，１３３ｂ，１３３ｃは、例えば銅（Ｃｕ）で形成されている。導電パターン１３３ａ，１３３ｂ，１３３ｃは、例えば長方形状を有している。導電パターン１３３ａは、絶縁基板１３１の一方の長辺の近傍に当該長辺に沿って配置されている。導電パターン１３３ｃは、絶縁基板１３１の他方の長辺の近傍に当該長辺に沿って配置されている。導電パターン１３３ｂは、導電パターン１３３ａ及び導電パターン１３３ｃの間で絶縁基板１３１の中央部に配置されている。
導電パターン１３３ａの上には、焼結体１５ａ－１，１５ａ－２と、焼結体１５ａ－１，１５ａ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２とが配置されている。導電パターン１３３ｂの上には、焼結体１５ｂ－１，１５ｂ－２と、焼結体１５ｂ－１，１５ｂ－２の上に配置された半導体チップ１４ｂ－１，１４ｂ－２とが配置されている。半導体チップ１４ａ－１は、リードフレーム１６ａ－１によって導電パターン１３３ｂに接続されている。半導体チップ１４ａ－２は、リードフレーム１６ａ－２によって導電パターン１３３ｂに接続されている。半導体チップ１４ｂ－１は、リードフレーム１６ｂ－１によって導電パターン１３３ｃに接続されている。半導体チップ１４ｂ－２は、リードフレーム１６ｂ－２によって導電パターン１３３ｃに接続されている。
導電パターン１３３ａの端部に形成された端子パターン１３３ａ－１には、正極端子Ｐｔ（図１２では不図示、図１参照）が接続されている。導電パターン１３３ｂの端部に形成された端子パターン１３３ｂ－１には、出力端子Ｏｔ（図１２では不図示、図１参照）が接続されている。導電パターン１３３ｃの端部に形成された端子パターン１３３ｃ－１には、負極端子Ｎｔ（図１２では不図示、図１参照）が接続されている。
このように、本実施形態における半導体モジュールでは、正極端子Ｐｔ、負極端子Ｎｔ、出力端子Ｏｔ、導電パターン１３３ａ，１３３ｂ，１３３ｃ、焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２及びリードフレーム１６ａ－１，１６ａ－２，１６ｂ－１，１６ｂ－２の互いの接続関係が、半導体モジュール１のこれらの接続関係と同様となっている。これにより、本実施形態における半導体モジュールは、半導体モジュール１と同様の機能を発揮することができる。
（半導体モジュールの製造方法）
本実施形態による半導体モジュールの製造方法は、緩衝材の形状が異なる点を除いて、上記第１実施形態による半導体モジュールの製造方法と同様であるため、焼結材の配置工程から焼結材への加圧及び加熱工程（図３参照）について説明し、その他の工程の説明は省略する。また、本実施形態による半導体モジュールの製造方法の説明において、必要に応じて図１から図３を参照する。
図１３は、焼結材の配置工程から上側熱板の配置工程までを説明するための図であって、図１２中に示すＢ－Ｂ線に対応する箇所で切断した断面図である。図１４は、焼結材への加圧及び加熱工程を説明するための図であって、図１２中に示すＢ－Ｂ線に対応する箇所で切断した断面図である。
本実施形態による半導体モジュールの製造方法における接合工程において、上記第１実施形態による半導体モジュールの製造方法と同様の方法によって、絶縁配線基板の配置工程から電子部品の配置工程（図３参照）が実行される。
本実施形態における焼結材の配置工程において、図１３に示すように、絶縁基板１３１には複数の導電パターン１３３ａ，１３３ｂ，１３３ｃが形成されており、複数の導電パターン１３３ａ，１３３ｂ，１３３ｃの少なくとも２つ（本例では導電パターン１３３ａ，１３３ｂ）のそれぞれの上に焼結材１５１ａ－１，１５１ｂ－１、焼結体１５ｂ－２（図１参照）を形成するための焼結材（不図示）及び焼結体１５ａ－２（図１参照）を形成するための焼結材（不図示）を配置する。焼結材１５１ａ－１及び焼結体１５ａ－２を形成するための焼結材は、導電パターン１３３ａの所定位置に塗布されてペースト印刷によって形成される。焼結材１５１ｂ－１及び焼結体１５ｂ－２を形成するための焼結材は、導電パターン１３３ｂの所定位置に塗布されてペースト印刷によって形成される。以下、説明の便宜上、図面に図示されていないが、焼結体１５ａ－２を形成するための焼結材を「焼結材１５１ａ－２」と称し、焼結体１５ｂ－２を形成するための焼結材を「焼結材１５１ｂ－２」と称することにする。
本実施形態における電子部品の配置工程において、図１３に示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に半導体チップ（電子部品の一例）１４ａ－１，１４ａ－１，１４ｂ－２，１４ｂ－２を配置する。具体的には、半導体チップ１４ａ－１は、焼結材１５１ａ－１に接触させて焼結材１５１ａ－１の上に配置される。半導体チップ１４ａ－２は、焼結材１５１ａ－２に接触させて焼結材１５１ａ－２の上に配置される、半導体チップ１４ｂ－１は、焼結材１５１ｂ－１に接触させて焼結材１５１ｂ－１の上に配置される。半導体チップ１４ｂ－２は、焼結材１５１ｂ－２に接触させて焼結材１５１ｂ－２の上に配置される。絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。同様に、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。より具体的には、導電パターン１３３ａ，１３３ｂ，１３３ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さは０．１ｍｍである。
本実施形態における緩衝材の配置工程において、図１３に示すように、同一の導電パターンの上に配置された焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を一組とし、複数の当該一組の上に緩衝材４Ｂ－１，４Ｂ－２をそれぞれ個別に配置する。より具体的には、導電パターン１３３ａの上に配置された焼結材１５１ａ－１及び半導体チップ１４ａ－１並びに焼結材１５１ａ－２及び半導体チップ１４ａ－２が一組とされ、当該一組の上に緩衝材４Ｂ－１が配置される。また、導電パターン１３３ｂの上に配置された焼結材１５１ｂ－１及び半導体チップ１４ｂ－１並びに焼結材１５１ｂ－２及び半導体チップ１４ｂ－２が一組とされ、当該一組の上に緩衝材４Ｂ－２が配置される。
したがって、緩衝材４Ｂ－１は、導電パターン１３３ａの延在方向と同方向に延在する直方体形状を有している。同様に、緩衝材４Ｂ－２は、導電パターン１３３ｂの延在方向と同方向に延在する直方体形状を有している。また、緩衝材４Ｂ－１及び緩衝材４Ｂ－２は、互いに同じ形状を有している。緩衝材４Ｂ－１，４Ｂ－２は、上記第１実施形態おける緩衝材４Ａと同じ材料で形成され、同様の作用・機能を奏するようになっている。さらに、緩衝材４Ｂ－１，４Ｂ－２は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前では、厚さＴ（例えばＴ＝０．６ｍｍ）を有している。
ところで、導電パターン１３３ａ及び導電パターン１３３ｂは、絶縁基板１３１の両短辺の中心を通る仮想直線を対称軸とした場合、線対称の関係にない。このため、導電パターン１３３ａの上に配置された焼結材１５１ａ－１，１５１ａ－２及び半導体チップ１４ａ－１，１４ａ－２を含む一組と、導電パターン１３３ｂの上に配置された焼結材１５１ｂ－１，１５１ｂ－２及び半導体チップ１４ｂ－１，１４ｂ－２を含む一組とは、当該仮想直線を対称軸とした場合、線対称の関係にない。したがって、導電パターン１３３ａの上に配置された焼結材１５１ａ－１，１５１ａ－２及び半導体チップ１４ａ－１，１４ａ－２を含む一組の上に配置される緩衝材４Ｂ－１と、導電パターン１３３ｂの上に配置された焼結材１５１ｂ－１，１５１ｂ－２及び半導体チップ１４ｂ－１，１４ｂ－２を含む一組の上に配置される緩衝材４Ｂ－２とも、当該仮想直線を対称軸とした場合、線対称の関係にない。このため、上側熱板３は、緩衝材４Ｂ－１，４Ｂ－２だけでは、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２にほぼ同じ強さの圧力を加えることが困難である。
そこで、本実施形態による半導体モジュールの製造方法では、緩衝材の配置工程において、複数の導電パターン１３３ａ，１３３ｂ，１３３ｃのうちの上述の一組が配置されていない導電パターンの少なくとも１つ（本実施形態では導電パターン１３３ｃ）の上に、当該一組の上の緩衝材４Ｂ－１，４Ｂ－２とは別の緩衝材４Ｂ－３を配置する。詳細は後述するが、緩衝材４Ｂ－３は、緩衝材４Ｂ－１，４Ｂ－２よりも半導体チップ及び焼結材の厚さ分だけ厚い厚さを有している。
本実施形態おける上側熱板の配置工程に続く焼結材への加圧及び加熱工程において、図１４に示すように、絶縁基板１３１の一部１３１ｈ，１３１ｉ，１３１ｊ，１３１ｋとの間に空間６５ａ，６５ｂ，６５ｃ，６５ｄを設けた状態の上側熱板３によって、緩衝材４Ｂ－１及び半導体チップ１４ａ－１，１４ａ－２を介して焼結材１５１ａ－１，１５１ａ－２を加圧及び加熱して焼結し、緩衝材４Ｂ－２及び半導体チップ１４ｂ－１，１４ｂ－２を介して焼結材１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２が焼結される際に、緩衝材４Ｂ－３は、導電パターン１３３ｃと接触している。このため、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２が絶縁基板１３１内において対称配置されていなくても、上側熱板３は、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２にほぼ同じ圧力を加えることができる。
焼結材１５１ａ－１，１５１ａ－２を加圧する前後での半導体チップ１４ａ－１，１４ａ－２の上での緩衝材４Ｂ－１の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－１，１５１ａ－２を加圧する。同様に、焼結材１５１ｂ－１，１５１ｂ－２を加圧する前後での半導体チップ１４ｂ－１，１４ｂ－２の上での緩衝材４Ｂ－２の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ｂ－１，１４ｂ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－２，１５１ａ－２を加圧する。緩衝材４Ｂ－３は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前後での緩衝材４Ｂ－１，４Ｂ－２の厚さの変化量を妨げない厚さを有し、当該前後で厚さが変化するようになっている。
本実施形態において、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧した後の緩衝材４Ｂ－１，４Ｂ－２の厚さｔは、例えば０．３ｍｍである。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ｂ－１，４Ｂ－２の厚さＴは、例えば０．６ｍｍである。さらに、上述のとおり、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。このため、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の加圧前後における緩衝材４Ｂ－１，４Ｂ－２の厚さの変化量Ｔ－ｔは、０．３ｍｍとなり、距離Ｄよりも小さくなる。したがって、本実施形態による半導体モジュールの製造方法では、上述の式（１）の関係が成り立つ。
焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ｂ－３の厚さＴ３は、厚さＴよりも半導体チップ及び焼結材の厚さ分だけ厚い例えば０．７２ｍｍ（＝０．６＋０．１＋０．０２）である。緩衝材４Ｂ－３は、緩衝材４Ｂ－１，４Ｂ－２と同様の弾性率を有しているので、上側熱板３によって加圧されることにより、緩衝材４Ｂ－１，４Ｂ－２と同じ分だけ厚さが変化する。したがって、緩衝材４Ｂ－１，４Ｂ－２，４Ｂ－３は、上側熱板３から圧力が加えられた場合、上側熱板３と絶縁基板１３１との間の空間６５ａ，６５ｂ，６５ｃ，６５ｄをほぼ同じ長さに維持できる。
本実施形態では、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄが同一であるが、絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離が異なる場合には、当該距離が最も長い半導体チップの表面が距離Ｄの対象となる。また、距離Ｄの対象となる半導体チップの当該表面に凹凸がある場合には、当該凹凸のうち、絶縁基板１３１から最も離れている部分が距離Ｄの対象となる。
本実施形態では、焼結材が配置されない箇所に緩衝材４Ｂ－３を配置することにより、上述の式（１）の関係を成り立たせて、上側熱板３、絶縁基板１３１の間に空間６５ａ，６５ｂ，６５ｃ，６５ｄが形成される。このように、空間６５ａ，６５ｂ，６５ｃ，６５ｄが形成された状態で焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２が加圧及び加熱されると、図１４中に矢印Ｙで示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２から放出されるガスＧは、空間６５ａ，６５ｂ，６５ｃ，６５ｄを通って、下側熱板２及び上側熱板３に挟まれた領域の外部に放出される。その結果、ガスＧに起因する堆積物が接合工程の終了後に絶縁基板１３１の表面などに生じることが防止される。
また、本実施形態による半導体モジュールの製造方法では、上記第２実施形態による半導体モジュールの製造方法と同様に、上記第１実施形態による半導体モジュールの製造方法における緩衝材４Ａよりも小さい緩衝材４Ｂ－１，４Ｂ－２，４Ｂ－３を用いることができる。その結果、本実施形態による半導体モジュールの製造方法は、上記第１実施形態による半導体モジュールの製造方法よりも製造費用の低コスト化を図ることができる。
また、本実施形態による半導体モジュールの製造方法では、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２が絶縁基板１３１の上に非対称性に配置される場合でも、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２のそれぞれにほぼ同じ圧力を加えることができる。これにより、本実施形態による半導体モジュールの製造方法は、ほぼ同じ状態に焼結された焼結体１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２を形成することができる。その結果、絶縁配線基板１３への半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の接合状態が悪化することが防止される。
以上説明したように、本実施形態による半導体モジュールの製造方法は、絶縁基板１３１の上に導電パターン１３３ａ，１３３ｂ，１３３ｃが形成された絶縁配線基板１３を下側熱板２の上に配置し、導電パターン１３３ａ，１３３ｂの上に焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を配置し、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を配置し、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の上に緩衝材４Ｂ－１，４Ｂ－２を配置し、緩衝材４Ｂ－１，４Ｂ－２の上に上側熱板３を配置し、絶縁基板１３１の一部１３１ｈ，１３１ｉ，１３１ｊ，１３１ｋとの間に空間６５ａ，６５ｂ，６５ｃ，６５ｄを設けた状態の上側熱板３によって、緩衝材４Ｂ－１，４Ｂ－２及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
本実施形態による半導体モジュールの製造方法によれば、接合工程の後の工程における不良の発生及び製造費用の低減を図ることができる。
また、同一の導電パターンの上に配置された焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２及び焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に配置された半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を一組とし、複数の当該一組の上に緩衝材４Ｂ－１，４Ｂ－２をそれぞれ個別に配置する。これにより、本実施形態による半導体モジュールの製造方法は、上記第２実施形態による半導体モジュールの製造方法と同様の効果が得られる。
さらに、本実施形態による半導体モジュールの製造方法は、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２が絶縁基板１３１の上に非対称性に配置される場合でも、焼結材１５１ａ－１，１５１ａ－２及び焼結材１５１ｂ－１，１５１ｂ－２のそれぞれにほぼ同じ圧力を加えることができる。これにより、本実施形態による半導体モジュールの製造方法は、絶縁配線基板１３への半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の接合状態の悪化を防止することができる。
本発明は、上記第１実施形態から上記第３実施形態に限らず、種々の変形が可能である。
上記第１実施形態から上記第３実施形態では、電子部品としてパワー半導体素子及び還流ダイオードを有する半導体チップを有しているが、パワー半導体素子及び還流ダイオードが個別に形成された半導体チップ並びに抵抗素子、容量素子及び誘導素子などの受動素子の接合にも適用できる。
上記第１実施形態から上記第３実施形態による半導体モジュールの製造方法は、緩衝材の配置工程と電子部品の配置工程の間に、電子部品を保護するための保護シート（例えばアルミニウム又はテフロン（登録商標）で形成されたシート）を配置する工程を有していてもよい。
上記第１実施形態から上記第３実施形態では、半導体チップと導電パターンとがリードフレームで接続された配線構造を有しているが、本発明はこれに限られない。例えば、本発明による半導体モジュールの製造方法において製造される半導体モジュールは、半導体チップの主面上にピンを接合して電気配線とするインプラントピン基板を用いたインプラントピン構造を有していてもよい。また例えば、本発明による半導体モジュールの製造方法において製造される半導体モジュールは、ワイヤボンディングを用いた配線構造を有していてもよい。
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
１ 半導体モジュール
２，２Ｘ 下側熱板
３，３Ｘ 上側熱板
４Ａ，４Ｂ－１，４Ｂ－２，４Ｂ－３，４Ｘ 緩衝材
１１ ケース
１３，１３Ｘ 絶縁配線基板
１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２ 半導体チップ
１５ａ－１，１５ａ－２，１５ｂ－１，１５ｂ－２，１５Ｘａ－１，１５Ｘａ－２，１５Ｘｂ－１，１５Ｘｂ－２ 焼結体
１６ａ－１，１６ａ－２，１６ｂ－１，１６ｂ－２ リードフレーム
１８ 封止樹脂
１９ 冷却器
６１ａ，６１ｂ，６１ｃ，６１ｄ，６３ａ，６３ｂ，６３ｃ，６５ａ，６５ｂ，６５ｃ，６５ｄ，１１１ 空間
１３１ 絶縁基板
１３１ａ，１３１ｂ，１３１ｃ，１３１ｄ，１３１ｅ，１３１ｆ，１３１ｇ，１３１ｈ，１３１ｉ，１３１ｊ，１３１ｋ 一部
１３２ 絶縁基板
１３３ａ，１３３ｂ，１３３ｃ，１３４ａ，１３４ｂ，１３４ｃ 導電パターン
１３３ａ－１，１３３ｂ－１，１３３ｃ－１ 端子パターン
１３５，１３６ 伝熱部材
１４１ａ－１，１４１ａ－２，１４１ｂ－１，１４１ｂ－２ 半導体チップ
１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２，１５２ａ－１，１５２ｂ－１ 焼結材
ｄｐ 堆積物
Ｇ，Ｇｃ ガス
Ｎｔ 負極端子
Ｏｔ 出力端子
Ｐｔ 正極端子
焼結材の焼結時に厚い緩衝材を用いると、緩衝材が電子部品や焼結材の周りを完全に覆うとともに、絶縁基板の表面に接触してしまう。そうすると、焼結材を加圧する際に焼結材から放出されるガスが外部に抜けることを緩衝材が阻害する。その結果、当該ガスが絶縁基板の表面に炭化物のような堆積物として残る場合がある。半導体モジュールの製造工程における焼結後の工程において、この堆積物がはんだ付け性を低下させ、ゲルや樹脂封止のボイド、あるいは封止樹脂の剥離の発生の原因となる。
図１に示すように、半導体モジュール１は、空間１１１に配置された絶縁配線基板１３を備えている。絶縁配線基板１３は、例えばＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板又はＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板である。
したがって、半導体チップ１４ｂ－１に設けられたＩＧＢＴ及び還流ダイオードと、半導体チップ１４ｂ－２に設けられたＩＧＢＴ及び還流ダイオードとは、導電パターン１３３ｂ、リードフレーム１６ｂ－１，１６ｂ－２及び導電パターン１３３ｃによって、出力端子Ｏｔ及び負極端子Ｎｔの間で並列に接続される。さらに、半導体チップ１４ａ－１，１４ａ－２のそれぞれに設けられて並列接続されたＩＧＢＴ及び還流ダイオードと、半導体チップ１４ｂ－１，１４ｂ－２のそれぞれに設けられて並列接続されたＩＧＢＴ及び還流ダイオードとは、導電パターン１３３ａ、リードフレーム１６ａ－１，１６ａ－２、導電パターン１３３ｂ、リードフレーム１６ｂ－１，１６ｂ－２及び導電パターン１３３ｃによって、正極端子Ｐｔ及び負極端子Ｎｔの間に直列に接続される。
半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のＩＧＢＴのエミッタ端子及び還流ダイオードのアノード端子が露出する表面の他の一部には、ＩＧＢＴのゲート端子が露出している。当該ゲート端子は、リードフレームやボンディングワイヤ（いずれも不図示）によって、ケース１１に設けられた複数の端子（不図示）のうちの互いに異なる端子に接続されている。ケース１１に設けられた当該端子には、半導体チップ１４ａ－１，１４ａ－１，１４ｂ－１，１４ｂ－２を制御する制御信号を生成する制御装置（不図示）に接続されている。このため、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２のそれぞれに設けられたＩＧＢＴは、ケース１１に設けられた当該端子を介して制御装置から入力されるゲート信号によって、所定のタイミングでオン／オフ制御される。これにより、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２は協働して、正極端子Ｐｔ及び負極端子Ｎｔから入力される直流電力を交流電力に変換する。半導体モジュール１は、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２によって生成された交流電力を出力端子Ｏｔから出力し、出力端子Ｏｔに接続された不図示の負荷（例えばモータ）を駆動する。
ステップＳ２１の次のステップＳ２３では、焼結材への加圧及び加熱工程が実行される。具体的には、ステップＳ２３において、図５に示すように、緩衝材４Ａと絶縁基板１３１の一部１３１ａ，１３１ｂ，１３１ｃ，１３１ｄとの間に空間６１ａ，６１ｂ，６１ｃ，６１ｄを設けた状態の上側熱板３によって、緩衝材４Ａ及び半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を介して焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧及び加熱して焼結する。
上述のとおり、本実施形態では、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧した後の緩衝材４Ａの厚さｔは、例えば０．３ｍｍである。焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前の緩衝材４Ａの厚さＴは、例えば０．６ｍｍである。絶縁基板１３１から半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。このため、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の加圧前後における緩衝材４Ａの厚さの変化量Ｔ－ｔは、０．３ｍｍとなり、距離Ｄよりも小さくなる。このため、本実施形態による半導体モジュールの製造方法では、上述の式（１）の関係が成り立つ。
次に、図７に示すように、複数の半導体チップ１４１ａ－１，１４１ｂ－１の上に緩衝材４Ｘを配置する。本比較例では、半導体チップ１４１ａ－１，１４１ｂ－１を含み絶縁基板１３２のほぼ全面を覆うことが可能な大きさの１つの緩衝材４Ｘが配置される。本比較例における緩衝材４Ｘは、本実施形態における緩衝材４Ａと例えば同じ材料で形成されているが、緩衝材４Ａと異なる厚さを有している。緩衝材４Ｘは、例えば１．６ｍｍの厚さを有している。このように、緩衝材４Ｘは、緩衝材４Ａよりも厚くなるように形成されている。
本実施形態における電子部品の配置工程において、図１０に示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に電子部品を配置する。本実施形態では、当該電子部品は、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２である。具体的には、半導体チップ１４ａ－１は、焼結材１５１ａ－１に接触させて焼結材１５１ａ－１の上に配置される。半導体チップ１４ａ－２は、焼結材１５１ａ－２に接触させて焼結材１５１ａ－２の上に配置される、半導体チップ１４ｂ－１は、焼結材１５１ｂ－１に接触させて焼結材１５１ｂ－１の上に配置される。半導体チップ１４ｂ－２は、焼結材１５１ｂ－２に接触させて焼結材１５１ｂ－２の上に配置される。絶縁基板１３１から緩衝材４Ｂ－１（詳細は後述）の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。同様に、絶縁基板１３１から緩衝材４Ｂ－２（詳細は後述）の側の半導体チップ１４ｂ－１，１４ｂ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。より具体的には、導電パターン１３３ａ，１３３ｂ，１３３ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さは０．１ｍｍである。
焼結材１５１ａ－１，１５１ａ－２を加圧する前後での半導体チップ１４ａ－１，１４ａ－２の上での緩衝材４Ｂ－１の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ａ－１，１５１ａ－２を加圧する。同様に、焼結材１５１ｂ－１，１５１ｂ－２を加圧する前後での半導体チップ１４ｂ－１，１４ｂ－２の上での緩衝材４Ｂ－２の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ｂ－１，１４ｂ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ｂ－２，１５１ｂ－２を加圧する。
本実施形態における電子部品の配置工程において、図１３に示すように、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２の上に半導体チップ（電子部品の一例）１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２を配置する。具体的には、半導体チップ１４ａ－１は、焼結材１５１ａ－１に接触させて焼結材１５１ａ－１の上に配置される。半導体チップ１４ａ－２は、焼結材１５１ａ－２に接触させて焼結材１５１ａ－２の上に配置される、半導体チップ１４ｂ－１は、焼結材１５１ｂ－１に接触させて焼結材１５１ｂ－１の上に配置される。半導体チップ１４ｂ－２は、焼結材１５１ｂ－２に接触させて焼結材１５１ｂ－２の上に配置される。絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。同様に、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離Ｄは、例えば０．５２ｍｍである。より具体的には、導電パターン１３３ａ，１３３ｂ，１３３ｃの厚さは例えば０．４ｍｍであり、半導体チップ１４ａ－１，１４ａ－２，１４ｂ－１，１４ｂ－２の厚さは０．１ｍｍである。
焼結材１５１ａ－１，１５１ａ－２を加圧する前後での半導体チップ１４ａ－１，１４ａ－２の上での緩衝材４Ｂ－１の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－１の側の半導体チップ１４ａ－１，１４ａ－２の表面までの距離よりも小さくなるように、上
側熱板３で焼結材１５１ａ－１，１５１ａ－２を加圧する。同様に、焼結材１５１ｂ－１，１５１ｂ－２を加圧する前後での半導体チップ１４ｂ－１，１４ｂ－２の上での緩衝材４Ｂ－２の厚さの変化量が、絶縁基板１３１から緩衝材４Ｂ－２の側の半導体チップ１４ｂ－１，１４ｂ－２の表面までの距離よりも小さくなるように、上側熱板３で焼結材１５１ｂ－２，１５１ｂ－２を加圧する。緩衝材４Ｂ－３は、焼結材１５１ａ－１，１５１ａ－２，１５１ｂ－１，１５１ｂ－２を加圧する前後での緩衝材４Ｂ－１，４Ｂ－２の厚さの変化量を妨げない厚さを有し、当該前後で厚さが変化するようになっている。

Claims (9)

  1. 絶縁基板の上に導電パターンが形成された絶縁配線基板を下側熱板の上に配置し、
    前記導電パターンの上に焼結材を配置し、
    前記焼結材の上に電子部品を配置し、
    複数の電子部品の上に緩衝材を配置し、
    前記緩衝材の上に上側熱板を配置し、
    前記絶縁基板の一部との間に空間を設けた状態の前記上側熱板によって、前記緩衝材及び前記電子部品を介して前記焼結材を加圧及び加熱して焼結する
    半導体モジュールの製造方法。
  2. 前記焼結材を加圧する前後での前記電子部品の上での前記緩衝材の厚さの変化量が、前記絶縁基板から前記緩衝材の側の該電子部品の表面までの距離よりも小さくなるように、前記上側熱板で前記焼結材を加圧する
    請求項１に記載の半導体モジュールの製造方法。
  3. 前記導電パターン、前記焼結材及び前記電子部品のそれぞれの前記上側熱板の側の表面に１つの前記緩衝材を接触させた状態で前記焼結材を加圧及び加熱する
    請求項１又は２に記載の半導体モジュールの製造方法。
  4. 前記緩衝材と前記絶縁基板との間に前記空間が設けられる
    請求項３に記載の半導体モジュールの製造方法。
  5. 前記緩衝材を前記絶縁基板の前記一部に接触させずに前記焼結材を加圧する
    請求項３に記載の半導体モジュールの製造方法。
  6. 前記緩衝材を前記絶縁基板の前記一部に接触させずに前記焼結材を加圧する
    請求項４に記載の半導体モジュールの製造方法。
  7. 前記絶縁基板には複数の前記導電パターンが形成されており、複数の前記導電パターンの少なくとも２つのそれぞれの上に前記焼結材を配置し、
    該焼結材の上に前記電子部品を配置し、
    同一の前記導電パターンの上に配置された前記焼結材及び該焼結材の上に配置された前記電子部品を一組とし、複数の前記一組の上に前記緩衝材をそれぞれ個別に配置する
    請求項１又は２に記載の半導体モジュールの製造方法。
  8. 複数の前記導電パターンのうちの前記一組が配置されていない導電パターンの少なくとも１つの上に、前記一組の上の前記緩衝材とは別の緩衝材を配置する
    請求項７に記載の半導体モジュールの製造方法。
  9. 前記電子部品は、半導体チップである
    請求項１に記載の半導体モジュールの製造方法。
JP2022128582A 2022-08-12 2022-08-12 半導体モジュールの製造方法 Pending JP2024025271A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022128582A JP2024025271A (ja) 2022-08-12 2022-08-12 半導体モジュールの製造方法
US18/342,911 US20240055392A1 (en) 2022-08-12 2023-06-28 Method of manufacturing semiconductor device
CN202310799045.9A CN117594465A (zh) 2022-08-12 2023-07-03 半导体模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022128582A JP2024025271A (ja) 2022-08-12 2022-08-12 半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2024025271A true JP2024025271A (ja) 2024-02-26

Family

ID=89846740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022128582A Pending JP2024025271A (ja) 2022-08-12 2022-08-12 半導体モジュールの製造方法

Country Status (3)

Country Link
US (1) US20240055392A1 (ja)
JP (1) JP2024025271A (ja)
CN (1) CN117594465A (ja)

Also Published As

Publication number Publication date
US20240055392A1 (en) 2024-02-15
CN117594465A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
JP5656962B2 (ja) 電子部品モジュール
CN101335263A (zh) 半导体模块和半导体模块的制造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JPH04162756A (ja) 半導体モジュール
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JP6415381B2 (ja) 半導体装置の製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP6643975B2 (ja) 半導体装置の製造方法
US20190371702A1 (en) Power module and method for manufacturing power module
CN111276447A (zh) 双侧冷却功率模块及其制造方法
KR20200135395A (ko) 전자 부품 실장 모듈의 제조 방법
KR102588854B1 (ko) 파워모듈 및 그 제조방법
US10290602B2 (en) Semiconductor device and method of making semiconductor device
JP2021114537A (ja) 半導体装置
JP2024025271A (ja) 半導体モジュールの製造方法
EP3416186A1 (en) Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same
KR20200135378A (ko) 전자 부품 실장 모듈
WO2013021983A1 (ja) 半導体装置及びその製造方法
WO2023017680A1 (ja) 半導体装置及びその製造方法
TWI745572B (zh) 電子零件安裝模組
US20240055422A1 (en) Method for manufacturing semiconductor module
TWI733011B (zh) 電子零件安裝模組之製造方法
JP7424145B2 (ja) 絶縁回路基板
US20240055391A1 (en) Method for manufacturing semiconductor module
JP2016178334A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601