JP2006287064A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006287064A
JP2006287064A JP2005106836A JP2005106836A JP2006287064A JP 2006287064 A JP2006287064 A JP 2006287064A JP 2005106836 A JP2005106836 A JP 2005106836A JP 2005106836 A JP2005106836 A JP 2005106836A JP 2006287064 A JP2006287064 A JP 2006287064A
Authority
JP
Japan
Prior art keywords
solder material
conductor
electrode
semiconductor device
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005106836A
Other languages
English (en)
Inventor
Mitsuo Yamashita
満男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005106836A priority Critical patent/JP2006287064A/ja
Publication of JP2006287064A publication Critical patent/JP2006287064A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】鉛を含まないはんだ材料を用いて、耐熱性や熱疲労性に優れた接合部を実現し、また、半導体素子の表面電極に配線用導体を面接合させるとともに、半導体素子を高い位置精度で導体基板に接合すること。
【解決手段】導体基板１２の表面に、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子（溶融温度：２２０℃）のはんだペーストを塗布し、その上に半導体素子１４を置く。半導体素子１４の表面電極に、Ｓｎ２０Ａｇ５Ｃｕ粒子（固相線の温度：２２０℃、液相線の温度：３４５℃）のクリームはんだを塗布し、その上に配線用導体１６を置く。その状態で２５０℃に加熱し、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子のはんだペーストを溶融し、Ｓｎ２０Ａｇ５Ｃｕ粒子のクリームはんだを固液共存状態とする。冷却して、導体基板１２と半導体素子１４と配線用導体１６をＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７とＳｎ２０Ａｇ５Ｃｕ接合部材１５を介して接合する。
【選択図】 図１

Description

この発明は、半導体装置およびその製造方法に関し、特に半導体素子の表面電極および裏面電極にそれぞれ配線用導体および導体基板が面接合した構成の半導体装置を製造する方法に関する。
パワー半導体装置では、半導体素子で発生する熱をその裏面から放熱する構成となっている。図５は、従来のパワー半導体装置の要部を示す正面図である。図５において、符号１は、その表面に電気回路を兼ねる導体基板２が接合され、かつその裏面に図示しない冷却導体への熱伝導を担う熱伝導体３が接合された絶縁基板である。
従来は、この導体基板２の表面に半導体素子４の裏面電極（図示省略）がはんだ材料５を用いて接合されている。半導体素子４の表面電極（図示省略）は、ボンディングワイヤ６を介して導体基板２に電気的に接続されている。熱伝導体３は、半導体パッケージの図示しない冷却導体である金属基板にはんだ材料を用いて接合されている。この金属基板は、図示しない外部冷却体とコンパウンドなどで密着されている。
半導体素子４は、通電時に熱を発生する。そして、半導体素子４と導体基板２の接合部が面接合であるため、その接合部には大きな熱ひずみが発生する。それによって、その接合部を構成するはんだ材料５は、過酷な使用環境下に置かれることになるので、そのはんだ材料には、高熱伝導性と熱疲労強度に優れた特性が要求される。そのような特性を備えたはんだ材料５として、従来、鉛入りの高温はんだ材料（溶融点２９０℃）が使用されている。
しかし、近時、環境上の配慮から、鉛を含まない（鉛フリー）はんだ材料を用いることが要求されている。この温度に対応可能な鉛フリーはんだ材料としてＡｕ−Ｓｎ合金があるが、高価であるため、実用的ではない。実用性の点から、鉛フリーはんだ材料としてＳｎＡｇはんだ材料（溶融点２２０℃）が適当である。
また、鉛フリーはんだ材料として、ＳｎまたはＳｎ合金からなる第１金属粉と、この第１金属粉よりも高い融点を持ち、ＣｕまたはＣｕ合金からなる第２金属粉とを含み、第１金属粉の含有割合が６０質量％より大きく８５質量％以下であり、第２金属粉の含有割合が１５質量％以上で４０質量％より小さい構成のものが公知である（例えば、特許文献１参照。）。この特許文献１には、第１金属粉の平均粒径が３〜３０μｍであり、第２金属粉の平均粒径が５〜４０μｍであることと、はんだペーストにＡｇを多量に用いることが開示されている。
特開２００３−２４５７９３号公報
近時、半導体パッケージの小型化、半導体素子の面積低減化に伴い、電流密度の増加が望まれている。また、半導体基板と導体基板の接合部の熱疲労信頼性および熱伝導性の一層の向上が望まれている。一方、従来のワイヤボンディング技術では、負荷電流レベルの限界にきており、パワーサイクル寿命の点でも、ボンディングワイヤと半導体素子の接合部の信頼性の要求が一層、厳しいものとなっている。
これらの対策として、半導体素子の表面の電流密度を均一化して温度分布の均一化を図るとともに、半導体素子の裏面側に加えて表面側からも熱を逃がす構造として、半導体素子の表面電極に配線用導体を面接合させてその接合面積を大きくすることが考えられる。この場合、配線用導体が銅材でできていると、半導体素子と配線用導体の間の熱膨張係数差が大きくなるため、その接合部の熱疲労に対する信頼性が厳しくなってしまう。
また、半導体素子の表面電極と配線用導体の接合、および半導体素子の裏面電極と導体基板の接合に、同じような接合温度を有するはんだ材料を用いて同時に接合する場合、その接合温度に加熱したときに半導体素子の上下ではんだ材料が溶融した状態となる。そのため、はんだの表面張力によって半導体素子や配線用導体が動きやすくなってしまい、半導体素子や配線用導体の接合位置の精度が低くなるという問題点がある。
また、ＳｎＡｇはんだ材料（溶融点２２０℃）は、鉛入りの高温はんだ９５Ｐｂ５Ｓｎ（溶融点２９０℃）よりも耐熱性が低いという問題点がある。一方、金属の接合材料としてＡｇろうが公知である。しかし、Ａｇろうの接合温度が８００〜９００℃と高く、半導体素子の耐熱性、接合後の熱応力および剛性が高いことによる、ヒートサイクル・パワーサイクル時に半導体素子に及ぼす熱応力の影響などから望ましくない。
この発明は、上述した従来技術による問題点を解消するため、鉛フリーはんだ材料を用いて、耐熱性や熱疲労性に優れた接合部を実現することができる半導体装置およびその製造方法を提供することを目的とする。また、この発明は、鉛フリーはんだ材料を用いて、半導体素子の表面電極に配線用導体を面接合させるとともに、半導体素子を高い位置精度で導体基板に接合させることができる半導体装置およびその製造方法を提供することを目的とする。
上述した問題を解決し、目的を達成するため請求項１の発明にかかる半導体装置は、半導体素子と、該半導体素子の電極に接合された導体とを備えた半導体装置において、前記電極と前記導体との間に、鉛を含まない粒子状のはんだ材料と該はんだ材料の一部が溶融固化した部分が共存する接合層を備えることを特徴とする。
また、請求項２の発明にかかる半導体装置は、半導体素子と、該半導体素子の第１の面および第２の面にそれぞれ設けられた第１の電極および第２の電極にそれぞれ接合された第１の導体および第２の導体とを備えた半導体装置において、前記第１の電極と前記第１の導体との間、および前記第２の電極と第２の導体との間に鉛を含まない粒子状のはんだ材料と該はんだ材料の一部が溶融固化した部分とが共存する接合層を備えたことを特徴とする。
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記はんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする。また、請求項４の発明にかかる半導体装置は、請求項３に記載の発明において、前記はんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
また、請求項５の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記はんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする。また、請求項６の発明にかかる半導体装置は、請求項５に記載の発明において、前記はんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
また、請求項７の発明にかかる半導体装置は、半導体素子と、該半導体素子の第１の面および第２の面にそれぞれ設けられた第１の電極および第２の電極にそれぞれ接合された第１の導体および第２の導体とを備えた半導体装置において、前記第１の電極と前記第１の導体との間に鉛を含まない粒子状の第１のはんだ材料と該第１のはんだ材料の一部とが溶融固化した部分が共存する第１の接合層と、前記第２の電極と前記第２の導体との間に、鉛を含まない第２のはんだ材料が溶融固化した第２の接合層とを備えたことを特徴とする。
また、請求項８の発明にかかる半導体装置は、請求項７に記載の発明において、前記第２のはんだ材料の溶融温度が、前記第１のはんだ材料の液相線の温度よりも低いことを特徴とする。また、請求項９の発明にかかる半導体装置は、請求項７に記載の発明において、前記第１のはんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする。
また、請求項１０の発明にかかる半導体装置は、請求項７に記載の発明において、前記第１のはんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。また、請求項１１の発明にかかる半導体装置は、請求項７に記載の発明において、前記第１のはんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする。
また、請求項１２の発明にかかる半導体装置は、請求項１１に記載の発明において、前記第１のはんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
上述した課題を解決し、目的を達成するため、請求項１３の発明にかかる半導体装置の製造方法は、半導体素子の電極に導体を接合するにあたって、前記電極と前記導体を、鉛を含まないはんだ材料の粒子よりなる接合材料を介して貼り合わせる工程と、前記はんだ材料の固相線の温度以上で、かつ液相線の温度よりも低い温度で加熱して前記はんだ材料の一部を溶かして固液共存状態とする工程と、冷却して、液化した前記はんだ材料を固化させる工程と、を含むことを特徴とする。
また、請求項１４の発明にかかる半導体装置の製造方法は、半導体素子の第１の面および第２の面にそれぞれ第１の電極および第２の電極が設けられ、該第１の電極および第２の電極にそれぞれ第１の導体および第２の導体を接合するにあたって、前記第１の電極と前記第１の導体、および前記第２の電極と前記第２の導体をそれぞれ鉛を含まないはんだ材料の粒子よりなる接合材料を介して貼り合わせる工程と、前記はんだ材料の固相線の温度以上で、かつ液相線の温度よりも低い温度で加熱して前記はんだ材料の一部を溶かして固液共存状態とする工程と、冷却して、液化した前記はんだ材料を固化させる工程と、を含むことを特徴とする。
また、請求項１５の発明にかかる半導体装置の製造方法は、請求項１３または１４に記載の発明において、前記はんだ材料の粒子の大きさは、５０μｍ以下であり、前記接合材料は、該粒子とフラックスを混合したものであることを特徴とする。また、請求項１６の発明にかかる半導体装置の製造方法は、請求項１３または１４に記載の発明において、前記はんだ材料の粒子の大きさは、１μｍ以下であり、前記接合材料は、該粒子と、該粒子の表面を保護するとともに凝集を抑制する有機溶媒を混合したものであることを特徴とする。
また、請求項１７の発明にかかる半導体装置の製造方法は、半導体素子の第１の面および第２の面にそれぞれ第１の電極および第２の電極が設けられ、該第１の電極および第２の電極にそれぞれ第１の導体および第２の導体を接合するにあたって、前記第１の電極と前記第１の導体を、鉛を含まない第１のはんだ材料の粒子よりなる接合材料を介して貼り合わせるとともに、前記第２の電極と前記第２の導体を、鉛を含まない第２のはんだ材料よりなる接合材料を介して貼り合わせる工程と、前記第１のはんだ材料の固相線の温度以上で、かつ前記第１のはんだ材料の液相線の温度よりも低く、さらに前記第２のはんだ材料の溶融温度以上の温度で加熱して前記第１のはんだ材料の一部を溶かして固液共存状態とするとともに、前記第２のはんだ材料を溶かす工程と、冷却して、液化した前記第１のはんだ材料および前記第２のはんだ材料を固化させる工程と、を含むことを特徴とする。
また、請求項１８の発明にかかる半導体装置の製造方法は、請求項１７に記載の発明において、前記第１のはんだ材料の粒子の大きさは、５０μｍ以下であり、該第１のはんだ材料の粒子よりなる前記接合材料は、該粒子とフラックスを混合したものであることを特徴とする。請求項１９の発明にかかる半導体装置の製造方法は、請求項１７に記載の発明において、前記第１のはんだ材料の粒子の大きさは、１μｍ以下であり、該第１のはんだ材料の粒子よりなる前記接合材料は、該粒子と、該粒子の表面を保護するとともに凝集を抑制する有機溶媒を混合したものであることを特徴とする。
なお、請求項１３または１４にかかる発明の製造方法において、前記はんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする。あるいは、前記はんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
また、請求項１３または１４にかかる発明の製造方法において、前記はんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする。あるいは、前記はんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
また、請求項１７にかかる発明の製造方法において、前記第１のはんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする。あるいは、前記第１のはんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
また、請求項１７にかかる発明の製造方法において、前記第１のはんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする。あるいは、前記第１のはんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする。
ＳｎＡｇ系のはんだ材料は、被接合材がＣｕである場合、はんだ材料中にＣｕが添加されていれば、被接合材からのＣｕの溶出を抑制することができるとともに、はんだ接合部の強度を向上させる効果があり、ＳｎＣｕ系やＳｎＳｂ系のはんだ材料と比較して、接合性や信頼性の点で優れている。ＳｎＡｇ系はんだ材料では、Ａｇの含有割合が７０質量％に至るまで、共晶反応を有し、固相線の温度は２２１℃である。また、完全に液化する液相線の温度は、Ａｇの含有量が増加するとともに上昇する。
固相線にて液化が開始するが、ＳｎＡｇ系はんだ材料の固体状態のミクロ組織が粗い場合には、金属組織の濃度分布により、液化している部分と固体部分が不均一に存在しやすくなり、固相線以上の広い温度範囲において、固液共存状態が粗い状態で存在しやすくなる。そのため、はんだ材料と被接合材との界面における接合反応を生じさせるには、接合温度として高温側までの加熱が必要となる。
Ｓｎを主成分とし、Ａｇを２０質量％近くまで含有することにより、さらにはＣｕの添加によって、Ｓｎ−Ａｇ−Ｃｕ３元共晶組成付近の組成のもの（代表的には、Ｓｎ３．５Ａｇ０．５Ｃｕ）よりも耐熱性が向上する。はんだ材料が微細な粒子で構成されていれば、その粒子内の成分濃度分布が少なく、また、成分拡散が生じやすいので、固相線以上の温度において均一に液化が生じやすくなり、比較的低温側で接合することができる。
この発明では、ＳｎＡｇ系はんだ材料のＡｇの含有割合の下限は、３．５質量％Ａｇに共晶組成を有し、必要な固液共存温度範囲を有する液相線の温度である３００℃に相当する１０質量％である。Ａｇの含有割合が２０質量％以上であっても接合可能であるが、接合作業性として望ましい２５０〜３００℃付近での液化程度から、Ａｇの含有割合の上限は２０質量％であるのが適当である。また、固相線と液相線の温度範囲が広い場合、接合温度において固液共存状態となるので、はんだ材料の粘性が高い。それによって、接合作業中に半導体素子や配線用導体の動きが生じにくくなり、半導体素子や配線用導体を精度よく接合することができる。
はんだ材料の粒子の大きさは、通常のクリームはんだと同様、２０〜５０μｍで十分であるが、さらに微粒子化すれば、粒子相互の拡散およびはんだ材料の溶融が促進されるので、有効である。また、粒子の大きさを１μｍ以下にする場合には、粒子の凝集を防ぐための表面コーティングを兼ねる有機溶媒に粒子を混合すればよい。この場合は、はんだ材料の粒子が溶け始めることによって、一般的な金属の微粒子を用いた焼結に比べて、接合時の負荷荷重を小さくすることができるので、有機溶媒が揮発しやすく、接合作業性に優れる。
本発明にかかる半導体装置およびその製造方法によれば、鉛フリーはんだ材料を用いて、耐熱性や熱疲労性に優れた接合部を実現することができるという効果を奏する。また、鉛フリーはんだ材料を用いて、半導体素子の表面電極に配線用導体を面接合させるとともに、半導体素子を高い位置精度で導体基板に接合させることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
実施の形態１．
図１は、本発明の実施の形態１にかかる製造方法により製造された半導体装置の一例の要部を示す正面図である。図１に示すように、半導体素子１４の裏面電極（図示省略）は、導体基板１２の表面にＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合されている。その半導体素子１４の表面電極（図示省略）には、配線用導体１６がＳｎ２０Ａｇ５Ｃｕ接合部材１５を介して接合されている。ここで、配線用導体１６と半導体素子１４の表面電極（図示省略）は面接合しており、その接合面積は、従来のワイヤボンディング法によるワイヤの接着面積よりも大きい。
次に、本発明の実施の形態１にかかる半導体装置の製造方法について説明する。まず、導体基板１２の表面に、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子（粒子径：２０〜５０μｍ、溶融温度：２２０℃）を用いたはんだペーストを、例えば１００μｍの厚さに塗布する。そして、そのはんだペーストに接触するように、導体基板１２の上に半導体素子１４を置く。
続いて、半導体素子１４の表面電極の表面に、粒径が５〜２０μｍであるＳｎ２０Ａｇ５Ｃｕ粒子（固相線の温度：２２０℃、液相線の温度：３４５℃）とフラックスを混合したクリームはんだを塗布する。半導体素子１４の表面電極の表面には、はんだ接合を可能とするために、Ｎｉめっきが施されている。その後、塗布したクリームはんだに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く。
その状態で、導体基板１２、半導体素子１４および配線用導体１６を電気炉に入れ、Ｓｎ２０Ａｇ５Ｃｕ粒子の固相線の温度（２２０℃）以上、かつ液相線の温度（３４５℃）で、さらにのＳｎ３．５Ａｇ０．５Ｃｕのクリームはんだの溶融温度（２２０℃）以上の温度、例えば２５０℃に加熱する。その際、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子を用いたはんだペーストは溶融する。一方、Ｓｎ２０Ａｇ５Ｃｕ粒子とフラックスを混合したクリームはんだは、固液共存の状態となる。その後、冷却して、溶けたはんだを凝固させる。それによって、導体基板１２に半導体素子１４がＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合されるとともに、半導体素子１４に配線用導体１６がＳｎ２０Ａｇ５Ｃｕ接合部材１５を介して接合され、図１に示す構成の半導体装置が得られる。
ここで、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子を用いたはんだペーストは一旦溶融した後に固化するため、溶融前の形態は粒子を用いたペーストに限らない。例えばＳｎ３．５Ａｇ０．５Ｃｕのシート状のはんだを用いてもよい。
なお、図２に示すように、導体基板１２と半導体素子１４の裏面電極をＳｎ２０Ａｇ５Ｃｕ接合部材１５により接合し、半導体素子１４の表面電極と配線用導体１６をＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７により接合してもよい。この場合には、導体基板１２の表面に、Ｓｎ２０Ａｇ５Ｃｕ粒子とフラックスを混合したクリームはんだを塗布し、その上に半導体素子１４を置く。そして、半導体素子１４の表面電極の表面に、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子を用いたはんだペーストを塗布し、その上に配線用導体１６を置く。その状態で、電気炉でＳｎ２０Ａｇ５Ｃｕ粒子の固相線の温度（２２０℃）以上、かつ液相線の温度（３４５℃）で、さらにＳｎ３．５Ａｇ０．５Ｃｕのクリームはんだの溶融温度（２２０℃）以上の温度、例えば２５０℃に加熱した後、冷却すればよい。
また、図３に示すように、導体基板１２と半導体素子１４の裏面電極、および半導体素子１４の表面電極と配線用導体１６の両方をＳｎ２０Ａｇ５Ｃｕ接合部材１５により接合してもよい。この場合には、導体基板１２の表面に、Ｓｎ２０Ａｇ５Ｃｕ粒子とフラックスを混合したクリームはんだを塗布し、その上に半導体素子１４を置く。そして、半導体素子１４の表面電極の表面に、同じクリームはんだを塗布し、その上に配線用導体１６を置く。その状態で、電気炉でＳｎ２０Ａｇ５Ｃｕ粒子の固相線の温度（２２０℃）以上、かつ液相線の温度（３４５℃）例えば２５０℃に加熱した後、冷却すればよい。
実施の形態１によれば、Ｓｎ２０Ａｇ５Ｃｕ粒子の固相線と液相線の間の温度で、Ｓｎ２０Ａｇ５Ｃｕ粒子の液化が均一に生じやすいので、比較的低温側ではんだ接合を行うことができる。従って、はんだ接合部の耐熱性が向上し、また、熱疲労強度が向上する。また、加熱したときに、Ｓｎ２０Ａｇ５Ｃｕ粒子を含むクリームはんだが固液共存の状態となり、高い粘性を有するので、半導体素子１４と配線用導体１６の相互の動きが抑制される。従って、半導体素子１４および配線用導体１６を高い位置精度で接合することができる。
実施の形態２．
図４は、本発明の実施の形態２にかかる製造方法により製造された半導体装置の一例の要部を示す正面図である。図４に示すように、実施の形態２では、半導体パッケージの外部冷却体への熱導体となる例えば金属基板よりなる熱伝導部材１８の表面に、アルミナ等からなる絶縁基板１１の裏面に設けられた熱伝導体１３の裏面がＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合されている。そして、絶縁基板１１の表面に設けられた、電気回路を兼ねる導体基板１２の表面に、半導体素子１４の裏面電極がＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合されている。半導体素子１４の表面電極には、配線用導体１６がＳｎ２０Ａｇ５Ｃｕ接合部材１５を介して接合されている。
次に、本発明の実施の形態２にかかる半導体装置の製造方法について説明する。まず、熱伝導部材１８の表面に、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子（粒子径：２０〜５０μｍ、溶融温度：２２０℃）を用いたクリームはんだを塗布する。そして、そのクリームはんだに絶縁基板１１の熱伝導体１３が接触するように、熱伝導部材１８の上に絶縁基板１１を置く。
続いて、絶縁基板１１の導体基板１２の表面に、同じＳｎ３．５Ａｇ０．５Ｃｕ粒子を用いたクリームはんだを塗布する。そして、そのクリームはんだに接触するように、導体基板１２の上に半導体素子１４を置く。さらに、半導体素子１４の表面電極の表面に、粒径が５〜２０μｍであるＳｎ２０Ａｇ５Ｃｕ粒子（固相線の温度：２２０℃、液相線の温度：３４５℃）とフラックスを混合したクリームはんだを塗布する。半導体素子１４の表面電極の表面には、はんだ接合を可能とするために、Ｎｉめっきが施されている。その後、塗布したクリームはんだに配線用導体１６の被接合面が接触するように、半導体素子１４の上に配線用導体１６を置く。
その状態で、熱伝導部材１８、絶縁基板１１、半導体素子１４および配線用導体１６を電気炉に入れ、例えば２５０℃に加熱する。その際、Ｓｎ３．５Ａｇ０．５Ｃｕ粒子を用いたクリームはんだは溶融する。一方、Ｓｎ２０Ａｇ５Ｃｕ粒子とフラックスを混合したクリームはんだは、固液共存の状態となる。その後、冷却して、溶けたはんだを凝固させる。それによって、熱伝導部材１８に絶縁基板１１がＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合され、かつ導体基板１２に半導体素子１４がＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７を介して接合され、さらに半導体素子１４に配線用導体１６がＳｎ２０Ａｇ５Ｃｕ接合部材１５を介して接合され、図４に示す構成の半導体装置が得られる。
なお、導体基板１２と半導体素子１４の裏面電極をＳｎ２０Ａｇ５Ｃｕ接合部材１５により接合し、半導体素子１４の表面電極と配線用導体１６をＳｎ３．５Ａｇ０．５Ｃｕ接合部材１７により接合してもよいし、導体基板１２と半導体素子１４の裏面電極、および半導体素子１４の表面電極と配線用導体１６の両方をＳｎ２０Ａｇ５Ｃｕ接合部材１５により接合してもよい。さらに、熱伝導部材１８と絶縁基板１１をＳｎ２０Ａｇ５Ｃｕ接合部材１５により接合してもよい。実施の形態２によれば、実施の形態１と同様の効果が得られる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、はんだ接合温度は、２５０℃に限らず、Ｓｎ２０Ａｇ５Ｃｕ粒子の固相線の温度以上で、かつＳｎ２０Ａｇ５Ｃｕ粒子の液相線の温度よりも低く、さらにＳｎ３．５Ａｇ０．５Ｃｕ粒子を用いたはんだペーストまたはクリームはんだの溶融温度以上の温度であればよい。
また、はんだ接合温度で固液共存状態となるＳｎＡｇ系はんだ材料のＡｇの含有割合は１０質量％以上２０質量％以下であればよい。さらに、Ａｇを１０質量％以上２０質量％以下の割合で含むＳｎＡｇ系はんだ材料が、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含んでいてもよい。
また、はんだ接合温度で固液共存状態となるはんだ材料として、Ｃｕを１０質量％以下の割合で含むＳｎＣｕ系はんだ材料を用いてもよい。この場合、ＳｎＣｕ系はんだ材料が、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含んでいてもよい。また、はんだ接合温度で固液共存状態となるはんだ材料の粒子の大きさを２０μｍ以下にしてもよい。
あるいは、はんだ接合温度で固液共存状態となるはんだ材料の粒子の大きさを１μｍ以下にしてもよい。この場合には、このはんだ材料の微粒子と、この微粒子に対して配位的結合により安定した保護皮膜を形成する有機溶媒を混合して用いる。これは、微粒子の表面が活性化しており、微粒子同士が凝集しやすい状態にあるため、微粒子を有機溶媒中に分散させて安定化させる必要があるからである。この場合も、はんだ材料の微粒子が溶け始めることによって、一般的な金属の微粒子を用いた焼結に比べて、接合時の負荷荷重を小さくすることができので、有機溶媒が揮発しやすく、接合作業性に優れる。
以上のように、本発明にかかる半導体装置の製造方法は、半導体素子の表面電極と配線用導体が面接合された構成を有する半導体装置に有用であり、特に、通電時の発熱量が多いパワー半導体装置に適している。
本発明の実施の形態１にかかる製造方法により製造された半導体装置の一例の要部を示す正面図である。 本発明の実施の形態１にかかる製造方法により製造された半導体装置の別の例の要部を示す正面図である。 本発明の実施の形態１にかかる製造方法により製造された半導体装置のさらに別の例の要部を示す正面図である。 本発明の実施の形態２にかかる製造方法により製造された半導体装置の一例の要部を示す正面図である。 従来の半導体装置の要部を示す正面図である。
符号の説明
１２，１６ 導体
１４ 半導体素子
１５ 第１のはんだ材料の粒子よりなる接合材料
１７ 第２のはんだ材料の粒子よりなる接合材料

Claims (19)

  1. 半導体素子と、該半導体素子の電極に接合された導体とを備えた半導体装置において、
    前記電極と前記導体との間に、鉛を含まない粒子状のはんだ材料と該はんだ材料の一部が溶融固化した部分が共存する接合層を備えることを特徴とする半導体装置。
  2. 半導体素子と、該半導体素子の第１の面および第２の面にそれぞれ設けられた第１の電極および第２の電極にそれぞれ接合された第１の導体および第２の導体とを備えた半導体装置において、
    前記第１の電極と前記第１の導体との間、および前記第２の電極と第２の導体との間に鉛を含まない粒子状のはんだ材料と該はんだ材料の一部が溶融固化した部分とが共存する接合層を備えたことを特徴とする半導体装置。
  3. 前記はんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記はんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする請求項３に記載の半導体装置。
  5. 前記はんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする請求項１または２に記載の半導体装置。
  6. 前記はんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする請求項５に記載の半導体装置。
  7. 半導体素子と、該半導体素子の第１の面および第２の面にそれぞれ設けられた第１の電極および第２の電極にそれぞれ接合された第１の導体および第２の導体とを備えた半導体装置において、
    前記第１の電極と前記第１の導体との間に鉛を含まない粒子状の第１のはんだ材料と該第１のはんだ材料の一部とが溶融固化した部分が共存する第１の接合層と、前記第２の電極と前記第２の導体との間に、鉛を含まない第２のはんだ材料が溶融固化した第２の接合層とを備えたことを特徴とする半導体装置。
  8. 前記第２のはんだ材料の溶融温度が、前記第１のはんだ材料の液相線の温度よりも低いことを特徴とする請求項７に記載の半導体装置。
  9. 前記第１のはんだ材料は、Ｓｎを主成分とし、Ａｇを１０質量％以上２０質量％以下の割合で含むことを特徴とする請求項７に記載の半導体装置。
  10. 前記第１のはんだ材料は、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする請求項７に記載の半導体装置。
  11. 前記第１のはんだ材料は、Ｓｎを主成分とし、Ｃｕを１０質量％以下の割合で含むことを特徴とする請求項７に記載の半導体装置。
  12. 前記第１のはんだ材料は、Ｎｉ、Ｃｏ、Ｆｅ、Ｇｅ、Ｇｄ、ＢｉおよびＩｎのうち、少なくとも１種類の添加元素を含むことを特徴とする請求項１１に記載の半導体装置。
  13. 半導体素子の電極に導体を接合するにあたって、
    前記電極と前記導体を、鉛を含まないはんだ材料の粒子よりなる接合材料を介して貼り合わせる工程と、
    前記はんだ材料の固相線の温度以上で、かつ液相線の温度よりも低い温度で加熱して前記はんだ材料の一部を溶かして固液共存状態とする工程と、
    冷却して、液化した前記はんだ材料を固化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  14. 半導体素子の第１の面および第２の面にそれぞれ第１の電極および第２の電極が設けられ、該第１の電極および第２の電極にそれぞれ第１の導体および第２の導体を接合するにあたって、
    前記第１の電極と前記第１の導体、および前記第２の電極と前記第２の導体をそれぞれ鉛を含まないはんだ材料の粒子よりなる接合材料を介して貼り合わせる工程と、
    前記はんだ材料の固相線の温度以上で、かつ液相線の温度よりも低い温度で加熱して前記はんだ材料の一部を溶かして固液共存状態とする工程と、
    冷却して、液化した前記はんだ材料を固化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  15. 前記はんだ材料の粒子の大きさは、５０μｍ以下であり、前記接合材料は、該粒子とフラックスを混合したものであることを特徴とする請求項１３または１４に記載の半導体装置の製造方法。
  16. 前記はんだ材料の粒子の大きさは、１μｍ以下であり、前記接合材料は、該粒子と、該粒子の表面を保護するとともに凝集を抑制する有機溶媒を混合したものであることを特徴とする請求項１３または１４に記載の半導体装置の製造方法。
  17. 半導体素子の第１の面および第２の面にそれぞれ第１の電極および第２の電極が設けられ、該第１の電極および第２の電極にそれぞれ第１の導体および第２の導体を接合するにあたって、
    前記第１の電極と前記第１の導体を、鉛を含まない第１のはんだ材料の粒子よりなる接合材料を介して貼り合わせるとともに、前記第２の電極と前記第２の導体を、鉛を含まない第２のはんだ材料よりなる接合材料を介して貼り合わせる工程と、
    前記第１のはんだ材料の固相線の温度以上で、かつ前記第１のはんだ材料の液相線の温度よりも低く、さらに前記第２のはんだ材料の溶融温度以上の温度で加熱して前記第１のはんだ材料の一部を溶かして固液共存状態とするとともに、前記第２のはんだ材料を溶かす工程と、
    冷却して、液化した前記第１のはんだ材料および前記第２のはんだ材料を固化させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  18. 前記第１のはんだ材料の粒子の大きさは、５０μｍ以下であり、該第１のはんだ材料の粒子よりなる前記接合材料は、該粒子とフラックスを混合したものであることを特徴とする請求項１７に記載の半導体装置の製造方法。
  19. 前記第１のはんだ材料の粒子の大きさは、１μｍ以下であり、該第１のはんだ材料の粒子よりなる前記接合材料は、該粒子と、該粒子の表面を保護するとともに凝集を抑制する有機溶媒を混合したものであることを特徴とする請求項１７に記載の半導体装置の製造方法。

JP2005106836A 2005-04-01 2005-04-01 半導体装置およびその製造方法 Pending JP2006287064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005106836A JP2006287064A (ja) 2005-04-01 2005-04-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005106836A JP2006287064A (ja) 2005-04-01 2005-04-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006287064A true JP2006287064A (ja) 2006-10-19

Family

ID=37408609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005106836A Pending JP2006287064A (ja) 2005-04-01 2005-04-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006287064A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091801A (ja) * 2006-10-05 2008-04-17 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
JP5622934B2 (ja) * 2011-06-09 2014-11-12 三菱電機株式会社 半導体装置
DE102017203024A1 (de) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. Leistungshalbleitermodul
US10916491B2 (en) 2017-09-15 2021-02-09 Fuji Electric Co., Ltd. Semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110957A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd パワー半導体モジュールの製造方法
JP2001205476A (ja) * 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
JP2003094194A (ja) * 2001-07-16 2003-04-02 Uchihashi Estec Co Ltd はんだ材及び電子部品における部材の固定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110957A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd パワー半導体モジュールの製造方法
JP2001205476A (ja) * 2000-01-27 2001-07-31 Sumitomo Metal Mining Co Ltd 合金ろう材
JP2003094194A (ja) * 2001-07-16 2003-04-02 Uchihashi Estec Co Ltd はんだ材及び電子部品における部材の固定方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091801A (ja) * 2006-10-05 2008-04-17 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
JP5622934B2 (ja) * 2011-06-09 2014-11-12 三菱電機株式会社 半導体装置
US9401319B2 (en) 2011-06-09 2016-07-26 Mitsubishi Electric Corporation Semiconductor device
DE102017203024A1 (de) 2016-03-18 2017-09-21 Fuji Electric Co., Ltd. Leistungshalbleitermodul
US9881879B2 (en) 2016-03-18 2018-01-30 Fuji Electric Co., Ltd. Power semiconductor module
DE102017203024B4 (de) 2016-03-18 2023-07-06 Fuji Electric Co., Ltd. Leistungshalbleitermodul
US10916491B2 (en) 2017-09-15 2021-02-09 Fuji Electric Co., Ltd. Semiconductor module

Similar Documents

Publication Publication Date Title
KR101722893B1 (ko) Ｃｕ/세라믹스 접합체, Ｃｕ/세라믹스 접합체의 제조 방법, 및 파워 모듈용 기판
US5229070A (en) Low temperature-wetting tin-base solder paste
US9017446B2 (en) Mixed alloy solder paste
JP4722751B2 (ja) 粉末はんだ材料および接合材料
US10157877B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20120055586A1 (en) Variable melting point solders
JP4539980B2 (ja) 半導体装置およびその製造方法
JP6281916B2 (ja) はんだ材料および接合構造体
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
US9636784B2 (en) Mixed alloy solder paste
JP2010503538A (ja) 電気的相互接続のための改良されたはんだ合金、その製造方法、およびその使用
JP5187465B1 (ja) 高温鉛フリーはんだ合金
JP2006287064A (ja) 半導体装置およびその製造方法
WO2008056676A1 (fr) Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique
JP2006294600A (ja) 導電性接着剤
JP5461125B2 (ja) 鉛フリー高温用接合材料
JP5699472B2 (ja) はんだ材料とその作製方法、及びこれを用いた半導体装置の製造方法
JP5758242B2 (ja) 鉛フリー接合材料
JP2008238253A (ja) Ｐｂフリーはんだ接続材料及びこれを用いた半導体実装構造体の製造方法
JP4973109B2 (ja) 半導体装置の製造方法
JP2009158725A (ja) 半導体装置およびダイボンド材
JP6156965B1 (ja) 半導体封止用プリフォーム
JP5589642B2 (ja) 応力緩和性に優れるＰｂフリーはんだ合金
JP2008221330A (ja) はんだ合金
JP2007313548A (ja) クリーム半田

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004