JP3054021B2 - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JP3054021B2 JP3054021B2 JP5347237A JP34723793A JP3054021B2 JP 3054021 B2 JP3054021 B2 JP 3054021B2 JP 5347237 A JP5347237 A JP 5347237A JP 34723793 A JP34723793 A JP 34723793A JP 3054021 B2 JP3054021 B2 JP 3054021B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- electrode pad
- compound semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 150000001875 compounds Chemical class 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 86
- 229910000679 solder Inorganic materials 0.000 claims description 48
- 239000007769 metal material Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052745 lead Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 42
- 239000000919 ceramic Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000035882 stress Effects 0.000 description 6
- 230000031700 light absorption Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
- H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【0001】
【産業上の利用分野】この発明は、化合物半導体装置に
係わり、特に金属電極マウント部分の剥離強度と信頼性
の向上を実現し、且つ形成プロセスを簡略化する電極構
造に関する。
係わり、特に金属電極マウント部分の剥離強度と信頼性
の向上を実現し、且つ形成プロセスを簡略化する電極構
造に関する。
【0002】
【従来の技術】一般に、化合物半導体を用いたトランジ
スタ、ダイオ−ド等の電子デバイス又はレ−ザ−ダイオ
−ド、フォトダイオ−ド等の光デバイスなどの化合物半
導体装置には外部の電気回路と接続するための金属電極
が形成されている。この金属電極と外部の電気回路との
結合においては、従来、一方の電極には金属ハンダ等を
用いて化合物半導体チップを基板の配線パタ−ン上にマ
ウントすることにより接続し、他方の電極にはAu又は
Alなどのワイヤをボンディングすることにより接続し
ていた。この接続方法では、ワイヤをボンディングする
必要があるため、製造工程が複雑になるとともに、ワイ
ヤを付加することに伴う電気容量やインダクタンスが増
加し、化合物半導体装置本来の電気的性能が得られにく
いという問題がある。
スタ、ダイオ−ド等の電子デバイス又はレ−ザ−ダイオ
−ド、フォトダイオ−ド等の光デバイスなどの化合物半
導体装置には外部の電気回路と接続するための金属電極
が形成されている。この金属電極と外部の電気回路との
結合においては、従来、一方の電極には金属ハンダ等を
用いて化合物半導体チップを基板の配線パタ−ン上にマ
ウントすることにより接続し、他方の電極にはAu又は
Alなどのワイヤをボンディングすることにより接続し
ていた。この接続方法では、ワイヤをボンディングする
必要があるため、製造工程が複雑になるとともに、ワイ
ヤを付加することに伴う電気容量やインダクタンスが増
加し、化合物半導体装置本来の電気的性能が得られにく
いという問題がある。
【0003】この問題を解決するため、近年、化合物半
導体装置をマウントするだけで電気的接合も完了でき
る、いわゆるフリップチップ型構造が急速に開発されて
いる。そこで、化合物半導体装置、例えば光通信用の半
導体受光素子における電極構造について、以下に説明す
る。
導体装置をマウントするだけで電気的接合も完了でき
る、いわゆるフリップチップ型構造が急速に開発されて
いる。そこで、化合物半導体装置、例えば光通信用の半
導体受光素子における電極構造について、以下に説明す
る。
【0004】図3は、従来の裏面入射フリップチップ型
半導体受光素子を示す断面図である。受光素子6は、N
+ −InP基板1、N−InPバッファ−層2、InG
aAs光吸収層3及びN- −InPキャップ層4から構
成されている。
半導体受光素子を示す断面図である。受光素子6は、N
+ −InP基板1、N−InPバッファ−層2、InG
aAs光吸収層3及びN- −InPキャップ層4から構
成されている。
【0005】すなわち、N+ −InP基板1の表面上に
はN−InPバッファ−層2が設けられ、このN−In
Pバッファ−層2の上にはInGaAs光吸収層3が設
けられる。このInGaAs光吸収層3の上にはN- −
InPキャップ層4が設けられる。
はN−InPバッファ−層2が設けられ、このN−In
Pバッファ−層2の上にはInGaAs光吸収層3が設
けられる。このInGaAs光吸収層3の上にはN- −
InPキャップ層4が設けられる。
【0006】この後、例えばZnをP型不純物として選
択的にキャップ層4等に注入することにより、前記光吸
収層3及びキャップ層4内にはP型不純物領域5が形成
される。この結果、光吸収層3内にはPN接合が形成さ
れる。次に、キャップ層4、光吸収層3及びバッファ−
層2がエッチングされることにより、P電極形成領域7
及びN電極形成領域8が形成される。
択的にキャップ層4等に注入することにより、前記光吸
収層3及びキャップ層4内にはP型不純物領域5が形成
される。この結果、光吸収層3内にはPN接合が形成さ
れる。次に、キャップ層4、光吸収層3及びバッファ−
層2がエッチングされることにより、P電極形成領域7
及びN電極形成領域8が形成される。
【0007】次に、前記P電極形成領域7におけるキャ
ップ層4の上には絶縁膜9が設けられる。この後、この
絶縁膜9にはP型不純物領域5の上に位置するコンタク
トホ−ル9aが設けられる。次に、P電極形成領域7及
びN電極形成領域8それぞれの上にはTi層10、Pt
層11及びAu層12からなる電極パッド13、14が
形成される。この後、これら電極パッド13、14の上
には図示せぬハンダバンプが形成される。この後、前記
N+ −InP基板1の光入射側である裏面側にはレンズ
15が形成される。このレンズ15の上には反射防止膜
16が形成される。
ップ層4の上には絶縁膜9が設けられる。この後、この
絶縁膜9にはP型不純物領域5の上に位置するコンタク
トホ−ル9aが設けられる。次に、P電極形成領域7及
びN電極形成領域8それぞれの上にはTi層10、Pt
層11及びAu層12からなる電極パッド13、14が
形成される。この後、これら電極パッド13、14の上
には図示せぬハンダバンプが形成される。この後、前記
N+ −InP基板1の光入射側である裏面側にはレンズ
15が形成される。このレンズ15の上には反射防止膜
16が形成される。
【0008】図4は、図3に示す裏面入射フリップチッ
プ型半導体受光素子をマウント部材にマウントした際の
電極周辺部の要部を拡大して示す断面図である。上述し
たように製造された裏面入射フリップチップ型半導体受
光素子は、加熱圧着法を用いてハンダバンプ17によ
り、予めそれぞれの電極パッド13、14に対応した電
極パタ−ン19が形成されているマウント部材18の上
にマウントされる。
プ型半導体受光素子をマウント部材にマウントした際の
電極周辺部の要部を拡大して示す断面図である。上述し
たように製造された裏面入射フリップチップ型半導体受
光素子は、加熱圧着法を用いてハンダバンプ17によ
り、予めそれぞれの電極パッド13、14に対応した電
極パタ−ン19が形成されているマウント部材18の上
にマウントされる。
【0009】上記裏面入射フリップチップ型半導体受光
素子は、配線用ワイヤを必要としないことから、製造工
程を簡略化することができるだけでなく、電気容量、イ
ンダクタンスの増加も少なくすることができる。このた
め、特に、近年、需要が急増している大容量光受信シス
テムにおいて、前記受光素子は主流の技術となりつつあ
る。
素子は、配線用ワイヤを必要としないことから、製造工
程を簡略化することができるだけでなく、電気容量、イ
ンダクタンスの増加も少なくすることができる。このた
め、特に、近年、需要が急増している大容量光受信シス
テムにおいて、前記受光素子は主流の技術となりつつあ
る。
【0010】
【発明が解決しようとする課題】ところで、上記従来の
裏面入射フリップチップ型半導体受光素子では、電極パ
タ−ン12において制約があるため、チップ面積に比べ
て電極パッド13、14におけるTi層10と電極形成
領域7、8との接合面積が小さくなる。この結果、前記
マウント部材18に前記半導体受光素子をマウントした
後、Ti層10と電極形成領域7、8との接合部に応力
が集中することにより、この接合部から半導体受光素子
が剥離することがある。つまり、上記従来の裏面入射フ
リップチップ型半導体受光素子においては、剥離強度が
不足する問題がある。この問題を解決する方法としては
前記接合面積を増加させることが考えられるが、このよ
うな変更を行うと、PN接合面積の増大に伴ない、電気
容量が増加し、半導体受光素子の性能が低下するという
問題が生ずる。
裏面入射フリップチップ型半導体受光素子では、電極パ
タ−ン12において制約があるため、チップ面積に比べ
て電極パッド13、14におけるTi層10と電極形成
領域7、8との接合面積が小さくなる。この結果、前記
マウント部材18に前記半導体受光素子をマウントした
後、Ti層10と電極形成領域7、8との接合部に応力
が集中することにより、この接合部から半導体受光素子
が剥離することがある。つまり、上記従来の裏面入射フ
リップチップ型半導体受光素子においては、剥離強度が
不足する問題がある。この問題を解決する方法としては
前記接合面積を増加させることが考えられるが、このよ
うな変更を行うと、PN接合面積の増大に伴ない、電気
容量が増加し、半導体受光素子の性能が低下するという
問題が生ずる。
【0011】また、図4に示すように、マウント工程の
際、ハンダバンプ17は電極パッド13上で溶融され、
この電極パッド13の側面にまわりこむ。この結果、側
面に残留したハンダバンプ17に含まれるAu又はSn
などの成分は、本来その侵入を防ぐはずのバリア層であ
るPt層11の阻止を受けず、図5に示すように、コン
タクト層であるTi層10又はその下部に拡散、侵入す
る。これにより、前記Au又はSnなどの成分は絶縁膜
9におけるコンタクトホ−ル9a内の化合物半導体領域
であるキャップ層4に拡散され、このキャップ層4にお
いてハンダ成分に浸食された領域20が生ずる。そし
て、前記Au又はSnなどの拡散により半導体のPN接
合が破壊され、半導体受光素子の電気的又は光学的特性
が劣化する。前記破壊は、マウント工程の進行中に起こ
ることもあるが、多くの場合、マウント工程の終了後に
得られた化合物半導体装置を使用していく過程において
徐々に進行する。このような長期信頼性の欠陥は、前記
の大容量光受信システムなどの場合、特に深刻な問題で
ある。
際、ハンダバンプ17は電極パッド13上で溶融され、
この電極パッド13の側面にまわりこむ。この結果、側
面に残留したハンダバンプ17に含まれるAu又はSn
などの成分は、本来その侵入を防ぐはずのバリア層であ
るPt層11の阻止を受けず、図5に示すように、コン
タクト層であるTi層10又はその下部に拡散、侵入す
る。これにより、前記Au又はSnなどの成分は絶縁膜
9におけるコンタクトホ−ル9a内の化合物半導体領域
であるキャップ層4に拡散され、このキャップ層4にお
いてハンダ成分に浸食された領域20が生ずる。そし
て、前記Au又はSnなどの拡散により半導体のPN接
合が破壊され、半導体受光素子の電気的又は光学的特性
が劣化する。前記破壊は、マウント工程の進行中に起こ
ることもあるが、多くの場合、マウント工程の終了後に
得られた化合物半導体装置を使用していく過程において
徐々に進行する。このような長期信頼性の欠陥は、前記
の大容量光受信システムなどの場合、特に深刻な問題で
ある。
【0012】この問題を改善する対策としては、例え
ば、図5に示すコンタクトホ−ル9aから電極パッド1
3の端までの距離Lを大きくすることにより、コンタク
トホ−ル9a内に前記Au又はSnなどの成分が侵入し
にくくすることが考えられる。この場合、第1の方法と
しては、電極パッド13の端をこのパッド13の外側に
延ばして前記距離Lを大きくすることが考えられる。こ
のようにすると、P型不純物領域5の端も電極パッド1
3の端に沿って外側に広がる。この結果、P型不純物領
域5のPN接合面積が大きくなるが、このPN接合面積
は電気容量などの制約からあまり大きくできないので、
この第1の方法は得策でない。第2の方法としては、絶
縁膜9のコンタクトホ−ル9aを小さくすることにより
前記距離Lを大きくすることが考えられる。このように
すると、電極パッド13と電極形成領域7とのコンタク
ト面積が小さくなるが、このコンタクト面積はコンタク
ト抵抗の制約からあまり小さくすることができない。し
たがって、前記距離Lを充分に大きくすることは実際上
困難であり、従来は上記の長期信頼性の欠陥による問題
を改善することができなかった。
ば、図5に示すコンタクトホ−ル9aから電極パッド1
3の端までの距離Lを大きくすることにより、コンタク
トホ−ル9a内に前記Au又はSnなどの成分が侵入し
にくくすることが考えられる。この場合、第1の方法と
しては、電極パッド13の端をこのパッド13の外側に
延ばして前記距離Lを大きくすることが考えられる。こ
のようにすると、P型不純物領域5の端も電極パッド1
3の端に沿って外側に広がる。この結果、P型不純物領
域5のPN接合面積が大きくなるが、このPN接合面積
は電気容量などの制約からあまり大きくできないので、
この第1の方法は得策でない。第2の方法としては、絶
縁膜9のコンタクトホ−ル9aを小さくすることにより
前記距離Lを大きくすることが考えられる。このように
すると、電極パッド13と電極形成領域7とのコンタク
ト面積が小さくなるが、このコンタクト面積はコンタク
ト抵抗の制約からあまり小さくすることができない。し
たがって、前記距離Lを充分に大きくすることは実際上
困難であり、従来は上記の長期信頼性の欠陥による問題
を改善することができなかった。
【0013】この発明は上記のような事情を考慮してな
されたものであり、その目的は、装置の信頼性の低下を
防止するとともに、マウント部材に素子をマウントした
後の素子の剥離強度を大きくした化合物半導体装置を提
供することにある。
されたものであり、その目的は、装置の信頼性の低下を
防止するとともに、マウント部材に素子をマウントした
後の素子の剥離強度を大きくした化合物半導体装置を提
供することにある。
【0014】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の上に電極が設けられた半導
体チップと、前記電極の上に設けられた電極パッドと、
前記電極パッドの表面の周囲および側面に設けられた非
金属物質と、前記半導体チップを、前記電極パッドの上
面を接合面としてハンダを介してマウントするマウント
部材と、を具備することを特徴としている。
解決するため、半導体基板の上に電極が設けられた半導
体チップと、前記電極の上に設けられた電極パッドと、
前記電極パッドの表面の周囲および側面に設けられた非
金属物質と、前記半導体チップを、前記電極パッドの上
面を接合面としてハンダを介してマウントするマウント
部材と、を具備することを特徴としている。
【0015】また、半導体基板の上に電極が設けられた
半導体チップと、前記電極の上に設けられた電極パッド
と、前記電極パッドの表面の周囲および側面に設けられ
た非金属物質と、前記電極の表面上に設けられたハンダ
バンプと、前記半導体チップを前記ハンダバンプを介し
てマウントするマウント部材と、を具備することを特徴
としている。
半導体チップと、前記電極の上に設けられた電極パッド
と、前記電極パッドの表面の周囲および側面に設けられ
た非金属物質と、前記電極の表面上に設けられたハンダ
バンプと、前記半導体チップを前記ハンダバンプを介し
てマウントするマウント部材と、を具備することを特徴
としている。
【0016】また、前記非金属物質は、酸化シリコン、
窒化シリコン又はポリイミドからなることを特徴として
いる。
窒化シリコン又はポリイミドからなることを特徴として
いる。
【0017】また、前記電極パッドは、少なくともN
i、Pd、Pt、Rh又はTiのうちの一つからなる金
属層を有することを特徴としている。
i、Pd、Pt、Rh又はTiのうちの一つからなる金
属層を有することを特徴としている。
【0018】また、前記電極パッドは、単層又は複数の
金属層からなることを特徴としている。
金属層からなることを特徴としている。
【0019】また、前記ハンダは、少なくともAu、S
n、Pb又はInのうちの一つを主成分とすることを特
徴としている。
n、Pb又はInのうちの一つを主成分とすることを特
徴としている。
【0020】また、前記ハンダバンプは、少なくともA
u、Sn、Pb又はInのうちの一つを主成分とするこ
とを特徴としている。
u、Sn、Pb又はInのうちの一つを主成分とするこ
とを特徴としている。
【0021】
【作用】この発明は、電極パッドの表面の周囲および側
面に非金属物質を設けているため、半導体チップをマウ
ント部材にマウントする際、溶融したハンダが電極の側
面まではみだすことを防止できる。したがって、従来品
のようにハンダに含まれる成分が電極パッドの下に拡
散、侵入することがなく、半導体チップの電気的又は光
学的特性の劣化を防止することができる。この結果、化
合物半導体装置の信頼性の低下を防止することができ
る。
面に非金属物質を設けているため、半導体チップをマウ
ント部材にマウントする際、溶融したハンダが電極の側
面まではみだすことを防止できる。したがって、従来品
のようにハンダに含まれる成分が電極パッドの下に拡
散、侵入することがなく、半導体チップの電気的又は光
学的特性の劣化を防止することができる。この結果、化
合物半導体装置の信頼性の低下を防止することができ
る。
【0022】また、電極パッドの表面の周囲および側面
に非金属物質を設けることによりこの電極パッドを電極
形成部に固定しているため、非金属物質を設けていない
従来の化合物半導体装置に比べ、電極パッドが引っ張り
応力又はせん断応力に対して著しく強固となり、半導体
チップの剥離強度を著しく向上させることができる。
に非金属物質を設けることによりこの電極パッドを電極
形成部に固定しているため、非金属物質を設けていない
従来の化合物半導体装置に比べ、電極パッドが引っ張り
応力又はせん断応力に対して著しく強固となり、半導体
チップの剥離強度を著しく向上させることができる。
【0023】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
り説明する。
【0024】図1は、この発明の第1の実施例による裏
面入射フリップチップ型半導体受光素子を示す断面図で
ある。受光素子26は、N+ −InP基板21、N−I
nPバッファ−層22、InGaAs光吸収層23及び
N- −InPキャップ層24から構成されている。
面入射フリップチップ型半導体受光素子を示す断面図で
ある。受光素子26は、N+ −InP基板21、N−I
nPバッファ−層22、InGaAs光吸収層23及び
N- −InPキャップ層24から構成されている。
【0025】すなわち、N+ −InP基板21の表面上
にはMOCVD(Metal Organic Chemical Vapor Deposi
tion) 法によりキャリア濃度が1×1015cm-3で、厚
さが2μmのN−InPバッファ−層22が堆積され
る。このN−InPバッファ−層22の上にはMOCV
D法により厚さが2μmのInGaAs光吸収層23が
堆積される。このInGaAs光吸収層23の上にはM
OCVD法によりキャリア濃度が1×1015cm-3で、
厚さが1μmのN- −InPキャップ層24が堆積され
る。
にはMOCVD(Metal Organic Chemical Vapor Deposi
tion) 法によりキャリア濃度が1×1015cm-3で、厚
さが2μmのN−InPバッファ−層22が堆積され
る。このN−InPバッファ−層22の上にはMOCV
D法により厚さが2μmのInGaAs光吸収層23が
堆積される。このInGaAs光吸収層23の上にはM
OCVD法によりキャリア濃度が1×1015cm-3で、
厚さが1μmのN- −InPキャップ層24が堆積され
る。
【0026】この後、前記キャップ層24の上にはプラ
ズマCVD法により図示せぬ窒化シリコン膜が堆積され
る。この窒化シリコン膜をフォトリソグラフィによって
パタ−ニングすることにより、前記キャップ層24の上
には図示せぬ拡散マスクが形成される。次に、前記In
P基板21は図示せぬ拡散炉の内に設置される。この
後、ジメチル亜鉛ガスの雰囲気で、温度が500℃、時
間が30分間の条件により、前記拡散マスクをマスクと
して、前記光吸収層23及びキャップ層24内に亜鉛の
選択拡散が行われる。これにより、前記光吸収層23及
びキャップ層24内にはP型不純物領域25が形成され
る。この結果、光吸収層23内にはPN接合が形成され
る。
ズマCVD法により図示せぬ窒化シリコン膜が堆積され
る。この窒化シリコン膜をフォトリソグラフィによって
パタ−ニングすることにより、前記キャップ層24の上
には図示せぬ拡散マスクが形成される。次に、前記In
P基板21は図示せぬ拡散炉の内に設置される。この
後、ジメチル亜鉛ガスの雰囲気で、温度が500℃、時
間が30分間の条件により、前記拡散マスクをマスクと
して、前記光吸収層23及びキャップ層24内に亜鉛の
選択拡散が行われる。これにより、前記光吸収層23及
びキャップ層24内にはP型不純物領域25が形成され
る。この結果、光吸収層23内にはPN接合が形成され
る。
【0027】次に、前記拡散マスクは除去される。この
後、前記キャップ層24の上には図示せぬ窒化シリコン
膜が堆積され、この窒化シリコン膜をフォトリソグラフ
ィによってパタ−ニングすることにより前記キャップ層
24の上には図示せぬマスク膜が形成される。このマス
ク膜をマスクとしてウエットエッチングされることによ
り、キャップ層24、光吸収層23及びバッファ−層2
2は除去される。次に、前記マスク膜は除去され、キャ
ップ層24、光吸収層23及びバッファ−層22からな
るP電極形成領域27及びN電極形成領域28が形成さ
れる。このP電極形成領域27は、N電極形成領域28
の相互間に位置している。
後、前記キャップ層24の上には図示せぬ窒化シリコン
膜が堆積され、この窒化シリコン膜をフォトリソグラフ
ィによってパタ−ニングすることにより前記キャップ層
24の上には図示せぬマスク膜が形成される。このマス
ク膜をマスクとしてウエットエッチングされることによ
り、キャップ層24、光吸収層23及びバッファ−層2
2は除去される。次に、前記マスク膜は除去され、キャ
ップ層24、光吸収層23及びバッファ−層22からな
るP電極形成領域27及びN電極形成領域28が形成さ
れる。このP電極形成領域27は、N電極形成領域28
の相互間に位置している。
【0028】この後、前記P電極形成領域27における
キャップ層24のP型不純物領域25の周辺部上には例
えば窒化シリコン膜からなる絶縁膜29が設けられる。
次に、P電極形成領域27及びN電極形成領域28それ
ぞれの上には真空蒸着法により積層構造からなる電極パ
ッド33、34が形成される。すなわち、P電極形成領
域27及びN電極形成領域28の上には真空蒸着法によ
り厚さが100nmのTi層30が形成され、このTi
層30の上には真空蒸着法により厚さが100nmのP
t層31が形成される。このPt層31の上には真空蒸
着法により厚さが100nmのAu層32が形成され
る。
キャップ層24のP型不純物領域25の周辺部上には例
えば窒化シリコン膜からなる絶縁膜29が設けられる。
次に、P電極形成領域27及びN電極形成領域28それ
ぞれの上には真空蒸着法により積層構造からなる電極パ
ッド33、34が形成される。すなわち、P電極形成領
域27及びN電極形成領域28の上には真空蒸着法によ
り厚さが100nmのTi層30が形成され、このTi
層30の上には真空蒸着法により厚さが100nmのP
t層31が形成される。このPt層31の上には真空蒸
着法により厚さが100nmのAu層32が形成され
る。
【0029】尚、前記絶縁膜29は、P電極形成領域2
7の電極パッド33とN- −InPキャップ層24とを
電気的に絶縁するためのものである。また、前記Ti層
30は、P電極形成領域27又はN電極形成領域28そ
れぞれにおけるInPキャップ層24との電気的接触を
確保するコンタクト層として機能するものである。前記
Pt層31は、Ti層30及びAu層32それぞれの金
属元素の相互拡散を防ぐバリア層として機能するもので
ある。前記Au層32は、マウント工程後にハンダバン
プと一体化して接合を確保するために機能するものであ
る。
7の電極パッド33とN- −InPキャップ層24とを
電気的に絶縁するためのものである。また、前記Ti層
30は、P電極形成領域27又はN電極形成領域28そ
れぞれにおけるInPキャップ層24との電気的接触を
確保するコンタクト層として機能するものである。前記
Pt層31は、Ti層30及びAu層32それぞれの金
属元素の相互拡散を防ぐバリア層として機能するもので
ある。前記Au層32は、マウント工程後にハンダバン
プと一体化して接合を確保するために機能するものであ
る。
【0030】次に、P電極形成領域27の電極パッド3
3およびN電極形成領域28の電極パッド34の上には
プラズマCVD法により窒化シリコン膜からなる非金属
物質35が堆積される。この後、この非金属物質35が
フォトリソグラフィによってパタ−ニングされることに
より、前記絶縁膜29の上およびP電極形成領域27の
電極パッド33の表面の周囲と側面には非金属物質35
が形成される。
3およびN電極形成領域28の電極パッド34の上には
プラズマCVD法により窒化シリコン膜からなる非金属
物質35が堆積される。この後、この非金属物質35が
フォトリソグラフィによってパタ−ニングされることに
より、前記絶縁膜29の上およびP電極形成領域27の
電極パッド33の表面の周囲と側面には非金属物質35
が形成される。
【0031】この後、前記電極パッド33、34におけ
るAu層32の上には電気メッキ法によりAuとSnか
らなるハンダバンプ36が設けられる。次に、前記N+
−InP基板21の光入射側である裏面上には図示せぬ
レジストがレンズ状に形成される。このレジスト及びN
+ −InP基板21の裏面全体がイオンミリングによっ
て研磨されることにより、前記InP基板21の裏面側
にはInPモノリシックレンズ37が形成される。この
後、このレンズ37の上及びInP基板21の裏面上に
はプラズマCVD法により窒化シリコンからなる反射防
止膜38が形成される。
るAu層32の上には電気メッキ法によりAuとSnか
らなるハンダバンプ36が設けられる。次に、前記N+
−InP基板21の光入射側である裏面上には図示せぬ
レジストがレンズ状に形成される。このレジスト及びN
+ −InP基板21の裏面全体がイオンミリングによっ
て研磨されることにより、前記InP基板21の裏面側
にはInPモノリシックレンズ37が形成される。この
後、このレンズ37の上及びInP基板21の裏面上に
はプラズマCVD法により窒化シリコンからなる反射防
止膜38が形成される。
【0032】次に、上述したように製造された裏面入射
フリップチップ型半導体受光素子は、加熱圧着法を用い
てハンダバンプ36により、マウント部材である図示せ
ぬ専用セラミックキャリアの上にマウントされる。この
専用セラミックキャリアの表面上には予めそれぞれの電
極パッド33、34に対応した電極パタ−ンが形成され
ている。これにより、P電極形成領域27及びN電極形
成領域28は、ハンダバンプ36と電極パッド33、3
4とを介して前記専用セラミックキャリアと電気的に接
続される。
フリップチップ型半導体受光素子は、加熱圧着法を用い
てハンダバンプ36により、マウント部材である図示せ
ぬ専用セラミックキャリアの上にマウントされる。この
専用セラミックキャリアの表面上には予めそれぞれの電
極パッド33、34に対応した電極パタ−ンが形成され
ている。これにより、P電極形成領域27及びN電極形
成領域28は、ハンダバンプ36と電極パッド33、3
4とを介して前記専用セラミックキャリアと電気的に接
続される。
【0033】上記第1の実施例によれば、P電極形成領
域27の電極パッド33の表面の周囲および側面を非金
属物質35により覆っている。このため、裏面入射フリ
ップチップ型半導体受光素子を加熱圧着法により専用セ
ラミックキャリアの上にマウントする際、溶融したハン
ダバンプ36がP電極形成領域27の側面まではみだす
ことを防止できる。すなわち、従来の裏面入射フリップ
チップ型半導体受光素子の構造では、マウントの際、溶
融したハンダバンプは電極パッドの表面及び側面の全体
に広がり、さらに圧着によってP電極形成領域27まで
はみだすことがあった。このようなハンダバンプのはみ
だしは、余分なMIS構造の形成につながり、素子容量
の増加や、耐圧の低下などの問題を引き起こしていた。
しかし、本実施例においては、電極パッド33の側面等
を非金属物質35により覆っているので、溶融したハン
ダバンプ36の広がりを抑制し、P電極形成領域27ま
ではみだすことがない。つまり、前記非金属物質35は
ハンダに対する濡れ性が低いため、溶融したハンダバン
プ36は非金属物質35の上に広がりにくい。この結
果、ハンダバンプ36がP電極形成領域27の側面まで
はみだすことがない。したがって、従来品のようなハン
ダバンプ36に含まれるAu又はSnなどの成分がTi
層30又はその下部に拡散、侵入することにより、半導
体受光素子の電気的又は光学的特性の劣化を防止するこ
とができる。このため、化合物半導体装置の信頼性の低
下を防止することができる。
域27の電極パッド33の表面の周囲および側面を非金
属物質35により覆っている。このため、裏面入射フリ
ップチップ型半導体受光素子を加熱圧着法により専用セ
ラミックキャリアの上にマウントする際、溶融したハン
ダバンプ36がP電極形成領域27の側面まではみだす
ことを防止できる。すなわち、従来の裏面入射フリップ
チップ型半導体受光素子の構造では、マウントの際、溶
融したハンダバンプは電極パッドの表面及び側面の全体
に広がり、さらに圧着によってP電極形成領域27まで
はみだすことがあった。このようなハンダバンプのはみ
だしは、余分なMIS構造の形成につながり、素子容量
の増加や、耐圧の低下などの問題を引き起こしていた。
しかし、本実施例においては、電極パッド33の側面等
を非金属物質35により覆っているので、溶融したハン
ダバンプ36の広がりを抑制し、P電極形成領域27ま
ではみだすことがない。つまり、前記非金属物質35は
ハンダに対する濡れ性が低いため、溶融したハンダバン
プ36は非金属物質35の上に広がりにくい。この結
果、ハンダバンプ36がP電極形成領域27の側面まで
はみだすことがない。したがって、従来品のようなハン
ダバンプ36に含まれるAu又はSnなどの成分がTi
層30又はその下部に拡散、侵入することにより、半導
体受光素子の電気的又は光学的特性の劣化を防止するこ
とができる。このため、化合物半導体装置の信頼性の低
下を防止することができる。
【0034】また、前記非金属物質35の材質として、
ハンダバンプ36との濡れ性が低い物質を選択すること
により、上述したハンダバンプのはみだしの抑制効果を
さらに向上させることができる。
ハンダバンプ36との濡れ性が低い物質を選択すること
により、上述したハンダバンプのはみだしの抑制効果を
さらに向上させることができる。
【0035】また、電極パッド33を非金属物質35に
より覆うことにより、この電極パッド33をP電極形成
領域27に固定している。このため、電極パッドを非金
属物質により覆っていない従来の化合物半導体装置に比
べ、電極パッド33が引っ張り応力又はせん断応力に対
して著しく強固となり、素子の剥離強度を著しく向上さ
せることができる。すなわち、チップ面積に比べて電極
パッド33におけるTi層30とP電極形成領域27と
の接合面積が小さくても、この接合部に応力が集中する
ことによる半導体受光素子のマウント部材からの剥離を
防止することができる。つまり、前記接合面積を増加さ
せることなく、半導体受光素子のマウント部材からの剥
離を防止することができる。
より覆うことにより、この電極パッド33をP電極形成
領域27に固定している。このため、電極パッドを非金
属物質により覆っていない従来の化合物半導体装置に比
べ、電極パッド33が引っ張り応力又はせん断応力に対
して著しく強固となり、素子の剥離強度を著しく向上さ
せることができる。すなわち、チップ面積に比べて電極
パッド33におけるTi層30とP電極形成領域27と
の接合面積が小さくても、この接合部に応力が集中する
ことによる半導体受光素子のマウント部材からの剥離を
防止することができる。つまり、前記接合面積を増加さ
せることなく、半導体受光素子のマウント部材からの剥
離を防止することができる。
【0036】また、従来の裏面入射フリップチップ型半
導体受光素子では、マウント後のチップの剥離強度の平
均値が30gfであるのに対し、この発明の裏面入射フ
リップチップ型半導体受光素子の剥離強度は平均値が8
0gfである。したがって、電極剥がれに起因するマウ
ント強度不良を顕著に改善することができることがわか
る。尚、一連の初期特性に関しても従来の裏面入射フリ
ップチップ型半導体受光素子の場合と同様に極めて良好
である。
導体受光素子では、マウント後のチップの剥離強度の平
均値が30gfであるのに対し、この発明の裏面入射フ
リップチップ型半導体受光素子の剥離強度は平均値が8
0gfである。したがって、電極剥がれに起因するマウ
ント強度不良を顕著に改善することができることがわか
る。尚、一連の初期特性に関しても従来の裏面入射フリ
ップチップ型半導体受光素子の場合と同様に極めて良好
である。
【0037】また、印加バイアスが20V、温度が25
0℃で行われた加速劣化試験の結果によれば、従来の裏
面入射フリップチップ型半導体受光素子の平均寿命は1
000時間以下であったのに対し、この発明による裏面
入射フリップチップ型半導体受光素子では2000時間
以上の平均寿命が得られることがわかった。即ち、素子
寿命を飛躍的に向上させることができることが確認でき
た。この素子寿命が向上する理由は、電極パッド33を
覆っている非金属物質35が電極形成領域27に対する
保護層となり、ハンダ成分元素の電極パッド33側面か
らの侵入、拡散を防止するからである。
0℃で行われた加速劣化試験の結果によれば、従来の裏
面入射フリップチップ型半導体受光素子の平均寿命は1
000時間以下であったのに対し、この発明による裏面
入射フリップチップ型半導体受光素子では2000時間
以上の平均寿命が得られることがわかった。即ち、素子
寿命を飛躍的に向上させることができることが確認でき
た。この素子寿命が向上する理由は、電極パッド33を
覆っている非金属物質35が電極形成領域27に対する
保護層となり、ハンダ成分元素の電極パッド33側面か
らの侵入、拡散を防止するからである。
【0038】また、P電極形成領域27の電極パッド3
3の側面等に非金属物質35を設けているため、電極パ
ッド33の上に電解メッキ法によりハンダバンプ36を
形成する際、非金属物質35をマスクとして用いること
ができる。したがって、所望の箇所のみにハンダバンプ
36を形成することを極めて容易に達成でき、製造工程
を簡略化することができ、低コスト化を図ることができ
る。
3の側面等に非金属物質35を設けているため、電極パ
ッド33の上に電解メッキ法によりハンダバンプ36を
形成する際、非金属物質35をマスクとして用いること
ができる。したがって、所望の箇所のみにハンダバンプ
36を形成することを極めて容易に達成でき、製造工程
を簡略化することができ、低コスト化を図ることができ
る。
【0039】尚、上記第1の実施例では、この発明を裏
面入射フリップチップ型半導体受光素子に適用した場合
について説明しているが、他の半導体装置に適用するこ
とも可能である。例えば、発光ダイオ−ド、半導体レ−
ザ、及び高移動度トランジスタ(HEMT)、電界効果
トランジスタ(MISFET、MESFET)、ヘテロ
バイポ−ラトランジスタ(HBT)などの電子デバイス
やそれらを組み合わせた光電子ICなどに適用すること
も可能である。
面入射フリップチップ型半導体受光素子に適用した場合
について説明しているが、他の半導体装置に適用するこ
とも可能である。例えば、発光ダイオ−ド、半導体レ−
ザ、及び高移動度トランジスタ(HEMT)、電界効果
トランジスタ(MISFET、MESFET)、ヘテロ
バイポ−ラトランジスタ(HBT)などの電子デバイス
やそれらを組み合わせた光電子ICなどに適用すること
も可能である。
【0040】また、この発明をInP又はInGaAs
系の化合物半導体装置に適用しているが、他の化合物半
導体装置に適用することも可能であり、例えばGaA
s、AlGaAs、ZnSe又はCdTe系の化合物半
導体装置を用いることも可能である。
系の化合物半導体装置に適用しているが、他の化合物半
導体装置に適用することも可能であり、例えばGaA
s、AlGaAs、ZnSe又はCdTe系の化合物半
導体装置を用いることも可能である。
【0041】また、P電極形成領域27の電極パッド3
3およびN電極形成領域28の電極パッド34の上に窒
化シリコン膜からなる非金属物質35を堆積している
が、P電極形成領域27の電極パッド33およびN電極
形成領域28の電極パッド34の上に酸化シリコン又は
ポリイミドからなる非金属物質を堆積することも可能で
ある。
3およびN電極形成領域28の電極パッド34の上に窒
化シリコン膜からなる非金属物質35を堆積している
が、P電極形成領域27の電極パッド33およびN電極
形成領域28の電極パッド34の上に酸化シリコン又は
ポリイミドからなる非金属物質を堆積することも可能で
ある。
【0042】また、P電極形成領域27及びN電極形成
領域28それぞれの上にTi層30、Pt層31及びA
u層32からなる三層構造の電極パッド33、34を形
成しているが、P電極形成領域27及びN電極形成領域
28それぞれの上に、少なくともNi、Pd、Pt、R
h又はTiのうちの一つからなる金属層を有する電極パ
ッドを形成することも可能である。
領域28それぞれの上にTi層30、Pt層31及びA
u層32からなる三層構造の電極パッド33、34を形
成しているが、P電極形成領域27及びN電極形成領域
28それぞれの上に、少なくともNi、Pd、Pt、R
h又はTiのうちの一つからなる金属層を有する電極パ
ッドを形成することも可能である。
【0043】また、P電極形成領域27及びN電極形成
領域28それぞれの上に積層構造の電極パッド33、3
4を形成しているが、P電極形成領域27及びN電極形
成領域28それぞれの上に単層の金属層からなる電極パ
ッドを形成することも可能である。
領域28それぞれの上に積層構造の電極パッド33、3
4を形成しているが、P電極形成領域27及びN電極形
成領域28それぞれの上に単層の金属層からなる電極パ
ッドを形成することも可能である。
【0044】また、電極パッド33、34の表面上にA
uとSnからなるハンダバンプ36を設けているが、電
極パッド33、34の表面上に少なくともAu、Sn、
Pb又はInのうちの一つを主成分とするハンダバンプ
を設けることも可能である。
uとSnからなるハンダバンプ36を設けているが、電
極パッド33、34の表面上に少なくともAu、Sn、
Pb又はInのうちの一つを主成分とするハンダバンプ
を設けることも可能である。
【0045】図2は、この発明の第2の実施例による裏
面入射フリップチップ型半導体受光素子を示す断面図で
あり、図1と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
面入射フリップチップ型半導体受光素子を示す断面図で
あり、図1と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【0046】電極パッド33、34の上にはハンダバン
プが形成されない。このため、裏面入射フリップチップ
型半導体受光素子を図示せぬ専用セラミックキャリアの
上にマウントする際は、いわゆるプリフォ−ムの形態に
てハンダを供給する必要がある。このプリフォ−ムの形
態とは、予め所定の大きさの塊にしたハンダのことをい
う。このハンダは、少なくともAu、Sn、Pb又はI
nのうちの一つを主成分とするものである。
プが形成されない。このため、裏面入射フリップチップ
型半導体受光素子を図示せぬ専用セラミックキャリアの
上にマウントする際は、いわゆるプリフォ−ムの形態に
てハンダを供給する必要がある。このプリフォ−ムの形
態とは、予め所定の大きさの塊にしたハンダのことをい
う。このハンダは、少なくともAu、Sn、Pb又はI
nのうちの一つを主成分とするものである。
【0047】つまり、前記専用セラミックキャリアの上
にプリフォ−ムの形態によるハンダが載置され、このハ
ンダは加熱され溶融される。この状態のとき、前記専用
セラミックキャリアの上に裏面入射フリップチップ型半
導体受光素子がマウントされ、この半導体受光素子は前
記ハンダにより固定される。
にプリフォ−ムの形態によるハンダが載置され、このハ
ンダは加熱され溶融される。この状態のとき、前記専用
セラミックキャリアの上に裏面入射フリップチップ型半
導体受光素子がマウントされ、この半導体受光素子は前
記ハンダにより固定される。
【0048】上記第2の実施例においても第1の実施例
と同様の効果を得ることができる。
と同様の効果を得ることができる。
【0049】尚、上記第2の実施例では、マウントする
際、いわゆるプリフォ−ムの形態にてハンダを供給して
いるが、予め専用セラミックキャリアの上にハンダを形
成しておくことも可能である。
際、いわゆるプリフォ−ムの形態にてハンダを供給して
いるが、予め専用セラミックキャリアの上にハンダを形
成しておくことも可能である。
【0050】
【発明の効果】以上説明したようにこの発明によれば、
電極パッドの表面の周囲および側面に非金属物質を設け
ている。したがって、装置の信頼性の低下を防止できる
とともに、マウント部材に素子をマウントした後の素子
の剥離強度を大きくすることができる。
電極パッドの表面の周囲および側面に非金属物質を設け
ている。したがって、装置の信頼性の低下を防止できる
とともに、マウント部材に素子をマウントした後の素子
の剥離強度を大きくすることができる。
【図1】この発明の第1の実施例による裏面入射フリッ
プチップ型半導体受光素子を示す断面図。
プチップ型半導体受光素子を示す断面図。
【図2】この発明の第2の実施例による裏面入射フリッ
プチップ型半導体受光素子を示す断面図。
プチップ型半導体受光素子を示す断面図。
【図3】従来の裏面入射フリップチップ型半導体受光素
子を示す断面図。
子を示す断面図。
【図4】図3に示す裏面入射フリップチップ型半導体受
光素子をマウント部材にマウントした際の電極周辺部の
要部を拡大して示す断面図。
光素子をマウント部材にマウントした際の電極周辺部の
要部を拡大して示す断面図。
【図5】図3に示す裏面入射フリップチップ型半導体受
光素子をマウント部材にマウントした際の電極周辺部に
おいて、ハンダ成分に浸食された領域を模式的に示す断
面図。
光素子をマウント部材にマウントした際の電極周辺部に
おいて、ハンダ成分に浸食された領域を模式的に示す断
面図。
21…N+ −InP基板、22…N−InPバッファ−層、
23…InGaAs光吸収層、24…N- −InPキャップ
層、25…P型不純物領域、26…受光素子、27…P電極形
成領域、28…N電極形成領域、29…絶縁膜、30…Ti
層、31…Pt層、32…Au層、33…P電極の電極パッ
ド、34…N電極の電極パッド、35…非金属物質、36…ハ
ンダバンプ、37…InPモノリシックレンズ、38…反射
防止膜。
23…InGaAs光吸収層、24…N- −InPキャップ
層、25…P型不純物領域、26…受光素子、27…P電極形
成領域、28…N電極形成領域、29…絶縁膜、30…Ti
層、31…Pt層、32…Au層、33…P電極の電極パッ
ド、34…N電極の電極パッド、35…非金属物質、36…ハ
ンダバンプ、37…InPモノリシックレンズ、38…反射
防止膜。
Claims (7)
- 【請求項1】 半導体基板の上に電極が設けられた半導
体チップと、 前記電極の上に設けられた電極パッドと、 前記電極パッドの表面の周囲および側面に設けられた非
金属物質と、 前記半導体チップを、前記電極パッドの上面を接合面と
してハンダを介してマウントするマウント部材と、 を具備することを特徴とする化合物半導体装置。 - 【請求項2】 半導体基板の上に電極が設けられた半導
体チップと、 前記電極の上に設けられた電極パッドと、 前記電極パッドの表面の周囲および側面に設けられた非
金属物質と、 前記電極の表面上に設けられたハンダバンプと、 前記半導体チップを前記ハンダバンプを介してマウント
するマウント部材と、 を具備することを特徴とする化合物半導体装置。 - 【請求項3】 前記非金属物質は、酸化シリコン、窒化
シリコン又はポリイミドからなることを特徴とする請求
項1又は2記載の化合物半導体装置。 - 【請求項4】 前記電極パッドは、少なくともNi、P
d、Pt、Rh又はTiのうちの一つからなる金属層を
有することを特徴とする請求項1又は2記載の化合物半
導体装置。 - 【請求項5】 前記電極パッドは、単層又は複数の金属
層からなることを特徴とする請求項1又は2記載の化合
物半導体装置。 - 【請求項6】 前記ハンダは、少なくともAu、Sn、
Pb又はInのうちの一つを主成分とすることを特徴と
する請求項1記載の化合物半導体装置。 - 【請求項7】 前記ハンダバンプは、少なくともAu、
Sn、Pb又はInのうちの一つを主成分とすることを
特徴とする請求項2記載の化合物半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5347237A JP3054021B2 (ja) | 1993-12-27 | 1993-12-27 | 化合物半導体装置 |
EP94120592A EP0660403B1 (en) | 1993-12-27 | 1994-12-23 | Electrode structure for a compound semiconductor device |
US08/363,322 US5506451A (en) | 1993-12-27 | 1994-12-23 | Flip-chip semiconductor devise having an electrode pad covered with non-metal member |
KR1019940037328A KR0184025B1 (ko) | 1993-12-27 | 1994-12-27 | 화합물 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5347237A JP3054021B2 (ja) | 1993-12-27 | 1993-12-27 | 化合物半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07193070A JPH07193070A (ja) | 1995-07-28 |
JP3054021B2 true JP3054021B2 (ja) | 2000-06-19 |
Family
ID=18388850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5347237A Expired - Fee Related JP3054021B2 (ja) | 1993-12-27 | 1993-12-27 | 化合物半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5506451A (ja) |
EP (1) | EP0660403B1 (ja) |
JP (1) | JP3054021B2 (ja) |
KR (1) | KR0184025B1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE271718T1 (de) | 1995-03-20 | 2004-08-15 | Unitive Int Ltd | Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht |
US5760423A (en) * | 1996-11-08 | 1998-06-02 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device, electrode of the same device and method of manufacturing the same device |
US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
DE19702186C2 (de) * | 1997-01-23 | 2002-06-27 | Fraunhofer Ges Forschung | Verfahren zur Gehäusung von integrierten Schaltkreisen |
US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
US6936859B1 (en) * | 1998-05-13 | 2005-08-30 | Toyoda Gosei Co., Ltd. | Light-emitting semiconductor device using group III nitride compound |
DE19945131A1 (de) * | 1999-09-21 | 2001-04-12 | Osram Opto Semiconductors Gmbh | Elektronisches Bauelement und Beschichtungs-Mittel |
US6407411B1 (en) * | 2000-04-13 | 2002-06-18 | General Electric Company | Led lead frame assembly |
KR100393057B1 (ko) * | 2000-10-20 | 2003-07-31 | 삼성전자주식회사 | 마이크로 렌즈 일체형 표면광 레이저 |
CN1220283C (zh) * | 2001-04-23 | 2005-09-21 | 松下电工株式会社 | 使用led芯片的发光装置 |
US6888167B2 (en) * | 2001-07-23 | 2005-05-03 | Cree, Inc. | Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding |
US6747298B2 (en) * | 2001-07-23 | 2004-06-08 | Cree, Inc. | Collets for bonding of light emitting diodes having shaped substrates |
JP2004140195A (ja) * | 2002-10-17 | 2004-05-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
US8916966B2 (en) * | 2004-09-28 | 2014-12-23 | Triquint Semiconductor, Inc. | Integrated circuit including a heat dissipation structure |
KR100750932B1 (ko) | 2005-07-31 | 2007-08-22 | 삼성전자주식회사 | 기판 분해 방지막을 사용한 단결정 질화물계 반도체 성장및 이를 이용한 고품위 질화물계 발광소자 제작 |
US20150097290A1 (en) * | 2013-10-04 | 2015-04-09 | Raytheon Company | COMPOSITE METAL TRANSMISSION LINE BRIDGE STRUCTURE FOR MONOLITHIC MICROWAVE INTEGRATED CIRCUITS (MMICs) |
JP2017037871A (ja) * | 2015-08-06 | 2017-02-16 | 住友電気工業株式会社 | 受光装置、受光装置を作製する方法 |
CN110856375B (zh) * | 2018-08-21 | 2021-11-16 | 宏启胜精密电子(秦皇岛)有限公司 | 热压熔锡焊接电路板及其制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3716907A (en) * | 1970-11-20 | 1973-02-20 | Harris Intertype Corp | Method of fabrication of semiconductor device package |
US4176443A (en) * | 1977-03-08 | 1979-12-04 | Sgs-Ates Componenti Elettronici S.P.A. | Method of connecting semiconductor structure to external circuits |
US4258382A (en) * | 1978-07-03 | 1981-03-24 | National Semiconductor Corporation | Expanded pad structure |
JPS5839047A (ja) * | 1981-09-02 | 1983-03-07 | Hitachi Ltd | 半導体装置およびその製法 |
US5260603A (en) * | 1990-01-25 | 1993-11-09 | Kabushiki Kaisha Toshiba | Electrode structure of semiconductor device for use in GaAs compound substrate |
US5247204A (en) * | 1990-06-05 | 1993-09-21 | Seiko Epson Corporation | Semiconductor device having multilayer interconnection structure |
US5239189A (en) * | 1991-06-07 | 1993-08-24 | Eastman Kodak Company | Integrated light emitting and light detecting device |
JP2861629B2 (ja) * | 1992-05-27 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
JP3115148B2 (ja) * | 1993-03-31 | 2000-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
-
1993
- 1993-12-27 JP JP5347237A patent/JP3054021B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-23 US US08/363,322 patent/US5506451A/en not_active Expired - Lifetime
- 1994-12-23 EP EP94120592A patent/EP0660403B1/en not_active Expired - Lifetime
- 1994-12-27 KR KR1019940037328A patent/KR0184025B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0184025B1 (ko) | 1999-04-15 |
EP0660403B1 (en) | 1999-06-16 |
EP0660403A1 (en) | 1995-06-28 |
KR950021299A (ko) | 1995-07-26 |
US5506451A (en) | 1996-04-09 |
JPH07193070A (ja) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3054021B2 (ja) | 化合物半導体装置 | |
KR100272686B1 (ko) | 반도체장치및그제조방법 | |
US4122479A (en) | Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body | |
US8482026B2 (en) | Optoelectronic component | |
US20070114557A1 (en) | Flip-chip light emitting diode device without sub-mount | |
KR0132008B1 (ko) | 반도체장치 및 그 제조방법 | |
US7368815B2 (en) | Semiconductor device which prevents light from entering therein | |
US20180254386A1 (en) | Optoelectronic semiconductor component and method of producing same | |
JP2002305309A (ja) | 半導体装置およびその製造方法 | |
US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
JP4026882B2 (ja) | 半導体装置 | |
JP2001044498A (ja) | 窒化物半導体発光素子 | |
US4136351A (en) | Photo-coupled semiconductor device | |
US20050110116A1 (en) | Semiconductor device having SOI construction | |
US20010019173A1 (en) | Semiconductor device and method of manufacturing the same | |
US11476375B2 (en) | Light detection device | |
JPH10242085A (ja) | 半導体装置の製造方法 | |
JP4318723B2 (ja) | 半導体装置 | |
JP2001077140A (ja) | 金属バンプの構造および製造方法 | |
JP2007180223A (ja) | 半導体装置の構造、および半導体装置の製造方法 | |
JPH1117162A (ja) | 半導体装置及びその製造方法 | |
JP2006019765A (ja) | 半導体装置および半導体モジュール | |
JPS61148882A (ja) | 発光ダイオ−ド | |
JPS59207681A (ja) | 発光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |