KR100661332B1 - 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법 - Google Patents

땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법 Download PDF

Info

Publication number
KR100661332B1
KR100661332B1 KR1020057021959A KR20057021959A KR100661332B1 KR 100661332 B1 KR100661332 B1 KR 100661332B1 KR 1020057021959 A KR1020057021959 A KR 1020057021959A KR 20057021959 A KR20057021959 A KR 20057021959A KR 100661332 B1 KR100661332 B1 KR 100661332B1
Authority
KR
South Korea
Prior art keywords
metal
metal powder
solder
substrate
bump
Prior art date
Application number
KR1020057021959A
Other languages
English (en)
Other versions
KR20060059878A (ko
Inventor
다다히코 사카이
다다시 마에다
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060059878A publication Critical patent/KR20060059878A/ko
Application granted granted Critical
Publication of KR100661332B1 publication Critical patent/KR100661332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

땜납 범프(7)가 형성된 전자 부품(6)을 기판(12)에 납땜하는 방법으로서, 땜납과의 습윤성이 좋은 금속 파우더(16)를 함유하고 있는 플럭스(10)로 형성된 박막이 형성되어 있는 플럭스 전사 스테이지 상에 범프(7)를 가압해서, 금속 파우더(16)가 산화막(7a)을 관통하여 범프(7)의 바닥부 상의 표면에 박히도록 하며, 이 상태에서 범프(7)를 배치하여 기판(12) 상의 전극(12a)에 탑재한다. 그리고 나서, 기판(12)을 가열하여 범프(7)를 용융시켜서 용융된 땜납이 전극(12a)을 향하여 금속 파우더(16)의 표면을 따라서 흘러 퍼지도록 한다. 따라서, 본 방법은 어떤 납땜 결함이나 절연 특성의 열화없이 고품질의 땜납 접합부를 제공할 수 있다.

Description

땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법{METHOD OF SOLDERING ELECTRONIC COMPONENT HAVING SOLDER BUMPS TO SUBSTRATE}
본 발명은 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 납땜 방법에 관한 것이다.
납땜 방법은 전자 부품을 기판에 실장할 때 접합 수단으로서 널리 사용된다. 금속 범프를 전자 부품 상에 땜납으로 형성하여 접합 전극으로서 역할하게 하는 것이 종래 납땜의 한 수단으로서 알려져 있다. 최근 전자 부품의 소형화 및 고밀도 실장의 진전에 기인한 땜납 접합을 위한 범프의 사이즈에 있어서의 미소화 때문에, 동일한 전자 부품에 형성된 범프들 사이에서도 범프의 사이즈가 달라지는 것은 피할 수 없게 됐다. 따라서, 전자 부품이 기판 위에 설치될 때, 만약 어느 하나의 범프가 다른 범프에 비해 사이즈가 작다면, 범프와 기판 상의 전극 사이에 간극이 남게 될 확률이 높다.
이와 같이 범프가 가열되면 남겨진 간극이 열린 채로 납땜을 위해, 모든 범프가 회로 전극의 표면과 접촉하기 전에, 액체 상태로 용융된 땜납 범프가 식으면서 굳게 되고, 따라서 땜납의 불완전한 접합을 유발하게 된다. 이러한 납땜 결함을 방지한다고 알려진 땜납 접합 방법이 있는데, 여기에서는 범프로 땜납 접합할 때, 땜납 접합 부분에 범프를 구성하는 땜납보다 녹는 점이 더 높은 은과 같은 금속 파우더를 포함하는 금속 페이스트가 공급된다. 땜납 접합의 이런 방법은, 예를 들면, 일본 특허 출원 특개 2000-114301호에 개시되어 있다.
이 방법에 의하면, 가열 과정에서 범프가 용융되는 때에 범프의 용융된 땜납이 흘러, 고체 상태로 남아있는 금속 파우더의 표면에 퍼져서, 상술한 바와 같은 간극이 있는 경우에도 용융된 땜납이 회로 전극의 표면과 접촉하게 되며, 따라서 회로 전극과 범프 사이의 간극에 기인하는 납땜 결함을 방지하는 이점을 제공하게 된다.
하지만, 위에서 설명한 종래의 납땜 방법에서, 금속 페이스트는 땜납 범프 표면 위의 산화막을 제거하기 위한 활성제를 포함하며 범프의 용융된 땜납이 금속 파우더를 통해 흐르도록 하기 위해 범프의 습윤성을 확보할 필요가 있다. 그렇지만, 강한 활성 효과의 플럭스가 이용되는 경우에는 다음과 같은 문제가 발생하는 경우가 있다.
최근에, 환경 보호와 작업 간략화의 관점에서, 무세정 공법이 주류가 되었는데, 이 공법은 납땜을 위해 사용된 플럭스의 세정 및 제거를 위한 세정 공정, 또는 종래에 땜납 접합 공정 후 세정제를 가지고 행해지던 작업을 생략한 것이다. 이 무세정 공법에서는, 납땜하는 동안에 공급된 플럭스가 땜납 접합 부분에 온전하게 잔류한다. 이 과정에서 잔류한 플럭스가 상당히 활성이 강하다면, 잔류 플럭스는 이에 의한 기판 상의 회로 전극의 부식에 기인하는 절연성의 열화를 촉진하는 경향이 있다. 설명한 것처럼, 종래의 납땜 방법은 절연성의 열화 및 납땜 결합과 같은 트러블을 발생시킨다는 문제를 가지고 있다.
본 발명은 땜납 범프가 형성된 전자 부품을 기판 상의 전극에 납땜하는 납땜 방법에 관한 것이며, 상기 방법은 금속 파우더를 함유하고 있는 플럭스를 평탄면(smooth plane)을 갖는 스테이지 상에 막 형상(membranous form)으로 퍼뜨리는 단계, 막 형상의 플럭스로 덮힌 평탄면 부분에 땜납 범프를 가압해서 금속 파우더를 땜납 범프의 표면에 박아넣는 단계, 전극과 위치맞춤하면서 금속 파우더가 박혀있는 땜납 범프를 배치하는 단계 및 기판을 가열해서 땜납 범프를 용융시키고 용융된 땜납을 금속 파우더의 표면을 따라 흘려서 퍼뜨림으로써 용융된 땜납을 기판 상의 전극으로 인도하는 단계를 포함한다.
본 발명에 따르면, 금속 파우더가 박혀있는 땜납 범프가 전극과 위치를 맞춰서 기판상에 배치되어 있고, 기판을 가열함으로써 용융된 땜납 범프가 땜납 범프에 박힌 금속 파우더의 표면을 통해 기판상의 전극으로 흘러 퍼지며, 그에 따라서 본 발명은 땜납 접합 불량과 절연성의 열화를 야기하지 않는 고품질의 땜납 접합 부분을 제공할 수 있게 된다.
도 1은 본 발명의 제1 실시형태에 따라서 납땜 방법을 이용하는 전자 부품 탑재 장치의 정면도이다.
도 2a 및 도 2b는 본 발명의 제1 실시형태에 따라서 납땜 방법을 도시하고 있는 설명도이다.
도 3a 및 도 3b는 동일한 실시형태에 따라서 납땜 방법을 도시하고 있는 설명도이다.
도 4는 동일한 납땜 방법에서 플럭스 전사 과정을 도시하고 있는 설명도이다.
도 5는 동일한 납땜 방법에서 땜납 접합 과정을 도시하고 있는 설명도이다.
도 6a, 도 6b, 및 도 6c는 동일한 납땜 방법에 따라서 플럭스와 혼합된 금속 파우더의 단면도이다.
도 7은 본 발명의 제2 실시형태에 따라서 납땜 방법을 이용하는 전자 부품 탑재 장치의 정면도이다.
첨부된 도면들을 참조하여 본 발명의 실시형태에 대해 설명한다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태에 따른 납땜 방법을 이용하는 전자 부품 탑재 장치의 정면도이며, 도 2a 및 도 2b는 본 발명의 제1 실시형태에 따라서 납땜 방법을 도시하고 있는 설명도이고, 도 3a 및 도 3b는 동일한 실시형태에 따라서 납땜 방법을 도시하고 있는 설명도이며, 도 4는 동일한 납땜 방법에서 플럭스 전사 과정(transferring process)을 도시하고 있는 설명도이고, 도 5는 동일한 납땜 방법에서 땜납 접합 과정을 도시하고 있는 설명도이며, 도 6a, 도 6b, 및 도 6c는 동일한 납땜 방법에 따라서 플럭스와 섞인 금속 파우더의 단면도이다.
도 1을 참조하여, 본 발명의 제1 실시형태에 따라서 납땜 방법을 이용하는 전자 부품 탑재 장치의 구성을 먼저 설명한다. 이 전자 부품 탑재 장치는 땜납 범프를 구비한 전자 부품을 기판에 탑재하는 기능을 가지고 있다. 이 장치는 직렬로 배치된 부품 공급부(1), 플럭스 전사부(flux transfer unit, 2) 및 기판 유지부(3)와, 이들 각 부의 위에 배치된 부품 이재 기구(component transferring mechanism, 4)를 포함하는 구성을 가진다.
부품 공급부(1)는 부품 트레이(5)를 구비하고 있다. 부품 트레이(5)는 복수의 전자 부품을 운반하는데, 각각의 전자부품은 그 아랫면에 형성된 땜납 범프(7) 또는 돌출 전극(이하 단순히 '범프(7)'라 한다)을 구비하고 있다. 범프(7)는 전자 부품(6)의 외부 접속을 위한 전극에 땜납으로 접합된 미세한 특정 땝납볼로 이루어져 있다. 형성될 때 범프(7)의 크기는 땜납볼의 크기에 있어서의 편차와 같은 이유로 해서 일정하지 않으며, 따라서 각각의 범프(7)는 자신의 하단에 대한 높이가 다르다. 여기서, 범프(7)는 공기에 노출되어 있기 때문에, 표면 전체에 걸쳐 산화된 상태에 있다(도 2a 도 2b, 도 3a 및 도 3b에 도시된 산화막(7a) 참조).
부품 공급부(1)에 인접하게 배치된 플럭스 전사부(2)는 전사면(8a)을 규정하는 평탄면을 구비한 전사 스테이지(8)를 가지고 있다. 또한, 스퀴지(squeegee) 이동 기구(도시 생략)에 의해 전사면(8a)을 따라 수평으로 이동되는 방식으로 전사면(8a) 위에 스퀴지(9)가 구비된다. 플럭스(10)가 전사면(8a)에 공급되는 동안에, 스퀴지(9)를 전사 스테이지(8)에 평행한 방향으로 이동시켜 전사면(81) 상에 막 형상으로 플럭스(10)를 퍼뜨리고 얇은 플럭스 막(10a)을 형성함으로써 박막 형성 공정을 수행한다.
이제 플럭스(10)의 구성에 대하여 설명한다. 도 2a에서, 플럭스(10)는 용제에 용해된 로진과 같은 수지 물질로 이루어진 점도가 높은 액상 기제에 첨가 성분으로서 활성제와 금속 파우더(6)가 혼합된 혼합물이다. 활성제는 범프(7)의 표면에 형성된 산화막(7a)을 제거하기 위해 첨가되며, 유산(organic acid) 등의 물질이 이런 산화막을 제거하는 능력 때문에 일반적으로 이용된다. 본 실시형태에서는, 납땜 후에 세정하는 것을 피하기 위해서, 저활성 물질이 활성제로서 유용하다.
금속 파우더(16)에 이용되는 물질은 용융점이 범프(7)에 사용되는 땜납보다 높은 특성을 가지고, 대기 중에서 금속 파우더(16)의 표면에 산화막이 생기지 않으며, 범프(7)를 구성하는 땜납과의 습윤성이 좋아서 유동 상태에서 금속 범프(7)가 금속 파우더(6)의 표면에 쉽게 흘러 퍼지게 된다.
더 구체적으로, 금속 파우더(16)는 각각 90% 이상의 순도를 갖는 금, 은 및 팔라듐(palladium) 중 적어도 하나를 함유하도록 만들어진다. 즉, 금속 파우더(16)는 90% 이상의 순도를 갖는 금, 은, 팔라듐 중의 단일 원소를 함유한다. 또는, 금속 파우더(16)는 90% 이상의 순도를 갖는 금, 은 및 팔라듐 중의 두가지 원소의 조합을 함유해도 된다. 혹은, 금속 파우더(16)는 90% 이상의 순도를 갖는 금, 은 및 팔라듐의 세 원소 모두를 함유해도 된다.
이 금속들은 인편(박편) 형상의 금속박을 형성하고 플럭스 기체(10)에 혼합되도록 가공된다. 여기서 금속 파우더(16)의 대부분의 크기는 0.05㎛와 20㎛의 범위 내에 있고, 혼합 비율은 기재의 부피에 대해 1%에서 20%의 범위에 있는 것이 바람직하다.
도 2(b)에 도시된 바와 같이, 금속 파우더(16)를 함유하는 얇은 플럭스 막(10a)으로 덮힌 전사면(8a)에 범프(7)가 가압될 때, 플럭스(10)가 범프(7)의 하단부에 전사된다. 동시에, 도 1에 도시된, 적절히 조정된 압력을 갖는 수직 압압 기구(14)가 이 압력으로 범프(7)의 하단부를 부분적으로 찌그러뜨림으로써, 복수의 범프(7)가 균일한 높이를 갖도록 하는 평탄화(flattening) 처리를 수행한다. 따라서, 평탄화 과정 중에 압력을 가함으로써 범프(7)의 표면을 덮고 있는 산화막(7a)을 금속 파우더(16)의 고형 단편(solid fragment)이 부분적으로 박혀 들어가며, 범프(7)의 땜납 물질에 박히게 된다.
본 실시형태에서, 전사 스테이지(8) 상의 전사면(8a)은 완전한 평탄면이 아니며, 도 2(b)에 도시된 “A”부분의 미시적인 모습을 묘사한 도 4에 도시된 바와 같이 표면 전체에 걸쳐 작은 요철(8b)이 있는 소정의 거칠기를 갖도록 형성된다. 범프(7)의 압착 과정에서, 금속 파우더(16)의 단편들이 요철(8b)에 의해 범프(7)에 가압된다. 따라서, 이 요철(8b)들은 금속 파우더(16)의 박편들이 범프(7)에 박히는 것을 돕게 되는데, 그렇게 하지 않으면, 산화막(7a)은 관통하기 어렵다. 따라서, 산화막(7a)을 관통하여 범프(7)의 하단부에 박힌 금속 파우더(16)가 존재함으로써 기판(12) 상의 전극(12a)에 용융된 범프(7)를 접합하기 위한 리플로우 납땜에 있어서 접합성을 향상시킬 수 있게 된다.
상기 구성에 있어서, 플럭스 전사부(2)는 평탄면인 전사면(8a)을 갖는 전사 스테이지(8)와 스퀴지(9)를 구비해서, 평탄면에 평행한 방향으로 스퀴지(9)를 이동시킴으로써 금속 파우더(16)를 함유한 플럭스(10)를 평탄면 상에 막형상으로 펼치 는 박막 형성 기구를 구성한다. 또한, 수직 압압 기구(14)를 구비한 부품 이재 기구(4)는 얇은 플럭스 막(10a)이 형성된 전사면(8a)의 일부에 범프(7)를 가압하며 금속 파우더(16)를 범프(7)의 표면에 매설되게 하는 가압 기구를 구성한다.
도 1에서, 플럭스 전사부(2)에 인접하게 배치된 기판 유지부(3)는 기판 유지 테이블(11)을 구비하고 있다. 기판 유지 테이블(11)은 상면에 전극(12a)이 형성되어 있는 기판(12)을 유지한다. 부품 이재 기구(4)는 이동 테이블(13)을 따라서 수평 방향으로 이동 가능한 수직 압압(押壓) 기구(14)를 구비하고 있다. 수직 압압 기구(14)는 그 하단에 장착된 부품 유지 헤더(15)를 구비하고 있으며, 이 부품 유지 헤더(15)는 그 바닥면에 전자부품(6)을 흡착함으로써 전자 부품(6)을 유지하는 기능을 가지고 있다. 부품 유지 헤드(15)가 부품 공급부(1) 위에 위치하는 동안에, 수직 압압 기구(14)가 구동되어서, 전자 부품(6)을 흡착 및 픽업하기 위해 부품 트레이(5) 쪽으로 부품 유지 헤드(15)를 수직 이동시킨다.
계속해서, 전자 부품을 유지한 부품 유지 헤드(15)가 플럭스 전사부(2)의 위치로 이동하며, 수직 압압 기구(14)가 구동되어서, 전사면(8a) 상에 형성된 얇은 플럭스 막(10a) 쪽으로 부품 유지 헤더(15)를 하강 이동시켜, 전사면(8a)에 범프(7)를 가압한다. 이 동작이 플럭스(10)를 범프(7)의 하단부에 전사시키며, 금속 파우더(16)가 범프(7)에 박혀들어 가도록 한다. 동시에, 범프(7)의 하단부는 압력에 의한 평탄화 때문에 찌그러지는데, 이로 인해서 복수의 범프(7)의 높이가 균일하게 된다.
플럭스가 전사된 후에, 전자 부품을 유지하는 부품 유지 헤드(15)가 기판 유 지부(3) 위로 이동되며, 기판(12) 쪽으로 수직 이동해서, 범프(7)를 기판(12) 상의 전극(12a)과 위치맞춤하여, 전자 부품(6)을 기판(12) 위에 탑재한다. 따라서, 금속 파우더(16)가 박힌 범프(7)를 기판(12) 상의 전극(12a)과 위치맞춤하여 위치시킨 후에, 부품 이재 기구(4)는 전자 부품(6)을 탑재하는 탑재 기구로서 기능한다. 또한, 부품 이재 기구(4)는 전술한 바와 같이, 동시에 가압 기구로서도 기능한다.
다음으로, 도 2a부터 도 5를 참조하여, 범프(7)를 구비한 전자 부품(6)을 기판(12)에 납땜하는 방법을 더욱 자세하게 설명한다. 이 납땜 방법에서는, 플럭스가 범프(7)에 전사된 뒤에, 리플로우 과정에 따라 전자 부품(6)을 기판(12) 상에 탑재시킴으로써, 범프(7)가 용융되어 기판(12)의 전극(12a)에 납땜된다. 여기서, 도 4 및 도 5는 도 2b에 도시된 “A”부분과 도 3b에 도시된 “B”의 미세한 모습을 각각 묘사한 것이다
도 2a에서는, 금속 파우더(16)를 함유한 플럭스(10)가 평탄면(8a)을 갖는 전사 스테이지(8)에 막 형상으로 퍼져서, 얇은 플럭스 막(10a)을 형성한다(즉, 박막 형성 단계). 위 단계에 이어서, 도 1에 도시된 전자 부품(6)을 유지하는 부품 이재 헤드(15)가 전사 스테이지(8) 위로 이동되며, 범프(7)가 얇은 플럭스 막(10a)이 형성된 전사면(8a) 부분 위에 가압되어서, 금속 파우더(16)의 단편(fragment)이 범프(7)의 표면에 박히도록 한다(즉, 금속 파우더를 박아넣는 단계).
금속 파우더를 박아넣는 단계에서는, 도 4의 “A”부분의 자세한 모습에 도시된 바와 같이, 전사면(8a) 상에 형성된 요철(8b)이 금속 파우더(16)의 단편들이 산화막(7a)을 관통하여 범프(7)에 박히는 것을 돕도록 이용된다. 하지만, 금속 파 우더(16)가 산화막(7a)을 쉽게 관통할 수 있는 구형 알갱이 같은 모양을 가지고 있다면, 전사면(8a)은 요철(8b)을 구비할 필요가 없다.
다음으로, 도 1에 도시된 부품 유지 헤드(15)가 전사 스테이지(8)로부터 상승해서 평탄화 과정을 마무리 하는데, 범프(7)의 바닥부가 부분적으로 찌그러져 있고, 동시에 도 3에 도시된 바와 같이 플럭스(10)가 범프(7)에 전사되어 있다. 여기서 범프(7)는 바닥부에, 박혀있는 금속 파우더(16)의 단편들을 가지고 있어서, 전사된 플럭스(10) 내의 금속 파우더(16)의 다른 단편들 뿐만 아니라, 이런 단편들을 다음에 설명되는 탑재 단계에서 범프(7)와 함께 전극(12a) 쪽으로 가져간다.
플럭스가 전사되고 펼쳐진 뒤에, 전자 부품(6)이 기판(12) 상에 탑재된다. 우선, 도 3b에 도시된 바와 같이, 박혀있는 금속 파우더(16)를 가지고 있는 범프(7)를 기판(12) 상의 전극(12a)과 일치하게 배치하면서, 전자 부품(6)을 탑재한다(즉, 탑재 단계). 탑재 후에, 기판(12)을 리플로우 노(爐) 내에서 가열하여 범프(7)를 용융시키고, 범프(7)에 박혀 있고 전극(12a)에 전사된 금속 파우더(16)의 표면에 용융된 땜납을 퍼뜨린다(즉, 땜납 용융 단계).
도 5에서 “B”부분의 자세한 모습을 참조하여, 이 땜납 용융 단계를 더 설명한다. 도 5는 땜납 접합을 시작하기 직전, 전극(12a)의 표면과 범프(7) 사이의 계면 주위 부분을 묘사하고 있다. 범프(7)가 플럭스 전사 단계에서 평탄화되었기 때문에, 모든 범프(7)의 바닥부는 전극(12a)의 표면과 일반적으로 균일하게 접촉하고 있다.
플럭스(10)가 작은 활성 효과를 가진 경우에, 산화막(7a)이 완전히 제거되지 않고 범프(7)의 표면에 잔류하는 경우가 있다. 이런 경우라면, 땜납 범프(7)는 전극(12a)의 표면과 직접 접촉하지 못하며, 표면 상의 산화막(7a)을 통과해서만 접촉된다. 한편, 산화막(7a)을 관통하고 있으며 범프(7)의 바닥부에 박혀있는 금속 파우더(16)의 단편이 전극(12a)의 표면과 직접 접촉하거나, 플럭스(10)에 함유된 금속 파우더(16)의 다른 단편들을 통해서 접촉한다. 혹은, 박혀있는 금속 파우더(16)의 단편들이 전극(12a)과 접촉하지 못하는 경우에도, 무시할 수 있는 간격을 두고 전극(12a)의 표면과 인접하게 되는데, 이는 평탄화로 인해 범프(7)가 전극(12a)과 균일한 접촉을 가지게 되기 때문이다.
이런 조건에서 범프(7)가 용융되면, 산화막(7a)을 통과해서 범프(7)와 전극(12a)의 표면 사이에 접촉하고 있는 금속 파우더(16)의 표면을 따라서, 용융된 땜납이 아래로 흐르면서 퍼진다. 용융된 범프(7)의 땜납은 직접, 또는 산화막(7a)과 전극(12a) 사이의 공간에 있는 다른 금속 파우더(16) 단편의 표면을 통해, 전극(12a)의 표면에 도달하며, 그리고 나서 전극(12a)의 표면에 수평하게 퍼진다. 따라서, 용융된 범프(7)의 땜납은 전극(12a)의 전체 접합면을 덮게 된다. 따라서 냉각되고 고형화되면, 용융됐던 땜납이 전극(12a)에 대한 범프의 땜납 접합을 완성시킨다.
이 땜납 접합 과정에서는, 플럭스(10)에 포함된 활성제가 범프(7)로부터 산화막(7a)을 제거하는 효과를 제공한다. 하지만, 여기에 포함된 활성제는 강한 활성작용을 할 필요는 없는데, 왜냐하면 상술한 방법은, 산화막(7a)가 완전히 제거되지 않은 경우에도, 산화막(7a)을 관통한 금속 파우더(16)의 단편들을 통해, 용융된 땜납을 흐르게 하고 퍼뜨림으로써 양호한 품질의 땜납 접합을 확보하는 것이기 때문이다.
바꿔 말하면, 미리 금속 파우더(16)를 사용하여 산화막(7a)을 관통하기 때문에, 이 방법은 낮은 활성 효과를 갖는 저활성 플럭스의 사용을 가능하게 한다. 이런 이유로, 땜납 접합 후에 플럭스가 잔류하는 경우에도, 활성 성분에 의한 전기 회로의 부식이, 설령 있다고 하더라도, 아주 적게 있을 뿐이다. 따라서, 본 발명은 납땜 후에 플럭스 제거를 위한 세정 과정이 생략된 무세정 방법으로도 접합 불량을 야기하거나, 절연성의 열화를 촉진하지 않는 고품질의 땜납 접합부를 제공할 수 있다.
플럭스(10)에 혼합된 금속 파우더는, 단일 금속 원소인 물질을 사용하는 대신에, 도 6a에 도시된 금속 파우더(16)와 같은 물질이면 되는데, 중심핵(nucleus)을 나타내는 코어 금속(16a)과 코어 금속(16a)의 외부를 덮고 있는 표면 금속(16b)을 포함한다. 이 파우더 구성에서는, 인편(박편) 형상의 금속박을 형성하는 코어 금속(16a)에 사용되는 원소로서, 주석(Sn), 아연(Zn), 납(Pb) 및 인듐(In) 중에서 금속 물질이 선택된다. 코어 금속(16a)의 외면은 표면 금속(16b)을 형성하기 위한 전기 도금 같은 방법에 의해, 땜납과의 습윤성이 좋은 금(Au)이나 은(Ag)의 막으로 덮힌다.
여기서, 코어 금속(16a)과 표면 금속(16b)에 이용되는 금속 원소들의 조합은, 리플로우 과정 동안의 가열에 의해 표면 금속(16b)이 내부의 코어 금속(16a)으로 손쉽게 확산되며(도 6b에서 화살표로 표시), 리플로우 과정의 종료 시에 표면 금속(16b)의 거의 모두가 코어 금속(16a) 내부로 들어가서 표면 금속(16b)의 확산이 완료되는, 그런 확산 특성을 가질 수 있도록 선택된다. 즉, 이 구성에서 표면 금속(16b)은 땜납과의 습윤성이 좋은 금속으로 형성되며, 코어 금속(16b)은 리플로우 과정에서 열이 가해지면 표면 금속(16b)의 용해도를 높이고 표면 금속(16b)을 내부로 받아들이는 특성을 갖는 다른 금속으로 형성된다.
플럭스(10)에 혼합되는 물질로서 이런 구성의 금속 파우더(160)를 채택함으로써, 본 발명은 이하에 기술되는 것과 같은 유용한 효과를 제공할 수 있다. 우선, 땜납 범프(7)가 상술한 땜납 용융 단계에서 용융되면, 금속 파우더(160)의 표면 금속(16b)은 용융된 땜납이 그 표면과 접촉해서 젖게되면서 확장하도록 함과 함께, 표면을 따라 땜납을 인도하는 역할을 실행한다. 여기서, 금속 파우더(160)는 표면 금속(16b)으로서 비싼 금과 은 같은 귀금속을 이용하여, 비싸지 않은 물질로 만들어지는 코어 금속(16a)의 표면을 덮도록 디자인된다. 따라서, 금속 파우더(160)는, 플럭스에 혼합되는 금속 파우더로서 순수한 상태의 비싼 귀금속을 이용하는 종래의 방법에 비하여, 대폭적인 비용 절감이 가능하도록 해준다.
땜납 용융 단계에서 가열이 계속되면, 도 6b에서 화살표로 표시된 바와 같이, 확산에 의해 표면 금속(16b)이 코어 금속(16a) 내부로 서서히 침투한다. 코어 금속(16a)에 사용되는 금속의 종류와 가열 온도에 따라서, 표면 금속(16b)이 액체 상태의 코어 금속(16a)으로 확산하는 경우와, 표면 금속(16b)이 고체 상태의 코어 금속(16a)으로 확산하는 또 다른 경우가 있다. 하지만, 어느 경우에나, 표면 금속(16b)은 코어 금속(16a)에 서서히 침투한다. 표면 금속(16b)이 완전히 확산해서, 그것에 의해 코어 금속(16a)의 표면이 노출되면, 도 6(c)에 도시된 바와 같이, 가열에 의한 코어 금속(16a)의 산화에 기해서 금속 파우더(160)의 표면 상에 산화막(16c)이 형성된다. 이 산화막(16c)은 땜납 접합 후에 절연성을 향상시키는 다음과 같은 이점을 제공한다.
땜납 접합 단계 후에 플럭스를 제거하는 세정 과정을 생략한 무세정 방법에서는, 땜납 페이스트에 함유된 금속 파우더가 땜납 접합부 주변에 플럭스 찌꺼기(殘渣)로서 그대로 남는다. 종래의 방식에서 해왔듯이, 금과 은 같은 금속이 금속 파우더로서 순수한 상태로 이용되면, 잔존량에 따라서, 마이그레이션(migration)이 진행될 위험이 있는데, 이는 기판의 회로 전극들 간에 전기적인 부식을 발생시켜서 절연 특성을 저하시키게 된다. 따라서, 과거에는, 금속 파우더의 혼합비를 절연 특성 유지를 고려하여 낮게 유지했다. 그 결과, 금속 파우더가 용융된 땜납을 만족할 만하게 확산시키는 효과를 얻을 수 없게 될 가능성이 있었다.
한편, 본 발명의 본 실시형태에 따르면, 땜납 접합 단계 후에 상당한 양의 금속 파우더(160)가 땜납 접합부 근처에 잔류하는 경우에도, 금속 파우더(160)의 표면이 안정된 산화막(16c)으로 덮여있기 때문에, 상술한 구성의 금속 파우더(160)의 이용은 마이그레이션의 위험을 방지하고 양호한 절연 특성을 확보하게 한다. 따라서, 상술한 구성의 금속 파우더(160)의 사용은 충분한 양의 금속 파우더를 땜납 페이스트에 혼합하여, 땜납 접합 후의 절연 특성에 의한 실장 신뢰성뿐만 아니라 땜납 접합의 품질도 향상시킬 수 있다.
(제2 실시형태)
도 7은 본 발명의 제2 실시형태에 따라서 납땜 방법을 이용하는 전자 부품 탑재 장치의 정면도이다. 본 제2 실시형태의 장치는 전자 부품(6)에 플럭스를 전사하는 동작과 기판(12)에 전자 부품(6)을 실장하는 동작이, 제1 실시 형태에서 이용된 단일 부품 이재 기구 대신에, 개별적인 전용 부품 이재 기구에 의해 실행된다.
도 7에서, 부품 공급부(1), 플럭스 전사부(2) 및 기판 유지부(3)는 도 1에 도시된 제1 실시형태의 해당 부분과 유사하다. 하지만, 제2 실시형태에서는, 부품 공급부(1) 및 플럭스 전사부(2) 위에 배치된 제1 부품 이재 기구(41), 그리고 플럭스 전사부(2) 및 기판 유지부(3) 위에 배치된 제2 부품 이재 기구(42)가 있다.
제1 부품 이재 기구(41)는 제1 이동 테이블(131)을 따라서 수평 방향으로 이동할 수 있는 제1 수직 압압 기구(141)를 구비하고 있다. 제2 부품 이재 기구(42)는 제2 이동 테이블(132)을 따라서 역시 수평 방향으로 이동할 수 있는 제2 수직 압압 기구(142)를 구비하고 있다.
제1 수직 압압 기구(141)는 그 하단부에 장착된 제1 부품 유지 헤드(151)를 구비하고 있으며, 이 부품 유지 헤드(151)는 그 하면에 흡착시킴으로써 전자 부품(6)을 유지하는 기능을 가지고 있다. 제2 수직 압압 기구(142)는 그 하단부에 장착된 제2 부품 유지 헤드(152)를 구비하고 있으며, 이 부품 유지 헤드(152) 역시 그 하면에 흡착시킴으로써 전자 부품(6)을 유지하는 기능을 가지고 있다.
제1 부품 유지 헤드(151)가 부품 공급부(1) 위에 배치되는 동안에, 제1 수직 압압 기구(141)가 구동되어서, 전자 부품(6)을 흡착 및 픽업하기 위해서 부품 트레 이(5) 쪽으로 제1 부품 유지 헤드(151)를 이동시킨다. 계속해서, 전자 부품(6)을 유지하고 있는 제1 부품 유지 헤드(151)가 플럭스 전사부(2)의 위치까지 이동하며, 제1 수직 압압 기구(141)가 구동되어서, 전사면(8a) 상에 형성된 얇은 플럭스 막(10a) 쪽으로 제1 부품 유지 헤드(151)를 하강 이동시킨다.
이 동작이 제1 실시형태의 장치에서와 동일한 방식으로 플럭스를 범프에 전사시키고, 금속 파우더가 범프에 박히도록 하며, 범프를 평탄화시킨다. 즉, 제1 부품 이재 기구(41)가, 얇은 플럭스 막(10a)이 형성되는 전사면(8a) 부분에 범프를 가압하며 금속 파우더를 범프의 표면에 박아넣기 위한 가압 기구를 구성한다.
제2 부품 유지 헤드(152)는 플럭스가 전사된 전자 부품(6)을 유지하며, 기판 유지부(3) 위의 위치로 이동한다. 여기서, 제2 수직 압압 기구(142)가 구동되어서, 기판(12)을 향해 전자 부품(6)을 수직 이동시켜 전자 부품(6)을 기판(12)에 탑재한다. 따라서, 제2 부품 이재 기구(42)는, 금속 파우더가 박혀있는 범프를 기판(12) 상의 전극(12a)에 위치맞춤하여 배치한 후에 전자 부품(6)을 탑재하는 탑재 기구로서 기능한다.
설명한 바와 같이, 상기 장치는, 전사면(8a)에 대하여 가압함으로써, 범프 내에 금속 파우더를 박아넣는 기능을 가지는 제1 부품 이재 기구(41), 및 플럭스가 전사된 후에 기판(12)에 전자 부품(6)을 탑재하는 기능을 가지는 제2 부품 이재 기구(42)를 구비하고 있는데, 이들은 서로 각각 독립적이며, 따라서 이 기구들은 개별적으로 요구되는 기능에 따라서 적절한 동작 특성을 가질 수 있게 된다.
즉, 제1 수직 압압 기구(141)와 제1 부품 유지 헤드(151)는, 금속 파우더를 범프에 박아넣고 평탄화 과정을 적절하게 할 수 있도록 많은 양의 압력이 요구되는, 다수의 범프를 갖는 큰 사이즈의 부품 상에서 이뤄지는 작업을 다룰 수 있는 고하중형(高荷重型)의 구조를 가진다. 반면에, 제2 수직 압압 기구(142) 및 제2 부품 유지 헤드(152)는, 탑재 동작에 있어서 높은 위치 정밀도와 정확한 하중 제어를 요구하는, 얇고 플렉서블한 기판과 같은 특정 종류의 기판들을 잘 다룰 수 있는 정확성이 높은 구조를 가지고 있다.
본 발명은 땜납 범프가 형성된 전자 부품을 기판에 납땜하는 전자 부품 탑재 장치에 적합한 납땜 방법으로 매우 유용하며, 본 발명된 방법은 어떠한 납땜 결함 및 저ㅓㄹ연 특성의 열화도 유발하지 않고 고품질의 땜납 접합부를 제공할 수 있다.

Claims (7)

  1. 땜납 범프가 형성된 전자 부품을 기판 상의 전극에 납땜하는 방법으로서, 상기 방법은,
    금속 파우더를 함유하고 있는 플럭스를 평탄면을 갖는 스테이지 상에 막 형상으로 펼치는 단계;
    상기 막 형상의 플럭스로 덮힌 상기 평탄면의 일부에 상기 땜납 범프를 가압하여 상기 금속 파우더를 상기 땜납 범프의 표면에 박아넣는 단계;
    상기 범프를 상기 전극과 위치 맞춤하면서, 상기 금속 파우더가 박혀있는 상기 땜납 범프를 상기 기판에 배치하는 단계; 및
    상기 땜납 범프가 용융되도록 상기 기판을 가열하고, 상기 용융된 땜납을 상기 금속 파우더의 표면을 따라서 흘리고 퍼뜨림으로써 상기 용융된 땜납을 상기 기판상의 전극으로 인도하는 단계를 포함하는 납땜 방법.
  2. 제1항에 있어서,
    상기 금속 파우더는 박편 형상의 금속박을 함유하는, 납땜 방법.
  3. 제1항에 있어서,
    상기 금속 파우더는 각각 90% 이상의 순도를 가지는, 금, 은 및 팔라듐 중 적어도 하나를 함유하는, 납땜 방법.
  4. 제1항에 있어서,
    상기 금속 파우더는 코어 금속과 상기 코어 금속의 외부를 덮고 있는 표면 금속을 포함하는, 납땜 방법.
  5. 제4항에 있어서,
    상기 표면 금속은 땜납과의 습윤성이 좋은 금속을 포함하며, 상기 코어 금속은 가열되는 경우에 상기 표면 금속을 가용(solubilizing)시켜서 그 내부로 받아들이는 특성을 가진 금속을 포함하는, 납땜 방법.
  6. 제4항에 있어서,
    상기 표면 금속은 금과 은 중에서 하나를 함유하며, 상기 코어 금속은 주석, 아연, 납 및 인듐 중에서 어느 하나를 함유하는, 납땜 방법.
  7. 제5항에 있어서,
    상기 표면 금속은 금과 은 중 하나를 함유하며, 상기 코어 금속은 주석, 아연, 납 및 인듐 중 어느 하나를 함유하는, 납땜 방법.
KR1020057021959A 2004-06-24 2005-06-21 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법 KR100661332B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00186092 2004-06-24
JP2004186092 2004-06-24
JPJP-P-2004-00320233 2004-11-04
JP2004320233A JP4093223B2 (ja) 2004-06-24 2004-11-04 半田付方法
PCT/JP2005/011690 WO2006001402A1 (en) 2004-06-24 2005-06-21 Method of soldering electronic component having solder bumps to substrate

Publications (2)

Publication Number Publication Date
KR20060059878A KR20060059878A (ko) 2006-06-02
KR100661332B1 true KR100661332B1 (ko) 2006-12-27

Family

ID=34970932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021959A KR100661332B1 (ko) 2004-06-24 2005-06-21 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법

Country Status (10)

Country Link
US (1) US7568610B2 (ko)
EP (2) EP1705971B1 (ko)
JP (1) JP4093223B2 (ko)
KR (1) KR100661332B1 (ko)
CN (1) CN100479636C (ko)
AT (2) ATE373410T1 (ko)
DE (2) DE602005003102T2 (ko)
MY (1) MY138108A (ko)
TW (1) TWI297584B (ko)
WO (1) WO2006001402A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750079B2 (ja) * 2007-06-19 2011-08-17 パナソニック株式会社 部品実装装置
KR101711497B1 (ko) * 2010-10-29 2017-03-02 삼성전자주식회사 반도체 칩 실장 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
KR100268632B1 (ko) * 1996-03-08 2000-10-16 야마구치 다케시 범프형성방법 및 장치
JP3304854B2 (ja) * 1997-11-07 2002-07-22 松下電器産業株式会社 半田バンプ形成方法
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
JP3565028B2 (ja) 1998-07-16 2004-09-15 松下電器産業株式会社 転写用の金属ペーストおよびバンプ形成方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
JP2000228575A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd フラックスの転写装置および転写方法
US6706975B2 (en) * 2000-07-13 2004-03-16 Ngk Spark Plug Co., Ltd. Paste for filling throughhole and printed wiring board using same
JP2002224884A (ja) * 2001-01-29 2002-08-13 Tdk Corp 半田付け用フラックス及びこれを用いた半田バンプの形成方法
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
JP3597810B2 (ja) 2001-10-10 2004-12-08 富士通株式会社 はんだペーストおよび接続構造

Also Published As

Publication number Publication date
ATE373410T1 (de) 2007-09-15
EP1705971A3 (en) 2006-12-20
TW200603700A (en) 2006-01-16
TWI297584B (en) 2008-06-01
EP1705971B1 (en) 2007-10-31
JP4093223B2 (ja) 2008-06-04
EP1685751A1 (en) 2006-08-02
ATE377345T1 (de) 2007-11-15
CN1771769A (zh) 2006-05-10
EP1705971A2 (en) 2006-09-27
DE602005002447D1 (de) 2007-10-25
DE602005003102D1 (de) 2007-12-13
US7568610B2 (en) 2009-08-04
US20050284921A1 (en) 2005-12-29
CN100479636C (zh) 2009-04-15
DE602005002447T2 (de) 2008-01-03
MY138108A (en) 2009-04-30
JP2006041461A (ja) 2006-02-09
DE602005003102T2 (de) 2008-02-14
KR20060059878A (ko) 2006-06-02
WO2006001402A1 (en) 2006-01-05
EP1685751B1 (en) 2007-09-12

Similar Documents

Publication Publication Date Title
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
KR101057608B1 (ko) 단자간 접속 방법 및 반도체 장치의 실장 방법
JP3565047B2 (ja) 半田バンプの形成方法および半田バンプの実装方法
JPWO2005072906A1 (ja) 半田付用のフラックスおよび半田付方法
KR100661332B1 (ko) 땜납 범프를 갖는 전자 부품을 기판에 납땜하는 방법
JPH05198621A (ja) フリップチップｉｃの実装装置
JP4134976B2 (ja) 半田接合方法
EP1912485A1 (en) Solder mounting structure, method for manufacturing such solder mounting structure and use of such solder mounting structure
JP3570229B2 (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP4222290B2 (ja) 半田付方法
US7159758B1 (en) Circuit board processing techniques using solder fusing
JP2000277554A (ja) 半田ボールの搭載方法および半田バンプ形成方法
JP4033191B2 (ja) 電子部品搭載装置および電子部品搭載方法ならびにフラックス転写方法
JP5887547B2 (ja) 半田接合用フラックスおよびその製造方法
JP5828095B2 (ja) 電子部品実装構造体の製造方法および電子部品実装装置
JP2001345549A (ja) 実装用基板の製造方法及び部品実装方法並びに実装用基板製造装置
JP2001237271A (ja) 半導体チップ実装基板及びその製造方法並びにその製造装置
KR20210001630A (ko) 자가 조립 및 정렬이 가능한 솔더페이스트를 이용한 마이크로소자 접합방법
KR100702449B1 (ko) 발광소자의 제조방법
JP2009188063A (ja) 端子間の接続方法、および半導体素子の実装方法
JP2009212431A (ja) リフロー装置及び半導体装置の製造方法
JP2000252615A (ja) 水溶性のフラックスおよび金属ペースト
JP2000271782A (ja) 半田接合用の金属ペーストおよび半田接合方法
JPH118468A (ja) 電子部品の実装方法
JP2006093178A (ja) 電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee