JP2001237271A - 半導体チップ実装基板及びその製造方法並びにその製造装置 - Google Patents

半導体チップ実装基板及びその製造方法並びにその製造装置

Info

Publication number
JP2001237271A
JP2001237271A JP2000045690A JP2000045690A JP2001237271A JP 2001237271 A JP2001237271 A JP 2001237271A JP 2000045690 A JP2000045690 A JP 2000045690A JP 2000045690 A JP2000045690 A JP 2000045690A JP 2001237271 A JP2001237271 A JP 2001237271A
Authority
JP
Japan
Prior art keywords
electrode
substrate
manufacturing
chip
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000045690A
Other languages
English (en)
Inventor
Satoru Ishiyama
哲 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000045690A priority Critical patent/JP2001237271A/ja
Publication of JP2001237271A publication Critical patent/JP2001237271A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 接合部の付け根での応力集中を緩和し、チッ
プが沈み込むことのない半導体チップ実装基板及びその
製造方法並びにその製造装置を提供する。 【解決手段】 基板電極14と、チップ電極13側のバ
ンプを溶融固化して形成された接合電極とが接合された
半導体チップ実装基板において、前記接合電極の中央部
がくびれたつづみ形状とした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップ実装基
板及びその製造方法並びにその製造装置に関する。より
詳しくは、チップの電極上に形成された半田バンプを加
熱溶融させて接合する半導体チップ実装基板及びその製
造方法並びにその製造装置に関するものである。
【0002】
【従来の技術】デジタルビデオカメラやデジタル携帯電
話、さらにはノートパソコンの例で代表される携帯用電
子機器の小型、薄型化や軽量化に対する要求は強く、部
品の表面実装密度をいかに向上させるかが重要となって
いる。このため、従来のプラスチックパッケージ実装に
変わる、より小型のCSP(Chip Size Pa
ckage)やベアチップ実装技術の採用が進んでい
る。
【0003】ベアチップ実装の方式もいくつか提案され
ているが、今後、半導体チップの高集積化にともない電
極数(端子数)が飛躍的に増加することと、一括リフロ
ー(加熱処理)が可能という理由から、チップ全面に半
田バンプ電極を配置したエリアアレイタイプが重要な方
式となっている。また、IC(集積回路)の動作周波数
の高速化の観点からも電極のエリアアレイ化は必須の条
件となっている。
【0004】従来、半田によるチップと基板の微細接合
はC4接合工法のように一括でのリフローによる接合が
一般的であり、リフローによるチップ側のバンプの溶融
がされないようにするためチップ側には高融点バンプを
設け、チップの沈み込みを押えている。接合は基板側に
予め準備したプリコート半田によりチップ側の高融点バ
ンプとの溶融接合を行っている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の溶融接合される接合電極は、接合時の形状がチップ
側の高融点バンプの形状、並びに基板側の部品の取付け
及び接続に用いる導体パターンであるランド形状と半田
量により決定される。通常、接合電極は中央部が膨らみ
両端の径が小さくなった太鼓型の円筒形であり両端の接
合部の付け根で応力集中を起こしていた。このため、両
端部で接合不良を起こすおそれがあった。
【0006】また、最近環境問題に対処するためにPb
フリー化が進められ、このためチップ側のバンプはPb
リッチの組成ではなく、Sn−Ag系やSn−Bi,S
n−In系など高融点ではなく通常リフローで十分溶融
する組成が検討されてきている。この場合、そのままリ
フローをかけるとチップは沈み込みを起こし適正な接合
形状を確保できない。
【0007】本発明は、上記従来技術を考慮したもので
あって、接合部の付け根での応力集中を緩和し、接合の
信頼性を高め、チップが沈み込むことのない半導体チッ
プ実装基板及びその製造方法並びにその製造装置の提供
を目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体チップ実装基板では、基板電極と、
チップ電極側のバンプを溶融固化して形成された接合電
極とが接合された半導体チップ実装基板において、前記
接合電極の中央部がくびれたつづみ形状であることを特
徴とする半導体チップ実装基板を提供する。
【0009】この構成によれば、電極接合部の両端は径
が大きくなるため接合強度が強く且つ応力集中が緩和さ
れる。このとき、中央部のくびれ部は滑らかな曲面であ
るため応力集中は起きない。
【0010】また,本発明の半導体チップ実装基板の製
造方法では、基板電極上にフェースダウンでチップ電極
のバンプを位置合わせして接触させる工程と、前記バン
プを溶融して電極同士を接合する工程と、側面から見た
接合部形状が中央部が膨らんだ太鼓形状であることを確
認する工程と、前記太鼓形状の接合部電極間の距離を広
げて中央部がくびれたつづみ形状の接合部を形成する工
程と、前記つづみ形状の接合部を冷却して固化する工程
を有する半導体チップ実装基板の製造方法を提供する。
【0011】この構成によれば、バンプや基板側の半田
を溶融して一旦太鼓形状を形成し、これを確認して引き
延ばすことにより、確実につづみ形状の接合電極が得ら
れる。
【0012】また,本発明の半導体チップ実装基板の製
造装置では、基板を搭載する基台と、この基台の上方で
バンプが形成されたチップをフェースダウンで保持して
上下動する昇降手段と、前記基板の電極とバンプとの接
合部を側面から撮影するための撮像手段と、該撮像手段
で得た画像を識別する識別手段と、該識別手段による識
別結果に基づいて前記昇降手段を駆動し、前記接合部が
中央部がくびれたつづみ形状となるように上昇動作させ
る駆動制御手段とを備えた半導体チップ実装基板の製造
装置を提供する。
【0013】この構成によれば、半田溶融状態の接合部
を側面から撮像してその画像を識別することにより、接
合部形状を確実に識別しながら昇降手段を駆動してつづ
み形状の電極を形成することができる。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は本発明に係る半導体
チップ実装基板の製造装置の概略構成図である。図示し
たように、受け台1上にチップ2を実装する基板3が載
置される。この基板3のランドには予め半田プリコート
4が施され、チップ2には予め高融点のバンプ5が設け
られる。チップ2の上部にはこのチップ2を例えば真空
吸着によりフェースダウンで保持するツールヘッド6が
備わる。このツールヘッド6はモータ7により駆動する
ボールスクリュー8によって上下動可能である。この上
下動によって、基板3の半田プリコート4とチップ2の
バンプ5が接触する。
【0015】ツールヘッド6および/または受け台1に
は温度制御が可能なヒータ(図示しない)が備わり、半
田溶融に必要な温度プロファイルがとれるようになって
いる。これにより、半田の種類や量及び接合部の形状や
数などに応じて加熱温度及び加熱時間を制御することが
でき、半田プリコート4とバンプ5は所定の最適な温度
加熱により半田が溶融し接合が行われる。基板3を搭載
する受け台1は、例えばXYテーブルからなり、ツール
ヘッド6に対する基板3の位置合わせが可能である。
【0016】受け台1の側方にはカメラ9が備わる。こ
のカメラ9は基板3とチップ2の半田接合部をその側面
方向(基板面に平行な方向)から撮影してその画像デー
タを画像処理装置10に送る。画像処理装置10におい
て画像データに基づき半田接合部の形状を識別する。こ
の場合、画像データの解析により接合部の輪郭を識別す
ることができる。あるいは、画像解析によらず、撮像し
た接合部の画像をモニター11の画面に表示して目視に
より観察して接合部の形状を識別してもよい。
【0017】チップ電極上のバンプと基板電極が位置合
わせされて接触すると、バンプ及び半田プリコートが加
熱され溶融する。最初に図2(A)に示すように、チッ
プ電極13と基板電極14間に、中央部が膨らんだ太鼓
状の半田溶融部15が形成されるようにツールヘッド6
を下降させる。この半田溶融部15はバンプ及びプリコ
ート半田が溶融してできたものであり、溶融形状は、半
田の濡れ性による表面張力のため太鼓状の形状になる。
この太鼓状半田溶融部15が形成されたことを前述のカ
メラ9により確認する。
【0018】この図2(A)の形状が確認されたら制御
装置12によりモータ7を駆動し、ツールヘッド6を上
昇させて図2(B)に示すように、中央部がくびれたつ
づみ状の半田溶融部15を形成する。この図2(B)の
形状も前述と同様に画像処理装置10の画像解析により
またはモニター画面の目視観察により識別して確認す
る。この場合、画像解析データに基づいて自動的に制御
装置12を駆動してモータ7を動作させてもよいし、又
はモニター11の画面の目視確認後に手動で制御装置1
2(又はモータ7を直接)駆動してもよい。
【0019】このように形状を識別しながら所定のつづ
み形状が形成されるようにツールヘッド6の高さを調整
する。この高さで所定の加熱プロフィールに従って加熱
した後、加熱を停止して溶融接合部を自然冷却して固化
する。これによりチップ電極と基板電極間につづみ形状
の半田電極が形成される。
【0020】
【発明の効果】以上説明したように、本発明において
は、半導体チップの接合電極は応力集中を緩和したつづ
み形の接合形状となるので、接合の高信頼性を有する半
導体チップ実装基板及びその製造方法並びにその製造装
置の提供が可能となる。特に、Pbフリーの金属組成の
半田接合時においては、低融点でのバンプ溶融によるチ
ップ沈み込みを改善でき、且つ、鉛での延性が期待でき
ず、応力緩和の必要なSn,Bi,Zn,In等の複合
組成に対して特に有効な接合形状での金属接合が可能に
なる。
【図面の簡単な説明】
【図1】 本発明に係る半導体チップ実装基板の製造装
置の概略構成図。
【図2】 半田溶融状態の接合形状を示す概略図。
【符号の説明】
1:受け台、2:チップ、3:基板、4:半田プリコー
ト、5:バンプ、6:ツールヘッド、7:モータ、8:
ボールスクリュー、9:カメラ、10:画像処理装置、
11:モニター、12:制御装置、13:チップ電極、
14:基板電極、15:半田溶融部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板電極と、チップ電極側のバンプを溶融
    固化して形成された接合電極とが接合された半導体チッ
    プ実装基板において、 前記接合電極の中央部がくびれたつづみ形状であること
    を特徴とする半導体チップ実装基板。
  2. 【請求項2】基板電極上にフェースダウンでチップ電極
    のバンプを位置合わせして接触させる工程と、 前記バンプを溶融して電極同士を接合する工程と、 側面から見た接合部形状が中央部が膨らんだ太鼓形状で
    あることを確認する工程と、 前記太鼓形状の接合部電極間の距離を広げて中央部がく
    びれたつづみ形状の接合部を形成する工程と、 前記つづみ形状の接合部を冷却して固化する工程を有す
    ることを特徴とする半導体チップ実装基板の製造方法。
  3. 【請求項3】基板を搭載する基台と、この基台の上方で
    バンプが形成されたチップをフェースダウンで保持して
    上下動する昇降手段と、 前記基板の電極とバンプとの接合部を側面から撮影する
    ための撮像手段と、 該撮像手段で得た画像を識別する識別手段と、 該識別手段による識別結果に基づいて前記昇降手段を駆
    動し、前記接合部が中央部がくびれたつづみ形状となる
    ように上昇動作させる駆動制御手段とを備えたことを特
    徴とする半導体実装基板の製造装置。
JP2000045690A 2000-02-23 2000-02-23 半導体チップ実装基板及びその製造方法並びにその製造装置 Pending JP2001237271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000045690A JP2001237271A (ja) 2000-02-23 2000-02-23 半導体チップ実装基板及びその製造方法並びにその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000045690A JP2001237271A (ja) 2000-02-23 2000-02-23 半導体チップ実装基板及びその製造方法並びにその製造装置

Publications (1)

Publication Number Publication Date
JP2001237271A true JP2001237271A (ja) 2001-08-31

Family

ID=18568230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000045690A Pending JP2001237271A (ja) 2000-02-23 2000-02-23 半導体チップ実装基板及びその製造方法並びにその製造装置

Country Status (1)

Country Link
JP (1) JP2001237271A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2012256804A (ja) * 2011-06-10 2012-12-27 Dainippon Printing Co Ltd 部品内蔵配線板
JP2013172057A (ja) * 2012-02-22 2013-09-02 Fujifilm Corp 実装装置およびその制御方法
JP2016188773A (ja) * 2015-03-30 2016-11-04 日立金属株式会社 磁気センサ及びこれを用いた磁気エンコーダ、並びにレンズ鏡筒とカメラ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128982A (ja) * 2005-11-01 2007-05-24 Nec Corp 半導体バンプ接続構造体及びその製造方法
JP2010192489A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2012256804A (ja) * 2011-06-10 2012-12-27 Dainippon Printing Co Ltd 部品内蔵配線板
JP2013172057A (ja) * 2012-02-22 2013-09-02 Fujifilm Corp 実装装置およびその制御方法
JP2016188773A (ja) * 2015-03-30 2016-11-04 日立金属株式会社 磁気センサ及びこれを用いた磁気エンコーダ、並びにレンズ鏡筒とカメラ

Similar Documents

Publication Publication Date Title
US5427301A (en) Ultrasonic flip chip process and apparatus
KR100283501B1 (ko) 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법
US6911388B2 (en) Individual selective rework of defective BGA solder balls
KR101419690B1 (ko) 반도체 칩들의 열 압착 본딩
US7332424B2 (en) Fluxless solder transfer and reflow process
EP1777738A1 (en) Component mounting method and component mounting apparatus
US6179198B1 (en) Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
TWI804584B (zh) 用於重工倒裝晶片組件的裝置及方法
JPH09153525A (ja) ボンディング装置およびボンディング方法
CN102593012B (zh) 半导体装置的制造方法
JP2001237271A (ja) 半導体チップ実装基板及びその製造方法並びにその製造装置
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JPH09246319A (ja) フリップチップ実装方法
JP4260712B2 (ja) 電子部品実装方法及び装置
JP4495927B2 (ja) 半導体装置およびその製造方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
US9673177B1 (en) Selectively soluble standoffs for chip joining
US7568610B2 (en) Method of soldering electronic component having solder bumps to substrate
KR102843835B1 (ko) 열압착 본딩장치
Vasan et al. Flip Chip Rework Process
JPH11126957A (ja) 中継基板
JPH08213434A (ja) ボンディング装置およびボンディング方法
JPH06140470A (ja) フリップチップボンディング装置
JPH0774178A (ja) 金属バンプの生産方法及び半導体装置の生産方法
JP2000332060A (ja) 半導体装置およびその製造方法