KR100283501B1 - 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100283501B1
KR100283501B1 KR1019970050118A KR19970050118A KR100283501B1 KR 100283501 B1 KR100283501 B1 KR 100283501B1 KR 1019970050118 A KR1019970050118 A KR 1019970050118A KR 19970050118 A KR19970050118 A KR 19970050118A KR 100283501 B1 KR100283501 B1 KR 100283501B1
Authority
KR
South Korea
Prior art keywords
wire
electrode
capillary
bonding
semiconductor device
Prior art date
Application number
KR1019970050118A
Other languages
English (en)
Other versions
KR19980032440A (ko
Inventor
가즈시 히가시
노리히토 쓰카하라
요시히코 야기
다카히로 요네자와
요시후미 기타야마
히로유키 오타니
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP26064596A external-priority patent/JP3532361B2/ja
Priority claimed from JP28983696A external-priority patent/JP3439048B2/ja
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19980032440A publication Critical patent/KR19980032440A/ko
Application granted granted Critical
Publication of KR100283501B1 publication Critical patent/KR100283501B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49181—Assembling terminal to elongated conductor by deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 IC 전극 범프 전극을 형성하는 방법에 관한 것이다. IC 전극에 범프 전극을 형성하는 방법은 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와: 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 볼 접합 형성 위치 보다 높은 위치로 접합 캐필러리의 강하 위치를 사전 설정하는 것에 의해 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 한다.

Description

반도체 소자 및 그 제조 방법과 반도체 장치 및 그 제조 방법
본 발명은 금속의 세선(thin wire)을 이용하는 볼 접합(ball bonding) 방법,즉 IC 전극에 범프 전극을 형성하는 방법 등에 의해 반도체 소자의 전극상에 범프를 형성하는 반도체 소자, 상기 반도체 소자의 제조 방법, 상기 반도체 소자로 제조된 반도체 장치 및 이 반도체 장치 제조 방법에 관한 것이다.
최근에, 전자 장치는 소형, 경량화 및 고기능을 가지도록 개발되어 왔는바, 이를 위해서는 소형, 경량화 및 고기능을 가지는 전자부품이 필요하다. 이러한 관점으로부터, 본 발명에 관한 IC 전극에 범프 전극을 형성하는 방법과 관련하여 와이어 접합 기술에 의한 장착 방법이 사용된다.
상기 종래의 와이어 접합 기술에 의하여 IC 전극에 범프 전극을 형성하는 방법을 도면을 참조하여 다음에 기술한다.
도 17a 내지 도 17d는 종래의 범프 전극 형성 방법의 개략도이다. 금선(Au선;101), 금볼(Au볼;102), 접합 캐필러리(capillary(모세관);103), 기판(170)상의 IC 전극(104), 볼 접합 부분(105) 및 범프 전극(106)이 도면에 도시되어 있다.
IC 전극상에 범프 전극을 형성하는 방법이 다음에 기술된다.
도 17a에서, 금선(101)에 형성된 금 볼(102)은 도 17b에 도시된 바와 같은 IC 전극(104)으로 공급되어, 접합 캐필러리(103)에 의하여 IC 전극(104)에 접합된다. 이어서, 접합 캐필러리(103)는 위로, 횡으로, 그런 다음 아래로 이동하여, 도 17c에 도시된 바와 같이 금선(101)을 볼 접합 부분(105)에 접속한다. 계속적으로, 접합 캐필러리(103)는 위로 이동하여 금선(101)을 절단함으로써 도 17d에 도시된 바와 같은 범프 전극을 형성한다.
즉, 상기 동작은 아래에 상세하게 기술된다. 종래의 볼 접합 방법에 의하여 반도체 소자에 범프를 형성하는 방법 및 범프가 구비된 반도체 소자를 접속하는 방법은 미합중국 특허 제4,661,192호에 개시되어 있는데, 이를 기술된다.
도 18a에 도시된 바와 같이, 수천 볼트의 고전압이 캐필러리(103)로부터 돌출되는 금선(101)의 선단부(101a)에 방전 전극으로서 작용하는 토치(torch;160)에 적용된다. 이러한 고전압의 적용에 의하여, 금선(101)은 방전 전류가 토치(160)와 선단부(101a) 사이에서 흐르는 동안 온도가 증가되어 선단부(101a)로부터 용융되어서, 도 18b에 도시된 바와 같은 볼 형상의 용융 부분이 형성된다. 금볼(102)이 형성된 후에, 접합 캐필러리(103)는 반도체 소자 측부 아래로 이동되어서, 금(102)은 반도체 소자(170)의 전극(104)에 대하여 접합하도록 만들어진다. 전극(104)에 접합된 금 볼(102)에 대하여 접합 캐필러리(103)가 추가적으로 아래로 이동하는 것에 의하여, 금 볼(102)은 전극(104)에 접합되고, 금 볼(102)은 접합 캐필러리(103)의 선단부분(103a)에 의하여 형성되어서, 도 18c에 도시된 바와 같은 범프 베이스 부분(8)이 형성된다. 다음에, 도 18d에 도시된 바와 같이, 접합 캐필러리(103)가 반도체 소자의 반대편 쪽을 향해 위로 이동함으로써 접합 캐필러리(103)에 의하여 금선(101)을 클램핑하면서 금선(101)은 범프 베이스 부분(8)의 부근에서 찢어지게 되는 것에 의하여, 반도체 소자(170)의 전극(104)에 범프(30)를 형성한다. 결과적으로, 돌출 부분(30a)이 도 18d에 도시된 바와 같이 범프(30)의 범프 베이스 부분(8)에 직립상으로 형성된다.
그러므로, 도 19a에 도시된 바와 같이, 전극(104)상에 범프(30)가 형성된 반도체 소자(1)에 있어서, 범프(30)가 평면(21a)이 형성된 베이스 물질(21)을 향하여 눌려져서, 돌기부(30a)를 평면화하는 것에 의하여 형성된 평면(31a)을 가지는 범프(31)가 형성된다. 계속적으로, 도 19b에 도시된 바와 같이, 범프(31)는 스테이지(41)상에 형성된 도전성 접합제(18)와 접촉함으로써 범프(31)의 평면(31a) 및 그 주변으로 전달된다. 계속적으로, 도 19c에 도시된 바와 같이, 도전성 접합제(18)가 회로 기판(19)상에 있는 전극(20)으로 운반된 범프(31)를 적소에 정렬시킨 후, 범프(31)를 전극(20)에 대하여 접합시키는 것에 의하여, 범프(31)는 반도체 소자(170)와 회로 기판(19)사이의 전기적 접속의 성취를 위하여 전극(20)에 접합된다.
그러나, 상기한 바와 같은 범프 전극 형성 방법에 따라서, 금선(101)은 금선(101)이 접합 캐필러리(103)에 의하여 절단될 때 IC 전극(104)과 접촉하게 된다. 결과적으로, 도 20a에 도시된 바와 같이, 전극(106a, 106b)은 비정상적인 형상을 나타내고, IC 전극 물질은 금선(101)의 선단부에 접합되어, 금 볼(102a)이 도 20c에 도시된 바와 같이 정상적으로 형성될 수 없는 문제를 유발한다.
본 발명은 상기 문제점에서 안출된 것으로, 본 발명의 목적은 전극의 비정상적인 형상을 유발함이 없이 IC 전극상에 범프 전극을 형성하는 방법을 제공하는데 있다.
제1a도, 제1b도 및 제1c도는 본 발명의 일 실시예에 따른 범프 전극 및 IC 전극을 형성하는 방법을 도시한 단면도.
제1d도는 본 발명의 상기 실시예에 따른 IC 전극상에 범프 전극을 형성하기 위한 방법을 도시한 단면도.
제2도는 상기 실시예에 있어서 접합 캐필러리의 단면도.
제3a도는 상기 실시예에 있어서 캐필러리 구동 장치의 사시도.
제3b도는 상기 실시예의 동작을 설명하기 위한 타임 차트.
제4도는 본 발명의 제7실시예에 따른 반도체 소자상에 형성된 일례의 범프 형상을 도시한 측면도.
제5a도, 제5b도, 제5c도, 제5d도, 제5e도 및 제5f는 제7도에 도시된 바와 같은 범프를 형성하는 동작을 설명하기 위한 도면.
제6도는 본 발명의 제8실시예에 따른 반도체 소자용 범프의 제조 공정 흐름도.
제7도는 제4도에 도시된 범프의 형상의 다른 예를 도시한 측면도.
제8a도, 제8b도, 제8c도 및 제8d도는 제7도에 도시된 범프를 가지는 반도체 소자를 회로 기판에 접속하여 반도체 장치를 형성하기 위한 공정을 설명하기 위한 도면.
제9도는 범프의 정점 부분의 크기와 범프로 전달되는 도전성 접합체의 전달량 사이의 관계를 도시한 그래프.
제10도는 제 2 돌기부의 타단이 반도체 소자의 단부면으로부터 돌출하도록 만들어진 제7도에 도시된 범프의 측면도.
제11도는 본 발명의 제 9 실시예의 반도체 소자로 반도체 장치를 제조하는 공정의 흐름도.
제12도는 제10도에 도시된 반도체 소자로 제조된 반도체 장치를 테스트하는 일례의 방법을 도시한 도면.
제13도는 제10도에 도시된 반도체 소자로 제조된 반도체 장치를 테스트하는 다른 예의 방법을 도시한 도면.
제14a도 및 제14b도는 본 발명의 제 10 실시예의 반도체 소자로 반도체 장치를 제조하는데 있어서 범프가 땜납에 의하여 회로 기판의 기판 전극에 접속된 경우를 도시한 도면.
제15도는 제 2 돌기부의 타단이 제7도에 도시된 범프에 있는 제 1 돌기부의 높이까지 연장되지 않는 경우를 도시한 도면.
제16도는 평면이 기판에 의하여 제15도에 도시된 범프상에 형성되지 않는 경우를 도시한 도면.
제17a도, 제17b도, 제17c도 및 제17d도는 범프 전극 및 IC 전극을 형성하는 종래의 방법을 도시한 단면도.
제18a도, 제18b도, 제18c도 및 제18d도는 종래의 범프를 형성하는 동작을 설명하는 도면.
제19a도, 제19b도 및 제19c도는 종래의 범프를 가지는 반도체 소자를 회로 기판에 접속하여 반도체 장치를 형성하는 공정을 설명하는 도면.
제20a도, 제20b도 및 제20c도는 IC 전극상에 형성된 범프 전극의 비정상적인 형상을 도시한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체 소자 2, 20 : 전극
3, 300, 310 : 범프 26 : 이미지 픽업장치
31a : 평면 40, 50 : 돌기부
41 : 정점부분 43 : 선재부분
53 : 외향 돌기부 101 : 와이어
104 : IC 전극 107 : 챔퍼 각
113 : 접합 캐필러리 115 : 볼 접합 부분
상기 그리고 다른 목적을 달성함에 있어서, 본 발명의 제1 태양(aspect)에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 볼 접합 형성 위치 보다 높은 위치로 접합 캐필러리의 강하 위치를 사전 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제2 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 그 직경 이상의 높이를 가지는 볼 접합 부분을 형성하는 90°이하의 접합 캐필러리의 챔퍼 각(chamfer angle)을 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제3 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 볼 접합 부분의 직경 이상의 접합 캐필러리의 챔퍼 직경을 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제4 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 와이어 절단 스테이지에서의 절단력의 집중을 위한 테이퍼 두께를 가지는 접합 캐필러리의 외측 반경의 선단부분을 설정하는 것에 의해 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제 5 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 접합 캐필러리의 외측 반경 부분이 볼 접합 부분의 경사부와 균일한 접촉을 이루도록 각도를 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제 6 태양에 따르면; 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와, 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며, 상기 와이어는 접합 캐필러리를 볼 접합 부분의 중심 부분 바로 위의 와이어와 접촉시키는 것에 의해 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다.
본 발명의 제 7태양에 따르면, 2개의 돌기부를 가지는 하나의 범프 전극이 제1 내지 제 6 태양중 어느 한 태양에서 한정된 방법에 의해 반도체 소자의 회로 형성 표면상에 있는 IC 전극에 접합되며, 상기 2개의 돌기부들은 회로 기판상에 반도체 소자가 장착되었을 때 상기 회로 기판상에 있는 하나의 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자가 제공된다.
본 발명의 제 8태양에 따르면, 범프 전극이 제1 내지 제 6 태양중 어느 한 태양에 한정된 방법에 의해 반도체 소자의 회로 형성 표면상에 있는 IC 전극에 접합되는 반도체소자로서, 상기 범프 전극은 와이어와 그 주변을 일회 용융시켜 고형화함으로써 형성된 부분으로 구성되며, 상기 전극에 접합되는 제1돌기부와; 상기 와이어의 용융되지 않은 부분으로 형성되며, 상기 전극에 있는 상기 제1돌기부를 상기 전극쪽으로 상기 제1돌기부의 높이와 거의 동일한 높이로 돌출시킴으로써 형성되는 평면 영역 이상 상기 제1 돌기부로부터 연장되는 제2돌기부를 포함하며, 상기 제1 및 제2돌기부는 상기 반도체 소자가 회로 기판상에 장착될 때 상기 회로 기판상에 있는 하나의 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자가 제공된다.
본 발명의 제 9태양에 따르면, 제 1 돌기부는 캐필러리에 의하여 상기 와이어의 용융 부분을 형성하여, 이를 고형화하는 것에 의하여 형성되는 부분과, 상기 용융 부분의 부근에 있는 와이어로 이루어지며, 상기 형성 부분의 정점 부분으로부터 상기 정점 부분의 아래로 연장되며 상기 형성 부분에 접합되는 선재(wire material) 부분을 구비하는 것을 특징으로 하는 제8 태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 10태양에 따르면, 상기 형성 부분은 상기 전극에 접합되는 베이스 부분과, 상기 베이스 부분상에 직립한 돌기부를 가지는 것을 특징으로 하는 제9태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 11 태양에 따르면, 상기 정점 부분으로부터 하향하여 연장되는 상기 선재 부분은 상기 형성 부분 대신에 상기 전극에 접합되는 것을 특징으로 하는 제 9태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 12 태양에 따르면, 상기 제 2 돌기부는 상기 반도체 소자의 외측 단면을 초과하지 않고 그 외측 단면쪽으로 연장하는 것을 특징으로 하는 제 8 내지 제 11 태양중 어느 한 태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 13 태양에 따르면, 상기 제 2 돌기부는 상기 반도체 소자의 외측 단면 이상 상기 반도체 소자의 외측으로 연장하는 것을 특징으로 하는 제 8 내지 제 11 태양중 어느 한 태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 14 태양에 따르면, 상기 제 1 돌기부와 상기 제 2 돌기부는 그 정점 부분에서 각기 평면부를 가지는 것을 특징으로 하는 제 8 내지 제 13 태양중 어느 한 태양에서 한정된 반도체 소자가 제공된다.
본 발명의 제 15 태양에 따르면, 상기 회로 기판상에 있는 전극과 제7 내지 제 14 태양중 어느 한 태양에 한정된 반도체 소자의 상기 범프 전극은 전기적으로 서로 접속되는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 제 16 태양에 따르면, 제1 내지 제 6 태양중 어느 한 태양에서 한정된 방법에 의하여 반도체 소자의 회로 형성 표면상에 있는 IC 전극 범프 전극이 접합되는 반도체 소자 제조 방법으로서, 와이어의 용융 부분과 그 주변을 고형화함으로써 형성된 부분으로 이루어지며, 상기 전극에 접합되는 제1돌기부를 형성하는 단계와; 상기 와이어의 용융되지 않은 부분으로 형성되며, 상기 전극에 있는 상기 제1돌기부를 상기 전극쪽으로 상기 제1돌기부의 높이와 거의 동일한 높이로 돌출시킴으로써 형성된 평면 영역 이상 상기 제1돌기부로부터 연장되는 제2돌기부를 형성하는 단계를 포함하며, 상기 제1 및 제 2 돌기부는 상기 반도체 소자가 회로 기판상에 장착될 때 상기 회로 기판상에 있는 한 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자 제조 방법이 제공된다.
본 발명의 제 17 태양에 따르면, 상기 제 1 돌기부는 상기 캐필러리에 의해 형성된 부분에 상기 와이어의 용융 부분을 형성하고, 상기 용융 부분 근처의 와이어를 상기 형성 부분의 정점으로부터 상기 정점 부분의 아래로 연장시키며, 상기 형성 부분에 와이어를 접합하여, 선재 부분을 형성함으로써 형성되는 것을 특징으로 하는 제 16 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 18 태양에 따르면, 상기 선재 부분이 형성될 때, 상기 형성 부분 대신에 상기 선재 부분이 상기 전극에 접합되는 것을 특징으로 하는 제 17 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 19 태양에 따르면, 상기 형성 부분의 형성 이후, 상기 제1돌기부가 형성될 때 상기 캐필러리가 상기 형성 부분 위의 수직 방향에 나란한 평면에서 거의 장방형 형상을 그린 후에, 상기 형성 부분에 연속되는 상기 와이어가 접합되는 것을 특징으로 하는 제 17 또는 제 18 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 20 태양에 따르면, 열에 의하여 재결정화된 상기 와이어 부분은 상기 용융 부분이 형성될 때 상기 제 2 돌기부의 일단으로 연장하는 길이를 가지는 것을 특징으로 하는 제 17 내지 제 19 태양 중 어느 한 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 21 태양에 따르면, 상기 재결정화된 부분의 길이는 상기 용융 부분의 형성을 위하여 상기 와이어에 인가되는 전압 인가 시간에 의하여 제어되는 것을 특징으로 하는 제 20 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 22 태양에 따르면, 상기 제 2 돌기부의 단부는 그 형성시 상기 반도체 소자의 주변쪽으로 연장하는 것을 특징으로 하는 제 16 내지 제 21 태양 중 어느 한 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 23 태양에 따르면, 상기 제 2 돌기부의 선단은 그 형성시 상기 반도체 소자의 외측으로 상기 반도체 소자의 주변 이상 연장하는 것을 특징으로 하는 제 16 내지 제 21 태양 중 어느 한 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 24 태양에 따르면, 상기 제1 및 제 2 돌기부를 가지는 상기 범프 전극이 형성된 이후, 평면이 상기 제 1 및 제 2 돌기부의 각각의 정점에 형성되는 것을 특징으로 하는 제 16 내지 제 23 태양 중 어느 한 태양에서 한정된 반도체 소자 제조 방법이 제공된다.
본 발명의 제 25 태양에 따르면, 제 16 내지 제 24 태양 중 어느 한 태양의 제조 방법에 의하여 반도체 소자를 제조하는 단계와; 각각의 상기 제1 및 제2돌기부에 도전성 접합제를 제공하는 단계와; 상기 반도체 소자의 범프를 상기 회로 기판에 있는 전극에 접속하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법이 제공된다.
본 발명의 제 26 태양에 따르면, 제 23 태양에서 한정된 제조 방법에 의하여 반도체 소자를 제조하는 단계와; 각각의 상기 제 1 및 제 2 돌기부에 도전성 접합제를 제공하는 단계와; 상기 반도체 소자의 범프를 상기 회로 기판에 있는 전극에 접속하는 단계와; 이미지 픽업 장치에 의하여 상기 반도체 소자의 주변 이상 상기 반도체 소자의 외측으로 연장하는 외향 돌기부의 이미지를 픽업함으로써 량-불량 테스트를 위해 상기 범프와 상기 전극 사이의 전기적 접속 성능을 체크하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법이 제공된다.
본 발명의 제 27 태양에 따르면, 상기 전기 접속의 상기 량-불량 테스트는 상기 이미지 픽업 장치에 의하여 픽업된 상기 외향 돌기부의 픽업 이미지 정보에 의거 도전성 접합제의 유무에 의하여 실행되는 것을 특징으로 하는 제 26 태양에서 한정된 반도체 장치 제조 방법이 제공된다.
본 발명의 제 28 태양에 따르면, 상기 전기 접속의 상기 량-불량 테스트는 상기 이미지 픽업 장치 대신에 상기 외향 돌기부와의 전기적 접촉으로 상기 반도체 소자의 동작을 확인함으로써 실행되는 것을 특징으로 하는 제 26 태양에서 한정된 반도체 장치 제조 방법이 제공된다.
본 발명의 제 29 태양에 따르면, 상기 반도체 소자의 동작 확인은 다이오드 특성 테스트에 의하여 실행되는 것을 특징으로 하는 제 28 태양에서 한정된 반도체 장치 제조 방법이 제공된다.
본 발명의 제 30 태양에 따르면, 상기 평면부분은 상기 도전성 접합제가 제공되기 전에 각각의 상기 제 1 및 제 2 돌기부의 정점 부분에 형성된 다음 상기 도전성 접합제가 상기 평면부분에 제공되는 것을 특징으로 하는 제 25 내지 제29 태양 중 어느 한 태양에서 한정된 반도체 장치 제조 방법이 제공된다.
본 발명의 제 31 태양에 따르면, 상기 도전성 접합제 대신에 땜납이 사용되는 것을 특징으로 하는 제 25 내지 제 30 태양 중 어느 한 태양에서 한정된 바와 같은 반도체 장치 제조 방법이 제공된다.
상기 본 발명의 구성에 의하면, 상기 와이어가 볼 접합 부분에 접합될 때, 와이어는 볼 접합 부분을 제외하고는 볼 접합 부분의 주변과 접촉되지 않아서, 범프 전극이 IC 전극상에 형성될 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 보다 상세히 설명한다.
본 발명을 구체적으로 설명하기 전에 첨부 도면 전체에 걸쳐서 유사의 부분은 유사한 도면부호를 부여하였음을 밝혀둔다.
먼저, 본 발명의 바람직한 실시예를 설명하기 전에, 본 발명의 개략적인 태양을 이하 간략히 설명한다.
본 발명의 제 1 태양에 따르면, 와이어 접합 장치(예를 들어 캐필러리 구동장치)에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 금선을 접합하는 단계와, 금선을 절단하는 단계를 포함하며, 금선은 볼 접합 형성 위치 보다 높은 위치로 접합 캐필러리의 강하 위치를 사전 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 금선이 캐필러리에 의하여 절단될 때, 이 금선이 캐필러리에 의해 가압됨으로써 IC 전극부분과 접촉되지 않게 된다.
본 발명의 제 2 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 금선을 절단하는 단계를 포함하며, 금선은 그 직경 이상의 높이를 가지는 볼 접합 부분을 형성하는 90°이하의 접합 캐필러리의 챔퍼 각을 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 금선이 접합 캐필러리에 의하여 절단될 때, 볼 접합 부분의 높이가 높게 설정되어 금선의 전극부분과의 접촉이 방지될 수 있다.
본 발명의 제 3 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 항성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계와; 금선을 절단하는 단계를 포함하며, 금선은 볼 접합 부분의 직경 이상의 접합 캐필러리의 챔퍼 직경을 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 금선이 접합 캐필러리에 의하여 절단될 때, 금선의 접합 상태가 안정화되어 금선의 전극 부분과의 접촉이 방지될 수 있다.
본 발명의 제 4 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 금선을 접합하는 단계와; 금선을 절단하는 단계를 포함하며, 금선은 와이어 절단 스테이지에서의 절단력의 집중을 위한 테이퍼 두께를 가지는 접합 캐필러리의 외측 반경의 선단부를 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 금선이 약한 절단력으로 절단되어 금선이 절단 스테이지에서 전극 부분과 접촉되는 것이 방지될 수 있다.
본 발명의 제 5 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 금선을 접합하는 단계와; 금선을 절단하는 단계를 포함하며, 금선은 접합 캐필러리의 외측 반경 부분이 볼 접합 부분의 경사부와 균일한 접촉을 이루도록 각도를 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 접합 캐필러리가 금선과 접촉되는 효과가 개선되어, 금선이 안정화된 상태에서 절단될 수 있다.
본 발명의 제 6 태양에 따르면, 와이어 접합 장치에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 금선을 접합하는 단계와; 금선을 절단하는 단계를 포함하며, 금선은 접합 캐필러리를 볼 접합 부분의 중심 부분 바로 위의 와이어와 접촉시키는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법이 제공된다. 이러한 구성으로, 접합 캐필러리는 안정화된 상태에서 금선과 접합할 수 있으며, 이 금선을 절단할 수 있다.
본 발명의 바람직한 실시예를 도 1 및 도 2를 참조하여 이하 기술한다.
[제1실시예]
도 1a 내지 도 1c는 금선(101)이 볼 접합 부분(115)에 접합될 때 금선(101) 볼 접합 부분(115)이 아닌 다른 부분과 접촉되는 것이 방지되는 본 발명의 제1실시예에 따른 범프 전극 형성 방법의 공정을 도시한 단면도이다.
와이어의 일례로서 금선(101), 접합 캐필러리(113), IC 전극(104) 및 볼 접합 부분(115)이 도 1a 내지 도 1c에 도시되어 있다.
범프 전극과 IC 전극을 형성하는 방법의 동작을 도 1a 내지 도 1c 및 도 2를 참조하여 이하에 기술한다.
도 1a는 볼 접합 부분(115)이 기판(170)의 IC 전극(104)상에 형성된 경우를 나타내는 단면도이며, 도 1b는 금선(101)이 하강 위치에 위치된 접합 캐필러리(113)에 의하여 볼 접합 부분(115)에 접합된 상태를 도시한 단면도이며, 도 1c는 범프 전극(116)의 단면도이다.
도 2는 접합 캐필러리(113)의 단면도로서, 챔퍼 각(107), 외경(108), 챔퍼 직경(109), 신뢰 각(face angle;110) 및 콘 각(cone angle;111)이 도시되어 있다.
먼저, 볼 접합 형성 스테이지에서의 접합 캐필러리(113)의 높이 위치는 도 1a의 장치에 저장되며, 접합 캐필러리(113)가 볼 접합 부분(115)에 금(101)을 접합하도록 하강할 때, 접합 캐필러리(113)의 높이 위치는 볼 접합 스테이지에서의 위치보다 높은 위치로 미리 설정된다.
도 3a에 도시된 바와 같이, 접합 캐필러리(113)는 지레 받침(151) 주위에서 1분마다 상하로 이동하도록 캐필러리 구동 장치(150)에 있는 음성 코일과 같은 초음파 발생 장치(152)에 의하여 구동된다. 캐필러리 구동 장치(150)는 모터(154, 155)에 의하여 X, Y 방향으로 구동되는 X-Y 테이블(153)상에 설정된다. 초음파 발생 장치(152)를 구동하기 위한 모터(154, 155) 및 드라이버(180)의 동작은 콘트롤러(181)에 의하여 제어된다.
상기된 실시예의 동작을 도 3a 및 도 3b를 참조하여 기술한다. 도 3b의 세로 좌표축은 X, Y 방향에 직각인 Z축의 이동(높이)을 나타내며, 가로 좌표축은 실시예의 동작 시간을 나타낸다.
볼 접합 방법은 또한 이하에 기술하는 제7실시예에서 상세하게 설명한다. 도 3b에서, 먼저 콘트롤러(181)는 모터(154, 155)를 제어하여, 캐필러리(113)는 와이어(101)의 하단부에 볼을 형성하도록 토치(160)로 이동된다. 그런 다음, 캐필러리(113)는 콘트롤러(181)의 메모리(182)에 저장된 데이터에 근거하여 콘트롤러(181)에 의하여 제어되는 기판(170)의 전극(104)상에 범프 전극(116, 범프)을 형성하기 위한 기준 위치로서 제1와이어 좌표(X, Y, Z)로 이동된다. 제1와이어 좌표는 Z 방향으로 전극(104)의 위치 바로 위에 위치된다. 이 때, 캐필러리 구동 장치(150)에 있는 캐필러리(113) 바로 위에 설정된 와이어(101)를 클램핑하기 위한 클램프(clamp;159)는 와이어(101)를 클램핑하지 않도록 개방된 다음, 초음파 발생 장치(152)의 드라이버(180)가 콘트롤러(181)에 의하여 제어되어, 캐필러리(113)는 초음파 발생 장치(152)에 의하여 도 3b의 제1단계(1)에서 전극(104)을 향하여 하강한다. 캐필러리(113)가 메모리(182)에 저장된 소정 거리만큼 아래로 이동되었을 때, 캐필러리(113)의 하강 속도는 캐필러리(113)가 손상을 주는 정도의 큰 힘으로 전극(104)과 접촉하는 것을 방지하도록 고속에서 저속으로 변하게 된다.
즉, 캐필러리(113)는 전극(104)을 조사하도록 제2단계(2)에서 서서히 하강한다. 캐필러리(113)가 전극(104)과 접촉할 때, 드라이버(180)가 그를 통하여 흐르는 전류를 검출하여 캐필러리(113)로부터 소정의 부하를 검출할 때까지 캐필러리(113)는 계속적으로 하강한다. 제1접촉 신호의 수신에 근거하여, 콘트롤러(181)가 제 3 단계(3)에서 도 1a에 도시된 바와 같이 전극(104)상에 볼 접합 부분(115)을 형성하도록 드라이버(180)를 제어하여 제 1 부하로서 캐필러리(113)에 초음파진동을 인가하고 이어서, 볼 접합 부분(115)의 형성 후에, 캐필러리(113)는 제 4 단계(4)에서 제 2 및 제 3단계(2, 3)의 하강 속도 보다 높은 속도로 상승한다.
그런 다음, 제 5 단계(5)의 시작시에, 클램프(159)는 와이어(101)를 클램핑하여, 소정의 시주기 동안 와이어(1)를 계속적으로 클램핑한다. 캐필러리(113)는 와이어(1)가 상기 시주기 동안 클램프(159)에 의하여 클램핑되는 동안 제5단계(5)에서 도 5d에 도시된 바와 같이 루핑(looping)되어 하강하며, 소정의 시간 주기후에, 와이어(1)는 클램핑으로부터 해제된다.
필요하다면, 이동량의 보정이 제6단계에서 볼 접합 부분(115)의 형상에 따라 콘트롤러(181)에 의하여 수행된다.
그런 다음, 볼 접합 부분(115)의 경사부를 조사하는 제7단계에서, 캐필러리(113)는 캐필러리(113)가 손상을 주는 정도의 큰 힘으로 볼 접합 부분(115)의 경사부와 접촉하는 것을 방지하도록 저속으로 하강한다. 이 때, 상기한 바와 같이, 캐필러리(113)가 와이어(101)를 볼 접합 부분(115)의 경사부에 접합하도록 하강할 때, 캐필러리(113)는 볼 접합 스테이지에 있는 가장 낮은 위치 보다 높은 위치로 미리 설정된다. 따라서, 캐필러리(113)의 사전 설정 위치에 근거하여, Z 방향으로 캐필러리(113)의 이동량이 미리 측정되고, 메모리(182)에 저장된다. 그러므로, 저장된 위치 및 이동량 데이터에 근거하여, 콘트롤러(181)는 캐필러리(113)가 저속으로 하강하도록 초음파 발생 장치(152)를 제어한다. 와이어(1)를 볼 접합 부분(115)의 경사부에 접합하기 위하여, 볼 접합 부분(115)의 중심으로부터 X 및 Y 방향으로 캐필러리(113)의 이동량 또한 미리 측정되어 메모리(182)에 저장된다.
그러므로, 저장된 위치 및 이동량 데이터에 근거하여, 콘트롤러(181)는 모터(154, 155)를 제어한다. 캐필러리(113)가 볼 접합 부분(115)의 경사부와 접촉할 때, 캐필러리(113)는 드라이버(180)가 그를 통하여 흐르는 전류를 검출하는 것에 의하여 캐필러리(113)로부터 소정의 부하를 검출할 때까지 계속적으로 하강한다. 부하 검출 후에, 드라이버(180)는 콘트롤러(181)로 제 2 접촉 신호를 송신한다. 제 2 접촉 신호의 수신에 근거하여, 콘트롤러(181)는 제8단계(8)에서 도 1b에 도시된 바와 같이 볼 접합 부분(115)의 경사부에 와이어(1)를 접합시키기 위하여 드라이버(180)를 제어하여 제 2 부하로서 캐필러리(113)에 초음파 진동을 인가한다. 볼 접합 부분(115)의 경사부에 와이어(1)를 접속시킨 후에, 캐필러리(113)는 제 9 단계(9)에서 클램프(159)가 와이어(1)를 클램핑하지 않는 동안 상승한다. 제9단계(9)가 종료되고 클램프(159)가 와이어(1)를 다시 클램핑한 후에, 캐필러리(113)는 와이어(1)를 절단하도록 상승하고, 제 10 단계(10)에서 다음의 전극(104) 바로 위에서 다음의 좌표(X, Y, Z)로 이동된다. 그런 다음, 제 11 단계(11)에서, 다른 볼이 토치(160)에 의하여 와이어(1)의 하단부에 형성된다. 그런 다음, 제1단계(1)로부터 제11단계(11)가 다음 전극(104)상에서 반복된다.
그러므로, 볼 접합 스테이지에서의 위치 보다 높은 위치로 접합 캐펄러리(113)의 하강 위치를 사전 설정하는 것에 의하여, 금선(101)이 캐필러리(113)에 의하여 절단될 때, 그에 의해 가압되는 경우에도, IC 전극(104)과의 접촉이 방지될 수 있다.
[제2실시예]
도 2에 도시된 바와 같이, 90°이하의 각도로 접합 캐필러리(113)의 챔퍼각(107)을 설정하는 것에 의해, 볼 접합 부분(115)의 높이가 금선(101)의 직경 이상으로 된다.
그러므로, 볼 접합 부분(115)을 높이위치를 높게 설정하는 것에 의해, 금선(101)이 접합 캐필러리(113)에 의하여 절단될 때, 전극 부분(104)과의 접촉이 방지된다.
[제3실시예]
도 2에 도시된 바와 같이, 접합 캐필러리(113)의 챔퍼 직경(109)을 볼 접합 부분의 직경 이상으로 하는 것에 의해, 볼 접합 부분(115)이 볼 접합 스테이지에서 외측으로 연재되는 것이 방지될 수 있어서, 금선(101)의 접합 상태가 안정화될 수 있다. 그러므로, 금선(101)의 접합 상태를 안정화하는 것에 의해, 금선(101)이 접합 캐필러리(113)에 의하여 절단될 때, 전극 부분(104)과의 접촉이 방지된다.
[제4실시예]
도 2에 도시된 바와 같이, 접합 캐필러리(113)의 외측 반경 부분(108)의 선단 부분의 두께를 예를 들어 100㎛ 이하로 설정하고 테이퍼 형상으로 하는 것에 의해, 금선(101)의 절단시에 외측 반경 부분(108)의 선단 부분에 절단력이 집중될 수 있다. 금선(101)이 상기한 바와 같이 약한 절단력으로 절단되기 때문에, 금선(101)이 절단 스테이지에서 전극 부분(104)과 접촉되는 것이 방지될 수 있다.
[제5실시예]
도 1b에 도시된 바와 같이, 접합 캐필러리(113)의 외측 반경 부분이 볼 접합 부분(115)의 경사부와 균일하게 접촉되도록 외측 반경 부분의 각도를 설정하는 것에 의해, 금선(101)이 접합 캐필러리(113)와 접촉되는 효과가 개선되어서, 금선(101)이 안정적으로 절단될 수 있다.
[제6실시예]
도 1b에 도시된 바와 같이, 볼 접합 부분(115)의 경사부의 중심 부분 바로 위에서 금선(101)과 접합 캐필러리(113)가 접촉되는 것에 의하여, 금선 접촉이 변화하는 경우에도, 금선(101)이 안정한 상태로 접합되고, 절단될 수 있다.
도 1d를 참조하면, 접합 캐필러리(113)의 사전설정 하강 위치는 볼 접합 형성 위치 보다 높은 위치에 다음의 일례로서 결정된다. 도 1d에서, 전극(104)과 와이어(101)의 곡선 부분의 최하부 지점(D)이 접촉되는 것을 방지하기 위하여, 캐필러리(113)의 외측 반경 부분(108)이 범프 접합 부분(115)의 경사부와 접촉하는 지점(C)은 전극(104)의 표면으로부터 [(와이어(101)의 외측 반경)+α)]의 합 높이에서 유지되어야 한다. 여기에서, α는 상수이다. 지점(C)이 범프 접합 부분(115)의 경사부의 중심에 설정될 때, 전극(104)으로부터 지점(C)의 높이(㎛)는 실제적으로 다음의 식, [C=-0.1*θ+34, 여기에서, θ는 범프 접합 부분(115)의 정점 각도(=접합 캐필러리(113)의 챔퍼 각(107)] 으로 구할 수 있다. 예를 들어, θ가 0°일 때, C는 34; θ가 70°일 때, C는 27; θ가 80°일 때, C는 26; θ가 180°일 때, C는 16이다. α가 5㎛일 때, 식 θ ≤ 90°가 성립하는 것이 바람직하다. 실제적으로, 지점(C)이 범프 접합 부분(115)의 경사부의 중심에 설정되었을 때, 범프 접합 부분(115)의 경사부의 중심과, 범프 접합 부분(115)의 경사부의 중심과 접촉되는 접합 캐필러리(113)의 중심 사이의 거리(B)는 식, B=0.5*A+4O을 만족해야 하며, 여기에서, A는 범프 접합 부분(115)의 폭이다. 거리(A)와 와이어(101)의 볼(101a)의 외경(F) 사이의 관계는 식, F(㎛)=A(㎛)-13(㎛)을 만족해야 한다. 실례로서, 범프 접합 부분(115)의 정점 각도 θ(접합 캐필러리(113)의 챔퍼 각(107))가 60°내지 90°의 범위에 놓이며, 와이어(101)의 외경이 25㎛일 때, 범프 접합 부분(115)의 거리 (A)는 80± 5㎛이며, 범프 접합 부분(115)의 중심과 접합 캐필러리(113)의 중심 사이의 거리(B)는 80± 2㎛이며, 지점(C)의 높이는 80± 10㎛이다.
상기 실시예에서 금이 범프 전극 재료로서 사용되었지만, 범프 전극 재료는 금으로 한정되지 않으며, 다른 금속의 경우에도, 동일한 효과가 발생될 수 있다.
상기한 바와 같이, 상기된 각각의 방법을 사용하는 것에 의하여, 와이어 접합 기술에 의하여 IC 전극에 볼 접합 부분을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합부분에 금선을 접합하는 단계와; 금선을 절단하는 단계를 포함하는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법에 있어서, 금선은 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉되지 않게 된다. 이러한 구성으로, 전극 부분과 같은 볼 접합 부분이 아닌 다른 부분과 금선의 접촉으로 인해 금선 접합 상태가 불안정하게 되는 것을 방지하여, 금선에의 IC 전극 재료의 접합에 의해 범프 전극의 형상이 비정상적으로 되는 것을 방지함으로써, 고품질 및 고 정밀도를 가지는 범프 전극을 IC 전극에 형성할 수 있다.
[제7실시예]
본 발명의 제 7 실시예에 다른 반도체 소자, 이러한 반도체 소자를 이용하는 반도체 장치뿐만 아니라 반도체 소자 제조 방법 및 반도체 장치 제조 방법을 도면을 참조하여 기술한다. 각 도면에 있어서 동일의 구성 부재에 대해서는 동일의 도면부호를 부여하였음을 밝혀둔다.
먼저, 반도체 소자에 대해 기술한다.
하나의 범프가 반도체 소자(1)의 회로 형성 표면(1a)상에 있는 각 전극(2)에 접합된다. 제 7 실시예의 반도체 소자(1)에 있어서, 제 1 돌기부(40)와 제 2 돌기부(50)를 가지는 범프(3)는 도 4에 도시된 바와 같이, 적어도 하나의 전극(2)에 접합된다. 이러한 종류의 범프(3)는 바람직하게 반도체 소자(1)의 모든 전극(2)에 제공된다. 제 2 돌기부(50)는 전극(2)상의 제 1 돌기부(40)를 돌출시킴으로써 한정된 평면 영역(Ⅲ)이상으로 연장하며, 제 2 돌기부(50)의 선단부인 타단(52)은 일단(51)으로부터 제 1 돌기부(40)의 정점 부분(41)의 높이와 거의 동일한 높이까지 전극(2)에서 높이 방향으로 연장한다. 도 4는 상기 타단(52)이 제 1 돌기부(40)의 정점 부분(41)의 높이 보다 약간 높게 위치된 위치로 연장한 경우를 도시한 것이다. 도 15는 상기 타단(52)이 일단(51)의 높이 위치와 제 1돌기부(40)의 정점 부분(41)의 높이 위치 사이의 대략 절반의 위치에 위치된 경우를 도시한 것이다.
제 2 돌기부(50)의 타단(52)은 반도체 소자(1)의 인접 전극(2)과 접촉되지 않는다.
그러므로, 하나의 범프(3)에 제 1 돌기부(40)와 제 2 돌기부(50)를 제공하는 것에 의해, 범프(3)의 정점 부분(7)의 영역이 확장될 수 있으며, 추후에 상세히 기술되는 바와 같이, 상기 범프(3)를 도전성 접합제로 회로 기판의 전극에 접속할 때 접합 영역이 확장될 수 있어서, 접합 저항 값이 감소될 수 있다. 또한 범프(3)상에 도전성 접합제가 전달되는 량이 증가될 수 있으므로, 전기 전도성의 결함이 발생할 가능성이 없게되어 접속의 신뢰성을 개선할 수 있다.
상기 형태의 범프(3)는 볼 접합 방법에 따라 도 6에 도시된 바와 같이 제1 내지 제 3 단계(도면 "S"로 표시함)의 공정을 통하여 형성된다. 즉, 제 1단계에서, 추후에 기술되는 바와 같은 재결정화 영역의 길이는 방전 시간 제어에 의해 제어되어 와이어(10)를 용융시킨다. 제 2 단계에서, 제 1 돌기부(40)는 전극(2)상에서 용융된 와이어로 형성된다. 제 3 단계에서, 제 2 돌기부(50)가 추가적으로 형성된다. 이러한 동작들은 다음에 보다 상세하게 기술된다.
도 5a에 도시된 바와 같이, 예를 들어 대략 25㎛의 직경을 가지며 금과 같은 재료로 만들어진 와이어(10)는 캐필러리(9)의 선단부(9a)로부터 약 길이(Ⅱ) 만큼 연장된다. 상기 길이(Ⅱ)는 대략 450㎛로 즉 종래 기술에 있어서 돌출길이 이다. 와이어(10)의 재료는 상기 한 바와 같이, 금으로 한정되지 않고, 볼 접합 방법이 실행될 수 있는 한, 구리, 알루미늄, 니켈, 땜납 등이 대용될 수 있다. 와이어(10)의 직경에 따라서, 베이스 직경 및 높이 등의 범프 치수가 목적에 따라 변경될 수 있다.
고전압이 종래와 유사하게 와이어(10)의 선단부(10a)에 인가되고, 도 5b에 도시된 바와 같이 방전 전극과 선단부(10a) 사이에 전자 방전에 의해 상기 선단부(101a)가 용융되어 볼(11)을 형성한다. 볼(11)의 직경은 인가 전압 값에 의하여 제어될 수 있고, 볼(11) 직경은 인가 전압을 증가시킴으로써 증가한다. 볼과 이 볼(11)에 연속되는 임의 길이의 와이어(10)를 가지는 부분에서, 와이어(10)의 결정 입자가 상기 전자 방전에 의하여 발생된 열에 의하여 증가된다. 큰 결정 입자를 가지는 이러한 부분은 재결정화된 영역이되며, 방전 시간이 5ms일 때 그 길이(Ⅳ)는 120㎛가 된다. 결정 입자 크기가 초기의 결정 입자 크기를 가지는 정상적인 결정 영역과 상기 재결정화 영역(16) 사이의 경계부에서 다르기 때문에, 와이어(10)의 절단 강도가 약해지는 결정 입자 경계면(15)이 형성된다. 제 2 돌기부(50)의 타단(52)이 결정 입자 경계면(15) 또는 그 부근에 위치되기 때문에, 재결정화 영역(16)의 길이(Ⅳ)는 제 2 돌기부(50)의 형성을 위한 중요한 요인이 된다. 재결정화 영역(16)의 길이(Ⅳ)는 상기한 바와 같이 전자 방전이 실행되는 방전 시간에 의하여 제어된다.
다음에, 도 5c에 도시된 바와 같이, 와이어(10)의 선단부(10a)에 형성된 볼(11)은 압력, 열 또는 캐필러리(9)로부터 적용되는 초음파 진동에 의해 반도체 소자(1)의 전극(2)에 접합된다. 그러므로, 와이어(10)를 용융시킴으로써 형성된 볼(11)에 의하여 전극(2)에 형성된 제 1 돌기부(40)의 형성 부분(42)의 형상은 캐필러리(9)의 선단부(9a)의 형상에 의하여 결정된다. 그러므로, 형성 부분(42)은 도 7에 도시된 바와 같이 견부(肩部;422)가 형성된 베이스 부분(421)과, 베이스 부분(421)상에 직립상으로 설치된 돌기부(424)의 두 부분으로 구성된다. 상기한 형태의 베이스 부분(421)을 가지는 범프(300)에 있어서, 견부(422)를 설치함으로써, 도전성 접합제는 범프(300)에 도전성 접합제를 전달하는데 있어서 돌기부(424)에만 전달되므로, 상기 견부(422)과 베이스 부분(421)에 의해 도전성 접착제가 반도체 소자(1)의 회로 형성 표면(1a)으로 확산되는 것을 방지할 수 있다. 상기 범프(300)는 다음의 설명에 있어서의 일례이다.
와이어(10)에서, 볼(11)의 부근의 인접 부분(1Ob)은 도 5d에 도시된 바와 같이, 베이스 부분(421) 바로 위의 수직 방향에 대하여 평행한 평면에서 진로(14)로 표시된 바와 같이 캐필러리(9)에 의하여 루핑(looping)처리된다. 도 5d에서, 캐필러리(9)의 이동 거리는 루핑을 위해 약간 연장되며, 베이스 부분(421)의 평면 영역(Ⅲ) 위에서, 실제적으로 루핑이 수행된다. 평면 영역(Ⅲ)은 본 제 7실시예에서 약 80㎛의 직경을 가진다.
상기 루핑 동작의 최종 움직임(14a)에 의하여, 돌기부(424)에 연속되는 인접 부분(1Ob)이 형성 부분(42)의 정점 부분(41)으로부터 하강 연재하며, 도 5e에 도시된 바와 같이, 상기 인접 부분(1Ob)은 압력, 열 또는 초음파 진동에 의하여 베이스 부분(421)의 주변 부분(423)에 접합되어, 제1돌기부(40)가 형성된다. 따라서, 제 1 돌기부(40)는 형성 부분(42)과 선재 부분(43)으로 형성되며, 와이어 부분(43)은 인접 부분(1Ob)으로 형성되며, 정점 부분(41)으로부터 연장되어, 주변 부분(423)에 접합된다. 상기 루핑은 형성 부분(42)의 정점 부분(41)으로부터의 인접 부분(1Ob)의 하강에 따라서 상기 정점 부분(41)이 반도체 소자 쪽으로 떨어지는 것을 방지할 목적으로 실행된다.
다음에, 캐필러리(9)를 위하여 준비된 클램프(12)는 캐필러리(9)의 내측에 연장하는 와이어(10)를 클램핑한 후에, 베이스 부분(421)의 주변 부분(423)에 접합된 와이어(10)는 도 5f에 도시된 바와 같이 캐필러리(9)의 상승으로 위쪽으로 방위되며, 캐필러리(9)의 추가적인 상승으로 결정 입자 경계면(15)에서 끊어진다. 그러므로, 상기 제2돌기부(50)가 형성된다. 상기한 바와 같은 캐필러리(9)의 방위에 의하여, 제 2 돌기부(50)의 타단(52)은 상기 주변 부분(423)에 접합된 일단(51)과 제 1 돌기부(40)의 정점 부분(41) 사이에 위치된 높이로 제 1 돌기부(40)의 평면 영역(Ⅲ) 이상 연장한다. 결정 입자 경계면(15)의 위치가 상기한 바와 같이, 방전 시간을 제어하는 것에 의해 와이어(10)가 연장하는 방향으로 제어되어서, 타단(52), 즉 결정 입자 경계면(15)과 거의 동일한 부분이 상기 일단(51)과 정점 부분(41)사이의 위치에 있는 높이로 배열된다. 그러므로, 하나의 전극(2)상에 있는 2개의 돌기부를 가지는 하나의 범프가 방위된다.
와이어(10)는 상기 실시예에서 선재 부분(43)으로부터 연속된다. 그러나, 베이스 부분(421)의 주변 부분(423)에 선재 부분(43)의 일단을 접합하고, 이를 한번 절단한 후, 제2돌기부(50)의 일단(51)을 접합하고, 상기한 바와 같이 타단(52)을 연장시킬 수 있다.
와이어(10)의 루핑은 제1돌기부(40)의 정점 부분(41)이 상기 실시예에서 전극(2)에 대하여 수직 방향에 있는 하나의 위치에 배열되도록 실행된다. 그러나, 정점 부분(41)이 루핑을 실행하지 않고 수직 방향에 있는 하나의 위치에 배열될 수 있는 한 루핑이 실행되지 않을 수도 있다.
범프(300, 3)는 상기 실시예에서 반도체 소자(1)의 전극(2)에 각각 형성된다. 그러나, 범프(300, 3)는 반도체 소자(1)가 장착되는 회로 기판상에 있는 기판 전극상에 각각 형성될 수도 있다.
다음에, 반도체 장치가 상기 범프(330)를 경유하여 회로 기판상에 있는 범프(330 또는 3)가 구비된 반도체 소자(1)를 장착하는 것에 의하여 형성되는 경우가 다음에 기술된다. 다음의 설명은 범프(300)를 일례로서 처리하여 행해진다. 상기 장착 동작은 도 19a 내지 도 19c를 참조하여 기술한 동작과 유사하다.
상기된 범프(300)가 구비된 반도체 소자(1)에 대하여, 반도체 소자(1)를 도 8a에 도시된 바와 같이 베이스 물질 재료쪽으로 가압하는 것에 의해 제1돌기부(40)의 정점 부분(7)과 범프(300)의 제2돌기부(50)가 기판(21)의 평면 영역(21a) 쪽으로 가압되어 각각의 정점 부분(7)에 평면(31a)을 형성할 수 있다.
다음에, 도 8b에 도시된 바와 같이, 범프(300)의 측면을 스테이지(41)의 평면에 형성된 도전성 접합제(18)와 접촉시키는 것에 의하여, 도전성 접합제(18)가 제1돌기부(40)와 제2돌기부(50) 상으로 전달된다.
다음에, 도 8d에 도시된 바와 같이, 도전성 접합제(18)가 전달되는 범프(300)는 회로 기판(19)의 기판 전극(20)과 정렬되며, 각 범프(300)의 제1돌기부(40)와 제2돌기부(50)는 도전성 접합제(18)에 의하여 기판 전극(20)에 고정되어, 반도체 장치(600)가 제조된다.
제 1 돌기부(40)와 제 2 돌기부(50)의 2개의 돌기부를 설치함으로써, 정점 부분(7) 상으로의 도전성 접합제(18) 전달량, 즉 도전성 접합제(18)의 높이(Ⅳ)는 도 8c에 도시된 바와 같이 증가된다. 또한, 제 1 돌기부(40)와 제 2 돌기부(50)의 정점 부분(7)상에 평면(31a)을 형성하는 것에 의하여, 정점 부분(7)의 영역이 더욱 확장된다. 도 9에 도시된 바와 같이, 상기 전달량은 정점 부분(7)의 영역이 확장됨으로써 증가하므로, 이 전달량은 평면(31a)을 형성함으로써 증가될 수 있다. 위와 같은 방식으로, 도전성 접합제(18)는 도 8c에 도시된 바와 같이 10㎛ 이상의 높이(Ⅳ)까지 범프(300) 상으로 전달될 수 있다.
더욱이, 반도체 소자(1)가 회로 기판(19)에 접속되는 경우의 회로 기판(19)의 비틀림(warp)은 도전성 접합제(18)의 전달량에 의하여 흡수될 수 있어서, 상기 한 바와 같이 전달량이 증가하면, 비틀림의 흡수량이 증가한다. 따라서, 반도체 소자(1)가 회로 기판(19)에 접속되는 부분에서 비틀림의 사양은 종래에 4㎛에서 1O㎛로 완화될 수 있어서, 회로 기판(19)의 비용이 절감될 수 있다.
또한, 회로 기판(19)상의 범프(300)와 기판 전극(20)의 접합 영역뿐만 아니라 도전성 접합제(18)의 양이 증가되어서, 기판 전극(20)에 대한 범프(300)의 접합 강도가 증가될 수 있으며, 접합 저항 값이 낮은 값으로 억제될 수 있다.
범프(300)에서의 제1돌기부(40)와 제2돌기부(50)의 형성에 의하여, 범프(300)상으로의 도전성 접합제(18) 전달량이 평면(31a)을 형성치 않고 충분히 확보될 수 있는 경우에, 상기 평면 (31a)이 형성되지 않을 수도 있다.
더욱이, 제 2 돌기부(50)의 타단(52)이 제 1 돌기부(40)의 정점 부분(7)의 높이로 연장하지 않고, 도 15에 도시된 바와 같이, 기판 (21)의 평면 영역(21a)이 타단(52)을 접촉하는 정도로 반도체 소자(1)가 상기 기판(21)쪽으로 가압되지 않는 경우에, 평면(31a)이 도 16에 도시된 바와 같이 제 1 돌기부(40)의 정점 부분(7)에 만 형성되고, 평면(31a)이 제 2 돌기부(50)의 타단(52)에 형성되지 않는 경우가 종종 있을 수 있다.
상기 경우에 있어서, 도전성 접합제(18)는 타단(52) 상으로 전달될 필요가 있다. 따라서, 제 2 돌기부(50)의 타단(52)이 도 15에 도시된 바와 같이, 제 1 돌기부(40)의 정점 부분(7)의 높이로 연장하지 않는 경우에, 반도체 소자(1)가 기판쪽으로 가압될 때 기판 전극(20)의 평면(21a)과 타단(52) 사이의 틈새(Ⅴ)는 도 8b에 도시된 바와 같이, 범프(300)가 도전성 접합제(18)와 접촉될 때 도전성 접합제(18)가 타단(52)으로 전달될 수 있는 정도의 크기를 가진다. 다시 말하면, 제 2 돌기부(50)의 타단(52)이 도 15에 도시된 바와 같이, 제 1 돌기부(40)의 정점 부분(7)의 높이까지 연장하지 않는 경우에, 반도체 소자(1)의 범프(300)는 기판 전극(20)쪽으로 가압될 필요가 있으므로, 기판 전극(20)의 평면(21a)과 타단(52) 사이에 있는 틈새의 치수는 상기 틈새(Ⅴ) 보다 크지 않게 된다.
제 2 돌기부(50)의 타단(52)이 방위되는 방향을 다음에 기술한다. 상기한 바와 같이 형성된 범프(300)에 있는 제 2 돌기부(50)의 타단(52)은 반도체 소자(1)의 주변쪽으로 방위될 수 있으며, 추가적으로 도 10에 도시된 바와 같이, 제 2 돌기부(50)의 타단(52)은 반도체 소자(1)의 주변의 외측 단부면(1b)의 연장선 이상 연장될 수 있다. 타단(52)의 방위는 캐필러리(9)의 방위에 의해 결정됨을 알 수 있다. 범프(300)와 관련하여, 타단(52)이 반도체 소자(1) 주변의 외측 단부면(1b)의 연장선 이상 연장되는 범프(300)는 도 10에 도시된 바와 같은 범프(310)로 표시된다. 또한, 와이어(10)에 속하며 외측 단부면(1b)의 연장선 이상 연장하는 부분은 외향 돌출 부분(53)으로 표시된다.
따라서, 반도체 소자(1)의 주변 쪽으로 타단(52)을 방위하는 것에 의해 상기 타단(52)은 반도체 소자(1)에 있는 인접 전극(2)쪽으로 연장하지 않는다. 그러므로, 타단(52)은 도전성 접합제(18)가 범프(310)로 전달될 때, 상기 인접 전극(2)과 접촉 또는 쇼트회로가 되지 않는다. 그러므로, 반도체 소자(1)의 주변쪽에 대한 상기 타단(52)의 방위에 의해 도전성 접합제(18)의 전달량이 확보되어, 제 1 돌기부(40) 및 제 2 돌기부(50)에 의해 상기한 바와 같이 쇼트회로가 발생되지 않는다.
또한, 반도체 장치는 또한 도 11에 도시된 제11단계에서, 상기한 바와 같이 반도체 소자(1)의 전극(2)상에 범프(300)를 형성하고, 제12단계에서 페이스-다운(face-down) 장착 방식으로 회로 기판(19)의 전극(20)상에 범프(300)를 접합함으로써 제조된다. 상기한 바와 같이 반도체 장치를 제조하는 경우, 타단(52)은 범프(300)를 가지는 반도체 소자(1)의 인접 전극(2)과 접촉되거나 쇼트회로가 되지 않는다.
또한, 범프(300)의 제 2 돌기부(50)는 외향 돌기부(53)를 가진다. 따라서, 범프(300)가 회로 기판(19)의 전극(20)에 접속되었을 때, 그 접합 영역은 범프(300)의 영역 보다 크게 된다. 그러므로, 접합 강도가 크게 되고 접합 저항 값이 작게 될 수 있다.
또한, 범프(300)를 가지는 반도체 소자(1)가 회로 기판(19)에 접속되는 반도체 장치(610)에 있어서, 회로 기판(19)상에 있는 전극(20)에 대한 범프(300)의 전기 접속의 성능을 테스트하기 위한 테스트 공정은 도 11에 도시된 제 13 단계에서와 같이 반도체 장치(610)의 하나의 제조 공정으로서 제공될 수 있다.
예를 들어, 범프(300)를 가지는 반도체 소자(1)가 페이스-다운 장착 방식으로 회로 기판(19)상에 장착되었을 때, 제 2 돌기부(50)의 타단(52)은 반도체 소자(1)의 주변의 외측 단부면(1b)으로부터 돌출하지 않는다. 그러므로, 범프(300)가 회로 기판(19)상의 전극(20)에 접합되는 부분이 시각적으로 체크될 수 없다. 범프(310)를 가지는 반도체 소자(1)가 페이스-다운 장착 방식으로 회로 기판(19)에 설치될 때, 외향 돌출 부분(53)은 반도체 소자(1)의 주변의 외측 단부면(1b)으로부터 돌출한다. 그러므로, 범프(310)가 회로 기판(19)상의 전극(20)에 접합된 부분은 외향 돌출 부분(53)을 통해 볼수 있어, 시각적인 테스트를 받게 된다. 또한, 도 12에 도시된 바와 같이, 카메라(25) 및 카메라(25)에 접속된 비주얼 테스터(26)에 의해 상기 시각적 테스트를 자동적으로 수행할 수 있다. 즉, 외향 돌출 부분(53)이 카메라(25)에 의하여 전극(20)에 접속된 부분의 화상을 픽업하고, 비주얼 테스터(26)로 상기 화상을 입력하여, 상기 비주얼 테스터(26)에 의해 접합 부분에의 도전성 접합제(18)의 유무를 검출하는 것에 의해 전극(20)에의 범프(310)의 전기적인 접합이 량-불량 테스트를 위해 검사될 수 있다.
또한, 범프(310)를 가지는 반도체 소자(1)를 채택하는 반도체 장치(610)에 있어서, 접촉 탐침(26)은 도 13에 도시된 바와 같이 외향 돌출 부분(53) 또는 외향 돌출 부분(53)을 덮는 도전성 접합제(18)와 접촉될 수 있다. 접촉 탐침(26)은 반도체 소자 성능 테스터(27)에 접속되고, 반도체 소자 성능 테스터(27)는 회로 기판(19)의 전극(20)에 대한 범프(310)의 접합 상태 또는 반도체 소자(1)의 작동을 체크할 수 있다. 그러므로, 예를 들어, 다이오드 특성 테스트를 실행하는 것에 의해, 회로 기판(19)의 전극(20)에 대한 반도체 소자(1)의 전극(2)의 접합이 비전도 상태 또는 쇼트회로인지를 짧은 시간에 체크할 수 있다.
상기 다이오드 특성 테스트는 반도체 소자(1)의 회로를 통하여 과잉 전류가 흐르는 것을 방지할 목적으로 상기 반도체 소자(1) 회로의 다이오드를 테스트하는 것이다.
회로 기판(19)의 전극(20)에 대한 범프의 접합은 상기 실시예의 설명에 따라서 도전성 접합제(18)에 의하여 접합된다. 그러나, 도 14a 및 14b에 도시된 바와 같이, 땜납(28)이 도전성 접합제(18)대신에 사용될 수 있다. 상기 범프(300)는 도14a 및 도 14b의 일례로서 취해진다.
도 8a 내지 도 8d를 참조하여 기술한 경우와 유사하게, 반도체 소자(1)의 범프(300)의 제 1 돌기부(40)와 제 2 돌기부(50)의 정점 부분(7)은 각기 평면(31a)을 구비한다. 한편, 도 14a에 도시된 바와 같이, 납땜(28)이 회로 기판(19)의 전극(20)에 제공되고, 도 14b에 도시된 바와 같이, 반도체 소자(1)의 범프(300)를 위치적으로 회로 기판(19)의 전극(20)과 정렬시키고, 범프(300)의 평면(31a)을 땜납(28)과 접촉케하며, 이들을 가열하므로써, 범프(300)의 제 1 돌기부(40)와 제 2 돌기부(50)의 2 개의 돌기부들은 땜납(28)을 통하여 회로 기판(19)의 전극(20)에 접합된다.
그러므로, 회로 기판(19)의 전극(20)을 땜납에 의해 제 1 돌기부(40)와 제 2 돌기부(50)를 가지는 범프(300)에 접합하는 것에 의해, 땜납 필렛(fillet)이 형성된다. 이러한 필렛에 의해, 회로 기판(19)상에 미치는 응력에 대한 강도가 증가되고, 접속 신뢰성이 개선된다. 더욱이 접합 영역이 확장되고, 접합 저항 값이 감소된다.
2개의 돌기부를 가지는 범프는 상기 실시예에서 볼 접합 방법에 의하여 형성된다. 그러나, 적어도 하나의 범프상에 2개의 돌기부를 형성할 수 있는 방법이 볼 접합 방법 대신 사용될 수 있다.
위에서 상세히 설명한 바와 같이, 본 발명의 반도체 소자의 실시예뿐만 아니라 반도체 소자 제조 방법의 실시예에 따르면, 2개의 돌기부들이 하나의 범프에 제공된다. 따라서, 회로 기판상의 기판 전극을 가지는 범프의 접촉 영역이 확장되므로, 접합 강도와 접합 신뢰성이 향상될 수 있으며, 접합 저항 값이 낮게되어 회로 기판에 반도체 소자를 접합하는 동작이 안정화된다.
또한, 본 발명의 반도체 장치 실시예와 반도체 장치 제조 방법 실시예에 따라서, 적어도 하나의 범프에 2개의 돌기부를 가지는 반도체 소자가 상기한 바와 같이 회로 기판의 회로 전극에 접속된다. 이러한 구성으로, 회로 기판상에 있는 기판 전극과 범프의 접촉 영역은 확장되고, 반도체 소자와 회로 기판의 접합 강도 및 접합 신뢰성이 증가되고, 반도체 장치에 있어서, 접합 저항 값이 낮게 되고, 안정화될 수 있다.
또한, 본 발명의 실시예의 반도체 장치 제조 방법에 따라서, 제 2 돌기부(50)의 단부 부분은 2개의 돌기부를 가지는 범프에서 반도체 소자의 주변 이상 반도체 소자의 외측으로 연장된다. 이러한 구성으로, 상기한 바와 같이 접합 강도 및 접합 신뢰성이 개선되고, 접합 저항의 감소 및 안정화를 이루어, 반도체 소자의 외측으로 연장되는 제 2 돌기부에 의해 반도체 장치가 테스트될 수 있다.
명세서, 청구범위, 도면 및 요약서를 포함하는 1996년 10월 31일 출원된 일본 특허 출원 평8-289836호 및 1996년 10월 1일 출원된 특허 출원 평8-260645호의 전체적인 개시는 본 명세서에서 그 전체가 참고로 부가된다.
지금까지 본 발명을 일 실시예와 관련하여 기술하였지만 본 발명은 이에 제한되지 않으며, 이하의 부속청구범위의 사상 및 영역을 일탈치 않는 범위내에서 당업자에 의해 여러 가지로 수정 및 변형 실시될 수 있다.

Claims (31)

  1. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계; 및 볼 접합 부분에 와이어를 접합하는 단계와; 와이어를 절단하는 단계를 포함하며; 상기 와이어는 볼 접합 형성 위치 보다 높은 위치로 접합 캐필러리의 강하 위치를 사전 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  2. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리(113)를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어(101)를 접합하는 단계; 및 와이어를 절단하는 단계를 포함하며; 상기 와이어는 그 직경 이상의 높이를 가지는 볼 접합 부분을 형성하는 90°이하의 접합 캐필러리의 챔퍼 각(107)을 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  3. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리(113)를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어를 접합하는 단계; 및 와이어를 절단하는 단계를 포함하며; 상기 와이어는 볼 접합 부분의 직경 이상의 접합 캐필러리의 챔퍼 직경(109)을 설정하는 것에 의해 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  4. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리(113)를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어(101)를 접합하는 단계; 및 와이어를 절단하는 단계를 포함하며; 상기 와이어는 와이어 절단 스테이지에서의 절단력의 집중을 위한 테이퍼 두께를 가지는 접합 캐필러리의 외측 반경의 선단부를 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  5. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리(113)를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어(101)를 접합하는 단계; 및 와이어를 절단하는 단계를 포함하며; 상기 와이어는 접합 캐필러리의 외측 반경 부분이 볼 접합 부분의 경사부와 균일한 접촉을 이루도록 각도를 설정하는 것에 의하여 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  6. 와이어 접합 장치에 의하여 IC 전극(104)에 볼 접합 부분(115)을 형성하는 단계와; 접합 캐필러리(113)를 상승시키는 단계와; 접합 캐필러리를 횡으로 이동 후, 하강시키는 단계와; 볼 접합 부분에 와이어(101)를 접합하는 단계, 및 와이어를 절단하는 단계를 포함하며; 상기 와이어는 접합 캐필러리를 볼 접합 부분의 중심 부분 바로 위의 와이어와 접촉시키는 것에 의해 볼 접합 부분 외에는 볼 접합 부분의 주변과 접촉이 방지되는 것을 특징으로 하는 IC 전극에 범프 전극을 형성하는 방법.
  7. 2개의 돌기부(40,50)를 가지는 하나의 범프 전극(3,300,310)이 제1 내지 제6 항중 어느 한 항에서 따른 방법에 의해 반도체 소자의 회로 형성 표면상에 있는 IC 전극(2)에 접합되며, 상기 2개의 돌기부들은 회로 기판상에 반도체 소자가 장착되었을 때 상기 회로 기판상에 있는 하나의 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자.
  8. 범프 전극이 제1 내지 제 6 항중 어느 한 항에 따른 방법에 의해 반도체 소자(1)의 회로 형성 표면상에 있는 IC 전극(2)에 접합되는 반도체소자로서; 상기 범프 전극은 와이어와 그 주변을 일회 용융시켜 고형화함으로써 형성된 부분으로 구성되며, 상기 전극에 접합되는 제 1 돌기부(40)와; 상기 와이어의 용융되지 않은 부분으로 형성되며, 상기 전극에 있는 상기 제 1돌기부를 상기 전극쪽으로 상기 제1돌기부의 높이와 거의 동일한 높이로 돌출시킴으로써 형성되는 평면 영역 이상 상기 제1 돌기부로부터 연장되는 제2돌기부(50)를 포함하며; 상기 제1 및 제2돌기부는 상기 반도체 소자가 회로 기판상에 장착될 때 상기 회로 기판상에 있는 하나의 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자.
  9. 제8항에 있어서, 상기 제 1 돌기부는 캐필러리에 의하여 상기 와이어의 용융 부분을 형성하여, 이를 고형화하는 것에 의하여 형성되는 부분(42)과, 상기 용융 부분의 부근에 있는 와이어로 이루어지며, 상기 형성 부분의 정점 부분(41)으로 부터 상기 정점 부분의 아래로 연장되며 상기 형성 부분에 접합되는 선재 부분(43)을 구비하는 것을 특징으로 하는 반도체 소자.
  10. 제8항 또는 제9항에 있어서, 상기 형성 부분은 상기 전극에 접합되는 베이스 부분(421)과, 상기 베이스 부분에 직립상으로 제공되는 돌기부(424)를 가지는 것을 특징으로 하는 반도체 소자.
  11. 제9항에 있어서, 상기 정점 부분으로부터 하향하여 연장되는 상기 선재 부분이 상기 형성 부분 대신에 상기 전극에 접합되는 것을 특징으로 하는 반도체 소자.
  12. 제8항, 제9항 및 제11항 중 어느 한 항에 있어서, 상기 제 2돌기부는 상기 반도체 소자의 외측 단부면을 초과하지 않고 상기 외측 단부면쪽으로 연장하는 것을 특징으로 하는 반도체 소자.
  13. 제8항, 제9항 및 제11항 중 어느 한 항에 있어서, 상기 제 2돌기부는 상기 반도체 소자의 외측 단부면(1b)이상 상기 반도체 소자의 외측으로 연장하는 것을 특징으로 하는 반도체 소자.
  14. 제8항, 제9항 및 제11항 중 어느 한 항에 있어서, 상기 제1돌기부와 상기 제2돌기부는 상기 돌기부들의 정점 부분에 각각의 평면(31a)을 가지는 것을 특징으로 하는 반도체 소자.
  15. 회로 기판상에 있는 전극(20)과 제7항 내지 제14항중 어느 한 항에 따른 반도체 소자의 상기 범프 전극이 전기적으로 서로 접속되는 것을 특징으로 하는 반도체 장치.
  16. 제1 내지 제6항중 어느 한 항에 따른 방법에 의하여 반도체 소자의 회로 형성 표면상에 있는 IC 전극 범프 전극이 접합되는 반도체 소자 제조 방법으로서: 와이어의 용융 부분과 그 주변을 고형화함으로써 형성된 부분으로 이루어지며, 상기 전극(2)에 접합되는 제1돌기부(40)를 형성하는 단계; 및 상기 와이어의 용융되지 않은 부분으로 형성되며, 상기 전극(2)에 있는 상기 제1돌기부를 상기 전극쪽으로 상기 제1돌기부의 높이와 거의 동일한 높이로 돌출시킴으로써 형성된 평면 영역 이상 상기 제1돌기부로부터 연장되는 제2돌기부(50)를 형성하는 단계를 포함하며; 상기 제1 및 제 2 돌기부는 상기 반도체 소자가 회로 기판상에 장착될 때 상기 회로 기판상에 있는 한 전극과 접촉하거나 근접하게 되는 것을 특징으로 하는 반도체 소자 제조 방법.
  17. 제16항에 있어서, 상기 제1돌기부는 상기 캐필러리에 의해 형성된 부분(42)으로 상기 와이어의 용융 부분을 형성하고, 상기 용융 부분의 부근에 있는 와이어를 상기 형성 부분의 정점 부분(41)으로부터 상기 정점 부분의 아래로 연장시키며, 상기 형성 부분에 와이어를 접합하여, 선재 부분(43)을 형성함으로써 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  18. 제17항에 있어서, 상기 선재 부분이 형성될 때, 상기 형성 부분 대신에 상기 선재 부분이 상기 전극에 접합되는 것을 특징으로 하는 반도체 소자 제조 방법.
  19. 제17항 또는 제18항에 있어서, 상기 형성 부분의 형성 이후, 상기 제1돌기부가 형성될 때 상기 캐필러리가 상기 형성 부분 위의 수직 방향에 나란한 평면에서 거의 장방형 형상을 그린 후에, 상기 형성 부분에 연속되는 상기 와이어가 접합되는 것을 특징으로 하는 반도체 소자 제조 방법.
  20. 제16항 내지 제18항중 어느 한 항에 있어서, 열에 의하여 재결정화된 상기 와이어 부분은 상기 용융 부분이 형성될 때 상기 제 2 돌기부의 일단으로 연장하는 길이를 가지는 것을 특징으로 하는 반도체 소자 제조 방법.
  21. 제20항에 있어서, 상기 재결정화된 부분의 길이는 상기 용융 부분의 형성을 위해 상기 와이어에 인가되는 전압 인가 시간에 의해 제어되는 것을 특징으로 하는 반도체 소자 제조 방법.
  22. 제16항 내지 제18항중 어느 한 항에 있어서, 상기 제 2돌기부의 단부는 그 형성시 상기 반도체 소자의 주변쪽으로 연장하는 것을 특징으로 하는 반도체 소자 제조 방법.
  23. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제 2 돌기부의 단부는 그 형성시 상기 반도체 소자의 주변쪽으로 상기 반도체 소자의 주변 이상 연장하는 것을 특징으로 하는 반도체 소자 제조 방법.
  24. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 돌기부를 가지는 상기 범프 전극이 형성된 이후 평면(31a)이 각각의 상기 제 1 및 제 2 돌기부의 정점에 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  25. 제16항 내지 제24항중 어느 한 항의 제조 방법에 의하여 반도체 소자를 제조하는 단계와; 상기 각각의 제 1 및 제 2돌기부에 도전성 접합제를 제공하는 단계; 및 상기 반도체 소자의 범프를 상기 회로 기판에 있는 전극에 접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  26. 제23항에 따른 제조 방법에 의하여 반도체 소자를 제조하는 단계와; 각각의 상기 제1 및 제2돌기부에 도전성 접합제를 제공하는 단계와; 상기 반도체 소자의 범프를 상기 회로 기판에 있는 전극에 접속하는 단계; 및 이미지 픽업 장치(25,26)에 의하여 상기 반도체 소자의 주변 이상 상기 반도체 소자의 외측으로 연장하는 외향 돌기부(53)의 이미지를 픽업함으로써 량-불량 테스트를 위해 상기 범프와 상기 전극 사이의 전기적 접속 성능을 체크하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  27. 제26항에 있어서, 상기 전기 접속의 상기 량-불량 테스트는 상기 이미지 픽업 장치에 의하여 픽업된 상기 외향 돌기부의 픽업 이미지 정보에 의거 도전성 접합제의 유무에 의하여 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  28. 제26항에 있어서, 상기 전기 접속의 상기 량-불량 테스트는 상기 이미지 픽업 장치 대신에 상기 외향 돌기부와 전기적으로 접촉하는 것에 의해 상기 반도체 소자의 동작을 확인함으로써 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  29. 제28항에 있어서, 상기 반도체 소자의 동작 확인은 다이오드 특성 테스트에 의해 실행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  30. 제25항 내지 제29항중 어느 한 항에 있어서, 상기 평면(31a)은 상기 도전성 접합제가 제공되기 전에 각각의 상기 제1 및 제2돌기부의 정점 부분에 형성된 다음 상기 도전성 접합제가 상기 평면에 제공되는 것을 특징으로 하는 반도체 장치 제조 방법.
  31. 제25항 내지 제29항중 어느 한 항에 있어서, 납땜이 상기 도전성 접합제 대신에 사용되는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019970050118A 1996-10-01 1997-09-30 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법 KR100283501B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP96-260645 1996-10-01
JP26064596A JP3532361B2 (ja) 1996-10-01 1996-10-01 Ｉｃ電極上への突起電極形成方法
JP28983696A JP3439048B2 (ja) 1996-10-31 1996-10-31 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
JP96-289836 1996-10-31

Publications (2)

Publication Number Publication Date
KR19980032440A KR19980032440A (ko) 1998-07-25
KR100283501B1 true KR100283501B1 (ko) 2001-03-02

Family

ID=26544693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050118A KR100283501B1 (ko) 1996-10-01 1997-09-30 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법

Country Status (7)

Country Link
US (3) US6207549B1 (ko)
EP (3) EP0834919B1 (ko)
KR (1) KR100283501B1 (ko)
CN (2) CN1181531C (ko)
DE (3) DE69737621T2 (ko)
SG (2) SG79222A1 (ko)
TW (1) TW366542B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69737621T2 (de) * 1996-10-01 2007-12-20 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterelement mit einer Höckerelektrode
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
AU2001248586A1 (en) * 2000-04-20 2001-11-07 Elwyn Paul Michael Wakefield Process for forming electrical/mechanical connections
US6715658B2 (en) 2001-07-17 2004-04-06 Kulicke & Soffa Investments, Inc. Ultra fine pitch capillary
US6910612B2 (en) 2001-07-17 2005-06-28 Kulicke & Soffa Investments, Inc. Capillary with contained inner chamfer
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
JP4219781B2 (ja) * 2003-10-03 2009-02-04 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005159267A (ja) * 2003-10-30 2005-06-16 Shinkawa Ltd 半導体装置及びワイヤボンディング方法
US7407080B2 (en) * 2004-04-02 2008-08-05 Chippac, Inc. Wire bond capillary tip
DE102006024213A1 (de) * 2006-05-23 2007-11-29 Infineon Technologies Ag Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
WO2008048262A1 (en) * 2006-10-18 2008-04-24 Kulicke And Soffa Industries, Inc. Improved conductive bumps, wire loops including the improved conductive bumps, and methods of forming the same
KR101280668B1 (ko) * 2007-01-15 2013-07-01 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 본딩 와이어의 접합 구조 및 그 형성 방법
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
JP2010123817A (ja) * 2008-11-21 2010-06-03 Fujitsu Ltd ワイヤボンディング方法および電子装置とその製造方法
JP2012004464A (ja) * 2010-06-18 2012-01-05 Toshiba Corp 半導体装置、半導体装置の製造方法及び半導体装置の製造装置
KR102094563B1 (ko) * 2012-07-17 2020-03-27 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 상호접속 구조를 형성하는 방법
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
US9385052B2 (en) 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
TWI518814B (zh) * 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
US9093515B2 (en) * 2013-07-17 2015-07-28 Freescale Semiconductor, Inc. Wire bonding capillary with working tip protrusion
TWI541920B (zh) * 2013-07-23 2016-07-11 矽品精密工業股份有限公司 打線結構之製法
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
DE102016115221A1 (de) * 2016-08-17 2018-02-22 Karlsruher Institut für Technologie Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1600021A (en) * 1977-07-26 1981-10-14 Welding Inst Electrical inter-connection method and apparatus
JPS59208751A (ja) * 1983-05-13 1984-11-27 Hitachi Ltd バンプ形成方法
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62256445A (ja) * 1986-04-30 1987-11-09 Toshiba Corp キヤピラリツ−ル
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JP2506861B2 (ja) 1987-12-08 1996-06-12 松下電器産業株式会社 電気的接続接点の形成方法
US4974767A (en) * 1988-04-25 1990-12-04 Texas Instruments Incorporated Double cone wire bonding capillary
JPH01273325A (ja) * 1988-04-25 1989-11-01 Toshiba Corp キャピラリ及び該キャピラリを使用する半導体装置の製造方法
US5060843A (en) 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JP2551150B2 (ja) 1989-06-13 1996-11-06 日本電気株式会社 バンプ形成方法及びその形成装置
JPH0666356B2 (ja) * 1989-06-15 1994-08-24 松下電器産業株式会社 半導体装置の実装方法
US5246159A (en) * 1989-07-19 1993-09-21 Nec Corporation Method for forming a bump by bonding a ball on an electrode of an electronic device and apparatus for forming the same
JP2830109B2 (ja) 1989-07-19 1998-12-02 日本電気株式会社 バンプ形成方法およびバンプ形成装置
JP2501126B2 (ja) * 1989-09-22 1996-05-29 電気化学工業株式会社 アルミニウムリ―ド端子への金線ボンデイング方法
US5172851A (en) * 1990-09-20 1992-12-22 Matsushita Electronics Corporation Method of forming a bump electrode and manufacturing a resin-encapsulated semiconductor device
JPH04334034A (ja) * 1991-05-09 1992-11-20 Fujitsu Ltd ワイヤボンディング方法
JP3257011B2 (ja) * 1992-01-08 2002-02-18 松下電器産業株式会社 半導体装置の組立方法
JPH06309985A (ja) * 1993-02-24 1994-11-04 Tatsuta Electric Wire & Cable Co Ltd マイクロ接点の形成方法
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JP3022151B2 (ja) 1993-04-30 2000-03-15 松下電器産業株式会社 ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH088308A (ja) * 1994-06-22 1996-01-12 Tanaka Denshi Kogyo Kk ボンディング方法及び半導体装置
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JP3559936B2 (ja) * 1994-08-09 2004-09-02 松下電器産業株式会社 バンプボンディング装置
US5421503A (en) * 1994-08-24 1995-06-06 Kulicke And Soffa Investments, Inc. Fine pitch capillary bonding tool
JPH08162489A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd ワイヤボンディング機のキャピラリ
US5686353A (en) * 1994-12-26 1997-11-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JPH09181120A (ja) 1995-12-25 1997-07-11 Matsushita Electron Corp 半導体装置およびその製造方法
JP3347598B2 (ja) * 1996-08-21 2002-11-20 株式会社新川 ワイヤボンディング装置用キャピラリ
DE69737621T2 (de) * 1996-10-01 2007-12-20 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterelement mit einer Höckerelektrode

Also Published As

Publication number Publication date
DE69729759D1 (de) 2004-08-05
CN1179625A (zh) 1998-04-22
KR19980032440A (ko) 1998-07-25
US6207549B1 (en) 2001-03-27
US20010005054A1 (en) 2001-06-28
SG103272A1 (en) 2004-04-29
DE69729759T2 (de) 2005-07-07
US20050146029A1 (en) 2005-07-07
EP1158578A1 (en) 2001-11-28
EP0834919A3 (en) 2000-02-09
EP0834919A2 (en) 1998-04-08
DE69739125D1 (de) 2009-01-02
CN1181531C (zh) 2004-12-22
US7071090B2 (en) 2006-07-04
DE69737621T2 (de) 2007-12-20
EP1158579A1 (en) 2001-11-28
EP1158579B1 (en) 2008-11-19
DE69737621D1 (de) 2007-05-31
US6894387B2 (en) 2005-05-17
CN100353499C (zh) 2007-12-05
SG79222A1 (en) 2001-03-20
TW366542B (en) 1999-08-11
CN1549305A (zh) 2004-11-24
EP0834919B1 (en) 2007-04-18
EP1158578B1 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
KR100283501B1 (ko) 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법
US7021521B2 (en) Bump connection and method and apparatus for forming said connection
US5559054A (en) Method for ball bumping a semiconductor device
US5633204A (en) Method and apparatus for forming bump structure used for flip-chip mounting, the bump structure and the flip-chip
EP0720226B1 (en) Semiconductor device comprising contact bumps
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
US6179198B1 (en) Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
US20030127434A1 (en) Apparatus and method for laser welding of ribbons
KR100306872B1 (ko) 반도체소자의2단돌기형상범프및그형성방법
US5216803A (en) Method and apparatus for removing bonded connections
US5246159A (en) Method for forming a bump by bonding a ball on an electrode of an electronic device and apparatus for forming the same
EP0409582A1 (en) Method for forming a bump by bonding a ball on an electrode of an electronic device
JPH0348435A (ja) フリップチップ素子の実装構造
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP3439048B2 (ja) 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
JP3322642B2 (ja) 半導体装置の製造方法
JP2001237271A (ja) 半導体チップ実装基板及びその製造方法並びにその製造装置
JPH11330125A (ja) キャピラリ、バンプ形成方法、並びに電子部品及びその製造方法
JPS61117846A (ja) 接合用金属突起の製造方法
JPH09214128A (ja) ボンディングツール
JPS63296248A (ja) ボ−ルバンプ形成方法及びその装置
JPH01264234A (ja) 被覆細線のボンディング装置
JPH09106988A (ja) バンプ及びその形成方法
JPH0529402A (ja) 電子部品のリード線接続方法
JPH10242195A (ja) 半導体装置及びワイヤボンダ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee