JP3439048B2 - 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法 - Google Patents

半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法

Info

Publication number
JP3439048B2
JP3439048B2 JP28983696A JP28983696A JP3439048B2 JP 3439048 B2 JP3439048 B2 JP 3439048B2 JP 28983696 A JP28983696 A JP 28983696A JP 28983696 A JP28983696 A JP 28983696A JP 3439048 B2 JP3439048 B2 JP 3439048B2
Authority
JP
Japan
Prior art keywords
semiconductor element
protrusion
electrode
bump
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28983696A
Other languages
English (en)
Other versions
JPH10135222A (ja
Inventor
能彦 八木
喜文 北山
博之 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28983696A priority Critical patent/JP3439048B2/ja
Priority to DE1997629759 priority patent/DE69729759T2/de
Priority to EP20010119342 priority patent/EP1158578B1/en
Priority to DE1997637621 priority patent/DE69737621T2/de
Priority to EP20010119351 priority patent/EP1158579B1/en
Priority to DE69739125T priority patent/DE69739125D1/de
Priority to EP19970116886 priority patent/EP0834919B1/en
Priority to CNB2004100324793A priority patent/CN100353499C/zh
Priority to US08/940,981 priority patent/US6207549B1/en
Priority to TW086114222A priority patent/TW366542B/zh
Priority to CNB971214948A priority patent/CN1181531C/zh
Priority to KR1019970050118A priority patent/KR100283501B1/ko
Priority to SG9703631A priority patent/SG79222A1/en
Priority to SG200007371A priority patent/SG103272A1/en
Publication of JPH10135222A publication Critical patent/JPH10135222A/ja
Priority to US09/768,246 priority patent/US6894387B2/en
Application granted granted Critical
Publication of JP3439048B2 publication Critical patent/JP3439048B2/ja
Priority to US11/073,714 priority patent/US7071090B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、金属細線（ワイ
ヤ）を用いたボールボンディング法等により半導体素子
の電極上にバンプを設けた半導体素子、該半導体素子の
製造方法、該半導体素子を使用して製造する半導体装
置、及び該半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来技術のボールボンディング法により
半導体素子上にバンプを形成する方法、及びバンプが形
成された半導体素子の接合方法が米国特許第４６６１１
９２号公報に示されている。この方法について説明す
る。図１５の（ａ）に示すように、キャピラリー９の先
端から突出したワイヤ１０の先端１０ａに対し、放電電
極であるトーチ２９から数千ボルトの高電圧を印加す
る。この高電圧の印加により、トーチ２９とワイヤ先端
１０ａとの間に放電電流が流れている間、ワイヤ１０は
先端１０ａから高温となり熔融し、図１５の（ｂ）に示
すようにボール状の溶融部分が形成される。該ボール１
１の形成後、キャピラリー９を半導体素子１側へ下降さ
せ、ボール１１を半導体素子１の電極２上に当接させ
る。電極２に当接したボール１１に対してさらにキャピ
ラリー９を下降させることで、電極２にボール１１を固
着させるとともに、キャピラリー９の先端部分９ａにて
ボール１１を成形して、図１５の（ｃ）に示すようなバ
ンプ底部８を形成する。次に、図１５の（ｄ）に示すよ
うに、キャピラリー９にてワイヤ１０をクランプしなが
らキャピラリー９を反半導体素子側へ上昇させることで
バンプ底部８の近傍にてワイヤ１０を引きちぎり、半導
体素子１の電極２上にバンプ３０を形成する。よってバ
ンプ３０には、図１５の（ｄ）に示すようにバンプ底部
８に立設した突出部分３０ａが形成される。
【０００３】このようにして電極２上にバンプ３０が形
成された半導体素子１は、図１６の（ａ）に示すよう
に、平坦面２１ａが形成された基材２１にバンプ３０が
押圧され、上記突出部分３０ａを平坦化し平坦面３１ａ
を有するバンプ３１が形成される。次に、図１６の
（ｂ）に示すように、平坦面３１ａを有するバンプ３１
をステージ４１上に形成した導電性接着剤１８に接触さ
せて、バンプ３１の平坦面３１ａ及びその近傍に導電性
接着剤１８を転写する。次に図１６の（ｃ）に示すよう
に、導電性接着剤１８が転写されたバンプ３１を回路基
板１９上の電極２０に位置合わせした後、バンプ３１と
電極２０とを当接することで、バンプ３１と電極２０と
を固着させ半導体素子１と回路基板１９との電気的接続
を行う。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たように従来のバンプ３１は、ワイヤ１０を引きちぎ
り、該引きちぎりにて形成された突出部分３０ａを基材
２１の平坦面２１ａに押圧して形成されることから、図
１６の（ａ）に示すバンプ３１の先端径I又は平坦面３
１ａの面積は、小さく、又、ばらつくため、導電性接着
剤１８の転写量が少なく、さらにばらつくという問題が
ある。よって、回路基板１９上の電極２０と半導体素子
１上のバンプ３１との接合面積が小さくなり、接続抵抗
値が高くなり、かつ、接続強度も弱く、安定した信頼性
の高い接合が得られないという問題点がある。本発明
は、このような問題点を解決するためになされたもの
で、半導体素子と回路基板の接合において、接続信頼性
及び接続強度が高く、かつ接続抵抗値が低く安定するよ
うな、半導体素子、該半導体素子の製造方法、該半導体
素子を使用して製造する半導体装置、及び該半導体装置
の製造方法を提供することを目的とする。
【０００５】
【０００６】
【課題を解決するための手段】本発明の第１態様の半導
体素子は、半導体素子の回路形成面の電極にバンプを固
着した半導体素子であって、上記バンプは、ワイヤが一
旦溶融し固化した部分及びその近傍からなり上記電極に
固着される第１突起部と、上記ワイヤの非溶融部分にて
形成され、上記第１突起部から延在し上記第１突起部を
上記電極へ投影した平面領域を越えさらに当該半導体素
子の外端面を越えて当該半導体素子の外側へ延在し、か
つ上記第１突起部とほぼ同じ上記電極からの高さまで延
在してなる第２突起部と、を備え、当該半導体素子を回
路基板に取り付けるときには上記第１突起部及び上記第
２突起部は上記回路基板における一つの基板電極に対し
て接触又は近接することを特徴とする。
【０００７】又、本発明の第２態様の半導体装置は、回
路基板上の基板電極と、上記第１態様の半導体素子の上
記バンプとを電気的に接続して形成されることを特徴と
する。
【０００８】
【０００９】本発明の第３態様の半導体素子の製造方法
は、半導体素子の電極にバンプを固着した半導体素子の
製造方法であって、ワイヤの溶融部分が固化した部分及
びその近傍からなり上記電極に固着される第１突起部を
形成し、上記ワイヤの非溶融部分にて形成され、上記第
１突起部から延在し上記第１突起部を上記電極へ投影し
た平面領域を越えかつ上記第１突起部とほぼ同じ上記電
極からの高さまで延在させて第２突起部を形成すると
き、該第２突起部の端部を当該半導体素子の周囲を越え
て当該半導体素子の外側に延在させ、上記第１突起部及
び上記第２突起部は、当該半導体素子を回路基板に取り
付けるときには上記回路基板における一つの基板電極に
対して接触又は近接するものであることを特徴とする。
【００１０】又、本発明の第４態様の半導体装置の製造
方法は、半導体素子の電極にバンプを固着した半導体素
子であって、ワイヤの溶融部分が固化した部分及びその
近傍からなり上記電極に固着される第１突起部を形成
し、上記ワイヤの非溶融部分にて形成され、上記第１突
起部から延在し上記第１突起部を上記電極へ投影した平
面領域を越えかつ上記第１突起部とほぼ同じ上記電極か
らの高さまで延在させて第２突起部を形成するとき、該
第２突起部の端部を当該半導体素子の周囲を越えて当該
半導体素子の外側に延在させて当該半導体素子を製造し
た後、上記第１突起部及び第２突起部のそれぞれの頂点
部分にそれぞれ導電性接着剤を設け、当該半導体素子の
上記バンプと回路基板上の基板電極との電気的接続を行
った後、上記半導体素子の周囲を越えて当該半導体素子
の外側に延在した外部突出部分を撮像して上記バンプと
上記基板電極との電気的接続の良否を検査することを特
徴とする。
【００１１】
【発明の実施の形態】本発明の一実施形態である半導体
素子及び該半導体素子を用いた半導体装置、並びに上記
半導体素子の製造方法及び上記半導体装置の製造方法に
ついて、図を参照しながら以下に説明する。尚、各図に
おいて、同じ構成部材については同じ符号を付してい
る。まず、上記半導体素子について説明する。半導体素
子１の回路形成面１ａにおけるそれぞれの電極２上に
は、それぞれ一つずつバンプが固着されるが、本実施形
態の半導体素子１においては、少なくとも一つの電極２
には、図１に示すように、一つのバンプについて第１突
起部４０と第２突起部５０との２つの突起部を有するバ
ンプ３が固着される。尚、このようなバンプ３は、半導
体素子１のすべての電極２に設けられるのが好ましい。
第２突起部５０は、第１突起部４０を電極２上へ投影し
た場合の領域である平面領域IIIを越えて延在するもの
であり、かつ第２突起部５０の終端部である他端５２
が、電極２からの高さ方向において、一端５１と第１突
起部４０のほぼ頂点部分４１との間の高さまで延在す
る。尚、図１では、上記他端５２は、第１突起部４０の
頂点部分４１の高さよりも若干高い位置まで延在した場
合を示している。又、図１３では、上記他端５２は、上
記一端５１の高さ位置と第１突起部４０の頂点部分４１
の高さ位置とのほぼ中間の高さ位置まで延在した場合を
示している。又、第２突起部５０の他端５２は、当該半
導体素子１において隣接する電極２に接触するものでは
ない。このように一つのバンプ３に第１突起部４０及び
第２突起部５０を設けることで、バンプ３の頭頂部７の
面積を増やすことができ、詳細後述するように、上記バ
ンプ３と回路基板の電極とを導電性接着剤で接合する際
の接合面積を増加することができ、接続抵抗値を低くす
ることができる。さらに、導電性接着剤のバンプ３への
転写量を増やすことができ、電気的導通不良がなくなり
接合信頼性が高くなる。
【００１２】このようなバンプ３は、基本的にはボール
ボンディング法に従って、大略、図３に示すようなステ
ップ（図内では「Ｓ」にて示す）１〜３の工程にて形成
される。即ち、ステップ１では、放電時間を制御するこ
とで後述の再結晶領域の長さを制御しワイヤ１０を溶融
させる。ステップ２では、溶融したワイヤにて第１突起
部４０を電極２上に形成する。ステップ３にてさらに第
２突起部５０を形成する。これらの動作をさらに詳しく
以下に説明する。図２の（ａ）に示すように、線径が例
えば２５μｍであり材質が例えば金にてなるワイヤ１０
がキャピラリー９の先端部分９ａからほぼ長さIIにわた
り突出される。尚、上記長さIIは、従来の突出長である
４５０μｍである。又、ワイヤ１０の材質は、上述の金
に限定されるものではなく、ボールボンディング法が可
能であれば銅、アルミニウム、ニッケル、半田等でもよ
い。又、ワイヤ１０の径によって、バンプにおける後述
の台座径や高さ等のバンプ寸法を、目的に応じて変化さ
せることができる。
【００１３】ワイヤ１０の先端部分１０ａには、従来と
同様に高電圧が印加され、図２の（ｂ）に示すように、
放電電極と先端部分１０ａとの間における放電により先
端部分１０ａが溶融しボール１１が形成される。尚、ボ
ール１１の直径は、印加する電圧値によって制御でき、
印加電圧を高くするとボール１１の直径は大きくなる。
又、ボール１１及びボール１１に連なるワイヤ１０のあ
る程度の長さ部分は、上記放電にて発生する熱によりワ
イヤ１０の結晶粒が大きくなる。この結晶粒の大きい部
分を再結晶領域１６とし、その長さVIは、放電時間が５
ｍｓのときに１２０μｍとなる。又、初期の結晶粒の大
きさにてなる通常結晶領域１７と上記再結晶領域１６と
の境界部分では、結晶粒度が異なることから、ワイヤ１
０の破断強度が弱い結晶粒界面１５が形成される。上記
第２突起部５０の上記他端５２が結晶粒界面１５、又は
その近傍に位置することから、再結晶領域１６の長さVI
は、第２突起部５０の形成に重要なファクターとなる。
このような再結晶領域１６の長さVIは、上記放電を行う
放電時間により制御することができる。
【００１４】次に、図２の（ｃ）に示すように、ワイヤ
１０の先端部分１０ａに形成したボール１１を半導体素
子１の電極２上に、キャピラリー９による押圧の圧力
や、熱、超音波振動にて固着させる。このようにワイヤ
１０が溶融して形成されたボール１１にて電極２上に形
成される第１突起部４０の成形部分４２の形状は、キャ
ピラリー９の先端部分９ａの形状にて決定される。よっ
て、成形部分４２の形状は、例えば図１に示すような、
ほぼ円錐形状とすることもできるし、図４に示すよう
に、肩部４２２が形成された台座部分４２１と、該台座
部分４２１上に立設する突出部分４２４との２段突起か
ら形成されるようにすることもできる。このような台座
部分４２１を有するバンプ３００においては、バンプ３
００に導電性接着剤を転写する際、肩部４２２を有する
ことから導電性接着剤は突出部分４２４のみに転写さ
れ、肩部４２２及び台座部分４２１にて導電性接着剤が
半導体素子１の回路形成面１ａに広がるのを防止するこ
とができるという作用を有する。尚、以下の説明では主
にこのバンプ３００を例に採る。
【００１５】ワイヤ１０においてボール１１の近傍部分
１０ｂは、図２の（ｄ）に示すように、台座部分４２１
の上方にて、上下方向に平行な面内にて、経路１４にて
示すように、キャピラリー９にてルーピングがなされ
る。尚、図２の（ｄ）では、ルーピングのためにキャピ
ラリー９が移動する距離を若干誇張して表示しており、
上記ルーピングは実際には台座部分４２１の平面領域II
I内の上方にて行われる。尚、本実施形態において平面
領域IIIの大きさは約８０μｍである。上記ルーピング
の各移動における最後の移動１４ａにより、突出部分４
２４に連なる上記近傍部分１０ｂは、成形部分４２の頂
点部分４１から下方へ延在し、図２の（ｅ）に示すよう
に、台座部分４２１の周囲部分４２３に圧力、熱、又は
超音波振動にて固着される。このようにして第１突起部
４０が形成される。よって、第１突起部４０は、成形部
分４２と、上記近傍部分１０ｂにて形成され上記頂点部
分４１から延在し上記周囲部分４２３に固着される線材
部分４３と、から構成される。又、上記ルーピングは、
成形部分４２の頂点部分４１から下方への上記近傍部分
１０ｂの移動に伴い、頂点部分４１が半導体素子側に倒
れるのを防止するために行われるものである。
【００１６】次に、キャピラリー９に備わるクランパー
１２がキャピラリー９内を延在するワイヤ１０をクラン
プした後、台座部分４２１の上記周囲部分４２３に固着
されたワイヤ１０は、図２の（ｆ）に示すように、キャ
ピラリー９が上昇することで上方に配向され、さらにキ
ャピラリー９が上昇することで結晶粒界面１５にて引き
ちぎられる。このようにして、上述した第２突起部５０
が形成される。このようにキャピラリー９の動作によ
り、第２突起部５０の他端５２は、第１突起部４０にお
ける上記平面領域IIIを越えて延在するものであり、か
つ上記周囲部分４２３に固着された一端５１と第１突起
部４０のほぼ頂点部分４１との間に位置する高さまで延
在する。尚、上記他端５２、換言すると結晶粒界面１５
にほぼ等しい部分が上記一端５１とほぼ上記頂点部分４
１との間の高さ位置に配置されるように、上述したよう
に、上記放電時間を制御してワイヤ１０の延在方向にお
いて結晶粒界面１５の位置を制御する。このようにし
て、一つの電極２上に２つの突起を有した一つのバンプ
が得られる。
【００１７】尚、上述の実施形態では、第２突起部５０
の一端５１は、台座部分４２１の周囲部分４２３に固着
されたが、これに限らず、図５に示すように上記一端５
１は、当該バンプ３００が形成される電極２上に固着し
てもよい。又、上述の実施形態では、第１突起部４０の
上記線材部分４３と第２突起部５０とにおいてワイヤ１
０は連続しているが、線材部分４３の端部を例えば台座
部分４２１の周囲部分４２３に固着して一旦切断し、改
めて第２突起部５０の一端５１を例えば上記周囲部分４
２３に固着し、他端５２を上述したように延在させても
よい。又、上述の実施形態では、第１突起部４０の頂点
部分４１が電極２に対してほぼ垂直方向に沿った位置に
配置されるように、ワイヤ１０は上記ルーピングを行っ
たが、上記ルーピングを行わなくても上記頂点部分４１
が上記垂直方向に沿った位置に配置可能であれば上記ル
ーピングは行わなくてもよい。又、上述の実施形態で
は、バンプ３００，３は半導体素子１の電極２上に形成
したが、形成可能であれば、上記半導体素子１が取り付
けられる回路基板上の基板電極上にバンプ３００，３を
形成してもよい。
【００１８】次に、上述したバンプ３００又はバンプ３
を形成した半導体素子１を、上記バンプ３００等を介し
て回路基板上に取り付けて半導体装置を形成する場合を
説明する。尚、以下の説明はバンプ３００を例に採り行
う。尚、上記取り付け動作は、図１６の（ａ）ないし
（ｃ）を参照し説明した動作と同様である。上述したバ
ンプ３００を形成した半導体素子１は、図６の（ａ）に
示すように半導体素子１を基板２１側へ押圧すること
で、バンプ３００の第１突起部４０及び第２突起部５０
の頭頂部７，７が基板２１の平坦面２１ａに押圧され、
それぞれの頭頂部７に平坦面３１ａ，３１ａをそれぞれ
形成する。次に、図６の（ｂ）に示すように、ステージ
４１の平坦面上に形成した導電性接着剤１８に、バンプ
３００の平坦面３１ａ側を接触させることによって、第
１突起部４０及び第２突起部５０に導電性接着剤１８を
転写する。次に、図６の（ｄ）に示すように、導電性接
着剤１８が転写されたバンプ３００は、回路基板１９の
基板電極２０上に位置合わせされ、導電性接着剤１８に
より各バンプ３００の第１突起部４０及び第２突起部５
０は基板電極２０上に導電性接着剤１８を介して固定さ
れる。このようにして半導体装置６００が製造される。
【００１９】このように、第１突起部４０及び第２突起
部５０の２つの突起を有することで頭頂部７，７への導
電性接着剤１８の転写量、言い換えると図６の（ｃ）に
示す導電性接着剤１８の高さIVが増加する。さらに、第
１突起部４０及び第２突起部５０の頭頂部７，７にそれ
ぞれ平坦面３１ａ，３１ａを形成することで頭頂部７の
面積がより増加する。図７に示すように、頭頂部７の面
積が増加するに従い上記転写量は増加することから、平
坦面３１ａを形成することでより上記転写量を増加させ
ることができる。このようにして、バンプ３００上に導
電性接着剤１８を、図６の（ｃ）に示すように、１０μ
ｍの高さIV以上にて転写することができる。又、回路基
板１９へ半導体素子１を接合した場合における回路基板
１９の反りを導電性接着剤１８の上記転写量で吸収して
いるため、上述のように上記転写量が増加することは上
記反りの吸収量を大きくすることができることになる。
よって、回路基板１９における半導体素子１の接合部分
の反りに対する仕様を従来の４μｍから１０μｍへと緩
めることができ、回路基板１９のコストダウンを図るこ
ともできる。又、バンプ３００と回路基板１９上の基板
電極２０との接合面積及び導電性接着剤１８の量が増加
するため、バンプ３００と基板電極２０との接合強度を
高めることができ、かつ接続抵抗値を低く抑えることが
できる。尚、バンプ３００では、第１突起部４０及び第
２突起部５０を形成したことから、上記平坦面３１ａを
形成しなくてもバンプ３００への導電性接着剤１８の十
分な転写量が得られる場合には、上記平坦面３１ａの形
成は省略してもよい。
【００２０】又、図１３に示すように第２の突起部５０
の他端５２が第１突起部４０の頭頂部７の高さまで延在
していない場合であって上記基板２１の平坦面２１ａが
上記他端５２に当接するまで半導体素子１が基板２１に
押圧されない場合には、図１４に示すように第１突起部
４０の頭頂部７にのみ平坦面３１ａが形成され、第２突
起部５０の他端５２部分に平坦面３１ａは形成されない
場合も生じる。このような場合においても他端５２へ導
電性接着剤１８を転写する必要がある。よって、図１３
に示すように第２の突起部５０の他端５２が第１突起部
４０の頭頂部７の高さまで延在していない場合には、半
導体素子１を基板２１側へ押圧したときにおいて、図１
４に示すように基板２１の平坦面２１ａと他端５２との
すき間Vは、図６の（ｂ）に示すようにバンプ３００を
導電性接着剤１８に接触させたときに他端５２に導電性
接着剤１８が転写可能であるような寸法である。換言す
ると、図１３に示すように第２の突起部５０の他端５２
が第１突起部４０の頭頂部７の高さまで延在していない
場合には、基板２１の平坦面２１ａと他端５２との間の
寸法が上記すき間V以下となるように、半導体素子１の
バンプ３００を基板２１へ押圧する必要がある。
【００２１】次に、第２突起部５０の他端５２の配向方
向について説明する。上述したように形成したバンプ３
００における第２突起部５０の他端５２は、半導体素子
１の周囲側に向かい配向することができ、さらには図８
に示すように、半導体素子１の周囲の外端面１ｂの延長
線を越えて延在させることもできる。尚、このように上
記他端５２の配向は、キャピラリー９の操作により実行
される。又、バンプ３００において、図８に示すよう
に、半導体素子１の周囲の外端面１ｂの延長線を越えて
他端５２を延在させたバンプをバンプ３１０とする。
又、ワイヤ１０の内、外端面１ｂの延長線を越えて延在
する部分を、外部突出部分５３とする。このように上記
他端５２を半導体素子１の周囲側へ向かい配向すること
で、上記他端５２は半導体素子１内の隣接する電極２方
向に延在しないので、導電性接着剤１８をバンプ３１０
に転写した際に、上記他端５２が隣接する電極２に接
触、又はショートすることはない。したがって、半導体
素子１の周囲側へ上記他端５２を配向することは、第１
突起部４０に加え第２突起部５０を有することで上述の
ように導電性接着剤１８の転写量を確保でき、かつショ
ートの発生も防止することができる。
【００２２】又、図９に示すステップ１１にて、上述し
たようにバンプ３１０を半導体素子１の電極２上に形成
し、ステップ１２にて、フェイスダウン実装により回路
基板１９の基板電極２０上にバンプ３１０を接合して半
導体装置を製造することもできる。このように半導体装
置を製造する場合にあっても、バンプ３１０を有する半
導体素子１においては、上記他端５２が隣接する電極２
に接触、又はショートすることはない。さらに又、バン
プ３１０における第２突起部５０は外部突出部分５３を
有することから、バンプ３１０が回路基板１９上の基板
電極２０に接合する際、その接合面積が例えばバンプ３
００の場合に比べより大きいので、接合強度がより高
く、接続抵抗値もより低くすることができる。
【００２３】さらに又、バンプ３１０を有する半導体素
子１を回路基板１９に接合してなる半導体装置６１０で
は、図９のステップ１３に示すように、半導体装置６１
０の製造工程の一つとしてバンプ３１０と回路基板１９
上の基板電極２０との電気的接続の良否を検査する検査
工程を設けることができる。以下にこの検査について説
明する。例えばバンプ３００を有する半導体素子１を回
路基板１９にフェイスダウン実装した場合には、第２突
起部５０の他端５２は半導体素子１の周囲の外端面１ｂ
から突出していないので、バンプ３００と回路基板１９
上の基板電極２０との接合部は目視できない。一方、バ
ンプ３１０を有する半導体素子１を回路基板１９にフェ
イスダウン実装した場合には、外部突出部分５３が半導
体素子１の周囲の外端面１ｂから突出しているので、外
部突出部分５３にてバンプ３１０と回路基板１９上の基
板電極２０との接合部を目視することができ外観検査を
行うことができる。
【００２４】又、図１０に示すように、カメラ２５及び
カメラ２５に接続される外観検査装置２６を使用して、
上記外観検査を自動的に行うようにしてもよい。即ち、
外部突出部分５３と基板電極２０との接合部分をカメラ
２５にて撮像し、その画像を外観検査装置２６に取り込
み、外観検査装置２６にて上記接合部分における導電性
接着剤１８の有無を検出することによりバンプ３１０と
基板電極２０との電気的接続の良否を判断させることが
できる。
【００２５】さらに又、バンプ３１０を有する半導体素
子１を用いた半導体装置６１０では、図１１に示すよう
に、外部突出部分５３、又は外部突出部分５３を覆う導
電性接着剤１８にコンタクトプローブ２６を接触させる
ことができる。コンタクトプローブ２６は、半導体素子
の動作検査機２７に接続されており、バンプ３１０と回
路基板１９の基板電極２０との接合状態、又は半導体素
子１の動作を検査することができる。よって、例えば、
ダイオード特性検査を実施することにより短時間で、半
導体素子１の電極２と回路基板１９の基板電極２０との
接合が非導通状態にあるのか、短絡しているのかを検査
することができる。尚、上記ダイオード特性検査とは、
半導体素子１の回路に過電流が流れるのを防止するため
半導体素子１の回路内に形成されているダイオードを検
査することをいう。
【００２６】上述の実施形態では、バンプと回路基板１
９の基板電極２０との接合は、導電性接着剤１８を用い
た場合を説明したが、図１２に示すように、導電性接着
剤１８に代えて半田を用いることもできる。尚、図１２
では、バンプ３００を例に採っている。図６を参照し説
明した場合と同様に、半導体素子１のバンプ３００の第
１突起部４０及び第２突起部５０のそれぞれの頭頂部
７，７にはそれぞれ平坦面３１ａ，３１ａが形成されて
いる。一方、図１２の（ａ）に示すように、回路基板１
９の基板電極２０上には半田２８が設けられる。そして
図１２の（ｂ）に示すように、半導体素子１のバンプ３
００を回路基板１９の基板電極２０に位置合わせし、バ
ンプ３００における平坦面３１ａ，３１ａを半田２８に
接触させ、加熱することにより、バンプ３００における
第１突起部４０及び第２突起部５０の２つの突起と回路
基板１９の基板電極２０とを半田２８を介して接合す
る。このように半田を用いて回路基板１９の基板電極２
０と、第１突起部４０及び第２突起部５０を有するバン
プ３００とを接合することにより半田フィレットが形成
される。このフィレットが形成されることにより、回路
基板１９に作用する応力に対する強度が大きくなり、接
合の信頼性が向上する。又、接合面積も広くなり接続抵
抗値も低くなる。
【００２７】上述した実施形態では、ボールボンディン
グ法を利用して、２つの突起を有するバンプを形成した
が、ボールボンディング法を利用しなくとも一つのバン
プに２つの突起を形成できる方法が適用できることは言
うまでもない。
【００２８】
【発明の効果】以上詳述したように本発明の第１態様の
半導体素子、及び第３態様の半導体素子の製造方法によ
れば、一つのバンプに２つの突起を設けたことから、上
記バンプが回路基板上の基板電極に接触する面積が増加
し、よって、半導体素子と回路基板の接合において、接
続強度及び接続信頼性が高く、かつ接続抵抗値を低く、
安定させることができる。
【００２９】さらに、本発明の第２態様の半導体装置に
よれば、上述したような、一つのバンプに２つの突起を
有する半導体素子を用い上記バンプと回路基板の基板電
極とを接合することから、上記バンプが回路基板上の基
板電極に接触する面積が増加し、よって、半導体装置に
おいて、上記半導体素子と上記回路基板との接続強度及
び接続信頼性が高く、かつ接続抵抗値を低く、安定させ
ることができる。
【００３０】さらに、本発明の第４態様の半導体装置の
製造方法によれば、２つの突起を有するバンプにおいて
第２突起部の端部を半導体素子の周囲を越えて当該半導
体素子の外部へ延在させたことから、上述したように接
続強度及び接続信頼性の向上化、かつ接続抵抗値の低
減、安定化を図れることはもちろんのこと、半導体素子
の外部へ延在した第２突起部を用いて当該半導体装置の
検査を行うことが可能となる。
【図面の簡単な説明】
【図１】 本発明の一実施形態における半導体素子に形
成されるバンプの形状の一例を示す側面図である。
【図２】 図４に示すバンプを形成する動作を説明する
ための図である。
【図３】 本発明の一実施形態における半導体素子に備
わるバンプの製造工程を示すフローチャートである。
【図４】 図１に示すバンプの形状の他の例を示す側面
図である。
【図５】 図４に示すバンプにおいて第２突起部の一端
を電極上に固着した場合を示す側面図である。
【図６】 図４に示すバンプを有する半導体素子を回路
基板に接合することで半導体装置を形成する手順を説明
するための図である。
【図７】 バンプの頭頂部の大きさとバンプに転写され
る導電性接着剤の転写量との関係を示す図である。
【図８】 図４に示すバンプにおいて第２突起部の他端
を半導体素子の端面より突出させたバンプの側面図であ
る。
【図９】 本発明の一実施形態における半導体素子を用
いて半導体装置を製造する工程を示すフローチャートで
ある。
【図１０】 図８に示すバンプを有する半導体素子を用
いて製造した半導体装置の検査方法の一例を示す図であ
る。
【図１１】 図８に示すバンプを有する半導体素子を用
いて製造した半導体装置の検査方法の他の例を示す図で
ある。
【図１２】 本発明の一実施形態の半導体素子を使用し
て半導体装置を製造する場合において、バンプと回路基
板の基板電極とを半田を用いて接合する場合を示す図で
ある。
【図１３】 図４に示すバンプにおいて第２突起部の他
端が第１突起部の高さまで延在しない場合を示す図であ
る。
【図１４】 図１３に示すバンプに対し基板により平坦
面を形成した状態を示す図である。
【図１５】 従来のバンプを形成する動作を説明するた
めの図である。
【図１６】 従来のバンプを有する半導体素子を回路基
板に接合することで半導体装置を形成する手順を説明す
るための図である。
【符号の説明】
１…半導体素子、２…電極、３…バンプ、７…頭頂部、
９…キャピラリー、１０…ワイヤ、１０ｂ…近傍部分、
１１…ボール、１４…経路、１５…結晶粒界面、１８…
導電性接着剤、３１ａ…平坦面、４０…第１突起部、４
２…成形部分、４３…線材部分、５０…第２突起部、５
１…一端、５２…他端、３００…バンプ、３１０…バン
プ、４２１…台座部分、４２２…肩部、４２３…周囲部
分、４２４…突出部分、６００…半導体装置、６１０…
半導体装置。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−99202（ＪＰ，Ａ) 特開 平１−151182（ＪＰ，Ａ) 特開 平３−14235（ＪＰ，Ａ) 特開 平３−50831（ＪＰ，Ａ) 特開 平９−181120（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 G01B 11/24 H01L 21/66

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体素子の回路形成面の電極にバンプ
    を固着した半導体素子であって、上記バンプは、 ワイヤが一旦溶融し固化した部分及びその近傍からなり
    上記電極に固着される第１突起部と、 上記ワイヤの非溶融部分にて形成され、上記第１突起部
    から延在し上記第１突起部を上記電極へ投影した平面領
    域を越えさらに当該半導体素子の外端面を越えて当該半
    導体素子の外側へ延在し、かつ上記第１突起部とほぼ同
    じ上記電極からの高さまで延在してなる第２突起部と、 を備え、当該半導体素子を回路基板に取り付けるときに
    は上記第１突起部及び上記第２突起部は上記回路基板に
    おける一つの基板電極に対して接触又は近接することを
    特徴とする半導体素子。
  2. 【請求項２】 上記第１突起部は、上記ワイヤの溶融部
    分がキャピラリーにて成形され固化してなる成形部分
    と、上記溶融部分の近傍部分のワイヤにてなり上記成形
    部分の頂点部から上記頂点部より下方へ延在し上記成形
    部分に固着される線材部分とを備えた、請求項１記載の
    半導体素子。
  3. 【請求項３】 回路基板上の基板電極と、請求項１又は
    ２に記載の半導体素子の上記バンプとを電気的に接続し
    て形成されることを特徴とする半導体装置。
  4. 【請求項４】 半導体素子の電極にバンプを固着した半
    導体素子の製造方法であって、 ワイヤの溶融部分が固化した部分及びその近傍からなり
    上記電極に固着される第１突起部を形成し、 上記ワイヤの非溶融部分にて形成され、上記第１突起部
    から延在し上記第１突起部を上記電極へ投影した平面領
    域を越えかつ上記第１突起部とほぼ同じ上記電極からの
    高さまで延在させて第２突起部を形成するとき、該第２
    突起部の端部を当該半導体素子の周囲を越えて当該半導
    体素子の外側に延在させ、 上記第１突起部及び上記第２突起部は、当該半導体素子
    を回路基板に取り付けるときには上記回路基板における
    一つの基板電極に対して接触又は近接するものであるこ
    とを特徴とする半導体素子の製造方法。
  5. 【請求項５】 半導体素子の電極にバンプを固着した半
    導体素子であって、ワイヤの溶融部分が固化した部分及
    びその近傍からなり上記電極に固着される第１突起部を
    形成し、上記ワイヤの非溶融部分にて形成され、上記第
    １突起部から延在し上記第１突起部を上記電極へ投影し
    た平面領域を越えかつ上記第１突起部とほぼ同じ上記電
    極からの高さまで延在させて第２突起部を形成すると
    き、該第２突起部の端部を当該半導体素子の周囲を越え
    て当該半導体素子の外側に延在させて当該半導体素子を
    製造した後、 上記第１突起部及び第２突起部のそれぞれの頂点部分に
    それぞれ導電性接着剤を設け、当該半導体素子の上記バ
    ンプと回路基板上の基板電極との電気的接続を行った
    後、上記半導体素子の周囲を越えて当該半導体素子の外
    側に延在した外部突出部分を撮像して上記バンプと上記
    基板電極との電気的接続の良否を検査することを特徴と
    する半導体装置の製造方法。
  6. 【請求項６】 上記電気的接続の良否検査は、撮像した
    上記外部突出部分の撮像情報に基づき導電性接着剤の有
    無により行う、請求項５記載の半導体装置の製造方法。
  7. 【請求項７】 上記電気的接続の良否検査は、上記撮像
    に代えて、上記外部突出部分に接触子を電気的に接触さ
    せ上記半導体素子の動作を確認することで行う、請求項
    ５記載の半導体装置の製造方法。
  8. 【請求項８】 上記半導体素子の動作確認は、ダイオー
    ド特性検査である、請求項７記載の半導体装置の製造方
    法。
  9. 【請求項９】 上記導電性接着剤に代えて半田を使用す
    る、請求項５から８のいずれかに記載の半導体装置の製
    造方法。
JP28983696A 1996-10-01 1996-10-31 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法 Expired - Fee Related JP3439048B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP28983696A JP3439048B2 (ja) 1996-10-31 1996-10-31 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
EP20010119342 EP1158578B1 (en) 1996-10-01 1997-09-29 Integrated circuit or circuit board with bump electrode and manufacturing method thereof
DE1997637621 DE69737621T2 (de) 1996-10-01 1997-09-29 Halbleiterelement mit einer Höckerelektrode
EP20010119351 EP1158579B1 (en) 1996-10-01 1997-09-29 Wire bonding capillary for forming bump electrodes
DE69739125T DE69739125D1 (de) 1996-10-01 1997-09-29 Kapillare zum Drahtverbinden zur Herstellung von Höckerelektroden
EP19970116886 EP0834919B1 (en) 1996-10-01 1997-09-29 Semiconductor element having a bump electrode
DE1997629759 DE69729759T2 (de) 1996-10-01 1997-09-29 Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
TW086114222A TW366542B (en) 1996-10-01 1997-09-30 Semiconductor element, semiconductor element fabricating method, semiconductor device, and semiconductor device fabricating method
CNB2004100324793A CN100353499C (zh) 1996-10-01 1997-09-30 半导体元件及其制造方法,半导体器件及其制造方法
CNB971214948A CN1181531C (zh) 1996-10-01 1997-09-30 凸点电极的形成方法以及半导体元件和器件的制造方法
KR1019970050118A KR100283501B1 (ko) 1996-10-01 1997-09-30 반도체소자 및 그 제조방법과 반도체 장치 및 그 제조방법
US08/940,981 US6207549B1 (en) 1996-10-01 1997-09-30 Method of forming a ball bond using a bonding capillary
SG200007371A SG103272A1 (en) 1996-10-01 1997-10-01 Semiconductor element, semiconductor element fabricating method, semiconductor device, and semiconductor device fabricating method
SG9703631A SG79222A1 (en) 1996-10-01 1997-10-01 Semiconductor element, semiconductor element fabricating method, semiconductor device, and semiconductor device fabricating method
US09/768,246 US6894387B2 (en) 1996-10-01 2001-01-25 Semiconductor element having protruded bump electrodes
US11/073,714 US7071090B2 (en) 1996-10-01 2005-03-08 Semiconductor element having protruded bump electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28983696A JP3439048B2 (ja) 1996-10-31 1996-10-31 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10135222A JPH10135222A (ja) 1998-05-22
JP3439048B2 true JP3439048B2 (ja) 2003-08-25

Family

ID=17748408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28983696A Expired - Fee Related JP3439048B2 (ja) 1996-10-01 1996-10-31 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3439048B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof

Also Published As

Publication number Publication date
JPH10135222A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
EP1158578B1 (en) Integrated circuit or circuit board with bump electrode and manufacturing method thereof
JP3848723B2 (ja) 半導体装置の実装構造体及びその検査方法
JPH0563029A (ja) 半導体素子
US6179198B1 (en) Method of soldering bumped work by partially penetrating the oxide film covering the solder bumps
KR100306872B1 (ko) 반도체소자의2단돌기형상범프및그형성방법
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
JP3439048B2 (ja) 半導体素子、半導体素子の製造方法、半導体装置、及び半導体装置の製造方法
JP2699726B2 (ja) 半導体装置の実装方法
JP3388056B2 (ja) 半導体装置
JPH0992651A (ja) 半導体素子およびその接続方法
JP3383727B2 (ja) 半導体素子のバンプ形成方法
JPH08236575A (ja) 半導体装置及びその製造方法
JP4723312B2 (ja) 半導体チップおよび半導体装置
JPH0214536A (ja) フリップチップ実装構造
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JPH11330125A (ja) キャピラリ、バンプ形成方法、並びに電子部品及びその製造方法
JPH0855855A (ja) バンプボンディング装置用キャピラリー
JPH05315337A (ja) 半導体装置用電極とその実装体
JP2822997B2 (ja) 半導体装置およびその製造方法
JP2000332060A (ja) 半導体装置およびその製造方法
JPH0513500A (ja) テープキヤリアパツケージ
JPH09232367A (ja) 半導体装置の製造方法
JPH09214128A (ja) ボンディングツール
JPH04243135A (ja) バンプの製造方法とその整形具
JPH039525A (ja) バンプ形成方法及びその形成装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees