JPH09232367A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09232367A
JPH09232367A JP8033876A JP3387696A JPH09232367A JP H09232367 A JPH09232367 A JP H09232367A JP 8033876 A JP8033876 A JP 8033876A JP 3387696 A JP3387696 A JP 3387696A JP H09232367 A JPH09232367 A JP H09232367A
Authority
JP
Japan
Prior art keywords
lead
bonding
olb
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8033876A
Other languages
English (en)
Other versions
JP2798040B2 (ja
Inventor
Seiya Isozaki
誠也 磯崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8033876A priority Critical patent/JP2798040B2/ja
Publication of JPH09232367A publication Critical patent/JPH09232367A/ja
Application granted granted Critical
Publication of JP2798040B2 publication Critical patent/JP2798040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】フィルムキャリア型半導体装置の製造コストを
削減する。 【解決手段】チップ1の電極2と、フィルムキャリアテ
ープのILBリード3とを固着接続し、チップ1をリー
ドフレームのアイランド13に固着した後、フィルムキ
ャリアテープのOLBリード4とリードフレームのイン
ナリード11とを接続する。その際、OLBリード4と
インナリード11とを接合すべきOLB部14に対して
レーザ光23を照射し、OLBリード4を溶融または半
溶融状態にしてインナリード111に溶着させる。OL
Bリード4自体が溶融するので、接合状態はインナリー
ド11表面の酸化皮膜によって影響されない。インナリ
ード11表面に、酸化防止層および塑性変形層としての
厚いめっき層を形成する必要がないので、製造コストが
削減される。めっき金属層のマイグレーションなど、め
っき処理に伴う接続の信頼性の低下もなくなる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、フィルムキャリア型半導体装置(T
AB(Tape Automated Bondin
g)型半導体装置)のアウタリードボンデンィングリー
ドを金属製リードフレームのインナリードにボンディン
グした構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】図5に、この種の半導体装置の一例とし
て、TAB方式でインナリードボンディングしたチップ
を、金属製リードフレームを用いたQFP(Quad
Flat Package)構造のパッケージに収納し
て得られる半導体装置(以後、TABインQFP型半導
体装置と記す)の断面図を示す。図5を参照して、この
図に示される半導体装置は、大略、下記の工程により製
造される。すなわち、図5(a)に示すように、先ず、
TABテープのインナリードボンディングリード(以
後、ILBリードと記す)3とチップ1とを予めTAB
方式で接続する。その後、TABテープのアウタリード
ボンディングリード(以後、OLBリードと記す)4と
リードフレームのインナリード11とを位置合せする。
そして、図5(b)に示すように、両者の接合部(OL
B部14)に熱圧着ツール25によって熱と圧力とを加
えるという、いわゆる熱圧着法で、OLBリード4とイ
ンナリード11とを接合するのである。
【0003】このような熱圧着法で安定した接合性を得
るためには、接合面に例えば酸化皮膜のような接合を阻
害するものがないことが重要である。又、銅などの金属
箔からなるOLBリード4と、銅系合金や鉄ーニッケル
系合金などからなるインナリード11とを圧着するに
は、OLBリードやリードフレームよりも柔らかく塑性
変形する介在物も必要である。従って、従来、リードフ
レームのインナリード11には、その酸化を防止するた
めと熱圧着時の塑性変形層とするために、金あるいは銀
などの金属によるめっき処理が施され、例えば5〜10
μm程度というような比較的厚いめっき層26が形成さ
れている。酸化防止のためだけであれば例えば0.5μ
mというような薄いめっき層で十分なのであるが、塑性
変形層とするためにはある程度の厚さが必要であるから
である。このめっき処理は、リードフレームの製造工程
数や材料費を増加させ、リードフレームのコスト上昇の
一つの要因となっている。
【0004】これに対し、特開平1ー248631号公
報に、めっき処理を施さないリードフレームを用いる半
導体装置の製造方法が開示されている。この公報記載の
製造方法においては、図6(a),(b)に示すよう
に、めっき処理を施していないリードフレーム15のイ
ンナリード11のワイヤ接続面38に、還元性ガス35
を吹き付けながらレーザ光23を照射し、インナリード
11表面の酸化皮膜を除去してワイヤ33をボンディン
グする。この製造方法は、リードフレームのインナリー
ド11とチップ1の接続用電極(図示せず)とをワイヤ
ボンディング工法により接続した型の半導体装置に適用
されるものであるが、めっき処理していないリードフレ
ームを用いているので、本発明の適用対象であるTAB
型半導体装置に適用したときも、同様のコスト削減効果
が期待される。
【0005】
【発明が解決しようとする課題】上述した公報記載のワ
イヤボンディング工法による半導体装置の製造方法をT
ABインQFP型半導体装置(一例として)に適用しよ
うとするとき、以下の問題が生じる。
【0006】第1に、上記めっき処理をしていないリー
ドフレームを用いる製造方法によれば、ボンディング前
に還元性雰囲気中でレーザ光により処理する必要があ
る。しかも、ボンディング作業そのものは、一度除去し
た酸化膜が再発生する前に、還元性雰囲気中で行わなけ
ればならない。すなわち、ボンディング工程を、前処理
も含めて全て、高純度還元性雰囲気中で行わなければな
らない。このことから、装置が大がかりなものになって
しまい、この点でコスト上昇を招くという副作用が生じ
る。
【0007】第2に、TABインQFP型半導体装置の
場合、金などの金属細線を超音波などにより塑性変形さ
せて圧着するワイヤボンディング工法とは異って、圧着
時に塑性変形する介在物が無い場合は安定した接合性が
得られ難い。
【0008】以上のことから、上記公報記載のボンディ
ング方法を、TAB・QFP型半導体装置に直接適用し
て、製造コストを抑制しつつ接合部の安定性を向上させ
ることは、実際上は困難であるといえる。
【0009】従って、本発明は、TAB方式でインナリ
ードボンディングしたチップを金属製リードフレームを
用いたパッケージに収納した型の半導体装置を製造する
方法であって、製造コストを上昇させることなしに、T
ABテープのOLBリードと金属製リードフレームのイ
ンナリードとの接合の安定性を高め得る製造方法を提供
することを目的とするものである。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、電子回路が形成されたチップの接続用電極
と、フィルムキャリアテープのインナリードボンディン
グリードとを電気的に固着接続するインナリードボンデ
ィング工程と、前記インナリードボンディング終了後の
チップを金属製リードフレームのアイランドに固着した
後、前記フィルムキャリアテープのアウタリードボンデ
ィングリードと前記リードフレームのインナリードとを
接合して電気的に固着接続するアウタリードボンディン
グ工程とを含む半導体装置の製造方法において、前記ア
ウタリードボンディング工程では、前記アウタリードボ
ンディングリードと前記インナリードとを接合すべき部
位に対してレーザ光を照射することにより、前記アウタ
リードボンディングリードを溶融または半溶融状態にし
て前記インナリードに溶着させ、接合することを特徴と
する。
【0011】本発明の製造方法においては、アウタリー
ドボンディング工程以後にリードフレームの加熱処理が
行われる。これに対し、ワイヤボンディングタイプのパ
ッケージでは、先ずチップのマウント時に加熱処理が行
われる。従って、本発明の製造方法による場合、ワイヤ
ボンディング工法を用いる場合よりも、リードフレーム
のインナリードにおける酸化皮膜の発生そのものが著し
く少ない。
【0012】更に、本発明の半導体装置の製造方法で
は、TABテープのOLBリードと金属製リードフレー
ムのインナリードとを、レーザ光により直接溶着させ
る。OLBリードとインナリードの接合部に照射された
レーザ光は、照射部を瞬間的に約1000℃近くまで昇
温させる。この昇温によってTABテープのOLBリー
ドが溶融または半溶融状態となり、リードフレームと溶
着する。従って、接合の安定性がリードフレーム表面の
酸化皮膜の影響を受けることは、無い。又、OLBリー
ドそれ自体が溶融または半溶融状態となるので、従来必
要とされていた、金属めっき層などの塑性変形層として
の介在物も、必要ない。
【0013】しかも、従来の製造方法では必須であった
還元性雰囲気が不要であるので、装置はその分簡便なも
ので済む。
【0014】尚、予めリードフレームに酸化防止のため
の有機皮膜を施しておくと、レーザ光による昇温時にそ
の有機皮膜が焼失し、それと同時にTABテープのOL
Bリードが溶融、半溶融状態となってリードフレームと
溶着するので、より安定な接合性が得られる。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図1は、本発明の第1の
実施の形態によるTABインQFP型半導体装置の断面
図を、製造工程順に示す図である。図2は、図1に示さ
れる半導体装置の平面図を、製造工程順に示す図であ
る。尚、図1に示す断面図は、図2(b)に示す平面図
中のXーX切断線における断面図である。
【0016】先ず、図2(a)に示すように、ポリイミ
ドのような絶縁性フィルムキャリアテープ6に、搬送お
よび位置決め用のスプロケットホール7と、チップ1を
入れ込むためのデバイスホール8と、そのデバイスホー
ル8を取り囲む4つのアウタリードボンディングホール
(以後、OLBホールと記す)9とをそれぞれ形成す
る。フィルムキャリアテープ6のうちデバイスホール8
とその外側に位置するOLBホール9との間の部分は、
サスペンダ5となる。フィルムキャリアテープは、通
常、2層構造または3層構造となっているが、本実施の
形態では、3層構造のテープを用いた。勿論、2層構造
のものであっても良い。
【0017】更に、フィルムキャリアテープ6上に金属
箔を接着し、これをエッチングして所望形状の複数のリ
ードを形成する。このようにしてフィルムキャリアテー
プ6に形成されたリードを、以後、TABのリードと呼
ぶことにする。通常のTABのリードにおいては、その
素材である例えば銅などの酸化防止のために、金,すず
などの0.5μm程度の薄いめっき層が形成されるが、
本実施の形態の場合には、このめっき層のない素材のま
までも良い。尚、以後、上記TABのリードのうちサス
ペンダ5に接着されている部分より外側の部分を、OL
Bリード4と呼ぶ。一方、サスペンダ5に接着されてい
る部分よりデバイスホール8側に突き出ている部分を、
ILBリード3と呼ぶこととする。又、ILBリード3
の先端部分を、インナリードボンディング部(ILB
部)16と呼ぶこととする。OLBリード4の先端に
は、電気選別のためのパッド10が形成されている。I
LB部16は、チップ1の表面に形成されている接続用
電極2に接続される。電極2がチップ1の金属電極表面
に形成された金などのバンプの場合は、ギャング方式の
熱圧着法などを使用する。電極2がアルミなどのパッド
である場合は、例えば超音波併用のシングルポイントイ
ンナリードボンディン法などを使用する。このようにし
て、TABのリードのILB部16とチップ1の電極2
とを接続する、いわゆるインナリードボンディングを行
う。この後、パッド10に外部から電気接続を行って、
フィルムキャリアテープ6にインナリードボンディング
されたチップ1に対して、電気選別やBT試験がそれぞ
れ行われる。その後、金型を用いて、OLBホール9の
位置でOLBリード4を切断する。これにより、チップ
1,TABのリード及びサスペンダ5などからなるTA
B型半導体装置が、キャリアテープ6から分離される。
リードの数が多い多数ピンのときは、複数のリードに接
着されたサスペンダ5を残すことによって、リードのば
らけを防止することができる。
【0018】次に、TABのリードを折り曲げ、成形す
る。このとき、図1(a)に示すように、TABのリー
ドのうちサスペンダ5に接着されている部分とILBリ
ード3との間、ILBリード3とILB部16との間お
よび、TABのリードのうちサスペンダ5に接着されて
いる部分とOLBリード4との間がそれぞれ折り曲げら
れる。OLBリード4はその先端部分も折り曲げられ、
アウタリードボンディング部(OLB部)14が形作ら
れる。このようなリード成形により、ILB部16とO
LB部14とは実質的に同じ高さに調整され、TABの
リードのうちサスペンダ5に接着している部分が、IL
B部16及びOLB部14よりも上方に位置する形状と
なる。封止樹脂の熱膨張係数は、リードの熱膨張係数よ
り大きいため、封止樹脂とリードとの間に経時変化によ
って隙間が生じ易い。リードを上述のように曲げ、リー
ドに余裕を持たせた状態で樹脂封止を行うことによっ
て、この問題を解決することができる。
【0019】次に、図2(b)に示すように、TAB構
造のチップ1をリードフレーム15のアイランド13に
搭載する。リードフレーム15の素材には、銅系合金や
鉄ーニッケル系合金などが用いられる。リードフレーム
15のアイランド13は、図1(a)の断面図に示され
るとおり、予めリードフレーム15のインナリード11
よりも低い位置まで押し下げられている。この工程で
は、TAB構造のチップ1及びサスペンダ5を真空吸着
して、このアイランド13上方に搬送する。そして、銀
ペーストなどの導電性接着剤17が塗布されたアイラン
ド13の表面に、チップ1の裏面が接着される。このと
きチップ1は、TABのリードのOLB部14がそれぞ
れリードフレームのインナリード11の上方にそれぞれ
位置するように、アイランド13に固定される。
【0020】次いで、OLBリード4のOLB部14と
リードフレームのインナリード11との接続、いわゆる
アウタリードボンディングを行う。この実施の形態で
は、このときレーザ光を照射することによって、アウタ
リードボンディングを行う。先ず、図1(b)に示すよ
うに、TAB構造のチップ1がアイランド13に搭載さ
れたリードフレーム15を、アウタリードボンディング
ステージ19上に配置する。次に、固定ツール20でO
LB部14の近傍を固定する。そして、レーザ光23
を、OLB部14に照射する。レーザ光23は、アウタ
リードボンディングステージ19の上方に配置されたレ
ーザ光源21で発生され、集光レンズ22によりビーム
径が整えられている。OLBリード4は、照射されたレ
ーザ光23のエネルギーにより高温となり、溶融または
半溶融状態となってリードフレームのインナリード11
に溶着する。
【0021】前述のように、レーザ光を照射することに
より照射部を瞬間的に高温とし、TABのOLBリード
4を溶融または半溶融させてリードフレームと溶着させ
るため、接合状態はインナリード11表面の酸化皮膜の
影響を受けない。又、塑性変形する金属めっき層のよう
な介在物も、必要ない。更に、リードフレーム15に、
予め酸化防止のための有機皮膜を施しておくと、その有
機皮膜は昇温時に消失しそれと同時にTABのOLBリ
ード4が溶融または半溶融状態となってインナリード1
1と溶着するため、より安定した接合が得られる。具体
的には、レーザ光23としてYAGレーザを用い、例え
ば、OLBリード4のリード幅が0.065mm、リー
ドフレームのインナリード11の幅が0.125mmの
とき、ビーム径0.12mmのパルス発振タイプで1パ
ルスあたり0.05〜0.1ジュールのレーザ光23を
3パルス照射して、良好なOLB接合を得た。尚、良好
なOLB接合を得るためには、アウタリードボンディン
グ後のOLBリード4の厚みがアウタリードボンディン
グ前の厚みの40〜70%の範囲になるように、レーザ
光の出力を調整する必要があることが判明した。これ
は、アウタリードボンディング後のOLBリード4の厚
みがアウタリードボンディング前の70%以上である場
合、溶融不足で接合強度が弱く、その結果、封入時にO
LBリードが剥れるというオープン不良発生の確率が高
くなるためである。一方、アウタリードボンディング後
の厚みがボンディング前の40%以下のときは、リード
のネック部が弱くなるため、封入時にOLBリードが切
れるというオープン不良が生じ易くなるためである。
【0022】次に、例えばエポキシ樹脂のような熱硬化
性樹脂層18によって樹脂封止を行う。その後、リード
フレーム15のアウタリード12へのはんだなどのめっ
き処理、アウタリード部のリードフレーム15からの切
断および、パッケージの仕様に応じた、外部リード端子
のガルウィング形状あるいはJ字形状への成形などを行
う。
【0023】このようにして、TABのリードから形成
されたアウタリード部の先端部と、リードフレーム15
から形成されたインナリード部の先端部とが溶接されて
接続されたリード端子を有するTABインQFP型半導
体装置を完成する。
【0024】以上述べたTABインQFP型半導体装置
の製造方法によれば、リードフレーム15のインナリー
ド11表面に対するめっき処理が必要なくなる。その結
果、例えば240ピンのリードフレームでは、製造コス
トを20〜30%圧縮できるようになった。更に、接合
個所へのめっき層が不要になったので、銀のマイグレー
ションなど、めっき層に起因する不良の発生が全くなく
なって、信頼性の高いパッケージ構造が得られた。しか
も、レーザ光の照射による接続は、接続されるそのもの
自体を溶融または半溶融させ直接接合させるので、熱圧
着法や共晶法によりアウタリードボンディングを行った
半導体装置に比較して、接合強度を増加させることがで
きる。従って、本実施の形態によれば、従来の熱圧着法
や共晶法によりアウタリードボンディングを行った場合
に比べて、いわゆるオープンモードの不良が発生し難く
なり、電気的、機械的に安定したパッケージ構造を得る
ことができる。
【0025】次に、本発明の第2の実施の形態につい
て、図3および図4を参照して説明する。図3及び図4
は、本発明の2の実施の形態によるTABインQFP型
半導体装置の断面図を、製造工程順に示す図である。先
ず、第1の実施の形態における図2(a)に示す工程と
同様な工程を経て、チップ1、TABのリード及び、サ
スペンダ5などで構成されるTAB型半導体装置を形成
する。更に、図3(a)に示すように、TAB構造のチ
ップ1をリードフレーム15のアイランド13上に、接
着剤17で固定する。このチップ1は、TABのリード
のOLB部14がそれぞれリードフレームのインナリー
ド11の上方にそれぞれ位置するように、アイランド1
3に固定される。
【0026】本実施の形態では、次に、図3(b)に示
すように、リードフレームのインナリード11とTAB
テープのOLB部14とを、それぞれ一括して仮接続す
る。すなわち、ボンディングステージ24と熱圧着ツー
ル25とでインナリード11とOLB部14とを挟み込
み、太い矢印で図示する方向の圧力Pと温度とを加え
る。この圧力Pと温度の印加によって、インナリード1
1とOLB部14とが一括してそれぞれ圧着され、仮接
着される。この熱圧着ツール25を用いて行う仮接着に
は、従来の搬送系、認識系を有するOLBボンダを流用
できる。例えば、OLBリード4のリードピッチが0.
35mm、リード幅が0.065mm、数が240ピン
のとき、仮接着のアウタリードボンディングの条件は、
圧力P=30〜40kg、熱圧着ツールの温度400〜
500℃、ボンディング時間0.5〜1.0秒で実施で
きた。
【0027】更に、図4(a)に示すように、第1の実
施の形態におけると同様のボンディングを行うことがで
きる。
【0028】以上、TAB方式でインナリードボンディ
ングしたチップをQFP構造のパッケージに適用した二
つの実施の形態について説明したが、本発明はTABイ
ンQFP型半導体装置以外にも適用が可能である。すな
わち、液晶駆動用ICに使用されることが多いヂュアル
テープキャリアパッケージ(DTCP)のように、リー
ド端子がパッケージの二つの側面だけから出ているよう
なTAB型半導体装置にも適用できることは、明かであ
る。
【0029】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法では、TABのリードと金属製のリードフ
レームのインナリードとを、レーザ光により溶融または
半溶融状態とさせ接合させている。これにより本発明に
よれば、接合するそのもの自体が溶融、接着するので、
接合状態が接合表面の酸化皮膜などによって影響される
ことはなく、強固で安定な接合が得られ、オープン不良
のない、電気的、機械的に安定したパッケージ構造を得
ることができる。又、接合に際して、作業を還元性雰囲
気中で行う必要がないので、装置は簡便で済む。
【0030】しかも、リードフレームへのめっき処理を
不要にできるので、その分製造コストを低減させること
ができるのみならず、めっき金属のマイグレーションな
ど、めっき層に起因する接続の信頼性の低下も、無い。
【0031】本発明によれば、TABのリードと金属製
リードフレームのインナリードリードとの接合が強固で
安定した、接続の信頼性に優れたTAB型半導体装置
を、低コストで提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるTABインQ
FP型半導体装置の断面図を、製造工程順に示す図であ
る。
【図2】本発明の第1の実施の形態によるTABインQ
FP型半導体装置の平面図を、製造工程順に示す図であ
る。
【図3】本発明の第2の実施の形態によるTABインQ
FP型半導体装置の断面図を、製造工程順に示す図であ
る。
【図4】本発明の第1の実施の形態によるTABインQ
FP型半導体装置の断面図を製造工程順に示す図であっ
て、図3に示す工程以後の工程に関する図である。
【図5】従来のTABインQFP型半導体装置の断面図
を製造工程順に示す図である。
【図6】レーザ光を用いたワイヤボンディング方法の一
例を説明するための、断面図である。
【符号の説明】
1 チップ 2 電極 3 ILBリード 4 OLBリード 5 サスペンダ 6 フィルムキャリアテープ 7 スプロケットホール 8 デバイスホール 9 OLBホール 10 パッド 11 インナリード 12 アウタリード 13 アイランド 14 OLB部 15 リードフレーム 16 ILB部 17 接着剤 18 樹脂層 19 アウタリードボンディングステージ 20 固定ツール 21 レーザ光源 22 集光レンズ 23 レーザ光 24 ボンディングステージ 25 熱圧着ツール 26 めっき層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電子回路が形成されたチップの接続用電
    極と、フィルムキャリアテープのインナリードボンディ
    ングリードとを電気的に固着接続するインナリードボン
    ディング工程と、前記インナリードボンディング終了後
    のチップを金属製リードフレームのアイランドに固着し
    た後、前記フィルムキャリアテープのアウタリードボン
    ディングリードと前記リードフレームのインナリードと
    を接合して電気的に固着接続するアウタリードボンディ
    ング工程とを含む半導体装置の製造方法において、 前記アウタリードボンディング工程では、前記アウタリ
    ードボンディングリードと前記インナリードとを接合す
    べき部位に対してレーザ光を照射することにより、前記
    アウタリードボンディングリードを溶融または半溶融状
    態にして前記インナリードに溶着させ、接合することを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記アウタリードボンディング工程における前記レーザ
    光の照射の前に、前記アウタリードボンディングリード
    と前記インナリードとを仮接着する工程を設けたことを
    特徴とする半導体装置の製造方法。
  3. 【請求項3】 請求項1又は請求項2に記載の半導体装
    置の製造方法において、 前記フィルムキャリアテープとして、少くとも前記アウ
    タリードボンディングリードの部分は素材金属を生地の
    まま露出させた構造のフィルムキャリアテープを用いる
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    おいて、 前記リードフレームとして、その酸化を防止するための
    有機皮膜が形成されたリードフレームを用いることを特
    徴とする半導体装置の製造方法。
JP8033876A 1996-02-21 1996-02-21 半導体装置の製造方法 Expired - Lifetime JP2798040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8033876A JP2798040B2 (ja) 1996-02-21 1996-02-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8033876A JP2798040B2 (ja) 1996-02-21 1996-02-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09232367A true JPH09232367A (ja) 1997-09-05
JP2798040B2 JP2798040B2 (ja) 1998-09-17

Family

ID=12398728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8033876A Expired - Lifetime JP2798040B2 (ja) 1996-02-21 1996-02-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2798040B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013027354A1 (ja) * 2011-08-25 2015-03-05 パナソニック株式会社 接合体、パワー半導体装置及びそれらの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449724B2 (ja) * 2004-12-08 2010-04-14 株式会社デンソー 半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219942A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd Ic部品のリード接合方法
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH06196527A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd リードのボンディング方法及びその装置
JPH06196852A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd レーザ接合方法
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JPH0758157A (ja) * 1993-08-12 1995-03-03 Nec Corp テープ・キャリャ・パッケージ接続装置および接続方法
JPH07249654A (ja) * 1994-03-11 1995-09-26 Nippon Steel Corp 半導体装置及びその実装方法
JPH07335697A (ja) * 1994-06-07 1995-12-22 Nippon Steel Corp フィルムキャリヤ用レーザ半田付け装置及びこの装置を用いたフィルムキャリヤの実装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219942A (ja) * 1990-12-20 1992-08-11 Matsushita Electric Ind Co Ltd Ic部品のリード接合方法
JPH0661406A (ja) * 1991-02-08 1994-03-04 Toshiba Corp 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH06196527A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd リードのボンディング方法及びその装置
JPH06196852A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd レーザ接合方法
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
JPH0758157A (ja) * 1993-08-12 1995-03-03 Nec Corp テープ・キャリャ・パッケージ接続装置および接続方法
JPH07249654A (ja) * 1994-03-11 1995-09-26 Nippon Steel Corp 半導体装置及びその実装方法
JPH07335697A (ja) * 1994-06-07 1995-12-22 Nippon Steel Corp フィルムキャリヤ用レーザ半田付け装置及びこの装置を用いたフィルムキャリヤの実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013027354A1 (ja) * 2011-08-25 2015-03-05 パナソニック株式会社 接合体、パワー半導体装置及びそれらの製造方法
US9013029B2 (en) 2011-08-25 2015-04-21 Panasonic Intellectual Property Management Co., Ltd. Joined body having an anti-corrosion film formed around a junction portion, and a semiconductor device having the same

Also Published As

Publication number Publication date
JP2798040B2 (ja) 1998-09-17

Similar Documents

Publication Publication Date Title
US3672047A (en) Method for bonding a conductive wire to a metal electrode
KR910002454B1 (ko) 필름 캐리어 및 이 필름 캐리어를 이용한 본딩방법
JP5090088B2 (ja) 半導体装置およびその製造方法
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
JP4722757B2 (ja) 半導体装置の製造方法
JPS63119552A (ja) Lsiチツプ
JP2003133508A (ja) 半導体装置
JP5008832B2 (ja) 半導体装置及び半導体装置の製造方法
JP2001015541A (ja) 半導体装置および半導体装置の製造方法
JPH10275826A (ja) 半導体装置およびその製造方法
JP2798040B2 (ja) 半導体装置の製造方法
JP2839019B2 (ja) 半導体装置の製造方法
JP3456576B2 (ja) 半導体装置およびその製造方法
JP2629633B2 (ja) 半導体装置の製造方法
JP3459277B2 (ja) 固体電解コンデンサー
JPH0590460A (ja) 半導体装置の製造方法
JP4521954B2 (ja) Icモジュールの製造方法
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JP2848373B2 (ja) 半導体装置
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
US6407457B1 (en) Contact-bumpless chip contacting method and an electronic circuit produced by said method
JPH0344050A (ja) 半導体装置及びその製造方法
JPH05145004A (ja) 半導体装置の製造方法
JPH09330943A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980602