JP4219781B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4219781B2
JP4219781B2 JP2003345470A JP2003345470A JP4219781B2 JP 4219781 B2 JP4219781 B2 JP 4219781B2 JP 2003345470 A JP2003345470 A JP 2003345470A JP 2003345470 A JP2003345470 A JP 2003345470A JP 4219781 B2 JP4219781 B2 JP 4219781B2
Authority
JP
Japan
Prior art keywords
capillary
bump
gold wire
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003345470A
Other languages
English (en)
Other versions
JP2005116603A (ja
Inventor
哲也 岩田
南木 森賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003345470A priority Critical patent/JP4219781B2/ja
Priority to US10/954,520 priority patent/US7153764B2/en
Publication of JP2005116603A publication Critical patent/JP2005116603A/ja
Priority to US11/633,591 priority patent/US7510958B2/en
Application granted granted Critical
Publication of JP4219781B2 publication Critical patent/JP4219781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49181—Assembling terminal to elongated conductor by deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

この発明は、半導体チップのパッド上にバンプを形成するプロセスを含む半導体装置の製造方法に関するものである。
バンプを形成した後で、バンプにつながる金線の付け根部を脆弱化する方法が、特開平５−２３５００２号公報に開示されている。この先行技術では、バンプ形成後にキャピラリを水平方向に移動させ、バンプにつながる金線の付け根部を脆弱化させる。この金線の付け根部の脆弱化は、金線の切断を容易にする効果がある。
特開平５−２３５００２号公報
しかし、バンプ形成後、キャピラリを水平移動させるときに、その移動速度をバンプ形成時のキャピラリの移動速度と同じ速度とすれば、キャピラリの移動速度が大きいために、脆弱化された金線の付け根部の形状、寸法が安定しない不都合がある。脆弱化によっても付け根部に必要以上の強度が残れば、切断時に付け根部に上方に突出する突起が発生し、また切断時の機械的衝撃が大きくなり、切断と同時に、キャピラリから繰り出された金線が湾曲して、以後のボンディング作業に障害を来たす不都合が起きる。逆に、付け根部の脆弱化が行き過ぎると、脆弱化の段階でバンプと金線とが切断され、次のボンディングのために、金線をキャピラリから所定長さ繰り出すことができなくなる不都合も起こる。
この発明は、金線の付け根部の脆弱化を行ないながら、併せてその付け根の形状、寸法をより安定化できる半導体装置の製造方法を提案する。
この発明は、パッド上にバンプを形成するバンプ形成プロセスを含む半導体装置の製造方法であって、前記バンプ形成プロセスは、キャピラリを移動させながらこのキャピラリから金線を繰り出して前記パッド上にバンプを形成するバンプ形成工程と、このバンプ形成後に前記キャピラリをほぼ水平方向に僅かに移動して前記バンプにつながった前記金線の付け根部の強度を小さくするスライド工程と、このスライド工程の後で前記金線を前記付け根部において切断する切断工程を含み、前記スライド工程では前記バンプ形成工程よりも前記キャピラリの移動速度を小さくすることを特徴とする。
この発明の半導体装置の製造方法では、バンプを形成するバンプ形成工程の後で、キャピラリをほぼ水平方向に僅かに移動してバンプにつながった金線の付け根部の強度を低減するスライド工程において、キャピラリの移動速度をバンプ形成工程におけるキャピラリの移動速度よりも小さくするので、スライド工程において、金線のほぼ水平方向の移動量が安定し、これにともない、バンプにつながる金線の付け根部の形状、寸法が安定するので、金線が付け根部で切断されたときに、不要な突起が発生するのを防止し、併せて以後のボンディング作業に対する障害も防止できる。
以下この発明の実施の形態について、図面を参照して説明する。
実施の形態１．
図１はこの発明による半導体装置の製造方法に含まれるバンプ形成プロセスにおけるキャピラリの移動を示すグラフである。このバンプ形成プロセスは、周知のボンディングマシンを使用して実行される。このボンディングマシンは、金線が中心孔を貫通するように繰り出されるキャピラリＣＰと、金線をクランプするクランパＣＬと、キャピラリＣＰから繰り出された金線の先端にボールＢＡを形成するボール形成手段ＢＦとを含んでいる。
図１に示すバンプの形成プロセスは、バンプ形成工程ＢＰと、スライド工程ＳＬと、切断工程ＣＴの３つの工程を含んでいる。この３つの工程の中の、スライド工程ＳＬと、切断工程ＣＴが図２に拡大して示される。なお実施の形態１では金線として、直径ｄが２４．５μｍの金線が使用された。
図１、図２には、ＡからＪまでの１０のキャピラリの動作が示される。バンプ形成工程ＢＰは、動作Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆまでの６つの動作を含み、またスライド工程ＳＬは動作Ｇ、Ｈ、Ｉ、Ｊの４つの動作を含む。
まず、バンプ形成工程ＢＰについて説明する。図１の動作Aは、キャピラリＣＰの中心孔から金線を繰り出し、この金線に端部に、ボール形成手段ＢＦを用いてボールＢＡを形成し、このボールＢＡを半導体装置の１つのパッドに押し付ける第１ボンディング動作Ｘ１の後に、実行される。前記ボール形成手段ＢＦは、例えば金線の端部との間でアークを発生させる手段であり、このアークの熱により金線の端部にボールＢＡを形成する。ボール形成後、キャピラリＣＰを半導体チップの１つのパッドの真上に位置させ、この状態からキャピラリを真下に移動させ、ボールＢＡをパッドに押し付ける。この動作によって、ボールＢＡはパッドに押し付けられ、第１ボンディング動作Ｘ１が完了する。
動作Ａは、このボールＢＡをキャピラリＣＰによってパッドに押し付けた状態から、次の第２ボンディング動作Ｘ２に備えて、キャピラリＣＰを所定量上昇させ、キャピラリＣＰから金線を繰り出す動作である。この動作Ａに対して、動作ＢはキャピラリＣＰの上昇角度を与える動作である。動作Ａ、Ｂにより、キャピラリは斜め上方に動作Ａの上昇量に応じた距離だけ第２ボンディング動作に向けて繰り出されることになる。
動作Ｃは第２ボンディング動作Ｘ２のために、キャピラリＣＰを第１ボンディング動作Ｘ１によりボンディングされたボールＢＡの中心から所定のオフセット量だけずれた位置に移動させる動作である。この動作Ｃは、キャピラリＣＰを真上に上昇させる動作であり、動作Ａ、Ｂによって斜め上方に移動した動作に続いて、キャピラリＣＰを真上上方に移動させることにより、前記所定のオフセット量だけ隔たった位置にキャピラリＣＰを移動させる。
動作Ｄは動作Ｃに続いて、キャピラリＣＰを円弧運動させ、第１ボンディング動作Ｘ１によってパッドにボンディングされたボールＢＡにつながった金線繰り出し量を微調整する。この動作Ｄにより微調整された金線繰り出し量が、形成されるバンプの高さを決定する。
動作Ｅは動作ＤによるキャピラリＣＰの円弧運動の終点位置を微調整する金線繰り出し後の水平移動であり、この動作によってボールＢＡにつながる金線繰り出し量が最終調整される。動作Ｆは、動作Ｃによるオフセット量に関連してそのオフセットの方向を設定する。この動作Ｆは第１ボンディング動作によりボンディングされたボールＢＡの中心の周りの３６０度の角度方向の中から、所定の角度方向を設定する。
動作ＡからＦに基づき、前記第１ボンディング動作Ｘ１によってパッド上にボンディングされたボールＢＡに対し、このボールＢＡにつながった金線の繰り出しを行ない、この金線に繰り出し量に伴なうたるみを与えた状態で、ボールＢＡ上に第２ボンディング動作Ｘ２を行なう。第１、第２ボンディング動作Ｘ１、Ｘ２により、バンプが形成される。このバンプの高さは第１ボンディング動作によるボールＢＡの高さと、動作ＡからＦによる金線繰り出し量とに依存する。形成されたバンプの中心位置から動作Ｃによるオフセット量だけずれた位置には金線がつながり、この金線はほぼ真上に延びてキャピラリＣＰの中心孔を貫通する。
バンプ形成工程ＢＰにおけるキャピラリＣＰの各動作ＡからＦは、キャピラリＣＰの動作速度Ｖ０を５００（ｍｍ／ｓｅｃ）から１０００（ｍｍ／ｓｅｃ）として実行される。この動作速度Ｖ０はかなりの高速動作であるが、半導体チップに対するボンディングプロセスを効率的に行なうために、通常このような動作速度Ｖ０が採用される。
さて、バンプ形成工程ＢＰに続き、この発明の特徴として、スライド工程ＳＬが実行される。このスライド工程ＳＬは、図２の動作Ｇ、Ｈ、Ｉ、Ｊを含む。
動作Ｇはスライド工程ＳＬの最初に実行される動作であり、前記バンプ形成工程ＢＰに続いて実行させる。この動作Ｇは、バンプに接触しているキャピラリＣＰをバンプに接触しない位置、すなわちバンプから僅かに離れた位置まで引き上げる動作である。この動作Ｇでは、具体的には、キャピラリはバンプから真上に１１０μｍ以下の僅かな寸法Ｇｄだけ上昇される。金線の直径ｄが２４．５μｍであるので、金線の直径ｄに換算すれば、その４４９％以下の引き上げ量Ｇｄとされる。実際には、１０〜２０μｍ（金線の直径ｄの３９．３から７８．７％）の引き上げ量Ｇｄとするのが好ましく、具体的には１５μｍ（金線の直径ｄの５９％）の引き上げ量Ｇｄとされた。
動作Ｇの動作速度Ｇｖは、バンプ形成工程ＢＰの動作速度Ｖ０の１／２から１／１０とされる。すなわち動作速度Ｖ０の最大値１０００（ｍｍ／ｓｅｃ）の１／２、すなわち５００（ｍｍ／ｓｅｃ）から、その最小値５００（ｍｍ／ｓｅｃ）の１／１０、すなわち１００（ｍｍ／ｓｅｃ）とされた。
動作Ｈは動作Ｇに続いて実行されるスライド動作である。このスライド動作Ｈでは、キャピラリＣＰを水平方向に、すなわちパッドの面とほぼ平行に、僅かな寸法だけ超音波を加えながら、移動させる。この水平方向の移動量Ｈｄは、金線の直径ｄの６０から８０％、すなわち金線の直径ｄが２５．４μｍであるので、１５．２から２０．３μｍとするのが好ましく、具体的には金線の直径ｄの７０％、すなわち１７．８μｍとされた。動作Ｉはキャピラリに加えられる超音波を示す。
スライド動作ＨにおけるキャピラリＣＰの動作速度Ｈｖは、バンプ形成工程ＢＰの動作速度Ｖ０よりも小さく設定される。この動作速度Ｈｖは、動作速度Ｖ０の１／２から１／２５とするのが好ましく、動作速度Ｖ０の最大値１０００（ｍｍ／ｓｅｃ）の１／２、すなわち２５０（ｍｍ／ｓｅｃ）から、その最小値５００（ｍｍ／ｓｅｃ）の１／２５、すなわち２０（ｍｍ／ｓｅｃ）とするのが好ましい。この範囲の中でも、動作速度Ｖ０の１／１５、すなわち動作速度Ｖ０の最大値１０００（ｍｍ／ｓｅｃ）の１／１５である６６．７（ｍｍ／ｓｅｃ）から、動作速度Ｖ０の１／２５、すなわち動作速度Ｖ０の最小値５００（ｍｍ／ｓｅｃ）の１／２５である４０（ｍｍ／ｓｅｃ）とするのが望ましい。実際には動作速度Ｖ０の最大値、すなわち１０００（ｍｍ／ｓｅｃ）の１／２５、すなわち４０（ｍｍ／ｓｅｃ）とされた。
動作Ｊは、動作Ｈにおけるキャピラリの移動方向、すなわち、キャピラリＣＰを水平方向の３６０度の中で、どの方向に移動させるかを設定する動作である。
スライド工程ＳＬでは、まず動作ＧによりキャピラリＣＰを引き上げ量Ｇｄだけ引き上げた後、スライド動作Ｈにより、水平方向に移動量Ｈｄだけ、バンプ形成工程ＢＰにおけるキャピラリＣＰの動作速度Ｖ０よりも小さい動作速度Ｈｖで、キャピラリＣＰを移動させる。このキャピラリＣＰの水平移動により、キャピラリＣＰはその中心孔からほぼ真下に延びてバンプにつながっている金線の付け根部を水平方向に押圧し、付け根部の水平方向の肉厚を薄くする。
例えば、実施の形態１で、直径２５．４μｍの金線を使用し、その直径の７０％、すなわち１７．８μｍの水平移動量Ｈｄだけ移動させると、単純には金線の付け根部の水平方向の肉厚は、２５．４−１７．８＝７．６μｍにまで薄くされる。この付け根部の肉厚の低減により、金線の付け根部の機械的強度の低減が図られる。
スライド動作Ｈでは、キャピラリＣＰに超音波振動が加えられる。この超音波振動は、スライド動作ＨにおいてキャピラリＣＰと、その中心孔を延びる金線との間の摩擦を適当な値に低下させる。この超音波振動により金線がキャピラリＣＰに引っ掛かることなく、キャピラリＣＰが金線の付け根部をスムーズに水平方向に押圧し、付け根部の肉厚を薄くする。
図３は、スライド工程ＳＬの終了段階におけるバンプと、それにつながる金線を示す。この図３において、符号１はバンプ、符号２はこのバンプ１の上面の端部につながった金線、符号３はこの金線のバンプ１との付け根部、符号４はパッドである。バンプ１の上面は、キャピラリＣＰによる押圧に基づき、平らになっている。この平らになったバンプ１の上面の端部に付け根部３を介して、金線２がつながっている。付け根部３の水平方向の肉厚は金線２の直径に比べて充分に薄くなっており、その機械的強度の低減が図られている。
スライド工程ＳＬのおけるキャピラリＣＰの水平移動速度Ｈｖが、バンプ形成工程ＢＰのおけるキャピラリＣＰの移動速度Ｖ０よりも小さく設定されているので、スライド動作Ｈでは、キャピラリＣＰの移動量が常に安定する。この結果、付け根部３における肉厚も安定化され、強度の低減も安定し、常にほぼ揃った強度まで脆弱化される。
このスライド動作Ｈにおける動作速度Ｈｖが、動作速度Ｖ０と同じにされると、スライド動作Ｈの僅かな水平移動による加速度が大きく、この大きな加速度のために水平移動の終点位置が不安定となり、付け根部３の水平方向の肉厚が所定値まで薄くされないケース、または付け根部３の肉厚が０となって、切断されるケースなどが発生する不都合がある。付け根部３に肉厚が厚く残れば、次の切断工程ＣＴにおいて、付け根部３での切断により上方に突出する突起が残る不都合が発生し、また付け根部３がスライド動作Ｈにより切断されれば、次の切断工程ＣＴの前にキャピラリＣＰから金線を繰り出し、テール部を確保することが不可能となり、以後のボンディング作業に障害が発生する不都合がある。
スライド工程ＳＬに続き、金線２の切断工程ＣＴが実行されるが、この切断工程ＣＴの前に、キャピラリＣＰを真上に所定量、例えば５００から６００μｍ引き上げる動作が行なわれ、この動作により金線２にテール部ＴＰが確保される。この動作は、付け根部３で金線２がバンプ１につながっている状態で実行される。すなわち、金線２がバンプ１につながっている状態で引き上げることにより、キャピラリＣＰから所定量の金線が繰り出され、所定長さのテール部が確保される。このテール部ＴＰを確保した状態で、クランプ手段により、金線２がクランプされ、この金線２をクランプした状態で、キャピラリＣＰを引き上げることにより、金線が付け根部３で切断され、キャピラリＣＰからは所定長さのテール部ＴＰが伸びた状態となる。なお、クランプ手段はこの切断工程ＣＴまでは動作せず、この切断工程ＣＴで初めて金線をクランプする。
図４は切断工程ＣＴの終了後のバンプを示す。金線は付け根部３で切断され、小さな延長部５が形成されている。この延長部５は、バンプ１の上面の端部からほぼ水平に僅かに延びており、バンプ１の以後のボンディングの支障とはならない。図４に示すバンプ１は、そのまま回路との接続に使用することもでき、また実施の形態２のように、さらにリバースボンディングを行ない、インナーリードと接続して使用することもできる。
図５は切断工程ＣＴにおける金線の切断強度を示すグラフである。グラフＹ１は実施の形態１による切断強度を示し、グラフＹ２は比較のためにスライド工程ＳＬを実施しない場合の切断強度を示す。縦軸が切断強度［グラムフォース（ｇｆ）］である。グラフＹ１、Ｙ２は同じ２５．４μｍの直径の金線を用いた場合の切断強度であるが、実施の形態１では、その直径の７０％に相当する水平移動量Ｈｄが与えられるため、切断強度は大きく低下する。
切断工程ＣＴの後で、キャピラリＣＰから所定量だけ繰り出された金線のテール部ＴＰの下端に、再びボールＢＡを形成する。このボールＢＡは、ボール形成手段によって作られ、次のボンディングに使用される。実施の形態１では、このボールＢＡの形成は、スライド工程ＳＬにおいて、付け根部３の水平方向の肉厚が確保され、この結果、所定長さのテール部ＴＰが確保されているので、このテール部ＴＰに対し、支障なく形成することができる。
以上のように、実施の形態１では、バンプ形成工程ＢＰによりバンプ１を形成した後に、キャピラリＣＰをほぼ水平方向に僅かに移動してバンプ１につながった金線２の付け根部３の強度を小さくするスライド工程ＳＬを行ない、このスライド工程ＳＬではバンプ形成工程ＢＰよりもキャピラリＣＰの移動速度を小さくするので、スライド工程ＳＬにおけるほぼ水平方向の移動量Ｈｄを安定させ、これに伴ない、付け根部３のほぼ水平方向の肉厚を安定にし、その強度を低減された値にすることができるので、安定したボンディング動作を行なうことができる。
また、スライド工程ＳＬにおけるキャピラリＣＰの移動速度Ｈｖを、バンプ形成工程ＢＰの移動速度Ｖ０の１／２から１／２５、好ましくは１／１５から１／２５に低下させるので、スライド工程ＳＬにおけるほぼ水平方向の移動量Ｈｄを充分に安定させることができる。
また、スライド工程ＳＬにおけるキャピラリＣＰのほぼ水平方向の移動量Ｈｄを、金線の直径ｄの６０から８０％、特にほぼ７０％としたので、付け根部３を必要な強度とすることができる。
また、スライド工程ＳＬにおいて、キャピラリＣＰに超音波振動を加えるので、キャピラリＣＰをスムーズにほぼ水平方向に、安定して所定の移動量Ｈｄで移動することができる。
また、スライド工程において、キャピラリＣＰをほぼ水平方向に移動させる前に、キャピラリＣＰをほぼ垂直方向に、バンプから離れる方向に上昇させるので、キャピラリＣＰをほぼ水平方向に移動させるときに、キャピラリＣＰがバンプ１に引っ掛かることもなく、スムーズに安定して所定の移動量Ｈｄで移動することができる。
また、実施の形態１では、スライド工程ＳＬの後で、金線２がバンプ１につながった状態で、キャピラリＣＰを上昇させ、キャピラリＣＰから金線を所定長さだけ繰り出すので、付け根部の安定に伴ない、このキャピラリＣＰからの金線の繰り出しを支障なく実行できる。
併せて、キャピラリＣＰから繰り出された金線の端部にボールＢＡを形成するので、所定長さの金線の端部に、所望の大きさのボールＢＡを形成できる。
実施の形態２．
この実施の形態２は、実施の形態１によりバンプ１を形成し、金線２をその付け根部３で切断した後、金線を所定長さ繰り出し、その端部にボールＢＡを形成した状態で、この形成されたボールＢＡにより半導体装置のインナーリードに対するボールボンディングと、さらのこのボールボンディングから金線をバンプ上にステッチボンディングするリバースボンディング工程を実行する。
前記ボールボンディングでは、金線の先端に形成したボールＢＡがキャピラリＣＰによりインナーリードの表面にボンディングされる。インナーリードは周知の通り、半導体チップの周囲に配置され、半導体チップが樹脂パッケージなどで封止されたときに、この樹脂パッケージから外部に延長され、半導体チップと外部との電気的な接続を行なう。金線はボールボンディング位置から、さらに実施の形態１で形成したバンプ１の上面に引き回され、このバンプ１の上面にステッチボンディングされる。このステッチボンディングの後、金線はそのステッチボンディングの位置で切断される。前記ボールボンディングからステッチボンディングに延びる金線は、インナーリードと、半導体チップ上のバンプとを電気的に接続する。
実施の形態２において、インナーリードからバンプへ向かう方向と、前記バンプ形成工程ＢＰにおける動作Ｆと、スライド工程ＳＬにおける動作Jとの間に、所定の関係が維持される。動作Ｆは、第１ボンディングＢＤ１に対する第２ボンディング動作Ｘ２のオフセットに関して、第１ボンディング動作Ｘ１によりパッド４にボンディングされたボールＢＡの中心からのオフセットの方向、すなわち第１ボンディング動作Ｘ１によりパッドにボンディングされたボールの中心の周りの３６０度の方向の中で、インナーリードからバンプへ向かう方向とほぼ一致するようにその方向が設定される。
また動作Ｊは、スライド工程ＳＬにおいて、キャピラリＣＰをほぼ水平に移動させる場合の移動方向を設定するが、動作Ｆと同じに、インナーリードからバンプに向かう方向とほぼ一致するように、その方向が設定される。
この実施の形態２では、動作Ｆによるオフセットの方向と、動作Ｊによるほぼ水平移動の方向とが、ともにインナーリードからバンプに向かう方向とほぼ一致するように設定される結果、付け根部３はバンプ１のインナーリードと反対側の端部でバンプ１につながり、またスライド動作Ｇはこの付け根部３を、さらにインナーリードから遠ざかる方向に、付け根部３を押圧することとなり、切断工程ＣＴによる延長部５も、インナーリードと反対側に残る。
この構成は、インナーリードからバンプへ向かう金線について、バンプ１の上面に対するステッチボンディングを容易にし、その接合性を向上する。
この発明による半導体装置の製造方法は、半導体集積回路の製造などに応用され、その半導体集積回路のパッド上に、安定した形状、寸法のバンプを形成するのに有効である。
この発明による半導体装置の製造方法の実施の形態１に含まれるバンプ形成プロセスにおけるキャピラリ動作を示すグラフ。 図１に示すスライド工程と切断工程を拡大したグラフ。 実施の形態１のバンプ形成プロセスによって形成されたバンプとそれにつながる金線を示す斜視図。 実施の形態１のバンプ形成プロセスによって形成されたバンプを示す斜視図。 実施の形態１による金線の切断強度を従来と比較して示すグラフ。
符号の説明
１：バンプ、２：金線、３：付け根部、４：パッド、５：延長部。

Claims (11)

  1. パッド上にバンプを形成するバンプ形成プロセスを含む半導体装置の製造方法であって、前記バンプ形成プロセスは、キャピラリを移動させながらこのキャピラリから金線を繰り出して前記パッド上にバンプを形成するバンプ形成工程と、このバンプ形成後に前記キャピラリをほぼ水平方向に僅かに移動して前記バンプにつながった前記金線の付け根部の強度を小さくするスライド工程と、このスライド工程の後で前記金線を前記付け根部において切断する切断工程を含み、前記スライド工程では前記バンプ形成工程よりも前記キャピラリの移動速度を小さくすることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、前記スライド工程では前記キャピラリの移動速度を前記バンプ形成工程におけるキャピラリの移動速度の１／２から１／２５としたことを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、前記スライド工程では前記キャピラリの移動速度を前記バンプ形成工程におけるキャピラリの移動速度の１／１５から１／２５としたことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法であって、前記スライド工程において、前記キャピラリが前記金線の直径の６０％から８０％の移動量で、ほぼ水平方向に移動されることを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法であって、前記スライド工程において、前記キャピラリが、前記金線の直径のほぼ７０％の移動量で、ほぼ水平方向に移動されることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法であって、前記スライド工程において、前記キャピラリをほぼ水平方向に移動するときに、前記キャピラリに超音波振動を加えることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法であって、前記スライド工程において、前記キャピラリをほぼ水平方向に移動させる前に、前記キャピラリをほぼ垂直方向に、バンプから離れる方向に僅かに上昇させることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法であって、前記切断工程の後で、前記キャピラリを上昇させ、前記キャピラリから前記金線を所定長さだけ繰り出し、その後に前記切断工程を実行することを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法であって、前記切断工程の後で、キャピラリから繰り出された金線の端部にボールを形成することを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法であって、前記ボールを形成した後で、前記金線をインナーリードへボールボンディングし、その後、前記金線を前記バンプへステッチボンディングするボンディング工程が行われることを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法であって、前記スライド工程において、前記キャピラリを、前記インナーリードから前記バンプへ向かう方向に、ほぼ水平移動に移動させることを特徴とする半導体装置の製造方法。
JP2003345470A 2003-10-03 2003-10-03 半導体装置の製造方法 Expired - Fee Related JP4219781B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003345470A JP4219781B2 (ja) 2003-10-03 2003-10-03 半導体装置の製造方法
US10/954,520 US7153764B2 (en) 2003-10-03 2004-10-01 Method of manufacturing a semiconductor device including a bump forming process
US11/633,591 US7510958B2 (en) 2003-10-03 2006-12-05 Method of manufacturing a semiconductor device including a bump forming process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345470A JP4219781B2 (ja) 2003-10-03 2003-10-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005116603A JP2005116603A (ja) 2005-04-28
JP4219781B2 true JP4219781B2 (ja) 2009-02-04

Family

ID=34386341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345470A Expired - Fee Related JP4219781B2 (ja) 2003-10-03 2003-10-03 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7153764B2 (ja)
JP (1) JP4219781B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4219781B2 (ja) * 2003-10-03 2009-02-04 株式会社ルネサステクノロジ 半導体装置の製造方法
CN103500715B (zh) * 2013-09-30 2016-01-20 中南大学 一种抗侧摆三维引线成弧方法
CN110854094A (zh) * 2019-11-27 2020-02-28 中国兵器工业集团第二一四研究所苏州研发中心 大尺寸芯片的键合线低弧键合方法
WO2022269772A1 (ja) * 2021-06-22 2022-12-29 株式会社新川 バンプ形成装置、バンプ形成方法及びバンプ形成プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JPH056893A (ja) 1991-02-22 1993-01-14 Fujitsu Ltd キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置
JPH05235002A (ja) 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd バンプ形成方法
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
DE69729759T2 (de) * 1996-10-01 2005-07-07 Matsushita Electric Industrial Co., Ltd., Kadoma Integrierte Schaltung oder Platine mit einer Höckerelektrode und Verfahren zu Ihrer Herstellung
JP3202193B2 (ja) 1998-04-24 2001-08-27 シャープタカヤ電子工業株式会社 ワイヤボンディング方法
JP3457196B2 (ja) 1998-12-22 2003-10-14 株式会社カイジョー ボールボンディング方法
JP4290834B2 (ja) 1999-11-19 2009-07-08 パナソニック株式会社 バンプボンディング方法と装置
JP4313958B2 (ja) 2001-03-22 2009-08-12 株式会社新川 ワイヤボンディング方法
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
JP4219781B2 (ja) * 2003-10-03 2009-02-04 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070077746A1 (en) 2007-04-05
US7510958B2 (en) 2009-03-31
US20050074958A1 (en) 2005-04-07
JP2005116603A (ja) 2005-04-28
US7153764B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
JP4860128B2 (ja) ワイヤボンディング方法
WO2010050078A1 (ja) ワイヤボンディング方法及び半導体装置
US20060216863A1 (en) Method of manufacturing semiconductor device
WO2010047002A1 (ja) ワイヤボンディング方法及び半導体装置
JP2006013512A (ja) ワイヤボンディング用キャピラリ
US7510958B2 (en) Method of manufacturing a semiconductor device including a bump forming process
US9922952B2 (en) Method for producing semiconductor device, and wire-bonding apparatus
KR101867921B1 (ko) 반도체 장치의 제조 방법, 반도체 장치 및 와이어 본딩 장치
TW200529397A (en) Method for producing a wedge-wedge wire connection
JP3049515B2 (ja) ワイヤボンデイング方法
US7741208B2 (en) Method for making a wedge wedge wire loop
JP4369401B2 (ja) ワイヤボンディング方法
US6270000B1 (en) Wire bonding method
JP2013084848A (ja) 半導体装置及びワイヤーボンディング方法
JP2500655B2 (ja) ワイヤ―ボンディング方法及びその装置
US10692835B2 (en) Ball bond attachment for a semiconductor die
JP5898049B2 (ja) 半導体装置および半導体装置の製造方法
JP3322642B2 (ja) 半導体装置の製造方法
JPH0530058B2 (ja)
JP3923379B2 (ja) 半導体装置
JP3202193B2 (ja) ワイヤボンディング方法
WO2022013955A1 (ja) ワイヤボンディング装置及び半導体装置の製造方法
JPH04255237A (ja) 半導体装置の製造方法
JP2527531B2 (ja) ワイヤボンディング装置
JP4558832B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees