JPH1041437A - 樹脂モールド型半導体装置 - Google Patents

樹脂モールド型半導体装置

Info

Publication number
JPH1041437A
JPH1041437A JP8196811A JP19681196A JPH1041437A JP H1041437 A JPH1041437 A JP H1041437A JP 8196811 A JP8196811 A JP 8196811A JP 19681196 A JP19681196 A JP 19681196A JP H1041437 A JPH1041437 A JP H1041437A
Authority
JP
Japan
Prior art keywords
thin film
capacitor
resin
semiconductor device
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8196811A
Other languages
English (en)
Inventor
Kazuo Matsuzaki
一夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP8196811A priority Critical patent/JPH1041437A/ja
Publication of JPH1041437A publication Critical patent/JPH1041437A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】電子装置を小型化、軽量化および薄膜化できる
樹脂モールド型半導体装置を提供すること。 【解決手段】支持導体１上に薄膜コンデンサとなる誘電
体薄膜６を固着し、この誘電体薄膜６上にシリコンチッ
プ３の裏面電極となる裏面蒸着膜５が固着され、シリコ
ンチップ１上の電極パッド４は外部導出端子２とボンデ
ィングワイヤ７で接続され、全体を図のように樹脂８で
モールドす。この構成とすることで、占有面積の大きい
コンデンサが半導体チップの支持体となり、平面的な広
がりを小さくできる。さらに、コンデンサを薄膜とする
ことで電子装置全体を小型化、軽量化および薄膜化でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はＩＣなどの半導体
チップからなる能動素子とコンデンサなどの受動素子と
を収納した樹脂モールド型半導体装置に関する。
【０００２】
【従来の技術】従来の電子装置はシリコンチップなどの
半導体チップを樹脂モールドパッケージなどに収納した
能動素子とチップ化された抵抗、コイル、コンデンサな
どの受動素子とをプリント基板上もしくはセラミック基
板上に外付け実装する所謂ハイブリッド型が一般的であ
る。図４に従来の樹脂モールド型半導体装置の要部構成
図を示す。支持導体１にシリコンチップ３が搭載され、
シリコンチップ３と外部導出端子２（リード端子）とは
ボンディングワイヤ７で接続され、全体は樹脂８でモー
ルドされた構造となっている。この樹脂モールド型半導
体装置などの能動素子とコンデンサなどの受動素子をプ
リント基板に搭載して電子装置が完成する。近年、この
電子装置の小型化、軽量化および薄膜化に対する要求お
よび実装コストの低減化に対する要求が強い。
【０００３】
【発明が解決しようとする課題】それらの要求を満足さ
せるためには、従来外付けされていた受動素子の素子点
数を低減する必要があり、そのために、その一部を能動
素子が収納されたパッケージの中に取り込むことが必要
となる。しかし、単にそれらの受動素子を平面的にパッ
ケージの中に取り込むだけでは、占有面積の低減にはな
らず、電子装置の小型化、軽量化、薄膜化には差程寄与
しない。
【０００４】この発明の目的は、前記の課題を解決し
て、電子装置の小型化、軽量化および薄膜化に寄与し、
且つ低コスト化が図れる樹脂モールド型半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体チップおよび受動素子が支持導体に固着さ
れ、収納された樹脂モールド半導体装置において、支持
導体と半導体チップ間に誘電体薄膜を挟み、この誘電体
薄膜の両面を支持導体と半導体チップとに固着する構成
とする。
【０００６】また前記の誘電体薄膜と半導体チップとが
ダイアタッチ剤もしくは低融点金属で固着するとよい。
前記の誘電体薄膜で薄膜コンデンサを形成する。前記の
構成とすることで、占有面積の大きいコンデンサが半導
体チップの支持体となり、平面的な広がりを小さくでき
る。さらに、コンデンサを薄膜とすることで電子装置全
体を小型化、軽量化および薄膜化できる。
【０００７】
【発明の実施の形態】図１はこの発明の一実施例で要部
断面図を示す。支持導体１上に薄膜コンデンサとなる誘
電体薄膜６を固着し、この誘電体薄膜６上にシリコンチ
ップ３の裏面電極となる裏面蒸着膜５が固着され、シリ
コンチップ１上の電極パッド４は外部導出端子２とボン
ディングワイヤ７で接続され、全体が図のように樹脂８
でモールドされる。尚、支持導体１と外部導出端子２は
リードフレームにおいてメインフレームとインナーリー
ドといわれるものである。また請求項１ないし３で表現
した半導体チップとは裏面蒸着膜を含んおり、請求項２
で表現した誘電体薄膜はその上に被覆した金属膜も含ん
でいる。
【０００８】図２はこの発明の樹脂モールド型半導体装
置の製造工程で、順に同図（ａ）から同図（ｆ）は工程
図を示す。同図（ａ）において、４２Ｎｉアロイ板１０
（Ｆｅベース４２％Ｎｉ合金板 厚み＝０．１５ｍｍ）
に薄くＡｇメッキを施し、その一方の表面に薄膜コンデ
ンサを形成するための誘電体薄膜６を形成する。誘電体
薄膜６は酢酸鉛とタンタルペンタエトキシドと酢酸スカ
ンジウムの混合溶液をＡｇメッキした４２Ｎｉアロイ板
１０上にスピンナーで回転塗布した後、６００〜７００
℃で焼成して形成され、その誘電体薄膜６の厚さは０．
５μｍで、組成はＰｂ（Ｓｃ0.5 Ｔａ0.5 ）Ｏ3 であ
る。同図（ｂ）において、０．５μｍ厚のＰｂ（Ｓｃ
0.5 Ｔａ0.5 ）Ｏ3 薄膜を選択的にエッチングして薄膜
コンデンサを構成する誘電体薄膜６となる。エッチャン
トとしては混酸（ＨＦ：ＨＮＯ3 ：ＣＨ3 ＣＯＯＨ＝
１：１：１０）を用いた。同図（ｃ）において、通常の
フォトエッチングにより４２Ｎｉアロイ板１０を誘電体
薄膜６が被着している支持導体１と誘電体薄膜が被着し
ていない外部導出端子２とに分離するためにエッチング
により切断加工する。このときのエッチャントとしては
塩化第二鉄水溶液を用いる。その後、プラズマ洗浄を行
い、誘電体薄膜６表面と支持導体１および外部導出端子
２の各表面を清浄にする。このプラズマ洗浄の条件は、
プラズマ出力；５００Ｗ，プラズマ処理時間；１８０ｓ
ｅｃ，ガス成分；Ａｒ＋１０％Ｈ2 ，ガス流量；３００
ｓｃｃｍである。同図（ｄ）において、Ｔｉ／Ｎｉ／Ａ
ｇの３層の裏面蒸着膜５が形成されたシリコンチップ３
をＢｉ１７％添加のＳｎ−Ｐｂはんだ箔を介して支持導
体１上に形成された誘電体薄膜６上に配置し、１７０
℃，Ｎ2雰囲気でリフローし、裏面蒸着膜５と誘電体薄
膜６とをはんだ付けする。同図（ｅ）において、シリコ
ンチップ３表面に形成された図示されていない電極パッ
ドと外部導出端子２間とをアルミ線や金線などのボンデ
ィングワイヤ７で接続する。必要に応じて、シリコンチ
ップ３の電極パッドと誘電体薄膜６で形成された薄膜コ
ンデンサ端子と接続したり、また支持導体１と外部導出
端子２とを接続したりする。同図（ｆ）において、外部
導出端子の一部を露出させ全体を樹脂８でモールドす
る。シリコンチップ３の発熱量が多いときには支持導体
１の裏面を樹脂８から露出させ、冷却体にネジなどで固
着する場合もある。
【０００９】この実施例では薄膜コンデンサとなる誘電
体薄膜６とシリコンチップ３との固着ははんだで行った
が、同図（ｂ）の後で、薄膜コンデンサとなる誘電体薄
膜６の表面に薄膜コンデンサの電極となる金属膜（例え
ばＮｉ／Ａｇ）を蒸着し加工した後、シリコンチップ３
とこの金属膜面とを通常用いられてるダイアタッチ剤
（絶縁性樹脂接着剤）で固着しても構わない。但し、そ
の場合は金属膜面と外部導出端子とはアルミ線や金線な
どでワイヤボンディングする必要がある。
【００１０】図３はこの発明をＤＣ−ＤＣコンバータに
適用した適用例で、同図（ａ）は降圧型ＤＣ−ＤＣコン
バータの構成図、同図（ｂ）は昇圧型ＤＣ−ＤＣコンバ
ータの構成図である。図３において、ＩＣは集積回路，
ＳＷはスイッチング回路，Ｄｉはダイオード，Ｌはコイ
ル，Ｃはコンデンサである。通常は、個別に樹脂等でモ
ールドされた能動素子（ＩＣ，Ｄｉ）や受動素子（Ｌ，
Ｃ）をプリント基板に構成してＤＣ−ＤＣコンバータを
製作する。また場合によっては、点線内の回路を構成す
る素子をシリコンチップやその表面に形成して、コンデ
ンサのみ外付けする場合もある。いずれの場合もコンデ
ンサは基本的に大きくしようとすると占有面積が大きく
なる。このコンデンサを個別の能動素子（ＩＣ，Ｄｉ）
のシリコンチップの裏面に固着したり、または点線内の
能動素子をシリコンチップ内に形成し、点線内の受動素
子をシリコンチップ上に形成し、そのシリコンチップの
裏面にコンデンサを固着すればコンデンサが占有する面
積をシリコンチップが占有する面積と重ねることがで
き、ＤＣ−ＤＣコンバータを小型化できる。またコンデ
ンサの電極はシリコンチップの裏面電極（裏面蒸着膜）
および支持導体と兼ねているためコンデンサ単独での電
極は不要になり軽量化を図ることができる。またコンデ
ンサを薄膜化することで、ＤＣ−ＤＣコンバータを薄膜
化できる。さらにこれらを達成することで低コスト化も
同時に図ることができる。尚、シリコンチップ内にＩＣ
回路、ＳＷ回路やダイオードを内蔵する場合は分離領域
が設けられることが多い。
【００１１】
【発明の効果】この発明によれば、ＤＣ−ＤＣコンバー
タなどの電子装置において、大きな面積を占めるコンデ
ンサを薄膜で形成し、且つ半導体チップと重ねること
で、電子装置の小型化、軽量化および薄膜化を図り、か
つ低コスト化も同時に図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例で要部断面図
【図２】この発明の樹脂モールド型半導体装置の製造工
程で、（ａ）から（ｆ）は工程図
【図３】この発明をＤＣ−ＤＣコンバータに適用した適
用例で、（ａ）は降圧型ＤＣ−ＤＣコンバータの構成
図、（ｂ）は昇圧型ＤＣ−ＤＣコンバータの構成図
【図４】従来の樹脂モールド型半導体装置の要部構成図
【符号の説明】
１ 支持導体 ２ 外部導出端子 ３ シリコンチップ ４ 電極パッド ５ 裏面蒸着膜 ６ 誘電体薄膜（薄膜コンデンサ） ７ ボンディングワイヤ ８ 樹脂 １０ ４２Ｎｉアロイ板

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体チップおよび受動素子が支持導体に
    固着され、収納された樹脂モールド半導体装置におい
    て、支持導体と半導体チップ間に挟まれて両面が固着さ
    れた誘電体薄膜を有することを特徴とする樹脂モールド
    型半導体装置。
  2. 【請求項２】支持導体と一方の表面が固着された誘電体
    薄膜の他表面がダイアタッチ剤で半導体チップと固着さ
    れることを特徴とする請求項１記載の樹脂モールド型半
    導体装置。
  3. 【請求項３】支持導体と一方の表面が固着された誘電体
    薄膜の他表面が低融点金属を介して半導体チップと固着
    されるこを特徴とする請求項１記載の樹脂モールド型半
    導体装置。
  4. 【請求項４】誘電体薄膜で薄膜コンデンサが形成される
    ことを特徴とする請求項１記載の樹脂モールド型半導体
    装置。
JP8196811A 1996-07-26 1996-07-26 樹脂モールド型半導体装置 Pending JPH1041437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8196811A JPH1041437A (ja) 1996-07-26 1996-07-26 樹脂モールド型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8196811A JPH1041437A (ja) 1996-07-26 1996-07-26 樹脂モールド型半導体装置

Publications (1)

Publication Number Publication Date
JPH1041437A true JPH1041437A (ja) 1998-02-13

Family

ID=16364055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8196811A Pending JPH1041437A (ja) 1996-07-26 1996-07-26 樹脂モールド型半導体装置

Country Status (1)

Country Link
JP (1) JPH1041437A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521276A (ja) * 2005-12-22 2009-06-04 プロテウス バイオメディカル インコーポレイテッド 植え込み型集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009521276A (ja) * 2005-12-22 2009-06-04 プロテウス バイオメディカル インコーポレイテッド 植え込み型集積回路

Similar Documents

Publication Publication Date Title
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
JP2005317998A (ja) 半導体装置
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
US7649746B2 (en) Semiconductor device with inductor
JPH1041437A (ja) 樹脂モールド型半導体装置
JPS6227544B2 (ja)
JP2002064173A (ja) 半導体の外形の小さなノーリード・リードフレームの予備めっき
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JPS5819385B2 (ja) ロウヅケホウホウ
JPH05343603A (ja) 半導体装置
JP3165559B2 (ja) 半導体装置
JPS61241954A (ja) 半導体装置
JP3230384B2 (ja) 半導体装置
JPH10340933A (ja) 半導体装置の製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH09252022A (ja) 半導体装置
JPH04137739A (ja) 混成集積回路
KR200148753Y1 (ko) 반도체 패키지
JPH04322435A (ja) 半導体装置およびその製造方法
JPH05211261A (ja) 半導体装置
JP2001110835A (ja) 半導体装置
TW483057B (en) Semiconductor device with bump electrode
JPH05160288A (ja) 半導体装置実装用基板の製造方法