CN109618506A - 层压基板和制造层压基板的方法 - Google Patents
层压基板和制造层压基板的方法 Download PDFInfo
- Publication number
- CN109618506A CN109618506A CN201811067278.5A CN201811067278A CN109618506A CN 109618506 A CN109618506 A CN 109618506A CN 201811067278 A CN201811067278 A CN 201811067278A CN 109618506 A CN109618506 A CN 109618506A
- Authority
- CN
- China
- Prior art keywords
- substrate
- column
- hole
- front surface
- melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 298
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000003870 refractory metal Substances 0.000 claims abstract description 33
- 239000000956 alloy Substances 0.000 claims abstract description 18
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 17
- 239000012790 adhesive layer Substances 0.000 claims abstract description 16
- 238000010030 laminating Methods 0.000 claims description 4
- 239000002245 particle Substances 0.000 description 22
- 239000010949 copper Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 14
- 230000007812 deficiency Effects 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910020830 Sn-Bi Inorganic materials 0.000 description 6
- 229910018728 Sn—Bi Inorganic materials 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000004840 adhesive resin Substances 0.000 description 5
- 229920006223 adhesive resin Polymers 0.000 description 5
- 238000005275 alloying Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 229910020888 Sn-Cu Inorganic materials 0.000 description 4
- 229910019204 Sn—Cu Inorganic materials 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910001152 Bi alloy Inorganic materials 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910018082 Cu3Sn Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了层压基板和制造该层压基板的方法。该层压基板包括：第一基板；具有通孔的第二基板；第三基板；第一粘合层，其将第一基板的后表面和第二基板的前表面接合；第二粘合层，其将第二基板的后表面和第三基板的前表面接合；第一柱状体，其穿过第一粘合层，将第一基板电连接至第二基板，并且由高熔点金属与低熔点金属的合金制成；第二柱状体，其穿过第二粘合层，将第二基板电连接至第三基板，并且由高熔点金属与低熔点金属的合金制成；以及电子部件，其被固定至第三基板的前表面并且被布置在第二基板的通孔中。
Description
技术领域
本公开涉及一种层压基板和制造层压基板的方法。
背景技术
日本未审查专利申请公布第2012-248897号(JP2012-248897A)公开了一种层压基板。该层压基板包括层压有多个基板的结构。电子部件嵌入层压基板中。在层压基板中的基板(更具体地，基板的导线)通过层间连接器(在下文中，在本公开中称为柱状体(post))彼此电连接。
日本未审查专利申请公布第6-342977号(JP6-342977A)公开了一种用于形成导电膏的柱状体的技术。在该技术中，在层压之前，在基板的表面上由导电膏形成凸块(bump)。多个基板在粘合片被置于这些基板之间的状态下被层压。这里，凸块挤压粘合片，使得凸块穿过粘合片。层压的基板在被施压的同时被加热，以使得基板彼此接合。以上述方式，形成层压基板。凸块穿过粘合片。因此，凸块变成将在粘合片的两侧的基板电连接的柱状体。采用上述方法，可以以低成本制造层压基板。
发明内容
在JP 6-342977 A的方法中，当层压基板在被施压的同时被加热时，粘合片变软且流动。因此，由于流动的粘合片而导致导电膏流动，并且可能存在柱状体倾斜地形成或者柱状体的位置可能偏移的情况。为此，可能存在如下情况：柱状体没有适当地连接至导线，从而导致导电故障。因此，本公开内容提供了一种更适当地制造在其中嵌入有电子部件的层压基板的方法。
本发明的第一方面涉及一种层压基板。该层压基板包括：第一基板；具有通孔的第二基板；第三基板；第一粘合层，其将第一基板的后表面和第二基板的前表面接合；第二粘合层，其将第二基板的后表面和第三基板的前表面接合；第一柱状体，其穿过第一粘合层，将第一基板电连接至第二基板，并且由高熔点金属(例如，Cu(铜))与低熔点金属(例如，Sn-Bi合金)的合金制成；第二柱状体，其穿过第二粘合层，将第二基板电连接至第三基板，并且由高熔点金属与低熔点金属的合金制成；以及电子部件，其被固定至第三基板的前表面并且被布置在第二基板的通孔中。
可以如下制造层压基板。制备具有第一通孔的第一粘合片(作为第一粘合层的片)、具有第二通孔和第三通孔的第二粘合片(作为第二粘合层的片)、以及具有第四通孔的第二基板。在接合在一起之前对第一基板、第二基板和第三基板执行以下步骤。通过将其中混合有高熔点金属和低熔点金属的导电膏涂敷至第一基板的后表面或第二基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态来形成第一柱状体。通过将其中混合有高熔点金属和低熔点金属的导电膏涂敷至第二基板的后表面或第三基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态来形成第二柱状体。在本说明书中，半烧结状态指的是低熔点金属的至少一部分保持非合金化并且高熔点金属的多个颗粒通过低熔点金属连接的状态。将电子部件固定至第三基板的前表面。在执行上述步骤之后，通过在第一粘合片被布置在第一基板的后表面与第二基板的前表面之间以及第二粘合片被布置在第二基板的后表面与第三基板的前表面之间的状态下层压第一基板、第二基板和三基板、并且在层压方向上对第一基板、第二基板和第三基板进行加热和施压，来将第一基板、第二基板和第三基板接合在一起。以上述方式，获得层压基板。在接合期间，第一柱状体被布置在第一通孔中以通过第一柱状体将第一基板电连接至第二基板。第二柱状体被布置在第二通孔中以通过第二柱状体将第二基板电连接至第三基板。电子部件被布置在第三通孔和第四通孔中，以使得电子部件嵌入层压基板中。在上述步骤中，向第一粘合片和第二粘合片施加热量。通过在加热状态下施压，每个粘合片变软且流动。另一方面，在处于半烧结状态的第一柱状体和第二柱状体中，高熔点金属的颗粒由低熔点金属限制。因此，第一柱状体和第二柱状体具有相对高的强度。因此，尽管粘合片流动，但是第一柱状体和第二柱状体不太可能流动。因此，能够抑制由于流动的粘合片引起的各个柱状体的导电故障。如上所述，采用层压基板的结构，可以在抑制各个柱状体的导电故障的同时制造层压基板。
本公开提供了一种制造层压基板的方法。本发明的第二方面涉及一种制造层压基板的方法。该方法包括：制备具有第一通孔的第一粘合片；制备具有第二通孔和第三通孔的第二粘合片；制备具有第四通孔的第二基板；通过将其中混合有高熔点金属和低熔点金属的导电膏涂敷至第一基板的后表面或第二基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态来形成第一柱状体；通过将其中混合有高熔点金属和低熔点金属的导电膏涂敷至第二基板的后表面或第三基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态来形成第二柱状体；将电子部件固定至第三基板的前表面；以及在将电子部件固定至第三基板的前表面之后，通过在第一粘合片被布置在第一基板的后表面与第二基板的前表面之间并且第二粘合片被布置在第二基板的后表面与第三基板的前表面之间的状态下层压第一基板、第二基板和第三基板、并且在层压方向上对第一基板、第二基板和第三基板进行施压和加热，来将第一基板、第二基板和第三基板接合。在接合期间，第一柱状体被布置在第一通孔中以通过第一柱状体将第一基板电连接至第二基板，第二柱状体被布置在第二通孔中以通过第二柱状体将第二基板电连接至第三基板，并且电子部件被布置在第三通孔和第四通孔中。
可以按任何顺序执行第一粘合片制备步骤、第二粘合片制备步骤、第二基板制备步骤、第一柱状体形成步骤、第二柱状体形成步骤和电子部件连接步骤。当制备第一粘合片时，可以在第一粘合片中形成第一通孔，或者可以获得具有第一通孔的第一粘合片。当制备第二粘合片时，可以在第二粘合片中形成第二通孔和第三通孔，或者可以获得具有第二通孔和第三通孔的第二粘合片。当制备第二基板时，可以在第二基板中形成第四通孔，或者可以获得具有第四通孔的第二基板。
采用该制造方法，即使粘合片流动，处于半烧结状态的第一柱状体和第二柱状体也不太可能流动。因此，可以抑制由于流动的粘合片引起的各个柱状体的导电故障。采用该制造方法，可以在抑制各个柱状体的导电故障的同时制造层压基板。
附图说明
下面将参照附图描述本发明的示例性实施方式的特征、优点及技术和工业意义，在附图中，相同的附图标记表示相同元件，并且在附图中：
图1是层压基板的截面图；
图2是示出制造层压基板的方法的流程图；
图3是形成柱状体的步骤的说明图；
图4是示出在加热之前的柱状体的内部结构的图；
图5是示出处于半烧结状态的柱状体的内部结构的图；
图6是形成柱状体之后的中间基板的截面图；
图7是上基板的截面图；
图8是下基板的截面图；
图9是半固化片(prepreg)的截面图；
图10是半固化片的截面图；
图11是层压体的截面图；以及
图12是示出烧结之后的柱状体的内部结构的图。
具体实施方式
图1示出实施方式的层压基板10的截面图。层压基板10具有其中层压有上基板12、中间基板14和下基板16的结构。上基板12、中间基板14和下基板16中的每一个均是印刷线路板。上基板12包括由绝缘体制成的基板本体(substrate body)12a、以及设置在基板本体12a的上表面和下表面上的导线12b。导线12b由铜制成。在上基板12的上表面上的导线12b和在上基板12的下表面上的导线12b通过通孔12c等相连接。中间基板14包括由绝缘体制成的基板本体14a、以及设置在基板本体14a的上表面和下表面上的导线14b。导线14b由铜制成。在中间基板14的上表面上的导线14b和在中间基板14的下表面上的导线14b通过通孔14c等相连接。下基板16包括由绝缘体制成的基板本体16a、以及设置在基板本体16a的上表面和下表面上的导线16b。导线16b由铜制成。在下基板16的上表面上的导线16b和在下基板16的下表面上的导线16b通过通孔16c等相连接。在上基板12的下表面与中间基板14的上表面之间布置有半固化片20。半固化片20将上基板12的下表面与中间基板14的上表面接合。半固化片20由绝缘体制成。在中间基板14的下表面与下基板16的上表面之间布置有半固化片22。半固化片22将中间基板14的下表面与下基板16的上表面接合。半固化片22由绝缘体制成。由于半固化片20、半固化片22将基板12、14、16接合，因此基板12、14、16被集成以形成层压基板10。
在上基板12与中间基板14之间布置有柱状体30。柱状体30由与高熔点金属(在实施方式中为Cu(铜))和低熔点金属(在实施方式中为Sn-Bi合金(锡与铋的合金))合金化的金属制成。柱状体30从半固化片20的上表面至下表面穿过半固化片20并且与上基板12和中间基板14接触。柱状体30将上基板12的下表面上的导线12b连接至中间基板14的上表面上的导线14b。
在中间基板14与下基板16之间布置有柱状体32。类似于柱状体30，柱状体32由与高熔点金属(Cu)和低熔点金属(Sn-Bi合金)合金化的金属制成。柱状体32从半固化片22的上表面至下表面穿过半固化片22并且与中间基板14和下基板16接触。柱状体32将中间基板14的下表面上的导线14b连接至下基板16的上表面上的导线16b。
电子部件40固定至上基板12的下表面。电子部件40通过焊料或导电接合材料(未示出)连接至上基板12的下表面的导线12b。中间基板14具有从中间基板14的上表面至下表面穿过中间基板14的通孔14d。电子部件40穿过半固化片20且被插入通孔14d中。也就是说，电子部件40的一部分(图1中的下端部分)布置在通孔14d中。
电子部件42固定至下基板16的上表面。电子部件42通过焊料或导电接合材料(未示出)连接至下基板16的上表面的导线16b。中间基板14具有从中间基板14的上表面至下表面穿过中间基板14的通孔14e。电子部件42穿过半固化片22并且插入通孔14e中。也就是说，电子部件42的一部分(图1中的上端部分)布置在通孔14e中。
例如，电子部件40、42是电容器、电阻器或二极管。例如，电子部件40、42是封装产品，诸如方形扁平封装(QFP)、薄型小外形封装(TSOP)、小外形封装(SOP)、芯片尺寸封装(CSP)和球栅阵列(BGA)。
将描述制造层压基板10的方法。图2示出制造层压基板10的方法。如图2所示，在层压基板10的制造过程中，分别执行针对中间基板14的步骤(步骤S2至S6)、针对上基板12的步骤(步骤S8至S10)、针对下基板16的步骤(步骤S12至S14)、针对半固化片20的步骤(步骤S16)以及针对半固化片22的步骤(步骤S18)。此后，执行将这些构件层压并接合的步骤(步骤S20至S22)。
在步骤S2中，制备中间基板14。以与普通印刷线路板的制造工艺相同的工艺来制造中间基板14。也就是说，将导线14b以期望的图案设置在基板本体14a的上表面和下表面上。另外，在基板本体14a中形成通孔14d、14e。在步骤S2中，可以从外部获得中间基板14，或者可以制造中间基板14。在该图中，中间基板14是两层板(导线在两层中的基板)，但是中间基板14可以是多层板。
在步骤S4中，在中间基板14的上表面上形成柱状体30。在步骤S4中，执行对柱状体30进行印刷、对柱状体30进行干燥以及对柱状体30进行加热这三种处理。
对柱状体30进行印刷。这里，如图3所示，在中间基板14的上表面上设置金属掩模(metal mask)50。金属掩模50具有开口50a。开口50a被布置在导线14b上要形成柱状体30的位置处。通过用导电膏填充金属掩模50的开口50a来形成柱状体30。导电膏是如下的这种膏：其中，高熔点金属的颗粒(在实施方式中，Cu)和低熔点金属的颗粒(在实施方式中，Sn-Bi合金)分散在粘合剂树脂中。高熔点金属的熔点比低熔点金属的熔点高。在实施方式中，高熔点金属(Cu)的熔点是1085℃，以及低熔点金属(Sn-Bi合金)的熔点是139℃。在开口50a被导电膏填充的情况下，将金属掩模50从中间基板14移除。
对柱状体30进行干燥。这里，通过使柱状体30干燥，包含在导电膏中的粘合剂树脂中的溶剂蒸发。图4示出在完成对柱状体30进行干燥的阶段中的柱状体30的内部结构。如图4所示，高熔点金属颗粒62和低熔点金属颗粒64以分散状态存在于被干燥的粘合剂树脂60中。在该状态下，通过粘合剂树脂60保持高熔点金属颗粒62和低熔点金属颗粒64。因此，柱状体30的机械强度相对低。高熔点金属颗粒62的颗粒尺寸是例如5μm至15μm，并且低熔点金属颗粒64的颗粒尺寸是例如10μm至40μm。
对柱状体30进行加热。这里，在其上形成有柱状体30的中间基板14在高于低熔点金属的熔点且低于高熔点金属的熔点的温度下经受热处理，由此使柱状体30进入半烧结状态。这里，例如，加热温度可以被设定为140℃至180℃，并且加热时间可以被设定为30秒至10分钟。图5示出加热处理之后的柱状体30的内部结构。如图5所示，甚至在加热处理之后，大部分低熔点金属64(形成低熔点金属颗粒64(见图4)的低熔点金属)保持未合金化。另外，由于低熔点金属颗粒64通过加热处理被熔化，因此低熔点金属64在加热处理之后分布在高熔点金属颗粒62周围。大量的高熔点金属颗粒62通过低熔点金属64相连接。因此，与在加热处理之前的状态(即，如图4所示，颗粒62、64通过粘合剂树脂60相连接的状态)下相比，加热之后处于半烧结状态的柱状体30的机械强度更高。
在步骤S6中，在中间基板14的下表面上形成柱状体32。在步骤S6中，如在步骤S4中一样，形成柱状体32。也就是说，通过对柱状体32进行印刷、对柱状体32进行干燥以及对柱状体32进行加热这三种处理来形成处于半烧结状态的柱状体32。通过执行步骤S4、S6，如图6所示，柱状体30设置在中间基板14的上表面上的导线14b上，并且柱状体32设置在中间基板14的下表面上的导线14b上。
在步骤S8中，制备上基板12。以与普通印刷线路板的制造工艺相同的工艺来制造上基板12。也就是说，导线12b以期望的图案设置在基板本体12a的上表面和下表面上。在步骤S8中，可以从外部获得上基板12，或者可以制造上基板12。在该图中，上基板12是两层板(导线在两层中的基板)，但是上基板12可以是多层板。
在步骤S10中，如图7所示，在上基板12的下表面上的导线12b上安装电子部件40。
在步骤S12中，制备下基板16。以与普通印刷线路板的制造工艺相同的工艺来制造下基板16。也就是说，导线16b以期望的图案设置在基板本体16a的上表面和下表面上。在步骤S12中，可以从外部获得下基板16，或者可以制造下基板16。在该图中，下基板16是两层板(导线在两层中的基板)，但是下基板16可以是多层板。
在步骤S14中，如图8所示，在下基板16的上表面上的导线16b上安装电子部件42。
在步骤S16中，制备设置有通孔20a和通孔20b的半固化片20。如图9所示，通孔20a、20b从半固化片20的上表面至下表面穿过半固化片20。通孔20a被形成为具有使得可以在对应于柱状体30(参见图6)的位置处插入柱状体30的尺寸。通孔20b被形成为具有使得可以在对应于电子部件40(参见图7)的位置处插入电子部件40的尺寸。在步骤S16中，可以在半固化片20中形成通孔20a、20b，或者可以从外部获得其中形成有通孔20a、20b的半固化片20。
在步骤S18中，制备设置有通孔22a和通孔22b的半固化片22。如图10所示，通孔22a、22b从半固化片22的上表面至下表面穿过半固化片22。通孔22a被形成为具有使得可以在对应于柱状体32(参见图6)的位置处插入柱状体32的尺寸。通孔22b被形成为具有使得可以在对应于电子部件42(参见图8)的位置处插入电子部件42的尺寸。在步骤S18中，可以在半固化片22中形成通孔22a、22b，或者可以从外部获得其中形成有通孔22a、22b的半固化片22。
在执行了步骤S2至步骤S18之后，在步骤S20中，如图11所示，将下基板16、半固化片22、中间基板14、半固化片20和上基板12按该顺序从下面层压。当半固化片22被放置在下基板16上时，电子部件42插入半固化片22的通孔22b中。当中间基板14被放置在半固化片22上时，柱状体32插入半固化片22的通孔22a中，并且电子部件42插入至中间基板14的通孔14e中。柱状体32在通孔22a中与下基板16的上表面上的导线16b接触。当半固化片20被放置在中间基板14上时，柱状体30插入半固化片20的通孔20a中。当上基板12被放置在半固化片20上时，电子部件40插入半固化片20的通孔20b和中间基板14的通孔14d中。柱状体30与上基板12的下表面上的导线12b接触。
在步骤S22中，对图11中所示的层压体10a在层压方向上施压的同时进行加热。可以在真空环境中执行步骤S22。在步骤S22中，在高于步骤S4、S6中柱状体30、32的加热温度且低于高熔点金属的熔点的温度下对层压体进行加热。这里，例如，加热温度可以被设定为160℃至200℃，并且加热时间可以被设定为5分钟至90分钟。施压压力可以被设定为例如1MPa至4MPa。在被按压在上基板12的导线12b上的状态下对柱状体30进行加热。通过加热，柱状体30被烧结，并且柱状体30接合至导线12b。在被按压在下基板16的导线16b上的状态下对柱状体32进行加热。通过加热，柱状体32被烧结，并且柱状体32接合至导线16b。通过加热，半固化片20、22首先被软化、之后被固化。因此，固化的半固化片20将上基板12和中间基板14接合，并且固化的半固化片22将中间基板14和下基板16接合。因此，上基板12、中间基板14和下基板16经由半固化片20、22被接合在一起。结果，完成了图1所示的层压基板10。
在步骤S22的初始阶段，对通过加热而软化的半固化片20、22施压，由此半固化片20、22在沿着基板12、14、16的方向上流动。在柱状体30的机械强度弱的情况下，柱状体30被流动的半固化片20扫过(sweep away)，并且柱状体30的位置可能偏移或者柱状体30可能倾斜地形成。在上述情况下，柱状体30可能未连接至导线12b并且可以引起导电故障。在柱状体32的机械强度弱的情况下，柱状体32被流动的半固化片22扫过，并且柱状体32的位置可能偏移或者柱状体32可能倾斜地形成。在上述情况下，柱状体32可能未连接至导线16b并且可能引起导电故障。然而，在实施方式中，在被烧结之前的柱状体30、32处于图5所示的半烧结状态(大量高熔点金属颗粒62通过低熔点金属64连接在一起的状态)。因此，柱状体30、32具有相对高的机械强度。相应地，可以抑制柱状体30、32流动，并且可以抑制柱状体30、柱状体32的导电故障。
在步骤S22中，通过对柱状体30进行加热来熔化柱状体30中的低熔点金属64。熔化的低熔点金属64与高熔点金属颗粒62(即，Cu)和相邻的导线12b、14b(即，Cu)合金化。以上述方式，柱状体30具有更加热稳定的结构，并且柱状体30被牢固地连接至导线12b、14b。图12示出在执行步骤S22之后柱状体30的内部结构。如图12所示，高熔点金属颗粒62和Bi颗粒68分散在Sn-Cu合金66中。由作为单质的Bi制成的Bi颗粒68分散且被布置在高熔点金属颗粒62周围。Sn-Cu合金66是通过将包含在图5所示的低熔点金属64(即，Sn-Bi合金)中的Sn与高熔点金属颗粒62(即，Cu)合金化而形成的合金。Bi颗粒68是图5所示的低熔点金属64中所包含的铋作为单质析出(precipitate)的部分。Sn-Cu合金66(Cu6Sn5或Cu3Sn)的熔点是415℃或更高，并且Bi颗粒68(Bi单质)的熔点是271℃。Sn-Cu合金66和Bi颗粒68两者的熔点都高于低熔点金属64(Sn-Bi合金)的熔点(即，139℃)。如上所述，通过烧结柱状体30，柱状体30变得热稳定。在步骤S22中，类似于柱状体30，柱状体32的低熔点金属64与高熔点金属颗粒62和相邻的导线14b、16b合金化。也就是说，柱状体32的内部结构变为图12所示的结构。以上述方式，柱状体32变得热稳定，并且柱状体32牢固地连接至导线14b、16b。
通过执行步骤S22，如图1所示，完成其中嵌入有电子部件的层压基板10。如上所述，采用该制造方法，由于可以使用导电膏来形成柱状体30、32，因此可以以低成本制造层压基板10。可以在施压步骤中抑制柱状体30、32流动。因此，可以抑制柱状体30、32与导线12b、14b、16b的导电故障。因此，采用该制造方法，可以以更高的产率制造层压基板10。
在上述实施方式中，在层压步骤之前(步骤S20)，在中间基板14的上表面上的导线14b上形成柱状体30，并且在施压步骤(步骤S22)中，将柱状体30接合至上基板12的下表面上的导线12b。然而，可以在层压步骤之前在上基板12的下表面上的导线12b上形成柱状体30，并且可以在施压步骤中将柱状体30接合至中间基板14的上表面上的导线14b。
在上述实施方式中，在层压步骤之前(步骤S20)，在中间基板14的下表面上的导线14b上形成柱状体32，并且在施压步骤(步骤S22)中，将柱状体32接合至下基板16的上表面上的导线16b。然而，可以在层压步骤之前在下基板16的上表面上的导线16b上形成柱状体32，并且可以在施压步骤中将柱状体32接合至中间基板14的下表面上的导线14b。
在上述实施方式中，铜用作包含在导电膏中的高熔点金属，但是也可以使用铝、银、金、铜合金、Cu–Sn合金等。包含在导电膏中的高熔点金属颗粒的表面可以涂覆有锡、锡合金等。在上述实施方式中，Sn-Bi合金用作低熔点金属，但是也可以使用作为单质的锡。
上述实施方式的层压基板10具有三个基板。然而，可以将本说明书中公开的技术应用于具有三层或更多层的多层层压基板。
将描述上述实施方式的构成要素与本发明的构成要素之间的关系。实施方式中的电子部件42可以作为本发明的电子部件的示例。在这种情况下，实施方式中的上基板12是本发明的第一基板的示例。实施方式中的中间基板是本发明的第二基板的示例。实施方式中的下基板是本发明的第三基板的示例。实施方式中的半固化片20是本发明的第一粘合层的示例，并且是本发明的第一粘合片的示例。实施方式中的半固化片22是本发明的第二粘合层的示例，并且是本发明的第二粘合片的示例。实施方式中的柱状体30是本发明的第一柱状体的示例。实施方式中的柱状体32是本发明的第二柱状体的示例。
另一方面，实施方式中的电子部件40可以作为本发明的电子部件的示例。在这种情况下，实施方式中的下基板16是本发明的第一基板的示例。实施方式中的中间基板是本发明的第二基板的示例。实施方式中的上基板是本发明的第三基板的示例。实施方式中的半固化片22是本发明的第一粘合层的示例，并且是本发明的第一粘合片的示例。实施方式中的半固化片20是本发明的第二粘合层的示例，并且是本发明的第二粘合片的示例。实施方式中的柱状体32是本发明的第一柱状体的示例。实施方式中的柱状体30是本发明的第二柱状体的示例。
尽管上面已经详细描述了实施方式，但是实施方式仅仅是示例，而并不限制权利要求的范围。权利要求书中的技术包括上述具体示例的各种修改、变化及变更。在本说明书或附图中描述的技术要素单独地或以各种组合示出了技术运用，并且不限于在申请时权利要求书中描述的组合。另外，在本说明书或附图中示出的技术同时实现了多个目的，并且通过实现目的之一而具有技术运用。
Claims (2)
1.一种层压基板，其特征在于，包括：
第一基板；
具有通孔的第二基板；
第三基板；
第一粘合层，其将所述第一基板的后表面和所述第二基板的前表面接合；
第二粘合层，其将所述第二基板的后表面和所述第三基板的前表面接合；
第一柱状体，其穿过所述第一粘合层，将所述第一基板电连接至所述第二基板，并且由高熔点金属与低熔点金属的合金制成；
第二柱状体，其穿过所述第二粘合层，将所述第二基板电连接至所述第三基板，并且由所述高熔点金属与所述低熔点金属的合金制成；以及
电子部件，其被固定至所述第三基板的前表面并且被布置在所述第二基板的所述通孔中。
2.一种制造层压基板的方法，其特征在于，所述方法包括：
制备具有第一通孔的第一粘合片；
制备具有第二通孔和第三通孔的第二粘合片；
制备具有第四通孔的第二基板；
通过将其中混合有高熔点金属和低熔点金属的导电膏涂敷至第一基板的后表面或所述第二基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态，来形成第一柱状体；
通过将其中混合有所述高熔点金属和所述低熔点金属的所述导电膏涂敷至所述第二基板的后表面或第三基板的前表面、并且对所涂敷的导电膏进行加热以进入半烧结状态，来形成第二柱状体；
将电子部件固定至所述第三基板的前表面；以及
在将所述电子部件固定至所述第三基板的前表面之后，通过在所述第一粘合片被布置在所述第一基板的后表面与所述第二基板的前表面之间并且所述第二粘合片被布置在所述第二基板的后表面与所述第三基板的前表面之间的状态下层压所述第一基板、所述第二基板和所述第三基板，并且在层压方向上对所述第一基板、所述第二基板和所述第三基板进行施压和加热，来将所述第一基板、所述第二基板和所述第三基板接合，
其中，在所述接合期间，所述第一柱状体被布置在所述第一通孔中以通过所述第一柱状体将所述第一基板电连接至所述第二基板，所述第二柱状体被布置在所述第二通孔中以通过所述第二柱将所述第二基板电连接至所述第三基板，并且所述电子部件被布置在所述第三通孔和所述第四通孔中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-194304 | 2017-10-04 | ||
| JP2017194304A JP2019067994A (ja) | 2017-10-04 | 2017-10-04 | 積層基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109618506A true CN109618506A (zh) | 2019-04-12 |
Family
ID=65897047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811067278.5A Pending CN109618506A (zh) | 2017-10-04 | 2018-09-13 | 层压基板和制造层压基板的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10398026B2 (zh) |
| JP (1) | JP2019067994A (zh) |
| CN (1) | CN109618506A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792591B (zh) * | 2021-09-24 | 2023-02-11 | 群邁通訊股份有限公司 | 印刷電路板堆疊方法及系統 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7510919B2 (ja) | 2019-03-29 | 2024-07-04 | 住友化学株式会社 | 無機多孔質担体及びこれを用いた核酸の製造方法 |
| CN114245597A (zh) * | 2020-09-09 | 2022-03-25 | 鹏鼎控股(深圳)股份有限公司 | 内埋导电线路的线路板的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1361656A (zh) * | 2000-12-26 | 2002-07-31 | 株式会社电装 | 印刷线路板和制造印刷线路板的方法 |
| CN101965617A (zh) * | 2008-03-07 | 2011-02-02 | 富士通株式会社 | 导电材料、导电膏、电路板以及半导体器件 |
| CN102792787A (zh) * | 2010-12-21 | 2012-11-21 | 松下电器产业株式会社 | 多层布线基板、多层布线基板的制造方法、及通路膏糊 |
| CN104332412A (zh) * | 2013-07-22 | 2015-02-04 | 宏启胜精密电子(秦皇岛)有限公司 | 封装基板、封装结构以及封装基板的制作方法 |
| JP2015211082A (ja) * | 2014-04-24 | 2015-11-24 | トヨタ自動車株式会社 | 積層基板の製造方法及び積層基板 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2676112B2 (ja) * | 1989-05-01 | 1997-11-12 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| US5073814A (en) * | 1990-07-02 | 1991-12-17 | General Electric Company | Multi-sublayer dielectric layers |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
| US5600103A (en) | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
| JP3251711B2 (ja) | 1993-06-02 | 2002-01-28 | 株式会社東芝 | 印刷配線板および印刷配線板の製造方法 |
| JPH07288385A (ja) * | 1994-04-19 | 1995-10-31 | Hitachi Chem Co Ltd | 多層配線板及びその製造法 |
| JP2001196488A (ja) * | 1999-10-26 | 2001-07-19 | Nec Corp | 電子部品装置及びその製造方法 |
| US6428942B1 (en) | 1999-10-28 | 2002-08-06 | Fujitsu Limited | Multilayer circuit structure build up method |
| JP3473601B2 (ja) * | 2000-12-26 | 2003-12-08 | 株式会社デンソー | プリント基板およびその製造方法 |
| TWI231579B (en) * | 2002-12-31 | 2005-04-21 | Advanced Semiconductor Eng | Flip chip package |
| US20090021523A1 (en) * | 2005-03-23 | 2009-01-22 | Ryosuke Namiki | Display Apparatus |
| JP4945974B2 (ja) * | 2005-09-09 | 2012-06-06 | 大日本印刷株式会社 | 部品内蔵配線板 |
| JP4992310B2 (ja) * | 2006-06-16 | 2012-08-08 | 富士通株式会社 | 積層基板の製造方法 |
| JP5100081B2 (ja) * | 2006-10-20 | 2012-12-19 | 新光電気工業株式会社 | 電子部品搭載多層配線基板及びその製造方法 |
| JP5405731B2 (ja) * | 2007-10-23 | 2014-02-05 | 日立コンシューマエレクトロニクス株式会社 | 光源モジュール |
| JP5395360B2 (ja) * | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
| DE102010006541B4 (de) * | 2010-02-01 | 2016-03-17 | Outotec Oyj | Verfahren und Anlage zum Abkühlen von Säure |
| JP5354078B2 (ja) | 2012-09-18 | 2013-11-27 | 大日本印刷株式会社 | 部品内蔵配線板の製造方法、部品内蔵配線板 |
| CN103376971A (zh) * | 2013-06-28 | 2013-10-30 | 敦泰科技有限公司 | 基于电容式触摸屏的近距离感应方法和装置以及通信终端 |
| JP6756569B2 (ja) | 2016-10-11 | 2020-09-16 | トヨタ自動車株式会社 | 多層配線板の製造方法 |
-
2017
- 2017-10-04 JP JP2017194304A patent/JP2019067994A/ja active Pending
-
2018
- 2018-09-13 US US16/130,485 patent/US10398026B2/en not_active Expired - Fee Related
- 2018-09-13 CN CN201811067278.5A patent/CN109618506A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1361656A (zh) * | 2000-12-26 | 2002-07-31 | 株式会社电装 | 印刷线路板和制造印刷线路板的方法 |
| CN101965617A (zh) * | 2008-03-07 | 2011-02-02 | 富士通株式会社 | 导电材料、导电膏、电路板以及半导体器件 |
| CN102792787A (zh) * | 2010-12-21 | 2012-11-21 | 松下电器产业株式会社 | 多层布线基板、多层布线基板的制造方法、及通路膏糊 |
| CN104332412A (zh) * | 2013-07-22 | 2015-02-04 | 宏启胜精密电子(秦皇岛)有限公司 | 封装基板、封装结构以及封装基板的制作方法 |
| JP2015211082A (ja) * | 2014-04-24 | 2015-11-24 | トヨタ自動車株式会社 | 積層基板の製造方法及び積層基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792591B (zh) * | 2021-09-24 | 2023-02-11 | 群邁通訊股份有限公司 | 印刷電路板堆疊方法及系統 |
| US12035474B2 (en) | 2021-09-24 | 2024-07-09 | Chiun Mai Communication Systems, Inc. | Method and system for stacking printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019067994A (ja) | 2019-04-25 |
| US20190104611A1 (en) | 2019-04-04 |
| US10398026B2 (en) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106133895B (zh) | 使用罩盖装配电构件的方法和适合在该方法中使用的罩盖 | |
| US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
| JP2008277750A (ja) | 電子素子内蔵印刷回路基板の製造方法 | |
| US7943001B2 (en) | Process for producing multilayer board | |
| CN109618506A (zh) | 层压基板和制造层压基板的方法 | |
| TW201030869A (en) | Electronic device and manufacturing method for electronic device | |
| US20160057861A1 (en) | Metallized particle interconnect with solder components | |
| JPH10335531A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 | |
| US5303862A (en) | Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures | |
| JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
| US8794499B2 (en) | Method for manufacturing substrate | |
| CN109315070A (zh) | 多层基板的制造方法 | |
| US10998201B2 (en) | Semiconductor encapsulation structure | |
| JP2007305636A (ja) | 部品実装モジュール | |
| JP6335588B2 (ja) | 異方導電性接着剤の製造方法 | |
| US20090026633A1 (en) | Flip chip package structure and method for manufacturing the same | |
| JP5526818B2 (ja) | プリント配線板 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004158212A (ja) | 実装用導電性微粒子 | |
| JP2004119464A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| US6805280B2 (en) | Z interconnect structure and method | |
| JP3248494B2 (ja) | 半導体集積回路実装装置及びその製造方法 | |
| JP2024013641A (ja) | 接合構造体およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190412 |
|
| WD01 | Invention patent application deemed withdrawn after publication |