DE69933225T2 - Leiterplattensubstrat mit hoher dichte und herstellungsmethode - Google Patents

Leiterplattensubstrat mit hoher dichte und herstellungsmethode Download PDF

Info

Publication number
DE69933225T2
DE69933225T2 DE69933225T DE69933225T DE69933225T2 DE 69933225 T2 DE69933225 T2 DE 69933225T2 DE 69933225 T DE69933225 T DE 69933225T DE 69933225 T DE69933225 T DE 69933225T DE 69933225 T2 DE69933225 T2 DE 69933225T2
Authority
DE
Germany
Prior art keywords
layer
conductive layer
substrate
dielectric layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69933225T
Other languages
English (en)
Other versions
DE69933225D1 (de
Inventor
J. Richard Trabuco Canyon POMMER
T. Jeffrey Onalaska GOTRO
M. Nancy Burnsville ANDROFF
D. Marc Onalaska HEIN
J. Corey Wisconsin Rapids ZARECKI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Isola Laminate Systems Corp
Original Assignee
Isola Laminate Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Isola Laminate Systems Corp filed Critical Isola Laminate Systems Corp
Publication of DE69933225D1 publication Critical patent/DE69933225D1/de
Application granted granted Critical
Publication of DE69933225T2 publication Critical patent/DE69933225T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0296Fibers with a special cross-section, e.g. elliptical
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein gedruckte Schaltkreisplatinen und insbesondere ein Verfahren und eine Vorrichtung zur Herstellung eines gedruckten, hochdichten Schaltkreissubstrats.
  • 2. Beschreibung des Standes der Technik
  • Integrierte Schaltkreise werden typischerweise in eine Einheit (Packung) eingebaut, das auf eine gedruckten Schaltkreisplatine gelötet wird. Der integrierte Schaltkreis kann auf einem Substrat montiert werden, welches eine Vielzahl von Kontakten, beispielsweise Lötkugeln oder Pins, aufweist, welche auf der gedruckten Schaltkreisplatine aufgelötet sind. Die Kontakte sind typischerweise auf einer unteren Oberfläche des Substrats angeordnet, während der integrierte Schaltkreis üblicherweise auf der oberen Oberfläche des Substrats angeordnet ist. Das Substrat der Einheit kann Leiterbahnen, Spannungsversorgungs-/Masseebenen und Kontaktlöcher (Lücken) enthalten, die den integrierten Schaltkreis elektrisch mit den auf der anderen Seite des Substrats angeordneten Kontakten verbinden. Das Substrat kann viele Schichten von Leiterbahnen und Kontaktlöcher aufweisen, um den integrierten Schaltkreis und die Kontakte zu verbinden.
  • Die 1A1E zeigen ein herkömmliches Verfahren zur Herstellung eines Substrats. Wie in den 1A und 1B gezeigt, wird zuerst ein Basislaminat gebildet. In 1A wird zuerst eine leitfähige Schicht 2, beispielsweise Kupfer, galvanisch auf einer Trommel 4 abgeschieden (elektroplattiert). Die Oberfläche 6 des leitfähigen Materials 2, das zur Trommel 4 benachbart liegt, ist typischerweise glatt, während die Oberfläche 8 der leitfähigen Schicht 2, welche auf der gegenüberliegenden Seite der Trommel 4 liegt, üblicherweise mattiert ist. Zusätzlich wird die mattierte Oberfläche 8 der leitfähigen Schicht 2 typischerweise durch Zugabe von Kugeln (noduls) oder Pin-Zähnen (pinning teeth) an der Oberfläche 8 behandelt, sodass die Bondstärke der leitfähigen Schicht 2 an ein Dielektrikum (siehe 1B) während des Laminierungsverfahrens erhöht wird. Die mit einem Kontaktprofilometer gemessene Oberflächenrauheit μ der Oberfläche 8 liegt typischerweise über 6,0 μm (Peak-to-Valley, RZDIN). Ein Silankupplungspromotor 10 wird anschließend an der mattierten Oberfläche 8 befestigt, um die Bondstärke der leitfähigen Schicht 2 weiter zu erhöhen. Wie in 1B gezeigt, wird die behandelte leitfähige Schicht 2 dann auf einer oder auf beiden Seiten einer dielektrischen Schicht 12 unter Wärme und Druck laminiert (nur eine Schicht 2 wird in 1B gezeigt, wie sie an der dielektrischen Schicht 12 befestigt ist), um ein Basislaminat 14 zu bilden. Eine Ätzresistmaske 16 kann wie in 1C gezeigt auf das Basislaminat 14 aufgemustert werden. Die Resistmaske 16 wird dann wie in 1D gezeigt aufgemustert, und anschließend wird die leitfähige Schicht 2 geätzt, um ein wie in 1E gezeigtes Substrat 18 herzustellen. Die leitfähige Schicht 2 weist typischerweise eine Dicke von 5 bis 18 μm auf. Der Ätzresist wird anschließend entfernt, um das wie in 1F gezeigte Schaltkreissubstrat zu erhalten.
  • Während einer solchen herkömmlichen Herstellung von gedruckten Schaltkreissubstraten werden üblicherweise zurückbleibende Metalleinschlüsse, (beispielsweise Kupfereinschlüsse) gebildet, da während des Laminierungsverfahrens Splitter von Kugeln von der mattierten Oberfläche 8 der leitfähigen Schicht 2 wegbrechen. Da das Ätzverfahren üblicherweise diese tief eingefügten Splitter nicht entfernt, wirken die in dem Laminat 14 zurückbleibenden Fehlerstellen als Keimstellen für die chemische Tauchabscheidung (stromloses Plattieren) und verursachen anschließend Leitungsdefekte auf der Oberfläche des Laminats 14. Diese Defekte führen zu potentiellen Kurzschlüssen in der vom Anwender hergestellten Schaltung.
  • Mit den Designauflagen, gedruckte Schaltkreisplatinen mit immer höheren Dichten zu liefern, nehmen die Leiterbahn- und Platz- oder Abstandseigenschaften der gedruckten Schaltkreisplatinen proportional ab. Zusätzlich müssen die Durchmesser von Kontaktstellen, die die Kontaktlöcher auf den Schaltkreisplatinen aufnehmen, verkleinert werden. Wenn die Leiterbahn- und Platz- oder Abstandseigenschaften feiner werden (beispielsweise 10 bis 50 μm), dann wird das Problem der eingefügten Splitter noch ausgeprägter. Darüberhinaus muss die leitfähige Schicht 2 (beispielsweise eine Kupferschicht) viel dünner sein, um Feinlinien (schmale Leiterbahnen) und Räume zu ätzen.
  • Zusätzlich wird das Substrat während der herkömmlichen Herstellung von gedruckten Schaltkreisplatinen üblicherweise verschiedenen Druck und Temperaturzyklen unterworfen. Ein typisches Verfahren zur Herstellung von Laminaten verwendet eine Flachbettlaminierungspresse unter Verwendung von hydraulischem Druck. Galvanisch abgeschiedene Kupferfolien werden zu Thermofixierungsharz-Stoffprepregs unter Wärme und Druck laminiert. Das erhaltene Laminat weist üblicherweise einen unakzeptablen Grad an Restspannungen auf, welche primär aus der mechanischen Wechselwirkung der behandelten Kupferzahnstruktur und der vernetzten Laminatoberfläche stammt. Anschließend verursacht während des Ätzens der ersten leitfähigen Schicht 2 (beispielsweise der Kupferschicht) die aufge baute Spannung sehr große und unvorhersehbare dimensionale Bewegungen, was zu erhöhten Aufnahmekontaktstellendurchmessern führt.
  • Dementsprechend besteht ein Bedarf an Technologie für eine Vorrichtung und ein Verfahren zur Herstellung eines gedruckten, hochdichten Schaltkreissubstrats mit verminderten Leitungsdefekten. Es besteht ebenso ein Bedarf an einer Technologie für eine Vorrichtung und ein Verfahren zur Herstellung eines gedruckten, hochdichten Schaltkreissubstrats mit verbesserter dimensionaler Konsistenz, sodass eine Feinlinienbildung erreicht werden kann und die Dimensionen der Kontaktstellendurchmesser verkleinert werden können. Zusätzlich besteht ein Bedarf an einer Technologie zur Herstellung eines Schaltkreissubstrats mit einer verringerten Kupferdicke. Es besteht darüberhinaus ein Bedarf an einer Technologie für ein Substrat mit sehr glatten Oberflächen, welches die Herstellung von gedruckten Schaltkreissubstraten mit sehr feinen Linien und Räumen erleichtert.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Herstellen eines elektrischen Substrats. Das elektrische Substrat umfasst eine dielektrische Schicht mit einer Oberflächenrauheit von nicht mehr als 6,0 μm. Eine erste leitfähige Schicht ist an der dielektrischen Schicht befestigt. In einer Ausführungsform umfasst die dielektrische Schicht ein Laminat, welches einen Stoff mit einem einheitlichen Gewebe sowie ein Harz, welches innerhalb des einheitlichen Gewebes gleichmäßig imprägniert ist, umfasst. Eine entfernbare Schicht kann an dem Laminat befestigt sein und kann vor der Metallisierung der ersten leitfähigen Schicht entfernt werden. Verschiedene Ausführungsformen sind beschrieben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die 1A1F verdeutlichen ein herkömmliches Verfahren zur Bildung eines Substrats.
  • Die 2 zeigt eine Ausführungsform einer integrierten Schaltungseinheit 20, welche gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde.
  • Die 3A3H stellen eine Ausführungsform eines Verfahrens zur Herstellung eines hochdichten Schaltkreissubstrats 26 gemäß einer Ausführungsform der vorliegenden Erfindung dar.
  • Die 4A4I verdeutlichen eine alternative Ausführungsform eines Verfahrens zur Herstellung eines hochdichten Schaltkreissubstrats 26a gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Die 5A zeigt eine Seitenansicht einer Ausführungsform eines polymerbeschichteten Basislaminats 100, welches gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde.
  • Die 5B verdeutlicht eine Seitenansicht einer zweiten Ausführungsform eines polymerbeschichteten Basislaminats 100a, welches gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde.
  • Die 5C verdeutlicht eine Seitenansicht einer Ausführungsform eines harzbeschichteten Basislaminats 100b, welches gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde.
  • Die 5D verdeutlicht eine Seitenansicht einer zweiten Ausführungsform eines harzbeschichteten Laminats 100c, welches gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde.
  • Die 6 stellt eine Seitenansicht einer Ausführungsform einer hydraulischen Presse 118 zum Laminieren eines Buchs 120 von polymerbeschichteten Basislaminaten oder harzbeschichteten Basislaminaten dar.
  • Die 7 verdeutlicht eine Ausführungsform eines Verfahrens zur Herstellung des Basislaminats 102 gemäß den Prinzipien der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Ein Aspekt der vorliegenden Erfindung betrifft ein Verfahren und eine Vorrichtung zur Herstellung eines elektrischen Substrats. Das elektrische Substrat umfasst eine dielektrische Schicht mit einer Oberflächenrauheit von nicht mehr als 6,0 μm. Eine leitfähige Schicht, beispielsweise Kupfer, ist an der dielektrischen Schicht befestigt. In einer alternativen Ausführungsform wird zuerst eine Haftschicht an der dielektrischen Schicht befestigt. Anschließend wird eine leitfähige Schicht über der Haftschicht abgeschieden.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren und eine Vorrichtung zur Herstellung der dielektrischen Schicht, welche einen ausgeglichenen Stoff umfasst (das heißt einen Stoff mit einer gleichmäßigen Webung), welcher mit einem Harz imprägniert ist, das mit einem Mittel gehärtet ist, das kein Dicyandiamid (DICY) enthält. Es ist verständlich, dass die hierin verwendete Bezeichnung "Imprägnierung" Lösungsguß (solution casting), Extrusion oder Spinnen des Harzes in den Stoff einschließt. Die Bezeichnung "Imprägnierung" schließt auch andere allgemein bekannte Techniken zum Imprägnieren des Harzes in den Stoff ein. Das Harz weist eine Glasübergangstemperatur (Tg) von mehr als 180°C und eine Dielektrizitätskonstante in dem Bereich von 2,9 bis 3,1 auf. Der mit Harz imprägnierte Stoff wird teilweise gehärtet (b-staged), um ein Prepreg zu bilden. Anschließend werden mehrere Lagen von Prepregs unter Verwendung von Wärme und Druck laminiert, um ein Laminat herzustellen. Das erhaltene Laminat ist stabil, entspannt, und weist einen gesteuerten Wärmeausdehnungskoeffizienten (CTE), welcher gut zu der leitfähigen Schicht (beispielsweise Kupfer) passt, einen verminderten Verlustfaktor in dem Bereich von 0,008 bis 0,015, einen geringen Feuchtigkeitsgehalt in dem Bereich von 0,4 bis 0,6 Gew.-% und eine niedrige Dielektrizitätskonstante in dem Bereich von 3,2 bis 3,7 auf. Verschiedene Ausführungsformen werden beschrieben.
  • Die 2 verdeutlicht eine Ausführungsform einer integrierten Schaltungseinheit 20, die gemäß den Prinzipien der vorliegenden Erfindung hergestellt ist. Die Einheit 20 kann einen integrierten Schaltkreis 22 umfassen, welcher auf einer ersten Oberfläche 24 eines Substrats 26 montiert ist. Der integrierte Schaltkreis 22 kann auf dem Substrat 26 mit einer Vielzahl von Lötstellen (solder bumps) 28 montiert sein. Die Befestigung des integrierten Schaltkreises 22 auf dem Substrat 26 kann mit einem allgemein als Flip-Chip-Lötverbinden (Flip-Chip-Technik) bekannten Verfahren durchgeführt werden. Obwohl hierin eine Flip-Chip-Löteinheit beschrieben wird, ist verständlich, dass der integrierte Schaltkreis 22 mit Bonddrähten oder automatisiertem Folienbonden (TAB) oder durch bekannte andere Techniken an dem Substrat 26 befestigt werden kann.
  • Eine Vielzahl von Kontakten 30 können an einer zweiten Oberfläche 32 des Substrats 26 befestigt werden. Die Kontakte 30 können Lötkugeln sein, welche auf das Substrat 26 aufgeschmolzen werden. Die Kontakte 30 können anschließend an eine gedruckte Schaltkreisplatine (nicht gezeigt) befestigt werden. Das Substrat 26 kann Oberflächenlötstellen, Leiterbahnen, Spannungsversorgungs-/Masseebenen und Kontaktlöcher aufweisen, um den integrierten Schaltkreis 22 mit den Kontakten 30 zu verbinden.
  • Die 3A3H verdeutlichen eine Ausführungsform eines Verfahrens zur Herstellung eines gedruckten, hochdichten Schaltkreissubstrats 26 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in 3A gezeigt, umfasst das gedruckte, hochdichte Schaltkreissubstrat 26 ein Basislaminat 20. In einer Ausführungsform stellt das Basislaminat 50 eine dielektrische Schicht dar, welche gemäß den Prinzipien der vorliegenden Erfindung hergestellt ist und wie in den folgenden Abschnitten detailliert erörtert wird. Wie in 3B gezeigt, kann eine Kontaktlochöffnung 52a und/oder 52b im Basislaminat 50 gebildet sein. Eine solche Kontaktlochöffnung 52a und/oder 52b kann in dem Basislaminat 50 mechanisch (beispielsweise Kontaktlochöffnung 52a) oder mit einem Laser gebohrt (beispielsweise Kontaktlochöffnung 52b) sein. Ein typischer Durchmesser eines mit einem Laser gebohrten Lochs liegt in dem Bereich von 10 bis 100 μm, während ein typischer Durchmesser eines mechanisch gebohrten Lochs bei ungefähr 0,004 Zoll/100 μm oder größer liegt. Wie in 3C gezeigt, kann eine erste leitfähige Schicht 54 an dem Basislaminat 50 befestigt sein. In einer Ausführungsform stellt die erste leitfähige Schicht 54 eine Haftschicht dar. Beispiele für eine solche Haftschicht schließen Chrom, Titan, Wismut, Zink und Nickel ein. Es ist verständlich, dass auch andere Arten von Klebstoffen, welche im Stand der Technik bekannt sind, verwendet werden können.
  • Die erste leitfähige Schicht 54 kann auf eine beliebige Art, welche im allgemeinen in dem Stand der Technik bekannt ist, abgeschieden werden, einschließlich verschiedener Additiv-, Semiadditiv- oder Substraktivtechniken. Die Abscheidung der ersten leitfähigen Schicht 54 kann über Verfahren, wie beispielsweise Vakuummetallisierung, Sputtern, Ionenplattieren, chemische Dampfabscheidung, Galvanisierung, chemische Tauchabscheidung und andere, durchgeführt werden. In einer Ausführungsform weist die erste leitfähige Schicht 54 eine Dicke in dem Bereich von 50 bis 200 Angström auf. In einer anderen Ausführungsform kann die erste leitfähige Schicht 54 gleichzeitig an beiden Oberflächen des Basislaminats 50 befestigt werden. In einer alternativen Ausführungsform wird die erste leitfähige Schicht 54 gleichzeitig an beiden Oberflächen des Basislaminats 50 und in die Kontaktlochöffnung 52a und/oder 52b befestigt.
  • Anschließend wird wie in 3C gezeigt eine zweite leitfähige Schicht 56 an der ersten leitfähigen Schicht 54 befestigt. Wie im Fall der ersten leitfähigen Schicht 54 kann die zweite leitfähige Schicht 56 auf eine beliebige Art, welche in dem Stand der Technik bekannt ist, abgeschieden werden, einschließlich verschiedener Additiv-, Semiadditiv- und Substraktivtechniken. Die Abscheidung der ersten leitfähigen Schicht 56 (und anderer leitfähigen Schichten, wie hierin beschrieben) kann über Verfahren, wie beispielsweise Vakuummetallisieren, Sputtern, Ionenplattieren, chemische Dampfabscheidung, Galvanisierung, chemische Tauchabscheidung und andere, durchgeführt werden. Die leitfähigen Schichten 54 und 56 können aus einzelnen Metallschichten oder aus durch verschiedene Verfahren gebildete Kompositschichten, leitfähigen Polymeren und dergleichen gebildet werden. Beispiele für die zweite leitfähige Schicht 56 schließen Kupfer, Gold und Aluminium ein. In einer Ausführungsform stellt die erste leitfähige Schicht 56 eine Haftschicht und die zweite leitfähige Schicht eine Keimschicht dar. In einer anderen Ausführungsform ist die zweite leitfähige Schicht 56 größer als 500 Angström. In einer weiteren Ausführungsform liegt die Dicke der zweiten leitfähigen Schicht 56 in dem Bereich von 500 bis 10.000 Angström. Die zweite leitfähige Schicht 56 kann auf einer oder auf beiden Seiten des Basislaminats 50 abgeschieden werden. Alternativ kann die zweite leitfähige Schicht 56 gleichzeitig auf beiden Oberflächen des Basislaminats und in die Kontaktlochöffnungen 52a und/oder 52b befestigt werden (beispielsweise durch Vakuummetallisierung oder Sputtern). In einer alternativen Ausführungsform kann ein direktes Metallisierungsverfahren unter Verwendung eines Immersions-Palladiumkatalysators durchgeführt werden, um eine einzelne leitfähige Schicht, beispielsweise Kupfer (anstelle von zwei leitfähigen Schichten, beispielsweise der ersten und der zweiten leitfähigen Schicht 54 und 56), auf einer der oder beiden Oberflächen des Basislaminats 50 zu befestigen. In diesem alternativen Metallisierungsverfahren wird eine erste leitfähige Schicht 54, beispielsweise die Haftschicht (beispielsweise Chrom, Wolfram, Titan, Nickel oder Zink), nicht benötigt, um das Binden der zweiten leitfähigen Schicht 56 (beispielsweise der Keimschicht) an das Basislaminat 50 zu erleichtern.
  • Wie in den 3D und 3E gezeigt, kann ein Resist 58, beispielsweise ein photostrukturierbarer, trockener Folienresist, auf der zweiten leitfähigen Schicht 56 (oder auf der leitfähigen einzelnen leitfähigen Schicht, welche an das Basislaminat 50 unter Verwendung des direkten Metallisierungsverfahrens befestigt wurde) aufgemustert werden. Der Plattierungsresist 56 kann wie beispielsweise in 3E gezeigt über herkömmliche Photolithographieverfahren unter Auftragen einer Resistschicht und anschließendem Entfernen von Teilen des Resistmaterials aufgemustert werden. In einer Ausführungsform können die Teile des Resists 56 maskiert werden und die überschüssigen Teile des Resists 56 unter Verwendung geeigneter Entwicklungslösungen, beispielsweise einer wässrigen oder auf Lösungsmittel basierenden Entwicklungslösung, entfernt werden.
  • Eine zusätzliche Schicht von leitfähigem Material 60, beispielsweise Kupfer, kann wie in den 3F-1 und 3F-2 gezeigt auf den Flächen der zweiten leitfähigen Schicht 56, welche nicht durch den Resist 58 bedeckt sind, abgeschieden werden (beispielsweise galvanisch aufgeschichtet werden), um Feinliniengeometrie-Schaltkreise zu erleichtern. In einer Ausführungsform können wie in 3F-1 gezeigt die Kontaktlochöffnungen 52a und/oder 52b entweder bis zu einer spezifischen Kupferwanddicke (typischerweise 0,001 Zoll) plattiert oder vollständig geschlossen plattiert werden, was einen festen Stab für zukünftige Verbindungsverfahren ergibt, wie in 3F-2 gezeigt. Typischerweise stellen die kleineren, mit einem Laser gebohrten Löcher geeignetere Kandidaten zum Plattieren der vollständig geschlossenen Kontaktlochöffnungen dar.
  • Wie in 3G gezeigt, wird dann der Resist 58 entfernt. Als nächstes wird ein schnelles Ätzverfahren (flash etching) durchgeführt. Dessen Zweck ist es, die zweite leitfähige Schicht 56 (welche zum Beispiel die Kupferkeimschicht darstellt) oder die einzelne leitfähige Schicht (welche zum Beispiel die Kupferkeimschicht darstellt) zu entfernen. Anschließend wird das Substrat 26 einer Ätzlösung (welche beispielsweise eine Chromätzlösung zur Entfernung der 50 bis 200 Angström hohen, nach der Entfernung des Kupfers freigelegten Chromschicht darstellt) unterzogen, um die erste leitfähige Schicht 54 zu entfernen. Die Entfernung des Chroms stellt die elektrische Isolierung zwischen den plattierten Schaltkreisbahnen sicher. Das oben beschriebene Verschaltungsverfahren kann auf einer oder auf beiden Oberflächen (zum Beispiel der Oberfläche 24 und/oder 32) des Substrats 26 angewendet werden.
  • Die 4A4I verdeutlichen eine alternative Ausführungsform eines Verfahrens zur Bildung des hochdichten Schaltkreissubstrats 26 gemäß den Prinzipien der vorliegenden Erfindung. Das hochdichte Schaltkreissubstrat 26a kann anstelle des Substrats 26 verwendet werden und umfasst wie in der 4A gezeigt ein Ba sislaminat 80. In einer Ausführungsform stellt das Basislaminat 80 eine dielektrische Schicht dar, welche gemäß den Prinzipien der vorliegenden Erfindung hergestellt wird und welche in den folgenden Abschnitten detailliert erörtert wird.
  • Wie in 4B gezeigt, kann eine erste leitfähige Schicht 82 an dem Basislaminat 80 befestigt sein. In einer ersten Ausführungsform stellt die erste leitfähige Schicht 82 eine Haftschicht dar. Beispiele für eine solche Haftschicht schließen Chrom, Titan, Wolfram, Zink und Nickel ein. Es ist verständlich, dass auch andere Arten von Klebstoffen verwendet werden können. Die erste leitfähige Schicht 82 kann auf eine beliebige Weise, welche in dem Stand der Technik bekannt ist, abgeschieden werden, einschließlich durch verschiedene Additiv-, Semiadditiv- oder Substraktivtechniken. Die Abscheidung der ersten leitfähigen Schicht 82 (und anderer leitfähiger Schichten wie hierin beschrieben) kann über Verfahren, wie beispielsweise Vakuummetallisierung, Sputtern, Ionenplattieren, chemische Dampfabscheidung, Galvanisierung, chemische Tauchabscheidung und andere, durchgeführt werden. In einer Ausführungsform weist die erste leitfähige Schicht 82 eine Dicke im Bereich von 50 bis 200 Angström auf. In einer anderen Ausführungsform kann die erste leitfähige Schicht 82 gleichzeitig an beiden Oberflächen des Basislaminats 80 befestigt werden. Wie in der 4B gezeigt, wird anschließend eine zweite leitfähige Schicht 84 an der ersten leitfähigen Schicht 82 befestigt.
  • Wie im Fall der ersten leitfähigen Schicht 82 wird die zweite leitfähige Schicht 84 auf eine beliebige Weise abgeschieden, welche allgemein im Stand der Technik bekannt ist, einschließlich verschiedener Additiv- oder Semiadditiv-Substrattechniken. Die Abscheidung der zweiten leitfähigen Schicht 84 kann über Verfahren, wie beispielsweise Vakuummetallisierung, Sputtern, Ionenplattieren, chemische Dampfabscheidung, Galvanisierung, chemische Tauchabscheidung und andere, durchgeführt werden. Die leitfähigen Schichten 82 und 84 können aus einzelnen Metallschichten oder aus durch verschiedene Verfahren gebildete Kompositschichten gebildet werden und können Metalle ebenso wie leitfähige Polymere und dergleichen einschließen. Beispiele für die zweite leitfähige Schicht 84 schließen Kupfer, Gold und Aluminium ein. In einer Ausführungsform stellt die erste leitfähige Schicht 56 eine Haftschicht und die zweite leitfähige Schicht eine Keimschicht dar. In einer Ausführungsform ist die zweite leitfähige Schicht 84 größer als 500 Angström. In einer weiteren Ausführungsform liegt die Dicke der zweiten leitfähigen Schicht 84 in dem Bereich von 500 bis 10.000 Angström.
  • Die zweite leitfähige Schicht 84 kann auf einer oder auf beiden Seiten des Basislaminats 80 abgeschieden sein. In einer alternativen Ausführungsform kann ein direktes Metallisierungsverfahren unter Verwendung eines Immersions-Palladiumkatalysators durchgeführt werden, um eine einzelne leitfähige Schicht, beispielsweise Kupfer, anstelle von zwei leitfähigen Schichten (beispielsweise der ersten und der zweiten leitfähigen Schicht 82 und 84) an einer oder an beiden Oberflächen des Basislaminats 80 zu befestigen. In diesem alternativen Metallisierungsverfahren wird die erste leitfähige Schicht 82, beispielsweise die Haftschicht, zur Erleichterung des Bindens der zweiten leitfähigen Schicht 84 an das Basislaminat 80 nicht benötigt. Als nächstes (zum Beispiel nach der Befestigung der Haft- und der Kupferschicht oder nach dem direkten Metallisierungsverfahren) werden wie in 4B gezeigt bis zu 0,5 μm Kupfer schnell auf der Oberfläche des Basislaminats 80 plattiert (flash plated).
  • Eine Kontaktlochöffnung 86a und/oder 86b kann wie in 4C gezeigt in dem Basislaminat 80 gebildet werden. Eine solche Kontaktlochöffnung 86a und/oder 86b kann in dem Basislaminat 80 mechanisch (beispielsweise Kontaktlochöffnung 86a) oder mit einem Laser gebohrt (beispielsweise Kontaktlochöffnung 86b) werden. Ein typischer Durchmesser eines mit einem Laser gebohrten Lochs 86b liegt in dem Bereich von 10 bis 100 μm, während ein typischer Durchmesser eines mechanisch gebohrten Lochs 86a bei ungefähr 0,004 Zoll/100 μm oder größer liegt. Als nächstes wird die Kontaktlochöffnung 86a und/oder 86b aufgekeimt (seeded). In einer Ausführungsform wird eine Keimschicht 88 entlang der Wände der Kontaktlochöffnung 86a und/oder 86b befestigt. In einer alternativen Ausführungsform wird die Keimschicht 88 über die Oberfläche der zweiten leitfähigen Schicht 84 (oder der einzelnen leitfähigen Schicht, welche an dem Basislaminat 80 unter Verwendung des direkten Metallisierungsverfahrens befestigt wurde) befestigt und erstreckt sich entlang der Wände der Kontaktlochöffnung 86a und/oder 86b. In einer Ausführungsform kann die Keimschicht 88 aus einem beliebigen der folgenden Materialien bestehen: Palladium, Zinn oder Kohlenstoff.
  • Danach wird wie in 4D gezeigt eine dritte leitfähige Schicht 89 in die Kontaktlochöffnungen 86a und 86b und auf der Schicht 88 abgeschieden (beispielsweise durch chemische Tauchabscheidung). In einer Ausführungsform stellt die dritte leitfähige Schicht 89 Kupfer dar. In dieser Ausführungsform können bis zu 1,0 μm Kupfer über der dritten leitfähigen Schicht 89 und in die Kontaktlochöffnungen 86a und 86b abgeschieden sein (beispielsweise durch schnelles Plattieren). Wie in 4E gezeigt, kann ein Resist 90, beispielsweise ein photostrukturierbarer, trockener Folienresist, auf der dritten leitfähigen Schicht 89 aufgemustert werden. Der Plattierungsresist 90 kann wie in 4F gezeigt mit herkömmlichen Photolithographieverfahren durch Auftragen einer Resistschicht und anschließendem Entfernen von Teilen des Resistmaterials aufgemustert werden. In einer Ausführungsform können die Teile des Resists 90 maskiert werden, und die überschüssigen Teile des Resists können unter Verwendung von geeigneten Entwicklungslösungen, beispielsweise auf Wasser oder auf Lösungsmittel basierenden Entwicklungslösungen, entfernt werden.
  • Eine zusätzliche Schicht von leitfähigem Material 92, beispielsweise Kupfermaterial, kann wie in den 4G-1 und 4G-2 gezeigt auf den Flächen der nicht durch den Resist 90 bedeckten dritten leitfähigen Schicht 89 abgeschieden werden (beispielsweise galvanisch abgeschieden werden), um die Feinliniengeometrie-Schaltkreise zu ermöglichen. In einer Ausführungsform können wie in 4G-1 gezeigt die Kontaktlochöffnungen 86a und/oder 86b entweder bis zu einer spezifischen Kupferwanddicke (typischerweise 0,001 Zoll) plattiert oder vollständig geschlossen plattiert werden, was einen festen Stab für zukünftige Verbindungsverfahren ergibt, wie in 4G-2 gezeigt. Typischerweise stellen die kleineren mit einem Laser gebohrten Löcher geeignetere Kandidaten zum Plattieren der vollständig geschlossenen Kontaktlochöffnungen dar.
  • Wie in 4H gezeigt, wird dann der Resist 90 entfernt. Als nächstes wird ein schnelles Ätzverfahren durchgeführt. Dessen Zweck ist es, die zweite und die dritte leitfähige Schicht 84 bzw. 89 (welche beispielsweise die Kupfermaterial- bzw. die Kupferkeimschicht darstellen können) oder die einzelne leitfähige Schicht und die dritte leitfähige Schicht 89 (welche beispielsweise die Kupfermaterial- bzw. die Kupferkeimschicht darstellen können) zu entfernen. Anschließend wird das Substrat 26a einer Ätzlösung (welche beispielsweise eine Chromätzlösung zur Entfernung der 50 bis 200 Angström dicken, nach der Entfernung des Kupfers freigelegten Chromschicht darstellt) unterworfen, um die erste leitfähige Schicht 82 zu entfernen. Die Entfernung des Chroms stellt die elektrische Isolierung zwischen den plattierten Schaltkreisspuren sicher. Das oben beschriebene Verschaltungsverfahren kann auf einer oder auf beiden Oberflächen (zum Beispiel der Oberfläche 24 und/oder 32) des Substrats 26a angewendet werden.
  • Durch die Verwendung des/der wie oben beschriebenen und wie in den 3A3H und den 4A4I gezeigten Aufbauverfahren liefert die vorliegende Erfindung ein Schaltkreissubstrat mit reduzierter Kupferdicke. Dementsprechend können herkömmliche Techniken zum Herstellen von Schaltkreissubstraten, welche die Laminierung von galvanisch abgeschiedenen Kupferfolien auf thermofixiertem Harz-Stoffprepreg unter Wärme und Druck umfassen, vermieden werden. Solche herkömmlichen Techniken liefern typischerweise Kupferschichten, welche 5–18 μm dick sind. Indes können unter Verwendung der Technik(en) der vorliegenden Erfindung Kupferschichten von weniger als 5 μm Dicke erreicht werden. In alternativen Ausführungsformen können Kupferschichten von 1–3 μm erreicht werden.
  • Ein zweiter Aspekt der vorliegenden Erfindung schließt eine Vorrichtung und ein Verfahren zur Herstellung des Basislaminats 50 oder 80 ein. Für die Zwecke der vorliegenden Diskussion wird im folgenden sowohl das Basislaminat 50 als auch das Basislaminat 80 als Basislaminat 102 bezeichnet. Die 5A verdeutlicht eine Seitenansicht einer Ausführungsform eines polymerbeschichteten Basislaminats 100, welches gemäß den Prinzipien der vorliegenden Erfindung hergestellt wurde. In einer Ausführungsform umfasst das polymerbeschichtete Basislaminat 100 ein Basislaminat 102, welches mindestens eine Lage einer Basislaminatschicht umfasst (zum Beispiel ein beliebiges von 102102n ). Beispiele für die Basislaminatschicht (zum Beispiel ein beliebiges von 1021 102n ) umfassen ein Prepreg-Material ("b-staged"-Material). In einer alternativen Ausführungsform umfasst das polymerbeschichtete Basislaminat 100 ein Basislaminat 102, welches eine Vielzahl von Basislaminatschichten 1021 102n umfasst, welche ausgewählt und verwoben sind, um das Basislaminat 102 zu bilden. In einer Ausführungsform ist das Basislaminat 102 schichtweise zwischen zwei entfernbaren Schichten oder entfernbaren Abziehfolien 104a und 104b angeordnet (Sandwichform). In einer Ausführungsform stellt die entfernbare Schicht 104a oder 104b eine entfernbare Polymerfolie dar. Beispiele für die Polymer-Abziehfolie (z. B. 104a und/oder 104b) umfassen eines von einer Polypropylenfolie, einer Polyimidfolie, einer aus fluorierten Harzen hergestellten Folie, Polyetherimiden oder einer Polyphenylensulfidfolie. Indes ist verständlich, dass andere Polymer-Abziehfolien, welche dem Durchschnittsfachmann bekannt sind, verwendet werden können.
  • In einer alternativen Ausführungsform kann die entfernbare Schicht 104a und/oder 104b eine leitfähige Schicht oder ein leitfähiges Abziehblatt darstellen. Die leitfähige Schicht kann eine leitfähige Metallschicht oder eine leitfähige nichtmetallische Schicht darstellen. Beispiele für die leitfähige Metallschicht umfassen galvanisch abgeschiedenes Kupfer oder Aluminium, deren glänzende Oberfläche (oder die Oberfläche, welche während der Herstellung benachbart zur Trommel liegt) auf das Basislaminat 102 gepresst wurde. Die leitfähige Schicht (beispielsweise 104a und/oder 104b) kann auch aus gewalztem Kupfer oder gewalztem Aluminium hergestellt sein, wobei die glatte Oberfläche des jeweiligen Materials gegen das Basislaminat 102 gepresst wird. Beispiele für die nicht-metallischen leitfähigen Schichten umfassen Schichten, welche aus Halbleitermaterial aufgebaut sind. Die Dicke des Basislaminats 102 und die physikalischen Eigenschaften werden durch die Anzahl und die Art der zur Herstellung der Basislaminatschichten 1021 102n verwendeten Materialien gesteuert. Beispielsweise kann ein 0,004 Zoll-Basislaminat 102 zwei Lagen Prepregmaterial (beispielsweise 1021 und 1022 ) umfassen, wobei jede Lage der Prepregschicht (beispielsweise 1021 und 1022 ) beispielsweise harzimprägnierten in eine einzelne Lage von zwischen zwei entfernbaren Schichten oder Abziehfolien angeordnetem (in Sandwichform) ausgeglichenen Stoff umfasst.
  • Die Abziehfolie 104a und/oder 104b dient zwei Funktionen: 1) sie liefert das Basislaminat 102 mit einer sehr glatten Oberfläche nach der Laminierung, und 2) sie liefert eine Schutzschicht für das Basislaminat 102 bis kurz vor der Verwen dung in der Schaltkreisplatinen-Herstellungslinie. In einer Ausführungsform beträgt die mit einem Kontaktprofilometer gemessene Oberflächenrauheit μ des Basislaminats 102 der vorliegenden Erfindung nicht mehr als 6,0 μm (Peak-zu-Tal, RZDIN). In einer weiteren Ausführungsform beträgt die mit einem Kontaktprofilometer gemessene Oberflächenrauheit μ des Basislaminats 102 0 μm·μ·3 μm (Peak-zu-Tal, RZDIN). Es sollte erwähnt werden, dass die Verwendung von anderen Arten von Profilometern (z. B. einem Laserprofilometer) Bereiche von Oberflächenrauheiten ergibt, welche von den Kontaktprofilometerdaten verschieden sind. Indes werden diese anderen Profilometer entsprechende Messungen der Oberflächenrauheit μ liefern, welche mit den Messungen, welche durch ein Kontaktprofilometer erhalten werden, korrelieren. Wie beispielsweise in einem früheren Abschnitt diskutiert, ist die mit einem Kontaktprofilometer gemessene Oberflächenrauheit μ der Oberfläche 8 (1A und 1B) eines herkömmlichen Substrats üblicherweise größer als 6,0 μm (Peak-zu-Tal, RZDIN). Die mit einem Kontaktprofilometer gemessene Oberflächenrauheit μ des Basislaminats 102 der vorliegenden Erfindung ist nicht größer als 6,0 μm (Peak-zu-Tal, RZDIN). Es ist verständlich, dass andere Arten von Profilometern weiterhin Messungen von Oberflächenrauheiten ergeben werden, welche mit den durch das Kontaktprofilometer erhaltenen korrelieren, während sie dennoch Oberflächenrauheitsmessungen liefern, welche von den durch ein Kontaktprofilometer gemessenen verschieden sind.
  • Es wurde gefunden, dass die Verwendung von Polyimid oder Polypropylen als entfernbare Schicht 104a und/oder 104b zwei optimale Merkmale in dem Basislaminat 102 bereitstellt: sehr glatte hochglänzende Oberflächen ohne oder mit minimaler Adhäsion der Abziehfolie 104a und/oder 104b an die Basislaminatschicht 1021 102n . Es wurde auch gefunden, dass Proben, welche mit polaren Polymeren, beispielsweise Nylon, Polyethylennaphthalat (PEN) und Polyethylenterephthalat (PET), hergestellt worden sind, an das gefertigte Laminat ankleben und nicht von dem Substrat entfernt werden konnten.
  • Die Abziehfolie 104a und/oder 104b kann von den äußeren Oberflächen des Basislaminats 102 vor dem Bohren entfernt werden. In einer Ausführungsform können, wenn eine Polymerabziehfolie, beispielsweise bei der Presstemperatur schmelzende thermoplastische Abziehblätter, verwendet wird, wie in 5B gezeigt, Opferblätter 106a und/oder 106b, beispielsweise Kupferfolien oder nichtpolare Polymerfolien, zwischen der Polymerabziehfolie (beispielsweise 104a und/oder 104b) und den Pressplatten 110a und 110b angeordnet werden. Die Verwendung der Opferblätter 106a und/oder 106b, beispielsweise galvanisch abgeschiedenem Kupfer, gewalztem Kupfer oder Aluminium, oder einer Polymerfolie, welche nicht bei der Presstemperatur schmilzt, verhindert, dass die Polymerabziehfolie (beispielsweise 104a und/oder 104b) an den Pressplatten 110a und 110b während der Laminie rung anhaftet. Die Opferblätter 106a und/oder 106b und die Polymerabziehfolie (beispielsweise 104a und/oder 104b) können anschließend von dem Basislaminat 102 abgeschält werden, um ein Basislaminat 102 mit einer glatten Topographie herzustellen.
  • Die 5C verdeutlicht eine dritte Ausführungsform eines polymerbeschichteten Basislaminats 100b, welches gemäß den Prinzipien der Erfindung hergestellt ist. Das polymerbeschichtete Basislaminat 100b umfasst ein Basislaminat 102, auf welchem eine leitfähige Schicht 107a und/oder 107b, beispielsweise eine beschichtete Kupferfolie, laminiert ist. Die leitfähige Schicht 107a und/oder 107b umfasst eine Kupferschicht 114a und/oder 114b, beschichtet mit einer vollständig ausgehärteten (oder "c-staged") Harzschicht 112a und/oder 112b, auf welcher eine Harzklebschicht 108a und/oder 108b beschichtet ist. Die Harzklebschicht 108a und/oder 108b wird an dem Basislaminat 102 während des Laminierungsverfahrens befestigt. Ein Beispiel der leitfähigen Schicht 107a und/oder 107b schließt eine doppelpassierte Harzschicht, beispielsweise die von AlliedSignal Inc. unter dem Handelsnamen RCCTM vertriebene Harzschicht ein. Während der Laminierung erweicht sich die Klebschicht 108a und/oder 108b, fließt und härtet unter Bildung eines vollständig gehärteten Laminats 100b mit einer glatten Oberfläche aus.
  • In einer anderen Ausführungsform wird wie in 5D gezeigt nicht die in 5C gezeigte Harzschicht 112a und/oder 112b verwendet. Stattdessen wird nur eine einzelne Klebstoffschicht 108a und/oder 108b zwischen dem Basislaminat 102 und der Kupferschicht 114a und/oder 114b befestigt. Ein Beispiel für einen solchen Klebstoff ist eine einfach-passierte Harzschicht, beispielsweise die von Mitsui unter dem Handelsnamen MultifoilTM vertriebene Harzschicht. Während der Laminierung erweicht Klebschicht 108a und/oder 108b, fließt und härtet aus, wobei sich ein vollständig gehärtetes Laminat 100c mit einer glatten Oberfläche bildet. Nach der Laminierung kann die Kupferschicht 114a und/oder 114b entweder auf die gewünschte Dicke geätzt werden (typischerweise 5–9 μm) oder vollständig entfernt werden. Die erhaltene Oberfläche weist die Oberflächenrauheit der Kupferschicht 114a und/oder 114b auf. Um eine glatte Oberfläche zu erhalten, kann eine Kupferschicht 114a und/oder 114b mit einer sehr geringen Profilzahnstruktur verwendet werden.
  • Die 6 stellt eine Seitenansicht einer Ausführungsform einer hydraulischen Presse 118 zum Laminieren eines Buchs 120 von polymerbeschichteten Basislaminaten 100 oder 100a oder eines harzbeschichteten Basislaminats 100b oder 100c dar. Obwohl diese Ausführungsform zum Laminieren der polymerbeschichteten Basislaminate 100 oder 100a oder eines harzbeschichteten Basislaminats 100b oder 100c beschrieben wird, ist es auch verständlich, dass andere Laminierungsverfahren, welche allgemein im Stand der Technik bekannt sind, verwendet werden können. Solche alternativen Laminierungsverfahren schließen ein kontinuierliches Walzen-Laminierungsverfahren und ein Autoklaven-Laminierungsverfahren ein. Wie gezeigt, umfasst jedes Buch 120 eine Vielzahl von alternierenden Schichten eines polymerbeschichteten Basislaminats 100 oder 100a oder eines harzbeschichteten Basislaminats 100b oder 100c und eine Pressplatte 110, wobei sich die Pressplatte 110 an jedem Ende des Buchs 120 befindet. Das Buch 120 wird zwischen zwei Pressplatten 122a und 122b gestapelt.
  • Der Presszyklus für das polymerbeschichtete Basislaminat 100 oder 100a ist von der Art der verwendeten Abziehfolie 104a und 104b abhängig. Für Polymerabziehfolien (104a und/oder 104b), welche nicht schmelzen, sondern bei einer Presstemperatur in einem Bereich von 350°F bis 375°F nur erweichen, oder für leitfähige Metallabziehfolien (beispielsweise 104a und/oder 104b) kann das Buch 120 heiß bei 180°F in die Presse 118 bei einem Druck von 400 psi geladen werden. Vakuum (bis zu 29 Zoll Quecksilbersäule) wird an dem Buch 120 unter Verwendung von entweder einer im Vakuum eingeschlossenen Presse oder durch Platzieren von jedem Laminat 100 oder 100a in einen abdichtbaren Behälter oder unter Verwendung von Vakuumrahmen und Ziehen von Vakuum an dem individuellen Laminat 100 oder 100a während des Presszyklus angelegt. Die Probe wird dann bei 10°F pro Minute auf 375°F erwärmt und bei dieser Temperatur für 75 Minuten schwellen gelassen. Die Probe wird dann auf 100°F für 20 Minuten abgekühlt. Ein Nachbackverfahren kann nach der Laminierung durchgeführt werden, um zusätzlich Spannung in dem Laminat 100 abzubauen. In einer Ausführungsform vollzieht sich das Nachbackverfahren bei einer Temperatur in einem Bereich von 350°F bis 375°F für eine Zeitdauer in dem Bereich von 1–4 Stunden. Indes kann sich das Nachbackverfahren bei niedrigeren Temperaturen für eine längere Zeitdauer oder bei einer höheren Temperatur für eine kürzere Zeitdauer vollziehen.
  • Für die Polymerabziehfolien (beispielsweise 104a und 104b), welche bei einer Presstemperatur im Bereich von 350°F bis 375°F schmelzen, kann ein modifizierter Presszyklus durchgeführt werden, um ein Wegrutschen des erhaltenen Basislaminats 102 während der Laminierung zu minimieren. Für diese Materialien können zwei verschiedene Presszyklen verwendet werden. In beiden Fällen werden die Proben bei 180°F geladen, der Druck auf 400 psi erhöht, Vakuum (bis zu 29 Zoll Quecksilbersäule) an dem Buch 120 unter Verwendung von entweder einer im Vakuum eingeschlossenen Presse oder durch Platzieren von jedem Laminat 100 oder 100a in einen abdichtbaren Behälter oder unter Verwendung von Vakuumrahmen und Ziehen von Vakuum an dem individuellen Laminat 100 oder 100a während des Presszyklus angelegt. Die Temperatur wird dann bei 10°F pro Minute auf 330°F erhöht und die Proben bei 330°F für 75 Minuten gehalten. Aus diesem Gesichtspunkt können zwei verschiedene Optionen verwendet werden: (1) Kühlen des Lami nats 100 oder 100a auf 100°F für 20 Minuten, dann Durchführen eines Nachbackverfahrens (in der Nachbackpresse oder in einem Ofen) für 1–4 Stunden bei 375°F (das Nachbackverfahren kann bei niedrigeren Temperaturen für eine längere Zeitdauer oder bei einer höheren Temperatur für eine kürzere Zeitdauer stattfinden); oder (2) Erniedrigen des Drucks auf 50 psi, Erhöhen der Temperatur bei 10°F/Minute auf 375°F, dann Halten dieser Temperatur für 75 Minuten; dann wird das Laminat 100 oder 100a auf 100°F für 20 Minuten abgekühlt. Ein Nachbackverfahren kann der zweiten Option hinzugefügt werden, um zusätzlich Spannung abzubauen. In einer Ausführungsform vollzieht sich das Nachbackverfahren bei einer Temperatur in einem Bereich von 350°F bis 375°F für eine Zeitdauer in dem Bereich von 1–4 Stunden. Indes kann sich das Nachbackverfahren bei niedrigeren Temperaturen für eine längere Zeitdauer oder bei einer höheren Temperatur für eine kürzere Zeitdauer vollziehen.
  • Der Presszyklus für das harzbeschichtete Laminat 100b oder 100c beginnt mit dem Laden des Buchs 120 bei 200°F und Anwenden eines Drucks von 25 psi. Vakuum wird auf das Buch 120 unter Verwendung von entweder einer im Vakuum eingeschlossenen Presse oder durch Platzieren von jedem Laminat 100b in einen abdichtbaren Behälter oder unter Verwendung von Vakuumrahmen und durch Ziehen von Vakuum an dem individuellen Laminat 100b während des Presszyklus angelegt. Der Druck von 225 psi wird während des gesamten Presszyklus gehalten. Die Probe wird dann bei 5–15°F pro Minute auf 350–390°F aufgewärmt und bei dieser Temperatur 45–90 Minuten schwellen gelassen. Die Probe wird dann auf 100°F für 20 Minuten abgekühlt und der Druck abgelassen oder abgebaut.
  • Die 7 verdeutlicht eine Ausführungsform eines Verfahrens zur Herstellung des Basislaminats 102 gemäß den Prinzipien der vorliegenden Erfindung. Das Basislaminat 102 kann durch Herstellen einer Vielzahl von Basislaminatschichten 1021 102n oder einer einzelnen Lage von Basislaminatschicht (beispielsweise 1021 ) mit einem niedrigen zigarrenförmigen Hohlraum (zylindrische Hohlräume in den Zwischenräumen der Faserbündel, beispielsweise in den Faserbündeln eingefangene Luft oder Lösungsmittel) und einer niedrigen Laminathohlraumzahl hergestellt werden. Dies kann durch Auswählen eines geeigneten Stoffs und Herstellen einer guten oder starken und konsistenten Harzdurchdringung des Stoffs erreicht werden, so dass ein Laminat mit einem sehr konsistenten Harzgehalt und niedriger Hohlraumzahl erhalten wird. Es wurde gefunden, dass die Verwendung eines geeigneten Härtmittels, welches ein Laminat mit geringer Feuchtigkeitsabsorption bereitstellt, eine Laminatstruktur mit einer geringen Dielektrizitätskonstante und einem niedrigen Verlustfaktor liefert. Der Stoff und das Harz werden auch so ausgewählt, dass ein Basislaminat 102 hergestellt wird, welches einen gesteuerten Wärmeausdehnungskoeffizienten (CTE) aufweist, welcher zu dem CTE der Keimschicht passt (beispielsweise der zweiten leitfähigen Schicht 56 oder 84).
  • Folglich wird ein ausgeglichener Stoff (das heißt ein Stoff mit einem gleichmäßigen Gewebe) mit einem Harz imprägniert, welcher eine Glasübergangstemperatur (Tg) von mehr als 180°C und eine Dielektrizitätskonstante in dem Bereich von 2,9–3,1 aufweist und welcher zur Herstellung eines Basislaminats 1021 , ..., 102n gehärtet wird, um ein Basislaminat 1021 , ..., 102n herzustellen. Die erhaltene Basislaminatschicht 1021 , ..., 102n ist entspannt; hat einen verminderten Verlustfaktor in dem Bereich von 0,008–0,15; einen geringen Feuchtigkeitsgehalt in dem Bereich von 0,4–0,6 Gew.-%; und eine niedrige Dielektrizitätskonstante in dem Bereich von 3,2–3,7. Die erhaltene Basislaminatschicht 1021 , ... oder 102n weist auch einen gesteuerten CTE auf, welcher gut zu dem CTE der zweiten leitfähigen Schicht 56 oder 82 (beispielsweise einer Kupferkeimschicht) passt, welche anschließend an dem Basislaminat 102 befestigt wird.
  • Insbesondere wird zuerst ein Stoff 150 ausgewählt, um das glatte Substrat 50, 80 oder 102 der vorliegenden Erfindung herzustellen. In einer Ausführungsform weist der Stoff 150 einen ausgeglichenen Gewebeaufbau auf, welcher isotropische Eigenschaften in der Ebene des Gewebes liefert. Ein solcher ausgeglichener Gewebeaufbau schließt die Verwendung von Garnbündeln ein, welche sehr gleichmäßig in sowohl der Kettrichtung als auch der Füllrichtung (X und Y), d. h. in der Ebene der Webung sind. Beispiele für einen solchen gewobenen Stoff schließen einen Glasstoff und einen Nichtglasstoff ein. In einer Ausführungsform weist der ausgeglichene Gewebeglasstoff zwischen 50–70 Enden/Zoll auf. In einer weiteren Ausführungsform weist der ausgeglichene Gewebeglasstoff 60 Enden/Zoll in sowohl der Kett- als auch der Füllrichtung auf. Typische Feingewebeklassen-Stoffarten schließen die D- und die E-artigen Fäden ein. In einer Ausführungsform der vorliegenden Erfindung sind die Kett- und Füllgarne DE-artig Fadendurchmesser von 0,00025 Zoll). In einem typischen Glasstoff können die Kett- und die Füllgarne von der gleichen Garnsorte sein oder nicht (d. h. die Kett- und die Füllgarne können unter Verwendung von verschiedenen Hülsen während des Garnspinnverfahrens hergestellt werden). In einer Ausführungsform der vorliegenden Erfindung sind die DE-Garne auf der gleichen Herstellungshülse hergestellt worden und identische Garne werden in sowohl der Kett- als auch der Füllrichtung verwendet. Dieses liefert ein sehr gleichmäßiges und konsistentes Gewebe (d. h. eines mit identischen Querschnittsflächen) in sowohl der Kett- als auch der Füllrichtung.
  • Alternativ kann ein KevlarTM-Webstoff oder einen Quarzfaserstoff verwendet werden. Andere Arten von ausgeglichenen Webstoffen, welche in dem Stand der Technik bekannt sind, können ebenso verwendet werden. Die Kett- und die Füllgarne weisen verschiedene Geometrien auf: die Kettgarne besitzen eine Tendenz, stärker zylindrisch zu sein, und weisen einen eher kreisförmigen Querschnitt auf, wäh rend die Füllgarne einen stärker elliptischen Querschnitt aufweisen. Es wurde gefunden, dass ein Prepregmaterial, welches mit einem Garn mit einem stärker zylindrischen Querschnitt hergestellt worden ist, eine Tendenz dazu besitzt, mehr zigarrenförmige Hohlräume und Laminathohlräume aufzuweisen. Dementsprechend liefert die Verwendung eines Gewebes, welches Garnbündel aufweist, welche sehr gleichmäßig in sowohl der Kett- als auch der Füllrichtung sind und einen stärker elliptischen Querschnitt aufweisen, die gewünschte Konsistenz zur Herstellung des Laminats 50 oder 80 oder 102 der vorliegenden Erfindung.
  • Es wurde auch gefunden, dass ein Stoff 150 mit einer gleichmäßigen Querschnittsfläche in der Kett- und der Füllrichtung ein konsistenteres Bohren erleichtert, wenn eine Kontaktlochöffnung in dem Substrat 26 oder 26a bereitgestellt wird. Wenn die Garnschlaufen zu dick sind oder wenn sie eine große Fläche belegen, dann hat die Bohrspitze eine größere Neigung dazu, von den Schlaufen abzugleiten, was zu einem ungleichmäßigen Loch führt. Zusätzlich führt das Laserbohren eines kleinen Gewebes zu einer höheren Bohrgeschwindigkeit und zu gleichmäßigeren Lochwänden.
  • Zusätzlich weist der ausgewählte Stoff 150 auch einen gesteuerten Wärmeausdehnungskoeffizienten (CTE) auf, welcher sehr gut zu dem der zweiten leitfähigen Schicht (z. B. der Kupferschicht) 56 (der 3C) oder 84 (der 4C) passt. Der CTE von Kupfer liegt bei 17 Teilen pro Million (ppm). In einer Ausführungsform liegt der CTE des Stoffs 150 in dem Bereich von 15–20 ppm. Durch Herstellen eines Basislaminats 102, welches aus einem Stoff 150 mit einem gesteuerten CTE, welcher gut zu dem der zweiten leitfähigen Schicht (z. B. der Kupferschicht) 56 (der 3C) oder 84 (der 4C) passt, aufgebaut ist und unter Verwendung der entfernbaren Abziehfolie 104a und/oder 104b während der Herstellung des Basislaminats 50, 80 oder 102 (wodurch auf diese Weise die Notwendigkeit der Verwendung der herkömmlichen Techniken zum Herstellen von Schaltkreissubstraten vermieden wird, welche Laminierung von galvanisch abgeschiedenen Kupferfolien auf thermofixierten Harzstoff-Prepregs unter Wärme und Druck einschließen) ist das erhaltene Schaltkreissubstrat 26 oder 26a entspannt. Zusätzlich kann auch ein Nachbacken des Laminats 100 oder 100a durchgeführt werden, um zusätzliche Entspannung zu liefern.
  • In einer Ausführungsform kann der Stoff 150 aus einem mit einem Laser entfernbaren Material aufgebaut sein, sodass das anschließende Laserbohren von Kontaktlochöffnungen in dem Laminat 50, 80 oder 102 erleichtert wird. Ein solcher Stoff 150 kann aufgebaut sein aus: (1) einer ultraviolett(UV)-absorbierbaren Faser, (2) durch Beschichten des Stoffs 150 mit einer UV-absorbierbaren Substanz, (3) durch Beschichten des Stoffs 150 mit einer Substanz mit einer erhöhte Wärmeleitfähigkeit oder (4) durch Verwenden eines nichtgewebten Glases, in welchem (i) der Durchmesser der Faser geringer als das zu lasernde Loch ist oder (ii) das Füllmaterial einen geringen Durchmesser aufweist.
  • Nach dem Auswählen eines geeigneten Stoffs 150 wird ein Kupplungsmittel auf den Stoff 150 aufgetragen, um Flecken- und Blasenbildung des Laminats 50, 80 oder 102 nach Aussetzen gegenüber einer hohen Temperatur und Luftfeuchtigkeit zu minimieren. Die Auswahl des geeigneten Kupplungsmittels wird erforderlich, um die Gefahr der Bildung leitender anodischer Fäden (Conductive Anodic Filament, CAF-Bildung) zu verringern. Unter Abwesenheit einer zähen Bindung zwischen dem Harz und dem Stoff während der Anwendung von Feuchtigkeit und Vorbelastung kann das Kupferfadenwachstum entlang der Faserbündel stattfinden. Die Wahl des optimalen Kupplungsmittels ist ein Schlüssel, um einen hohen Grad an CAF-Widerstandsfähigkeit bereitzustellen. Geringe Neigung für CAF-Bildung ist ein funktionaler Schlüsselparameter für Substrate, welche in Einheitsanwendungen verwendet werden. In einer Ausführungsform wurde herausgefunden, dass das von Clark Schwebel Inc. vermarktete Kupplungsmittel CS309 optimale Ergebnisse während des Aussetzens gegenüber Temperatur und Feuchtigkeit liefert (z. B. während des Druckkochertests).
  • Nach dem Auswählen und Konditionieren des Stoffs 150 wird der Stoff 150 mit einer Harzlösung 152 imprägniert. Die hierin verwendete Bezeichnung "Imprägnierung" schließt Lösungsguß, Extrudieren oder Spinnen der Harzlösung 152 in den Stoff 150 ein. Wie in 7 gezeigt, ist eine Ausführungsform des Verfahrens zum Anhaften der Harzlösung 152 an dem Stoff 150 das Passieren des Stoffs 150 durch ein Harzbad 154, welches eine ausgewählte Harzlösung 152 enthält. In einer Ausführungsform umfasst die Harzlösung 152 ein Harz, ein Lösungsmittel, welches die Viskosität des Harzes zur besseren Durchdringung des Stoffs erniedrigt, einen Katalysator und Additive, welche alle in einem Behälter 140 vorgemischt und anschließend in das Harzbad 154 gepumpt werden können. In einer Ausführungsform schließt die Harzlösung 152 ein Harz mit einer hohen Glasübergangstemperatur (Tg) ein. In einer Ausführungsform beträgt die Tg > 180°C. Ein Beispiel des in der Harzlösung 154 verwendeten Harzes schließt ein Epoxyharz ein. Es ist verständlich, dass ein beliebiges anderes Harz mit den hierin beschriebenen Eigenschaften verwendet werden kann (d. h. eine hohe Tg, eine niedrige Dielektrizitätskonstante, welches geeigneterweise gehärtet ist, um ein Basislaminat mit einem niedrigen Feuchtigkeitsgehalt zu liefern).
  • In einer weiteren Ausführungsform wird die Harzlösung 152 mit einem Mittel, welches kein Dicyandiamid (DICY) enthält, gehärtet. Die Verwendung eines Nicht-DICY-Härters führt zu einem gehärteten Harz, welches eine signifikant niedrigere Feuchtigkeitsabsorption verglichen mit den Standard-Epoxyharzen aufweist. Eine solche niedrige Feuchtigkeitsabsorption stellt ein Schlüsselmerkmal des Substrats 26 oder 26a zur Herstellung eines Basislaminats 102 mit verbesserter Leistung während des beschleunigten Feuchtigkeitstests dar. Ein Nicht-DICY-Härter liefert eine Laminatstruktur mit einem niedrigen Feuchtigkeitsgehalt, einer verminderten Dielektrizitätskonstante und einem verminderten Verlustfaktor verglichen mit einem auf Epoxy beruhenden Standard-FR4-Harz. In einer Ausführungsform weist das gehärtete Harz eine Dielektrizitätskonstante in dem Bereich von 2,9–3,1 auf.
  • Während der Imprägnierung des Stoffs 150 benetzt die geeignete Harzlösung 152 leicht die Bündel des Stoffs 150 und zeigt ein hervorragendes Eindringen in die Faserbündel. Eine solche gute Harzeindringung während der Imprägnierung führt zu einer Basislaminatschicht 1021 , 1022 , ... oder 102n mit sehr geringen Gehalten an zigarrenförmigen Hohlräumen, was anschließend zu einem Basislaminat 102 mit sehr niedrigem Hohlraumanteil führt. Zusätzlich führt das konsistente Imprägnieren des Stoffs 150 durch die Harzlösung 152 zu dem zusätzlichen Vorteil der Herstellung eines Laminats 102 mit einem sehr konsistenten Harzgehalt. Die Dielektrizitätskonstante des erhaltenen Laminats 102 hängt von dem Verhältnis des Harzes zur Faser ab, und ein Laminat mit einem sehr konsistenten Harzgehalt zeigt eine stabile Dielektrizitätskonstante in der Ebene des Laminats. Diese Stabilität ist für die Signalgeschwindigkeitsintegrität entlang des Schaltkreises wichtig. Um beispielsweise ein sehr gleichmäßiges 0,002 Zoll-Laminat 102 zu erhalten, besteht das Basislaminat 102 aus einer einzelnen Lage Glasstoff mit 58–59 Gew.-% des Harzes. In einer Ausführungsform kann der Harzgehalt der Basislaminatschicht 1021 , 1022 , ..., 102n auf den Bereich von 60–64 Gew.-% Harz erhöht werden, um die Oberflächenglattheit (bei einer leichten Erhöhung der Dicke) zu erhöhen. Während des Imprägnierungsverfahrens muss dafür Sorge getragen werden, dass der Harzgehalt sehr genau gesteuert wird. Dieses wird durch Ziehen des Stoffs 150 durch zwei gegeneinander rotierende Dosierwalzen 160a und 160b erreicht (7).
  • Der harzimprägnierte Stoff 150 wird dann in einem Trockenturm 170 für eine Zeitdauer von 2 bis 3 Minuten bei ungefähr 350°C getrocknet. Die Wärme in dem Trockenturm 170 entfernt das Lösungsmittel in der Harzlösung 152. Der Stoff 150 wird dann für eine weitere Zeitdauer bei ungefähr 350°C und für eine Zeitdauer von 1 bis 3 Minuten erwärmt, um das in dem Stoff 150 imprägnierte Harz teilweise zu härten. Die erhaltene Basislaminatschicht (oder Prepreg-Material) 1021 kann dann auf die benötigte Größe geschnitten werden, um jede Lage oder jede Basislaminatschicht 1021 , ..., 102n des Basislaminats 102 herzustellen (5A5D).
  • Die vorliegende Erfindung liefert so eine Vorrichtung und ein Verfahren zur Herstellung eines glatten Substrats mit verminderten Leitungsdefekten. Das Substrat weist eine verbesserte die Feinlinienbildung ermöglichende dimensionale Konsistenz und eine verkleinerte Kontaktstellengröße auf. Im Ergebnis kann eine gedruckte, hochdichte Schaltkreisplatine mit verminderten Leitungsdefekten herge stellt werden.
  • Die vorliegende Erfindung kann in anderen spezifischen Formen ausgeführt werden, ohne von dem Erfindungsgedanken oder den wesentlichen Merkmalen abzuweichen. Die beschriebenen Ausführungsformen sind in jeder Hinsicht nur als verdeutlichend und nicht beschränkend zu verstehen. Der Umfang der vorliegenden Erfindung ist deshalb vielmehr durch die beiliegenden Ansprüche als auch durch die vorgehende Beschreibung verdeutlicht. Alle Abänderungen, welche in der Bedeutung und im Bereich von Äquivalenten der Ansprüche liegen, sind ebenfalls innerhalb deren Umfang eingeschlossen.

Claims (25)

  1. Elektrisches Substrat, welches umfasst: eine dielektrische Schicht mit einer Oberflächenrauheit von nicht mehr als 6,0 μm; und eine erste leitende Schicht, welche an der dielektrischen Schicht befestigt ist, worin die dielektrische Schicht einen Stoff mit einem einheitlichen Gewebe sowie ein Harz, welches innerhalb des einheitlichen Gewebes des Stoffs gleichmäßig imprägniert ist, umfasst.
  2. Substrat nach Anspruch 1, worin die Oberflächenrauheit der dielektrischen Schicht innerhalb eines Bereichs von 0 μm bis 3 μm liegt.
  3. Substrat nach Anspruch 1, worin die erste leitfähige Schicht eine Keimschicht ist.
  4. Substrat nach Anspruch 1, welches weiterhin umfasst: eine zweite leitfähige Schicht, welche an der ersten leitfähigen Schicht befestigt ist.
  5. Substrat nach Anspruch 4, worin die erste leitfähige Schicht eine Haftschicht darstellt.
  6. Substrat nach Anspruch 5, worin die zweite leitfähige Schicht eine Keimschicht darstellt.
  7. Substrat nach Anspruch 4, welches weiterhin eine Harzschicht umfasst, die an der zweiten leitfähigen Schicht befestigt ist.
  8. Substrat nach Anspruch 4, welches weiterhin eine Lücke umfasst, welche sich durch die dielektrische Schicht erstreckt.
  9. Substrat nach Anspruch 1, worin der Stoff eine Vielzahl von Glasfasern umfasst, welche das einheitliche Gewebe bereitstellen, worin der Querschnitt einer jeden Glasfaser elliptisch ist.
  10. Substrat nach Anspruch 1, worin das Harz eine Glasübergangstemperatur von mehr als 180°C aufweist.
  11. Substrat nach Anspruch 1, worin das Harz eine Dielektrizitätskonstante im Bereich von 2,9 bis 3,1 besitzt.
  12. Substrat nach Anspruch 1, worin das Harz mit einem kein Dicyandiamid (DICY) enthaltenden Mittel gehärtet ist.
  13. Substrat nach Anspruch 1, worin die dielektrische Schicht einen thermischen Ausdehnungskoeffizienten (CTE) aufweist, welcher genau zu dem CTE der ersten leitfähigen Schicht passt.
  14. Substrat nach Anspruch 1, worin die dielektrische Schicht aufweist: einen CTE, welcher genau zu dem CTE der ersten leitfähigen Schicht passt; eine Dielektrizitätskonstante im Bereich von 3,2 bis 3,7; einen Feuchtigkeitsgehalt im Bereich von 0,4 bis 0,6 Gew.-%; und einen dielektrischen Verlustfaktor im Bereich von 0,008 bis 0,015.
  15. Substrat nach Anspruch 1, worin das Substrat weiterhin eine entfernbare Schicht umfasst, welche an der dielektrischen Schicht befestigt ist, wobei die entfernbare Schicht vor der Befestigung der ersten leitfähigen Schicht an der dielektrischen Schicht entfernt wird.
  16. Integrierte Schaltungseinheit, welche umfasst: ein Substrat, umfassend: eine dielektrische Schicht mit einer Oberflächenrauheit von nicht mehr als 6,0 μm; und eine erste leitfähige Schicht, welche an der dielektrischen Schicht befestigt ist; sowie eine integrierte Schaltung, welche auf dem Substrat befestigt ist, worin die dielektrische Schicht einen Stoff mit einem einheitlichen Gewebe sowie ein Harz, welches innerhalb des einheitlichen Gewebes des Stoffs gleichmäßig imprägniert ist, umfasst.
  17. Einheit nach Anspruch 16, worin die Oberflächenrauheit der dielektrischen Schicht innerhalb des Bereichs von 0 μm bis 3 μm liegt.
  18. Einheit nach Anspruch 16, worin die integrierte Schaltung auf dem Substrat mittels eines Lötmittels befestigt ist.
  19. Verfahren zur Herstellung eines elektrischen Substrats, welches umfasst: Befestigung einer ersten leitfähigen Schicht auf einer dielektrischen Schicht mit einer Oberflächenrauheit von nicht mehr als 6,0 μm, worin die dielektrische Schicht einen Stoff mit einem einheitlichen Gewebe sowie ein Harz, welches innerhalb des einheitlichen Gewebes des Stoffes gleichmäßig imprägniert ist, umfasst; Aufmustern eines Resists auf die erste leitfähige Schicht; Ätzen der ersten leitfähigen Schicht; und Entfernen des Resists.
  20. Verfahren nach Anspruch 19, worin das Befestigen der ersten leitfähigen Schicht das gleichzeitige Befestigen der ersten leitfähigen Schicht und mindestens einer Lückenöffnung, welche sich in der dielektrischen Schicht befindet, umfasst.
  21. Verfahren nach Anspruch 20, welches weiterhin umfasst: Befestigung einer zweiten leitfähigen Schicht auf der dielektrischen Schicht vor der Befestigung der ersten leitfähigen Schicht.
  22. Verfahren nach Anspruch 21, worin das Befestigen der zweiten leitfähigen Schicht das gleichzeitige Befestigen der zweiten leitfähigen Schicht und mindestens einer Lückenöffnung, welche sich in der dielektrischen Schicht befindet, umfasst.
  23. Verfahren nach Anspruch 20, worin das Befestigen der ersten leitfähigen Schicht das gleichzeitige Befestigen der ersten leitfähigen Schicht auf einer ersten und einer zweiten Oberfläche der dielektrischen Schicht umfasst.
  24. Verfahren nach Anspruch 20, worin die dielektrische Schicht eine entfernbare Schicht umfasst, wobei das Verfahren weiterhin die Entfernung der entfernbaren Schicht vor der Befestigung der ersten leitfähigen Schicht auf der dielektrischen Schicht umfasst.
  25. Verfahren nach Anspruch 20, worin die dielektrische Schicht eine erste und eine zweite Oberfläche umfasst, wobei die dielektrische Schicht eine erste entfernbare Schicht, welche auf der ersten Oberfläche befestigt ist, sowie eine zweite entfernbare Schicht, welche auf der zweiten Oberfläche befestigt ist, umfasst; wobei das Verfahren weiterhin die Entfernung der ersten und zweiten entfernbaren Schichten vor der Befestigung der ersten leitfähigen Schicht auf der dielektrischen Schicht umfasst.
DE69933225T 1998-07-28 1999-07-22 Leiterplattensubstrat mit hoher dichte und herstellungsmethode Expired - Lifetime DE69933225T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/123,952 US6242078B1 (en) 1998-07-28 1998-07-28 High density printed circuit substrate and method of fabrication
US123952 1998-07-28
PCT/US1999/016803 WO2000007219A2 (en) 1998-07-28 1999-07-22 High density printed circuit substrate and method of fabrication

Publications (2)

Publication Number Publication Date
DE69933225D1 DE69933225D1 (de) 2006-10-26
DE69933225T2 true DE69933225T2 (de) 2007-09-20

Family

ID=22411883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69933225T Expired - Lifetime DE69933225T2 (de) 1998-07-28 1999-07-22 Leiterplattensubstrat mit hoher dichte und herstellungsmethode

Country Status (11)

Country Link
US (1) US6242078B1 (de)
EP (1) EP1103168B1 (de)
JP (1) JP2002521835A (de)
KR (1) KR20010053614A (de)
CN (1) CN1314072A (de)
AT (1) ATE339873T1 (de)
AU (1) AU5127499A (de)
DE (1) DE69933225T2 (de)
ES (1) ES2274632T3 (de)
TW (1) TW507494B (de)
WO (1) WO2000007219A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028194B3 (de) * 2009-08-03 2011-03-24 Robert Bosch Gmbh Sensorelement mit Durchkontaktierloch

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
DE10018025A1 (de) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
DE10109786A1 (de) * 2001-02-28 2002-12-12 Fractal Ag Verfahren zur Herstellung von Leiterplatten
TW560102B (en) * 2001-09-12 2003-11-01 Itn Energy Systems Inc Thin-film electrochemical devices on fibrous or ribbon-like substrates and methd for their manufacture and design
US7258819B2 (en) 2001-10-11 2007-08-21 Littelfuse, Inc. Voltage variable substrate material
CN100350606C (zh) * 2002-04-08 2007-11-21 力特保险丝有限公司 使用压变材料的装置
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
US7060364B2 (en) * 2002-12-26 2006-06-13 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components
JP4520392B2 (ja) * 2005-05-12 2010-08-04 株式会社丸和製作所 プリント基板の製造方法
EP2113038B1 (de) * 2007-02-20 2011-12-21 Dynamic Details, Inc. Mehrschichtige bestückte leiterplatten mit kupfergefüllten durchgangslöchern
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
EP2129199A1 (de) * 2008-05-28 2009-12-02 LG Electronics Inc. Verfahren zur Herstellung von flexibler Folie
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Dowaメタルテック株式会社 電子部品搭載基板およびその製造方法
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
EP3166783B1 (de) * 2014-07-10 2022-06-22 Isola USA Corp. Dünne kunstharzfolien und deren verwendung in layups
US10051746B2 (en) * 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
KR20210143727A (ko) * 2019-03-27 2021-11-29 미쓰이금속광업주식회사 프린트 배선판용 금속박, 캐리어를 구비하는 금속박 및 금속 클래드 적층판, 그리고 그것들을 사용한 프린트 배선판의 제조 방법
CN112020232B (zh) * 2020-08-27 2021-12-28 湖南维胜科技电路板有限公司 一种pcb印制电路板的uv烘烤炉
JP2022187865A (ja) * 2021-06-08 2022-12-20 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE332214B (de) * 1968-07-12 1971-02-01 Gylling & Co
US4288282A (en) * 1979-09-28 1981-09-08 Hewlett-Packard Company Method for producing a metallic pattern upon a substrate
US5217796A (en) * 1985-02-19 1993-06-08 Nitto Boseki Co., Ltd. Woven material of inorganic fiber and process for making the same
US4707565A (en) * 1985-03-19 1987-11-17 Nitto Boseki Co., Ltd. Substrate for printed circuit
CA1298451C (en) 1985-08-02 1992-04-07 Hiromi Shigemoto Surface-roughened film and sheet, and process for production and use thereof
US4863808A (en) 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
DE3576900D1 (de) 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
US4869930A (en) 1987-07-10 1989-09-26 International Business Machines Corporation Method for preparing substrates for deposition of metal seed from an organometallic vapor for subsequent electroless metallization
JPS6417874A (en) 1987-07-10 1989-01-20 Ibm Metallizing method
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JP2993065B2 (ja) * 1990-07-27 1999-12-20 三菱瓦斯化学株式会社 表面平滑金属箔張積層板
JP3014421B2 (ja) 1990-08-22 2000-02-28 三井化学株式会社 多層プリント基板の外装板粗面化用マットフィルム
EP0520236A2 (de) 1991-06-25 1992-12-30 E.I. Du Pont De Nemours And Company Polyimide auf Basis von 9-Aryl-9-(perfluoroalkyl)-xanthen-2,3,6,7-dianhydrid oder 9,9'-bis-(perfluoroalkyl)-xanthen-2,3,6,7-dianhydrid und Benzidinderivaten
US5288541A (en) 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
DE4236334A1 (de) * 1992-10-28 1994-05-05 Bosch Gmbh Robert Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung
US5622769A (en) 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
US5622789A (en) 1994-09-12 1997-04-22 Apple Computer, Inc. Battery cell having an internal circuit for controlling its operation
JP3862770B2 (ja) * 1995-09-07 2006-12-27 日立化成工業株式会社 金属張積層板の製造方法
JP3155920B2 (ja) * 1996-01-16 2001-04-16 三井金属鉱業株式会社 プリント配線板用電解銅箔及びその製造方法
US6544584B1 (en) * 1997-03-07 2003-04-08 International Business Machines Corporation Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028194B3 (de) * 2009-08-03 2011-03-24 Robert Bosch Gmbh Sensorelement mit Durchkontaktierloch

Also Published As

Publication number Publication date
DE69933225D1 (de) 2006-10-26
TW507494B (en) 2002-10-21
ES2274632T3 (es) 2007-05-16
AU5127499A (en) 2000-02-21
EP1103168B1 (de) 2006-09-13
KR20010053614A (ko) 2001-06-25
WO2000007219A3 (en) 2000-05-11
US6242078B1 (en) 2001-06-05
JP2002521835A (ja) 2002-07-16
WO2000007219A2 (en) 2000-02-10
CN1314072A (zh) 2001-09-19
ATE339873T1 (de) 2006-10-15
EP1103168A2 (de) 2001-05-30

Similar Documents

Publication Publication Date Title
DE69933225T2 (de) Leiterplattensubstrat mit hoher dichte und herstellungsmethode
DE3913966B4 (de) Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
DE69938322T2 (de) Mit Harz beschichtete Verbundfolie, ihre Herstellung und Verwendung
DE69934050T2 (de) Gedruckte Leiterplatte und Verfahren zu deren Herstellung
DE68909853T2 (de) Verfahren und Film zur Herstellung von gedruckten Schaltungsplatten.
DE69629061T2 (de) Harztragender metallfolie für mehrschichtige leiterplatte, verfahren zu deren herstellung, mehrschichtige leiterplatte, und elektronische vorrichtung
DE3611157C2 (de)
DE60217793T2 (de) Prepreg und Leiterplatte und Verfahren zu deren Herstellung
DE68926055T2 (de) Herstellungsverfahren einer mehrschichtigen Leiterplatte
DE60126832T2 (de) Leichte leiterplatte mit leitungsmaterial enthaltenden kernen
DE69918205T2 (de) Ein Verfahren zur Herstellung von Durchgangslöchern mittels Laser, kupferkaschiertes Laminat geeignet zur Herstellung von Löchern, und Zusatzmaterial zur Herstellung von Löchern
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE60026280T2 (de) Elektrolytische kupferfolie mit trägerfolie und kupferkaschiertes laminat die elektrolytische kupferfolie benutzend
DE69813103T2 (de) Mehrschichtiger, anisotroper und elektrisch leitender Klebstoff und Verfahren zu dessen Herstellung
DE10361087B4 (de) Gedruckte Schaltplatte mit eingebetteten Kondensatoren und Verfahren zur Herstellung derselben
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE3786600T2 (de) Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE112009003811B4 (de) Verfahren zum Herstellen einer Leiterplatine
DE3920637A1 (de) Anpassbare mehrschicht-leiterplatte mit eingestelltem thermischen ausdehnungskoeffizienten
DE60110543T2 (de) Verbundwerkstoff und Verfahren zu deren Herstellung
DE4224070A1 (de) Klebstoff fuer eine leiterplatte
DE102004006312A1 (de) Verfahren zur Herstellung einer isolierenden Harzzusammensetzung, eine isolierende Harzzusammensetzung, eine mehrschichtige Leiterplatte und ein Verfahren für deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition