JP2002521835A - 高密度プリント回路基板 - Google Patents

高密度プリント回路基板

Info

Publication number
JP2002521835A
JP2002521835A JP2000562933A JP2000562933A JP2002521835A JP 2002521835 A JP2002521835 A JP 2002521835A JP 2000562933 A JP2000562933 A JP 2000562933A JP 2000562933 A JP2000562933 A JP 2000562933A JP 2002521835 A JP2002521835 A JP 2002521835A
Authority
JP
Japan
Prior art keywords
layer
cloth
conductive layer
resin
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000562933A
Other languages
English (en)
Inventor
リチャード ジェイ． ポマー、
ジェフリー ティー． ゴトロ、
ナンシー エム．ダブリュー． アンドロフ、
マーク ディー． ハイン、
コーリー ジェイ． ザレッキー、
Original Assignee
イゾラ ラミネイト システムズ コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イゾラ ラミネイト システムズ コーポレイション filed Critical イゾラ ラミネイト システムズ コーポレイション
Publication of JP2002521835A publication Critical patent/JP2002521835A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0296—Fibers with a special cross-section, e.g. elliptical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 本発明は電気基板を提供する方法および装置である。この電気基板は、６．０ミクロンよりも大きくない表面粗面度を有する絶縁層を含む。第１の導電層は絶縁層に付着される。一実施形態では、この絶縁層は、均一の織物を有するクロスを含む積層板と、均一の織物内でむらなく含浸される樹脂とを含む。取り除き可能な層は、積層板に付着され、第１の導電層の金属化する以前に取り除かれる。いろいろな実施形態が示されている。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （発明の分野） 本発明は、一般にプリント回路板、より詳細には、高密度プリント回路基板を
提供する方法および装置に関する。
【０００２】 （関連技術の説明） 集積回路は、一般的にはプリント回路板にはんだ付けされるパッケージに組み
立てられる。この集積回路は、プリアンブル回路板にはんだ付けされるはんだボ
ールあるいはピンのような複数の接点を有する基板に付着されてもよい。この接
点は、一般的には基板の底面に置かれているのに対して、この集積回路は一般的
には基板の上部面に置かれている。パッケージ基板は、集積回路を基板の他方の
側面に置かれた接点と電気的に接続する接点経路指定トレース、電力／アースプ
レーンおよびバイアを含んでもよい。この基板は、集積回路および接点を相互接
続する複数の層の経路指定トレースおよびバイアを有してもよい。
【０００３】 図１Ａ〜Ｅは、基板を形成する従来の方法を示している。図１Ａおよび図１Ｂ
に示されるように、ベース積層板が最初に形成される。図１Ａでは、銅のような
導電層２は、最初にドラム上に電気めっきされる。ドラム４に隣接している導電
材２の表面６は一般的に滑らかであるのに対して、ドラム４の反対側にある導電
層２の表面８は一般的にはつや消し仕上げをされている。さらに、導電層２のつ
や消し仕上げした表面８は、一般的には積層板処理中誘電体（図１Ｂを参照）に
対する導電層２の結合強度を高めるように小塊あるいはピンで固定する歯を表面
８に加えることによって処理される。表面粗面度μは、一般的には、接触粗面計
で測定されるような６ミクロン以上（山対谷、ＲｚＤＩＮ）である。シラン結合
促進剤１０は、その後、導電層２の結合強度をさらに高めるようにつや消し仕上
げした表面８に付着される。図１Ｂに示されるように、処理導電層２は、次に熱
および圧力の下では絶縁層１２の片側あるいは両側に積層され（１つの層２だけ
が図１Ｂの絶縁層１２に付着されるものとして示されている）、ベース積層板１
４を形成する。エッチングレジストマスク１６は、図１Ｃに示されるようにベー
ス積層板１４上にパターン化されてもよい。次に、レジストマスク１６は、図１
Ｄに示されるようにパターン化され、導電層２は、その後図１Ｅに示されるよう
に基板１８を提供するようにエッチングされる。導電層２は、一般的には５〜１
８μｍの厚さである。エッチングレジストは、その後図１Ｆに示されるように回
路化基板を提供するように取り除かれる。
【０００４】 このような従来のプリント回路基板の製造中、小塊の銀は、積層処理中導電層
２のつや消し仕上げした表面８からはがれるために残留金属含有物（例えば銅含
有物）が一般的には形成される。エッチング処理は一般的にはこれらの深く埋め
込まれた銀を取り除くことができないので、積層板１４に残っている欠陥は、無
電界めっきのためのシードサイトの役目を果たし、その後積層板１４の表面上に
導電欠陥を生じる。これらの欠陥は、顧客によって製造された回路に潜在的な短
絡を生じる。
【０００５】 しだいに増えるより高い密度のプリント回路板を提供する設計目的に関しては
、プリント回路板のトレース線および空間特徴は相応じて減少される。さらに、
回路板上のバイアを獲得するパッドの直径を減少させる必要がある。トレース線
および空間特徴がより細かく（例えば１０〜５０μｍ）なるので、埋め込まれた
銀の問題はより顕著になる。さらに、細かい線および空間をエッチングするため
に、導電層２（例えば銅層）ははるかに薄い必要がある。
【０００６】 さらに、従来のプリント回路板の製造中、この基板は、一般的にはいろいろな
圧力および温度サイクルを受ける。積層板を製造する１つの典型的な方法は、油
圧を使用するフラットベッド積層プレスを使用する。電着銅箔は、熱および圧力
の下で熱硬化性樹脂クロスプリプレグに積層化される。結果として生じる積層板
は、一般的には受容できない残留応力のレベルを有し、主に処理された銅の歯の
構造および架橋された積層板表面の機械的相互作用から生じる。その後、第１の
導電層２（例えば、銅層）のエッチング中、組み込み応力は、非常に大きく、予
測できない次元運動を生じ、増加された獲得パッド直径を生じる。
【０００７】 したがって、減少された導電性欠陥を有する高密度プリント回路基板を提供す
る装置および方法のための技術の要求がある。改良された寸法の整合性がある高
密度プリント回路基板を提供する装置および方法のための技術の要求もあるので
、細かい線形成を行うことができ、パッドサイズを減少できる。さらに、減少さ
れた銅の厚さを有する回路基板を提供するための技術がある。非常に細かい線お
よび空間を有するプリント回路基板の製造を容易にする非常に滑らかな表面を有
する基板のための技術の更なる要求がある。
【０００８】 （発明の簡単な概要） 本発明は、電気基板を提供する方法および装置である。電気基板は、６．０ミ
クロンよりも大きくない表面粗面度を有する絶縁層を含む。第１の導電層が絶縁
層に付着される。一実施形態では、この絶縁層は、均一の織物を有するクロスを
含む積層板と、均一の織物内でむらなく含浸される樹脂とを含む。取り除き可能
な層は、積層板に付着され、第１の導電層の金属化する以前に取り除かれる。い
ろいろな実施形態が示されている。
【０００９】 （発明の詳細な説明） 本発明の１つの態様は電気基板を提供する方法および装置に関するものである
。この電気基板は、６．０ミクロンよりも大きくない表面粗面度を有する絶縁層
を含む。銅のような導電層は絶縁層に取り付けられる。他の実施形態では、付着
層は、最初に絶縁層に付着される。その後、導電層は付着層の上に付着される。
【００１０】 本発明の他の態様は、ジシアンジアミド（ＤＩＣＹ）を含まない化学薬品で硬
化されない樹脂を含浸された安定したクロス（すなわち、均一の織物を有するク
ロス）を含む絶縁層を提供する方法および装置に関するものである。ここで使用
される用語“含浸”は、クロスの中への樹脂の溶液流し込み、押し出しあるいは
スピニングを含むことが分かる。用語“含浸”は、樹脂をクロスの中へ含浸させ
る他の通常公知の技術も含んでいる。１８０℃よりも大きいガラス遷移温度（Ｔ
ｇ）および２．９〜３．１の範囲にある誘電率を有する。樹脂を含浸されたクロ
スは、部分的に硬化され（ｂ−ステージ）、プリプレグを形成する。その後、複
数のプリプレグ層は、熱および圧力を使用して積層化され、積層板を製造する。
結果として生じる積層板は、安定して応力除去され、導電層（例えば、銅）に厳
密に合わせる制御された熱膨張係数（ＣＴＥ）を有し、０．００８〜０．０１５
の範囲にある減少された損失係数と、重量で０．４〜０．６％の範囲にある低含
水量と、３．２〜３．７の範囲にある低誘電率とを有する。いろいろな実施形態
が記載されている。
【００１１】 図２は、本発明の原理により提供される集積回路パッケージ２０の一実施形態
を示している。このパッケージ２０は、基板２６の第１の表面に取り付けられる
集積回路を含んでもよい。この集積回路２２は、複数のはんだバンプ２８を有す
る基板２６に取り付けられてもよい。集積回路２２を基板２６を取り付けること
は、一般にフリップチップはんだ接続と呼ばれる方法で実行されてもよい。フリ
ップチップはんだパッケージがここで示されているけれども、集積回路２２は、
結合ワイヤあるいはＴＡＢあるいは当該技術において公知の他の技術で基板２６
に付着されてもよい。
【００１２】 複数の接点３０は、基板２６の第２の表面３２に取り付けられてもよい。接点
３０は、基板２６上に再度流れるはんだボールであってもよい。接点３０は、そ
の後にプリント回路板（図示せず）に取り付けられてもよい。この基板２６は、
表面パッドと、経路選択トレースと、電力／アースプレーンと、はんだバンプ２
８を接点３０に相互接続するバイアとを有してもよい。この基板２６は、集積回
路２２を接点３０に相互接続するために多層の経路選択トレース、電力／アース
プレーンおよびバイアも有してもよい。
【００１３】 図３Ａ〜Ｈは、本発明の一実施形態による高密度プリント回路基板２６を形成
する方法の一実施形態を示している。高密度プリント回路基板２６は、図３Ａに
示されるようにベース積層板５０を含む。一実施形態では、ベース積層板５０は
、本発明の原理により提供され、下記の節に詳述される絶縁層である。バイア開
口５２ａおよび／または５２ｂは、図３Ｂに示されるようにベース積層板５０に
形成されてもよい。このようなバイア開口５２ａおよび／または５２ｂは、ベー
ス積層板５０の中に機械で穴をあけられるか（例えば、バイア開口５２ａ）ある
いはレーザで穴をあけられる（例えば、バイア開口５２ｂ）。典型的なレーザで
あけられた穴の直径は１０〜１００μｍの範囲にあるのに対して、典型的な機械
であけられた穴の直径は約０．００４インチ／１００μｍあるいはそれよりも大
きい。図３Ｃに示されるように、第１の導電層５４はベース積層板５０に付着さ
れてもよい。一実施形態では、第１の導電層５４は付着層である。このような付
着層の例は、クロムと、チタンと、タングステンと、亜鉛と、ニッケルとを含む
。当該技術で公知の他の種類の接着剤も使用されてもよいことが分かる。
【００１４】 第１の導電層５４は、いろいろな付加技術、半付加技術あるいは減じる技術を
含む通常当該技術で公知の任意の方法で付着されてもよい。第１の導電層５４の
付着は、真空金属化、スパッタリング、イオンめっき、化学気相成長、電気めっ
き、無電界めっき等のような方法によって実行されてもよい。一実施形態では、
第１の導電層５４は５０〜２００オングストロームの範囲にある厚さを有する。
他の実施形態では、第１の導電層５４は、ベース積層板５０の両表面上に同時に
付着されてもよい。他の実施形態では、第１の導電層５４は、ベース積層板５０
の両表面上におよびバイア開口５２ａおよび／または５２ｂの中に同時に付着さ
れる。
【００１５】 その後、第２の導電層５６は、図３Ｃに示されるように第１の導電層５４に付
着される。第１の導電層５４の場合のように、第２の導電層５６は、いろいろな
付加技術、半付加技術あるいは減じる技術を含む通常当該技術で公知の任意の方
法で付着されてもよい。第１の導電層５６（およびここに示されている他の導電
層）の付着は、真空金属化、スパッタリング、イオンめっき、化学気相成長、電
気めっき、無電界めっき等のような方法によって実行されてもよい。導電層５４
および５６は、異なる方法によって形成された単一金属層あるいは複合層、導電
性ポリマー等で形成されてもよい。第２の導電層５６の例は、銅と、金と、アル
ミニウムとを含む。一実施形態では、第１の導電層５６は付着層であり、第２の
導電層はシード層である。他の実施形態では、第２の導電層５６は５００オング
ストロームよりも大きい。他の実施形態では、第２の導電層５６の厚さは５００
〜１０，０００オングストロームの範囲にある。第２の導電層５６はベース積層
板５０の片側あるいは両側に付着されてもよい。それとは別に、第２の導電層５
６は、ベース積層板５０の両方の表面上におよびバイア開口５２ａおよび／また
は５２ｂの中に同時に付着（例えば、真空金属化あるいはスパッタ）されてもよ
い。他の実施形態では、浸せきパラジウム触媒を使用する直接金属化方法は、（
２つの導電層、例えば第１および第２の導電層５４および５６の代わりに）銅の
ような単一導電層をベース積層板５０の一方の表面あるいは両方の表面上に付着
するように実行されてもよい。この他の金属化方法では、付着層（例えば、クロ
ム、タングステン、チタン、ニッケルあるいは亜鉛）のような第１の導電層５４
は、第２の導電層５６（例えば、シード層）をベース積層板５０に結合すること
を容易にするために必要でない。
【００１６】 図３Ｄおよび図３Ｅに示されるように、写真像可能な乾式フィルムレジストは
、第２の導電層５６上に（あるいは直接金属化方法を使用してベース積層板５０
に付着された単一導電層に）パターン化されてもよい。めっきレジスト５６は、
図３Ｅに示されるように、レジストの層を加え、その後レジスト材の一部を取り
除くことによって、従来のフォトリソグラフィ技術でパターン化できる。一実施
形態では、レジスト５６は、マスクされ、レジスト５６の余分の部分は、水を基
にした現像液あるいは溶剤を基にした現像液のような適切な現像液を使用して取
り除かれてもよい。
【００１７】 導電材６０、例えば、銅の付加層は、細かい線の平面図形回路を容易にするた
めに図３Ｆ−１および図３Ｆ−２に示されるように、レジスト５８によってカバ
ーされない第２の導電層５６の領域上に付着（例えば、電気めっき）されてもよ
い。図３Ｆ−１に示されるように、一実施形態では、バイア開口５２ａおよび／
または５２ｂは、指定された銅壁厚さ（一般的には０．００１インチ）にめっき
できるかあるいは完全に閉じられてめっきできるかのいずれかであり、図３Ｆ−
２に示されるように将来の接合処理のための固体ポストを生じる。一般的には、
より小さいレーザであけられた穴は、完全に閉じられたバイア開口をめっきする
ためのより優れた候補である。
【００１８】 図３Ｇに示されるように、それから、レジスト５８は取り除かれる。次に、フ
ラッシュエッチング方法が実行される。これの目的は、第２の導電層（例えば、
銅シード層である）を取り除くことにあるかあるいは単一の導電層（例えば、銅
シード層である）を取り除くためのものである。その後、基板２６は、第１の導
電層５４（例えば、銅が除去された後に露光された５０〜２００オングストロー
ムのクロムを取り除くためのクロムエッチング液である）を取り除くエッチング
液にさらされる。クロムの除去は、めっき回路トレース間の電気絶縁を確実にす
る。前述の回路化方法は、基板２６の片方の表面あるいは両方の表面（例えば、
表面２４および／または３２）に用いられてもよい。
【００１９】 図４Ａ〜図４Ｉは、本発明の原理による高密度回路基板２６を形成する方法の
他の実施形態を示している。高密度プリント回路基板２６ａは、基板２６の代わ
りに使用されてもよく、図４Ａに示されるように、ベース積層板８０を含む。一
実施形態では、ベース積層板８０は、本発明の原理により提供される絶縁層であ
り、下記の節に詳述される。
【００２０】 図４Ｂに示されるように、第１の導電層８２はベース積層板８０に付着されて
もよい。一実施形態では、導電層８２は付着層である。このような付着層の例は
、クロムと、チタンと、タングステンと、亜鉛と、ニッケルとを含む。他の種類
の接着剤も使用されてもよいことが分かる。第１の導電層８２は、いろいろな付
加技術、半付加技術あるいは減じる技術を含む通常当該技術で公知の任意の方法
で付着されてもよい。第１の導電層８２（およびここで使用される他の導電層）
の付着は、真空金属化、スパッタリング、イオンめっき、化学気相成長、電気め
っき、無電界めっき等のような方法によって実行されてもよい。一実施形態では
、第１の導電層８２は、５０〜２００オングストロームの範囲にある厚さを有す
る。他の実施形態では、第１の導電層８２は、ベース積層板８０の両表面上に同
時に付着されてもよい。その後、第２の導電層８４は図４Ｂに示されるように第
１の導電層に付着される。
【００２１】 第１の導電層８２の場合のように、第２の導電層８４は、いろいろな付加技術
、半付加技術あるいは減じる技術を含む通常当該技術で公知の任意の方法で付着
されてもよい。第２の導電層８４の付着は、真空金属化、スパッタリング、イオ
ンめっき、化学気相成長、電気めっき、無電界めっき等のような方法によって実
行されてもよい。導電層８２および８４は、異なる方法によって形成される単一
金属層あるいは複合層で形成されてもよく、金属ならびに導電性ポリマー等を含
んでもよい。第２の導電層８４の例は、銅、金およびアルミニウムを含む。一実
施形態では、第１の導電層５６は接着層であり、第２の導電層はシード層である
。一実施形態では、第２の導電層８４は５００オングストロームよりも大きい。
他の実施形態では、第２の導電層８４の厚さは５００〜１０，０００オングスト
ロームの範囲にある。
【００２２】 第２の導電層８４は、ベース積層板８０の片側あるいは両側に付着されてもよ
い。他の実施形態では、浸せきパラジウム触媒を使用する直接金属化方法は、２
つの導電層（例えば第１および第２の導電層５４および５６）代わりの銅のよう
な単一導電層をベース積層板５０の片方の表面あるいは両方の表面上に付着する
ように実行されてもよい。この他の金属化方法では、付着層のような第１の導電
層８２は、第２の導電層８４をベース積層板８０上に結合することを容易にする
ために必要ない。次に、（例えば、付着層および銅層の付着後あるいは直接金属
化方法後）最高０．５ミクロンの銅は、図４Ｂに示されるようにベース積層板８
０の表面上にフラッシュめっきされる。
【００２３】 バイア開口８６ａおよび／または８６ｂは、図４Ｃに示されるようにベース積
層板８０に形成されてもよい。このようなバイア開口８６ａおよび８６ｂは、ベ
ース積層板８０の中に機械で穴をあけられるか（例えば、バイア開口８６ａ）あ
るいはレーザで穴をあけられる（例えば、バイア開口８６ｂ）。レーザであけら
れた穴８６ｂの特有な直径は１０〜１００μｍインチの範囲にあるのに対して、
機械であけられた穴８６ａの特有な直径は、約０．００４インチ／１００μｍあ
るいはより長い。次に、バイア開口８６ａおよび／または８６ｂはシード化され
る。一実施形態では、シーディング層８８は、バイア開口８６ａおよび／または
８６ｂの壁に沿って付着される。他の実施形態では、シーディング層８８は、第
２の導電層８４（あるいは直接金属化方法を使用してベース積層板８０に付着さ
れる単一導電層）の表面の上に付着され、バイア開口８６ａおよび／または８６
ｂの壁に沿っても延びる。一実施形態では、シーディング層８８は、下記の材料
、すなわちパラジウム、錫あるいは炭素のいずれかであってもよい。
【００２４】 その後、第３の導電層８９は、図４Ｄに示されるように、バイア開口８６ａお
よび８６ｂの中におよび層８８上に付着される（無電界めっきされる）。一実施
形態では、第３の導電層８９は銅である。この実施形態では、最高１．０ミクロ
ンの銅が、第３の導電層８９の上およびバイア開口８６ａおよび８６ｂ上に付着
されてもよい（例えば、フラッシュめっきされる）。図４Ｅに示されるように、
写真像可能な乾式フィルムレジストは第３の導電層８９上にパターン化されても
よい。めっきレジスト９０は、図４Ｆに示されるように、レジストの層を用い、
その後レジスト材の一部を取り除くことによって従来のフォトリソグラフィ技術
でパターン化できる。一実施形態では、レジスト９０の一部は、マスクされても
よく、レジストの余分の一部は、水を基にした現像液あるいは溶剤を基にした現
像液のような適切な現像液を使用して取り除かれてもよい。
【００２５】 銅材のような導電層９２の付加層は、細かい線の平面図形回路を容易にするた
めに図４Ｇ−１および図４Ｇ−２に示されるように、レジスト９０によってカバ
ーされない第３の導電層８９の領域上に付着（例えば、電気めっき）されてもよ
い。図４Ｇ−１に示されるような一実施形態では、図４Ｇ−２に示されるように
、一実施形態では、バイア開口８６ａおよび／または８６ｂは、指定された銅壁
厚さ（一般的には０．００１インチ）にめっきできるかあるいは完全に閉じられ
てめっきできるかのいずれかであり、図４Ｇ−１に示されるように将来の接合処
理のための固体ポストを生じる。一般的には、より小さいレーザであけられた穴
は、完全に閉じられたバイア開口をめっきするためのより優れた候補である。
【００２６】 図４Ｈに示されるように、それから、レジスト９０は取り除かれる。次に、フ
ラッシュエッチング方法が実行される。これの目的は、第２の導電層８４および
第３の導電層８９のそれぞれ（例えば、それぞれ銅材および銅シード層であって
もよい）を取り除くことにあるか、あるいは単一導電層および第３の導電層８９
（例えば、それぞれ銅材および銅シード層であってもよい）を取り除くことにあ
る。その後、基板２６ａは、第１の導電層８２（例えば、銅が除去された後に露
光された５０〜２００オングストロームのクロムを取り除くためのクロムエッチ
ング液であってもよい）を取り除くエッチング液にさらされる。クロムの除去は
、めっき回路トレース間の電気絶縁を確実にする。前述の回路化方法は、基板２
６ａの片方の表面あるいは両方の表面（例えば、表面２４および／または３２）
に用いられてもよい。
【００２７】 前述のようなおよび図３Ａ〜３Ｈおよび図４Ａ〜４Ｉに示されるような形成方
法の使用中、本発明は、減少された銅の厚さを有する回路基板を提供する。した
がって、熱および圧力の下での熱硬化性樹脂クロスプリプレグの電着銅箔の積層
を含む回路基板を提供する従来の技術を避けてもよい。この従来の技術は、一般
的には５〜１８μｍの厚さである銅層を提供する。しかしながら、本発明の技術
を使用すると、５μｍよりも小さい厚さの銅層を得ることができる。他の実施形
態では、１〜３μｍの銅層を得ることができる。
【００２８】 本発明の第２の態様は、ベース積層板５０あるいは８０を提供する装置および
方法を提供する。本議論の目的のために、ベース積層板５０あるいは８０のいず
れかは以下、ベース積層板１０２と呼ばれる。図５Ａは、本発明の原理により提
供されるポリマー被覆ベース積層板１００の一実施形態の側面図を示している。
一実施形態では、ポリマー被覆ベース積層板１００は、少なくとも１つのベース
積層板の層（例えば、１０２１〜１０２ｎのいずれか）を含むベース積層板１０
２から成る。ベース積層板の例（例えば、１０２１〜１０２ｎのいずれか）は、
プリプレグ材料（ｂ−ステージ材料）を含む。他の実施形態では、ポリマー被覆
ベース積層板１００は、選択され、ベース積層板１０２を形成するために交互に
配置された複数のベース積層板層１０２１〜１０２ｎを含むベース積層板１０２
を含む。一実施形態では、ベース積層板１０２は、２つの取り除き可能な層ある
いは取り除き可能な剥離フィルム１０４ａおよび１０４ｂの間にはさまれている
。一実施形態では、取り除き可能な層１０４ａあるいは１０４ｂは取り除き可能
なポリマーフィルムである。ポリマー剥離フィルム（例えば、１０４ａおよび／
または１０４ｂ）の例は、ポリプロピレンフィルム、ポリイミドフィルム、フッ
素化樹脂から構成されるフィルム、ポリエーテルイミド、あるいはポリフェニレ
ン硫化フィルムの中のいずれかを含む。しかしながら、当業者に公知の他のポリ
マー剥離フィルムが使用されてもよいことが分かる。
【００２９】 他の実施形態では、取り除き可能な層１０４ａおよび／または１０４ｂは、導
電層あるいは導電性剥離シートであってもよい。導電層は、導電性金属層であっ
てもよいしあるいは導電性非金属層であってもよい。導電性金属層の例は、ベー
ス積層板１０２のために押されるそのつやのある表面（あるいは製造中ドラムに
隣接する表面）を有する電着銅あるいはアルミニウムを含む。導電層（例えば、
１０４ａおよび／または１０４ｂ）も、圧延銅あるいは圧延アルミニウムから製
造されてもよい。どちらかの材料の滑らかな表面はベース積層板１０２に押しつ
けられる。非金属導電層の例は半導体材料で構成される層を含む。ベース積層板
１０２の厚さおよび物理特性は、ベース積層板層１０２１〜１０２ｎを製造する
ために使用される材料の数および種類によって製造される。例えば、０．００４
インチのベース積層板１０２は、プリプレグ層の各層（例えば、１０２１および
１０２２）が、例えば、２つの取り除き可能な層と剥離フィルムとの間にはさま
れる安定したクロスの単一層の中にしみ込んだ樹脂を含むプリプレグ材料の２つ
の層（例えば、１０２１および１０２２）を含んでもよい。
【００３０】 剥離フィルム１０４ａおよび／または１０４ｂは、２つの機能、すなわち１）
積層後、ベース積層板１０２に非常に滑らかな表面を提供する、および２）回路
板製造ラインで使用する直前までベース積層板１０２のための保護カバーを提供
する、の働きをする。一実施形態では、本発明のベース積層板１０２の表面粗面
度μは、接触粗面計で測定されるように６．０ミクロン（山対谷、Ｒ２ＤＩＮ）
より大きくない。他の実施形態では、ベース積層板１０２の表面粗面度は、接触
粗面計で測定されるように０ミクロン・μ・３ミクロン（山対谷、Ｒ２ＤＩＮ）
である。他の種類の粗面計（例えば、レーザ粗面計）の使用は、接触粗面計デー
タに比べて異なる表面粗面度範囲を生じることに注目すべきである。しかしなが
ら、これらの他の粗面計は、接触粗面計によって提供される測定に相関される対
応する表面粗面度μの測定を行う。例えば、上記の節で述べられているように、
従来の基板の表面８（図１Ａおよび図１Ｂ）の表面粗面度μは、接触粗面計で測
定されるように一般的には６．０ミクロン（山対谷、Ｒ２ＤＩＮ）よりも大きい
。本発明のベース積層板１０２の表面粗面度μは、接触粗面計で測定されるよう
に、６．０ミクロン（山対谷、Ｒ２ＤＩＮ）より大きくない。接触粗面計によっ
て測定される測定値に比べて異なる表面粗面度の測定値を提供している間、他の
種類の粗面計は、接触粗面計によって行われる測定値に関連した表面粗面度の測
定値をなお生じることが分かる。
【００３１】 取り除き可能層１０４ａおよび／または１０４ｂのようなポリイミドあるいは
ポリプロピレンの使用は、ベース積層板１０２において２つの最適な特徴、すな
わちベース積層板層１０２１〜１０２ｎへの剥離フィルム１０４ａおよび／また
は１０４ｂの付着が全くないかあるいは最小である非常に滑らかな高い光沢の表
面を提供することが決定された。ナイロン、ポリエチレンナフタラート（ＰＥＮ
）およびポリエチレンテレフタラート（ＰＥＴ）のような極性ポリマーで製造さ
れたサンプルが仕上げされた積層板に付着し、基板から取り除くことができなか
ったことも決定される。
【００３２】 剥離フィルム１０４ａおよび１０４ｂは、穴をあける以前にベース積層板１０
２の外部表面から取り除かれてもよい。一実施形態では、プレス温度で溶融した
熱可塑性剥離シートのようなポリマー剥離フィルムを使用する場合、銅箔あるい
は非極性ポリマーフィルムのような犠牲的なシート１０６ａおよび／または１０
６ｂは、図５Ｂに示されるようにポリマー剥離フィルム（例えば、１０４ａおよ
び／または１０４ｂとプレスプレート１１０ａおよび１１０ｂとの間に置かれて
もよい。電着銅、圧延銅あるいはアルミニウム、プレス温度で溶融しないポリマ
ーフィルムは、ポリマー剥離フィルム（例えば、１０４ａおよび／または１０４
ｂ）が積層中プレスプレート１１０ａおよび／または１１０ｂに付着することを
防止する。犠牲的なシート１０６ａおよび／または１０６ｂならびにポリマー剥
離フィルム（例えば１０４ａおよび／または１０４ｂ）は、ベース積層板１０２
に滑らかな微細構成を与えるようにその後ベース積層板１０２を剥ぎ取られても
よい。
【００３３】 図５Ｃは、本発明の原理により提供されたポリマー被覆ベース積層板１００ｂ
の第３の実施形態を示す。ポリマー被覆ベース積層板１００ｂは、被覆銅箔のよ
うな導電層１０７ａおよび／または１０７ｂが積層されるベース積層板１０２を
含む。導電層１０７ａおよび／または１０７ｂは、樹脂の接着層１０８ａおよび
／または１０８ｂが被覆される全硬化（あるいはＣ工程）される樹脂の層１１２
ａおよび１１２ｂで被覆される銅層１１４ａおよび／あるいは１１４ｂを含む。
樹脂の接着層１０８ａおよび／または１０８ｂは積層処理中ベース積層板１０２
に付着される。導電層１０７ａおよび／または１０７ｂの一例は、商品名ＲＣＣ
（登録商標）という名でアライドシグナル社によって市場に出された樹脂層のよ
うな二重パス樹脂層を含んでいる。積層中、接着層１０８ａおよび／または１０
８ｂは、軟化し、流動し、硬化し、滑らかな表面を有する全硬化積層板１００ｂ
を形成する。
【００３４】 他の実施形態では、図５Ｄに示されるように、図５Ｃのような樹脂の層１１２
ａおよび／または１１２ｂは使用されない。その代わりに、接着剤の単一層１０
８ａおよび／または１０８ｂは、ベース積層板１０２と銅層１１４ａおよび／ま
たは１１４ｂとの間に付着される。このような接着剤の１例は、商品名Ｍｕｌｔ
ｉｆｏｉｌＴＭという名でＭｉｔｓｕｉによって提供される樹脂層のような単一
パス樹脂層である。積層中、接着層１０８ａおよび／または１０８ｂは、軟化し
、流動し、硬化し、滑らかな表面を有する全硬化積層板１００ｃを形成する。積
層後、銅層１１４ａおよび／または１１４ｂは、所望の厚さ（一般的には５〜９
ミクロン）までエッチングするかあるいは完全に取り除くかのいずれかをできる
。結果として生じる表面は、銅層１１４ａおよび１１４ｂの表面粗面度を有する
。滑らかな表面を得るために、非常に低いプロフィール歯構造を有する銅層１１
４ａおよび／または１１４ｂが使用されてもよい。
【００３５】 図６は、ポリマー被覆ベース積層板１００あるいは１００ａあるいは樹脂被覆
積層板１００ｂあるいは１００ｃのブック１２０を積層する油圧プレス１１８の
一実施形態の側面図である。ポリマー被覆ベース積層板１００あるいは１００ａ
あるいは樹脂被覆ベース積層板１００ｂあるいは１００ｃを積層するためのこの
実施形態が記載されているけれども、通常当該技術で公知である他の積層処理が
使用されてもよいことが分かる。このような代替の積層処理は、連続圧延積層処
理およびオートクレーブ積層処理を含む。図示されるように、各ブック１２０は
、複数のポリマー被覆積層板１００あるいは１００ａあるいは樹脂被覆ベース積
層板１００ｂあるいは１００ｃの互い違いの層と、プレスプレート１１０とを含
み、プレスプレート１１０はブック１２０のどちらかの端部に置かれている。こ
のブック１２０は２つのプラテン１２２ａと１２２ｂとの間に積み重ねられる。
【００３６】 ポリマー被覆ベース積層板１００あるいは１００ａのためのプレスサイクルは
、使用される剥離フィルム１０４ａおよび１０４ｂの種類によって決まる。溶融
しなくて、３５０°Ｆと３７５°Ｆとの間の範囲にあるプレス温度で軟化するだ
けであるポリマー剥離フィルム（１０４ａおよび／または１０４ｂ）あるいは導
電性金属剥離フィルム（例えば、１０４ａおよび／または１０４ｂ）に関しては
、ブック１２０は、４００ｐｓｉの圧力で、１８０°Ｆで熱くプレス１１８の中
に装填されてもよい。真空（最高２９インチの水銀柱）は、真空閉鎖プレスを使
用してあるいは各積層板１００あるいは１００ａを密封可能なバッグに入れるか
もしくは真空フレームを使用し、プレスサイクル中個別の積層板１００あるいは
１００ａに真空を得ることのいずれかによってブック１２０に加えられる。次に
、このサンプルは、１０°Ｆ／分で３７５°Ｆまで減少され、この温度で７５分
間残っていることを許される。次に、このサンプルは２０分間１００°Ｆに冷却
される。後焼結処理は、積層板１００の応力をさらに減らすために積層後に実行
されてもよい。一実施形態では、後焼結処理は、１〜４時間の範囲にある期間に
３５０°Ｆと３７５°Ｆとの間の範囲にある温度で生じる。しかしながら、後焼
結処理は、より長い時間比較的低い温度であるいはより短い時間比較的高い温度
で生じてもよい。
【００３７】 ３５０°Ｆと３７５°Ｆとの間の範囲にあるプレス温度で溶融するポリマー剥
離フィルム（例えば、１０４ａおよび１０４ｂ）に関しては、修正されたプレス
サイクルは、積層中結果として生じるベース積層板１０２のすべりを最少にする
ために実施されてもよい。これらの材料に関しては、２つの異なるプレスサイク
ルが使用されてもよい。各場合、このサンプルは１８０°Ｆで装填され、圧力は
４００ｐｓｉまで増加され、真空（最高２９インチの水銀柱）は、真空閉鎖プレ
スを使用してあるいは各積層板１００あるいは１００ａを密封可能なバッグに入
れるかもしくは真空フレームを使用し、プレスサイクル中個別の積層板１００あ
るいは１００ａに真空を得ることのいずれかによってブック１２０に加えられる
。次に、この温度は、１０°Ｆ／分〜３３０°Ｆに増加され、このサンプルは、
７５分間、３３０°Ｆに保持される。この点から、２つの異なる選択、すなわち
（１）積層板１００あるいは１００ａを２０分間１００°Ｆに冷却し、次に３７
５°Ｆで１〜４時間の（後焼結プレスあるいは炉の中での）後焼結処理を実行す
る（後焼結処理はより長い時間比較的低い温度であるいはより短い時間比較的高
い温度で生じてもよい）こと、あるいは（２）圧力を５０ｐｓｉまで減少し、１
０°Ｆ／分で３７５°Ｆまで増加し、次に７５分間この温度を保持し、次に積層
板１００あるいは１００ａは２０分間１００°Ｆまで冷却されること、が使用さ
れてもよい。後焼結処理は、応力をさらに軽減するために第２の選択に付加され
てもよい。一実施形態では、後焼結処理は、１〜４時間の範囲にある期間３５０
°Ｆと３７５°Ｆとの間の範囲にある温度で生じる。しかしながら、後焼結処理
は、より長い時間比較的低い温度であるいはより短い時間比較的高い温度で生じ
てもよい。
【００３８】 樹脂被覆積層板１００ｂあるいは１００ｃのためのプレスサイクルは、２００
°Ｆでブック１２０を装填し、２５ｐｓｉの圧力を加える。真空は、真空閉鎖プ
レスを使用してあるいは各積層板１００ｂを密封可能なバッグに入れるかもしく
は真空フレームを使用し、プレスサイクル中個別の積層板１００ｂに真空を得る
ことのいずれかによってブック１２０に加えられる。２２５ｐｓｉの圧力は、全
プレスサイクル中に保持される。次に、このサンプルは、５°Ｆ〜１５°Ｆ／分
で３５０°Ｆ〜３９０°Ｆまで減少され、４５〜９０分間この温度で残っている
ことを許される。次に、このサンプルは２０分間１００°Ｆまで冷却され、この
圧力は取り除かれる。
【００３９】 図７は、本発明の原理によるベース積層板１０２を製造する方法の一実施形態
を示している。ベース積層板１０２は、少ない葉巻空隙（繊維束に取り込まれた
空気あるいは溶剤のような繊維束のすきまの円筒状空隙）および少ない積層板空
隙カウントを有する複数のベース積層板層１０２１〜１０２ｎあるいはベース積
層板（例えば、１０２１）の単一層を製造することによって得られてもよい。こ
れは、非常に安定した樹脂含有物および少ない空隙含有物を有する積層板を得る
ために適切なクロスを選択し、このクロスの最適あるいは強くて安定した樹脂浸
透を提供することによって行ってもよい。低吸湿を示す樹脂を提供する適切な硬
化剤の使用が、低誘電率および低損失係数を有する積層板構造を与えることも決
定された。このクロスおよび樹脂は、シード層（例えば、第２の導電層５６ある
いは８４）のＣＴＥに厳密に合わせる制御された熱膨張率を有するベース積層板
１０２も提供するように選択される。
【００４０】 したがって、各ベース積層板層１０２１、．．．、１０２ｎを提供するために
、安定したクロス（すなわち、均一の織物を有するクロス）は、１８０℃よりも
大きいガラス遷移温度（Ｔｇ）、２．９〜３．１の範囲にある誘電率を有し、ベ
ース積層板層１０２１、．．．、１０２ｎを提供するように硬化される樹脂をし
み込ませている。結果として生じるベース積層板層１０２１、．．．、あるいは
１０２ｎは、応力軽減され、０．００８〜０．０１５の範囲にある減少された損
失係数と、重量で０．４〜０．６％の範囲にある低含水量と、３．２〜３．７の
範囲にある低誘電率とを有する。結果として生じるベース積層板層１０２１、．
．．、あるいは１０２ｎは、その後ベース積層板１０２に付着される第２の導電
層５６あるいは８２（例えば、銅シード層）のＣＴＥに厳密に合わされる制御さ
れたＣＴＥも有する。
【００４１】 特に、本発明の滑らかな基板５０あるいは８０もしくは１０２を提供するため
に、クロス１５０が最初に選択される。一実施形態では、クロス１５０は、織物
の平面に等方性特性を提供する安定した織物構造を有する。このような安定した
織物構造は、ねじれ方向および充填（ＸおよびＹ）方向の両方、すなわち織物の
平面で非常に均一である織り糸束の使用を含む。このような安定したクロスの例
はガラスクロスおよび非ガラスクロスを含んでいる。一実施形態では、安定した
織物ガラスクロスは、５０〜７０経糸／インチを有する。１つの他の実施形態で
は、安定した織物ガラスクロスは、ねじれ方向および充填（ＸおよびＹ）方向の
両方に６０経糸／インチを有する。典型的な細かい織物クラスのクロス様式は、
Ｄ形およびＥ形の細糸を含んでいる。本発明の一実施形態では、ねじれ糸および
充填糸はＤＥ形のものである（０．０００２５インチの細糸直径）。典型的なガ
ラスクロスでは、ねじれ糸および充填糸は、同じ糸の種類であってもよいしある
いはなくてもよい（すなわち、ねじれ糸および充填糸は、紡糸工程中異なるブッ
シングを使用して製造されてもよい）。本発明の一実施形態では、ＤＥ糸は、同
じ製造ブッシングで製造され、同一の糸はねじれ方向および充填方向の両方で使
用される。これは、ねじれ方向および充填方向の両方に非常に均一で、むらのな
い織物（すなわち、同一の断面積を有する織物）を提供する。
【００４２】 それとは別に、ＫｅｖｌａｒＴＭ織りクロスあるいは石英繊維クロスが使用さ
れてもよい。通常当該技術分野で公知の他の種類の安定した織りクロスも使用さ
れてもよい。ねじれ糸および充填糸は異なるジオメトリックスを有する。すなわ
ち、ねじれ糸はより円筒状である傾向を有し、より円形の断面を有するのに対し
て、充填糸はより楕円の断面を有する。より円筒状の断面を有する糸で形成され
たプリプレグ材がより多くの葉巻状空隙および積層板空隙を持つ傾向を有するこ
とが分かった。したがって、ねじれ方向および充填方向の両方に非常に均一で、
より楕円の断面を有する糸束を有する織物の使用は、本発明の積層板５０あるい
は８０もしくは１０２を製造するための所望の硬度を提供する。
【００４３】 バイア開口が基板２６あるいは２６ａに提供されるべきである場合、ねじれ方
向および充填方向に均一の断面を有するクロス１５０はよりむらのない穴あけを
容易にすることも決定された。糸ナックルがあまりにも厚い場合あるいはこれが
大きな面積を占める場合、ドリルビットはナックルをそらすより決定的な傾向を
有する。さらに、より小さい織物のレーザ穴あけは、より高い穴あけ速度および
より均一の穴壁を生じる。
【００４４】 さらに、選択されたクロス１５０も（図３Ｃの）第２の導電層（例えば、銅層
）５６あるいは（図４Ｃの）８４の熱膨張率に厳密に合わせる制御された熱膨張
率（ＣＴＥ）も有する。銅に対するＣＴＥは１００万（ｐｐｍ）当たり１７の割
合である。一実施形態では、クロス１５０のＣＴＥは１５〜２０ｐｐｍの範囲に
ある。（図３Ｃの）第２の導電層（例えば、銅層）５６あるいは（図４Ｃの）８
４の熱膨張率に厳密に合わされる制御された熱膨張率を有するクロス１５０から
製造されるベース積層板１０２を提供することによっておよびベース積層板５０
、８０あるいは１０２の製造中取り除き可能な剥離フィルム１０４ａおよび／ま
たは１０４ｂを使用する（したがって、熱および圧力の下での熱硬化性樹脂クロ
スプリプレグに電着された銅箔を含む回路基板を提供するために従来の技術を使
用する必要性を避ける）ことによって、結果として生じる回路基板２６あるいは
２６ａは応力を軽減される。さらに、積層板１００あるいは１００ａの後焼結も
付加的応力軽減を行うように実行されてもよい。
【００４５】 一実施形態では、クロス１５０は、積層板５０、８０あるいは１０２のバイア
開口のその後のレーザ穴あけを容易にするためにレーザ除去可能である材料から
構成されてもよい。このようなクロス１５０は、（１）紫外線（ＵＶ）吸収可能
な繊維から、（２）クロス１５０をＵＶ吸収可能な物質で被覆することによって
、（３）クロス１５０を高められた熱伝導性物質で被覆することによって、ある
いは（４）（ｉ）繊維の直径がレーザとして使用される穴よりも小さいかあるい
は（ｉｉ）充填材料が小さい直径を有する非織成ガラスを使用することによって
構成されてもよい。
【００４６】 適切なクロス１５０を選択する際に、結合剤は、高温および高湿を受けた後、
積層板５０、８０あるいは１０２の斑点および水泡を最少にするためにクロス１
５０に塗布される。適切な結合剤の選択は、導電性陽極フィラメント（ＣＡＦ）
組成のためのポテンシャルを最少にするために必要である。樹脂とクロスとの間
の結合力のある結合がない場合、湿気および偏りの印加中の間、銅フィラメント
成長は繊維束に沿って生じ得る。最適の結合剤の選択は高いレベルのＣＡＦ抵抗
を供給することに重要である。ＣＡＦ組成のための低い傾向はパッケージ化用途
で使用される基板に対する重要な機能パラメータである。一実施形態では、Ｃｌ
ａｒｋ Ｓｃｈｗｅｂｅｌ Ｉｎｃ．によって市場に出されるような結合剤ＣＳ
３０９は、温度および湿気にさらしている間（例えば、圧力クッカーテスト中）
最適結果を供給するために見つけ出された。
【００４７】 クロス１５０の選択および用意の際に、クロス１５０は、樹脂溶液１５２を含
浸している。ここで使用されるような“含浸”は、溶液流込み、クロス１５０へ
の樹脂溶液１５２の押し出しあるいはスピニングを含む。図７に示されるように
、樹脂溶液１５２をクロス１５０に付着するための方法の一実施形態は、クロス
１５０を選択された樹脂溶液１５２を含有する樹脂浴１５４を通過させるための
ものである。一実施形態では、樹脂溶液１５２は、それの全てが容器１４０の中
で予められ混合され、その後樹脂浴１５４の中に入れられる、樹脂と、クロスの
より良い浸透のために樹脂の粘度を低下させる溶剤と、触媒と、添加剤戸を含む
。一実施形態では、樹脂溶液１５２は、高いガラス遷移温度（Ｔｇ）樹脂を有す
る樹脂を含んでいる。一実施形態では、Ｔｇ＞１８０℃である。樹脂溶液１５４
で使用される樹脂の例はエポキシー樹脂を含んでいる。ここに記載されている特
性を有する任意の他の樹脂（すなわち、高いＴｇ、低い誘電率、および低い含水
量を有するベース積層板を提供するように適切に硬化される）が使用されてもよ
い。
【００４８】 １つの他の実施形態では、樹脂溶液１５２は、ジシアンジアミド（ＤＩＣＹ）
を含有しない化学薬品で硬化される。非ＤＩＣＹ硬化剤の使用は、標準エポキシ
ー樹脂と比べて著しく低い吸湿を示す硬化剤をもたらす。このような低い吸湿は
、加速された湿気試験中高められた性能を有するベース積層板１０２を供給する
ための基板２６あるいは２６ａの主要な機能である。このような非ＤＩＣＹ硬化
剤は、標準ＦＲ４エポキシーを基にした積層板に比べて低い吸水率、減少された
積層板構造および減少された損失係数を有する積層板構造を提供する。一実施形
態では、硬化剤は２．９〜３．１の範囲にある誘電率を有する。
【００４９】 クロス１５０の含侵中、適切な樹脂溶液１５２は、クロス１５０の束を容易に
湿らし、繊維束への優れた浸透を示し、含浸中のこのような良好な樹脂浸透は、
その後非常に低い空隙含有物を有するベース積層板１０２を生じる非常に低いレ
ベルの葉巻空隙を有するベース積層板層１０２１、１０２２、．．．、あるいは
１０２ｎを生じる。さらに、樹脂溶液１５２によるクロス１５０のむらのない含
浸は、非常にむらのない樹脂含有物を有する積層板１０２を提供する付加された
長所を生じる。結果として生じる積層板１０２の誘電率は樹脂対繊維の比によっ
て決まり、非常にむらのない樹脂含有物を有する積層板は、積層板の平面で安定
した誘電率を示す。この安定性は回路を横切る信号速度保全性のために重要であ
る。例えば、非常に均一な０．００２インチの積層板１０２をもたらすために、
ベース積層板１０２は、重量で５８％〜５９％の樹脂を有するガラスクロスの単
一層からなる。一実施形態では、高められた表面の滑らかさ（厚さのわずかな増
加で）に関しては、ベース積層板層１０２１、１０２２、．．．、１０２ｎの樹
脂含有物は、重量で樹脂の６０％〜６４％の範囲まで増加されてもよい。含浸処
理中、樹脂含有物を非常に厳密に制御するように注意が払われる。これは、計量
ロール１６０ａおよび１６０ｂ（図７）を回転させる２つのカウンタを通してク
ロス１５０を引っ張ることによって行われる。
【００５０】 次に、樹脂を含浸されたクロス１５０は、約３５０℃で２〜３分の持続時間乾
燥タワーで乾燥される。乾燥タワー１７０の熱は樹脂溶液の溶媒を取り除く。次
に、クロス１５０は、クロス１５０内に含浸された樹脂を部分的に硬化するため
に、約３５０℃でさらなる加熱の期間および１〜３分の持続時間に委ねられる。
次に、結果として生じるベース積層板層（あるいはプリプレグ材料）１０２は、
ベース積層板１０２の各層あるいは各ベース積層板層１０２１．．．１０２ｎを
提供するように必要なサイズに切断されてもよい（図５Ａ〜図５Ｄ）。
【００５１】 したがって、本発明は、減少された導電性欠陥を有する滑らかな基板を提供す
る装置および方法を提供する。この基板は、細かい線形成および減少されたパッ
ドサイズを可能にする改良された寸法の一貫性を有する。結果として、導電性欠
陥を減少した高密度プリント回路板が提供されてもよい。
【００５２】 本発明は、その精神あるいは本質的な特性を逸脱しないで他の特定の形式で実
施さてもよい。記載された実施形態は、全ての点で例示のみとみなされ、限定と
みなされるべきでない。したがって、本発明の範囲は前述の説明よりも、むしろ
添付された特許請求の範囲によって示される。特許請求の範囲の意味および均等
物の範囲はこの範囲内に含まれるべきである。
【図面の簡単な説明】
【図１Ａ〜１Ｆ】 基板を形成する従来の工程を示している。
【図２】 本発明の原理により提供された集積回路パッケージ２０の一実施形態を示して
いる。
【図３Ａ〜３Ｈ】 本発明の一実施形態による高密度回路基板２６を形成する方法の一実施形態を
示している。
【図４Ａ〜４Ｉ】 本発明の一実施形態による高密度回路基板２６ａを形成する方法の他の実施形
態を示している。
【図５Ａ】 本発明の原理により提供されたポリマー被覆積層板１００の一実施形態の側面
図を示している。
【図５Ｂ】 本発明の原理により提供されたポリマー被覆積層板１００ａの第２の実施形態
の側面図を示している。
【図５Ｃ】 本発明の原理により提供された樹脂被覆ベース積層板１００ｂの一実施形態の
側面図を示している。
【図５Ｄ】 本発明の原理により提供された樹脂被覆積層板１００ｃの第２の実施形態の側
面図を示している。
【図６】 ポリマー被覆ベース積層板あるいは樹脂被覆ベース積層板のブック１２０を積
層する油圧プレス１１８の一実施形態の側面図である。
【図７】 本発明の原理によるベース積層板１０２を製造する方法の一実施形態を示して
いる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 1/11 Ｈ ５Ｅ３４３ 1/11 3/06 Ａ 3/06 3/28 Ａ 3/28 Ｃ Ｈ０１Ｌ 23/14 Ｒ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，Ｇ Ｍ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ， ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ゴトロ、 ジェフリー ティー． アメリカ合衆国 54650 ウィスコンシン 州 オナラスカ プレーリー クローヴァ ー プレイス 2820 (72)発明者 アンドロフ、 ナンシー エム．ダブリュ ー． アメリカ合衆国 54601 ウィスコンシン 州 ラクロス 16 ハイウェイ エヌ3456 (72)発明者 ハイン、 マーク ディー． アメリカ合衆国 54650 ウィスコンシン 州 オナラスカ オーキッド プレイス 931 (72)発明者 ザレッキー、 コーリー ジェイ． アメリカ合衆国 54494 ウィスコンシン 州 ウィスコンシン ラピッズ トゥエン ティエイス ストリート エヌ． 1610 Ｆターム(参考） 4E351 AA02 AA17 AA20 BB35 DD04 DD06 DD08 DD10 DD11 DD17 DD19 DD24 GG03 GG04 5E314 AA01 AA31 AA36 BB02 BB03 FF05 GG21 5E317 AA24 BB01 BB11 BB12 BB15 BB16 CC52 CD25 CD27 CD32 GG09 5E338 AA16 EE26 5E339 AB02 BC01 BC02 BD02 BD03 BD12 BE11 5E343 AA15 AA16 AA18 BB24 GG08

Claims (45)

    【特許請求の範囲】
  1. 【請求項１】 電気基板であって、 ６．０ミクロンよりも大きくない表面粗面度を有する絶縁層と、 前記絶縁層に付着された第１の導電層とを備えていることを特徴とする電気基
    板。
  2. 【請求項２】 前記絶縁層の表面粗面度が０ミクロンと３ミクロンとの間の
    範囲にあることを特徴とする、請求項１に記載の基板。
  3. 【請求項３】 前記第１の導電層がシード層であることを特徴とする、請求
    項１に記載の基板。
  4. 【請求項４】 前記第１の導電層に付着される第２の導電層をさらに備えて
    いることを特徴とする、請求項１に記載の基板。
  5. 【請求項５】 前記第１の導電層が付着層であることを特徴とする、請求項
    ４に記載の基板。
  6. 【請求項６】 前記第２の導電層がシード層であることを特徴とする、請求
    項５に記載の基板。
  7. 【請求項７】 前記第２の導電層に付着されたレジストの層をさらに備えて
    いることを特徴とする、請求項４に記載の基板。
  8. 【請求項８】 前記絶縁層を通して延びるバイアをさらに備えてていること
    を特徴とする、請求項４に記載の基板。
  9. 【請求項９】 前記絶縁層が、均一の織物を有するクロスと、 前記クロスの均一の織物内にむらなく含浸されている樹脂とを備えていること
    を特徴とする、請求項１に記載の基板。
  10. 【請求項１０】 前記クロスが前記均一の織物を提供する複数のガラス繊維
    を含み、前記ガラス繊維の断面が楕円であることを特徴とする、請求項９に記載
    の基板。
  11. 【請求項１１】 前記樹脂が１８０℃よりも大きいガラス遷移温度を有する
    ことを特徴とする、請求項９に記載の基板。
  12. 【請求項１２】 前記樹脂が２．９〜３．１の範囲にある誘電率を有するこ
    とを特徴とする、請求項９に記載の基板。
  13. 【請求項１３】 前記樹脂がジシアンジアミド（ＤＩＣＹ）を含まない化学
    薬品で硬化されることを特徴とする、請求項９に記載の基板。
  14. 【請求項１４】 前記絶縁層が、前記第１の導電層の熱膨張率（ＣＴＥ）と
    厳密に合わせるＣＴＥを有することを特徴とする、請求項１に記載の基板。
  15. 【請求項１５】 前記絶縁層が、前記第１の導電層のＣＴＥに厳密に合わさ
    れたＣＴＥと、３．２〜３．７の範囲にある誘電率と、重量で０．４〜０．６％
    の範囲にある含水量と、０．００８〜０．０１５の範囲にある損失係数とを有す
    ることを特徴とする、請求項１に記載の基板。
  16. 【請求項１６】 前記基板が、前記絶縁層に付着される取り除き可能な層を
    さらに含み、前記取り除き可能な層が、前記第１の導電層を前記絶縁層に付着す
    る以前に取り除かれることを特徴とする、請求項１に記載の基板。
  17. 【請求項１７】 均一の織物を提供する複数のガラス繊維を有するクロスで
    あって、前記ガラス繊維の各々が楕円断面を有することと、 樹脂とを備え、前記樹脂が前記クロスへのむらのない浸透を行うことを特徴と
    する積層板。
  18. 【請求項１８】 前記樹脂が１８０℃よりも大きいガラス遷移温度を有する
    ことを特徴とする、請求項１７に記載の積層板。
  19. 【請求項１９】 前記樹脂が、ジシアンジアミド（ＤＩＣＹ）を含まない化
    学薬品で硬化されることを特徴とする、請求項１７に記載の積層板。
  20. 【請求項２０】 前記積層板に付着される取り除き可能な層をさらに含むこ
    とを特徴とする、請求項１７に記載の積層板。
  21. 【請求項２１】 前記取り除き可能な層が取り除き可能なポリマーフィルム
    であることを特徴とする、請求項２０に記載の積層板。
  22. 【請求項２２】 前記取り除き可能なポリマーフィルムが、ポリイミド、ポ
    リプロピレン、フッ素化樹脂、ポリエーテルイミド、およびポリフェニレンから
    なるグループから選択されることを特徴とする、請求項２１に記載の積層板。
  23. 【請求項２３】 前記取り除き可能な層が取り除き可能な導電フィルムであ
    ることを特徴とする、請求項２０に記載の積層板。
  24. 【請求項２４】 前記取り除き可能な導電フィルムが金属であることを特徴
    とする、請求項２３に記載の積層板。
  25. 【請求項２５】 前記取り除き可能な層が取り除き可能な非導電フィルムで
    あることを特徴とする、請求項２０に記載の積層板。
  26. 【請求項２６】 前記クロスが、紫外線吸収可能なクロスと、紫外線吸収可
    能なコーティングを有するクロスと、高められた熱伝導率のコーティングを有す
    るクロスと、バイア開口の直径よりも小さい繊維直径を有するクロスと、バイア
    開口の直径よりも小さい直径を有する充填材を有するクロスとからなるグループ
    から選択されることを特徴とする、請求項１７に記載の積層板。
  27. 【請求項２７】 前記クロスがガラスクロスであることを特徴とする、請求
    項１７に記載の積層板。
  28. 【請求項２８】 前記クロスが非ガラスクロスであることを特徴とする、請
    求項１７に記載の積層板。
  29. 【請求項２９】 集積回路パッケージであって、 ６．０ミクロン未満の表面粗面度を有する絶縁層と、 前記絶縁層に付着された第１の導電層とを含む基板と、 前記基板に付着された集積回路とを備えている集積回路パッケージ。
  30. 【請求項３０】 前記絶縁層の表面粗面度が、０ミクロンと３ミクロンとの
    間の範囲にあることを特徴とする、請求項２９に記載のパッケージ。
  31. 【請求項３１】 前記集積回路がはんだによって前記基板に付着されること
    を特徴とする、請求項２９に記載のパッケージ。
  32. 【請求項３２】 電気基板を構成する方法であって、 ６．０ミクロンよりも大きくない表面粗面度を有する絶縁層上に第１の導電層
    を付着し、 前記第１の導電層上にレジストをパターン化し、 前記第１の導電層をエッチングし、 前記レジストを取り除くこととを含む電気基板を構成する方法。
  33. 【請求項３３】 前記第１の導電層を付着することが、前記第１の導電層お
    よび前記絶縁層に配置された少なくとも１つのバイア開口を同時に付着すること
    を含むことを特徴とする、請求項３２に記載の方法。
  34. 【請求項３４】 前記第１の導電層に付着する以前に第２の導電層を前記絶
    縁層上に付着することをさらに含むことを特徴とする、請求項３２に記載の方法
    。
  35. 【請求項３５】 前記第２の導電層を付着することが、前記第２の導電層お
    よび前記絶縁層に配置された少なくとも１つのバイア開口を同時に付着すること
    を含むことを特徴とする、請求項３４に記載の方法。
  36. 【請求項３６】 前記第１の導電層を付着することが、前記第１の導電層を
    前記絶縁層の第１および第２の表面上に同時に付着することを含むことを特徴と
    する、請求項３２に記載の方法。
  37. 【請求項３７】 前記絶縁層が取り除き可能な層を含み、前記方法が、前記
    第１の導電層を前記絶縁層上に付着する以前に前記取り除き可能な層を取り除く
    ことをさらに含むことを特徴とする、請求項３２に記載の方法。
  38. 【請求項３８】 前記絶縁層が第１および第２の表面を含み、前記絶縁層が
    、前記第１の表面に付着される第１の取り除き可能な層と、前記第２の表面に付
    着される第２の取り除き可能な層とを含み、前記方法が、前記第１の導電層を前
    記絶縁層上に付着する以前に前記第１および第２の取り除き可能な層を取り除く
    ことをさらに含むことを特徴とする、請求項３２に記載の方法。
  39. 【請求項３９】 積層板を構成する方法において、 均一の織物を提供する複数のガラス繊維を有するクロスを選択することであっ
    て、前記ガラス繊維の各々が楕円断面を有することと、 前記クロスをむらなく浸透する樹脂を有する樹脂溶液で前記クロスを含浸し、 前記樹脂含浸クロスを乾燥することとを含むことを特徴とする積層板を構成す
    る方法。
  40. 【請求項４０】 前記クロスを前記樹脂溶液で含浸する以前に、 前記樹脂溶液を選択することをさらに含み、前記樹脂溶液が、 ２．９〜３．１の範囲にある誘電率と、 １８０℃よりも大きいガラス遷移温度とを有する樹脂を有することを特徴とす
    る、請求項３９に記載の方法。
  41. 【請求項４１】 前記クロスを前記樹脂溶液で含浸した次に、ジシアンジア
    ミドを含まない硬化剤で前記樹脂溶液を硬化することをさらに含むことを特徴と
    する、請求項３９に記載の方法。
  42. 【請求項４２】 前記クロスを選択することがガラスクロスを選択すること
    を含むことを特徴とする、請求項３９に記載の方法。
  43. 【請求項４３】 前記クロスを選択することが非ガラスクロスを選択するこ
    とを含むことを特徴とする、請求項３９に記載の方法。
  44. 【請求項４４】 応力軽減を行うように前記積層板を後焼結することをさら
    に含むことを特徴とする、請求項３９に記載の方法。
  45. 【請求項４５】 取り除き可能な層を乾燥された樹脂含浸クロスに付着する
    ことをさらに含むことを特徴とする、請求項３９に記載の方法。
JP2000562933A 1998-07-28 1999-07-22 高密度プリント回路基板 Pending JP2002521835A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/123,952 1998-07-28
US09/123,952 US6242078B1 (en) 1998-07-28 1998-07-28 High density printed circuit substrate and method of fabrication
PCT/US1999/016803 WO2000007219A2 (en) 1998-07-28 1999-07-22 High density printed circuit substrate and method of fabrication

Publications (1)

Publication Number Publication Date
JP2002521835A true JP2002521835A (ja) 2002-07-16

Family

ID=22411883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000562933A Pending JP2002521835A (ja) 1998-07-28 1999-07-22 高密度プリント回路基板

Country Status (11)

Country Link
US (1) US6242078B1 (ja)
EP (1) EP1103168B1 (ja)
JP (1) JP2002521835A (ja)
KR (1) KR20010053614A (ja)
CN (1) CN1314072A (ja)
AT (1) ATE339873T1 (ja)
AU (1) AU5127499A (ja)
DE (1) DE69933225T2 (ja)
ES (1) ES2274632T3 (ja)
TW (1) TW507494B (ja)
WO (1) WO2000007219A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
TW396462B (en) * 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
DE10018025A1 (de) * 2000-04-04 2001-10-18 Atotech Deutschland Gmbh Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
DE10109786A1 (de) * 2001-02-28 2002-12-12 Fractal Ag Verfahren zur Herstellung von Leiterplatten
TW560102B (en) * 2001-09-12 2003-11-01 Itn Energy Systems Inc Thin-film electrochemical devices on fibrous or ribbon-like substrates and methd for their manufacture and design
US7258819B2 (en) 2001-10-11 2007-08-21 Littelfuse, Inc. Voltage variable substrate material
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US7202770B2 (en) * 2002-04-08 2007-04-10 Littelfuse, Inc. Voltage variable material for direct application and devices employing same
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
US7060364B2 (en) * 2002-12-26 2006-06-13 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon
US6960831B2 (en) * 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components
JP4520392B2 (ja) * 2005-05-12 2010-08-04 株式会社丸和製作所 プリント基板の製造方法
CN101641461B (zh) * 2007-02-20 2012-03-14 动态细节有限公司 具有填铜穿透孔的多层印刷线路板
US20080318413A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
EP2129199A1 (en) * 2008-05-28 2009-12-02 LG Electronics Inc. Method of manufactoring flexible film
DE102009028194B3 (de) * 2009-08-03 2011-03-24 Robert Bosch Gmbh Sensorelement mit Durchkontaktierloch
TWI405317B (zh) * 2010-03-04 2013-08-11 Unimicron Technology Corp 封裝基板及其製法
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
JP6099453B2 (ja) * 2012-11-28 2017-03-22 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
EP4140725A1 (en) * 2014-07-10 2023-03-01 Isola USA Corp. Thin resin films and their use in layups
KR102617568B1 (ko) * 2014-12-16 2023-12-27 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들
WO2020195748A1 (ja) * 2019-03-27 2020-10-01 三井金属鉱業株式会社 プリント配線板用金属箔、キャリア付金属箔及び金属張積層板、並びにそれらを用いたプリント配線板の製造方法
CN112020232B (zh) * 2020-08-27 2021-12-28 湖南维胜科技电路板有限公司 一种pcb印制电路板的uv烘烤炉
JP2022187865A (ja) * 2021-06-08 2022-12-20 新光電気工業株式会社 配線基板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE332214B (ja) * 1968-07-12 1971-02-01 Gylling & Co
US4288282A (en) * 1979-09-28 1981-09-08 Hewlett-Packard Company Method for producing a metallic pattern upon a substrate
US5217796A (en) * 1985-02-19 1993-06-08 Nitto Boseki Co., Ltd. Woven material of inorganic fiber and process for making the same
US4707565A (en) * 1985-03-19 1987-11-17 Nitto Boseki Co., Ltd. Substrate for printed circuit
CA1298451C (en) 1985-08-02 1992-04-07 Hiromi Shigemoto Surface-roughened film and sheet, and process for production and use thereof
US4863808A (en) 1985-09-13 1989-09-05 Gould Inc. Copper-chromium-polyimide composite
DE3576900D1 (de) 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
JPS6417874A (en) 1987-07-10 1989-01-20 Ibm Metallizing method
US4869930A (en) 1987-07-10 1989-09-26 International Business Machines Corporation Method for preparing substrates for deposition of metal seed from an organometallic vapor for subsequent electroless metallization
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法
JP2993065B2 (ja) * 1990-07-27 1999-12-20 三菱瓦斯化学株式会社 表面平滑金属箔張積層板
JP3014421B2 (ja) 1990-08-22 2000-02-28 三井化学株式会社 多層プリント基板の外装板粗面化用マットフィルム
EP0520236A2 (en) 1991-06-25 1992-12-30 E.I. Du Pont De Nemours And Company Polyimides based on 9-aryl-9(perfluoroalkyl)-xanthene-2,3,6,7-dianhydride or 9,9'-bis(perfluoroalkyl)xanthene-2,3,6,7-dianhydride and benzidine derivatives
US5288541A (en) 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
DE4236334A1 (de) * 1992-10-28 1994-05-05 Bosch Gmbh Robert Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung
US5622769A (en) 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
US5622789A (en) 1994-09-12 1997-04-22 Apple Computer, Inc. Battery cell having an internal circuit for controlling its operation
JP3862770B2 (ja) * 1995-09-07 2006-12-27 日立化成工業株式会社 金属張積層板の製造方法
JP3155920B2 (ja) * 1996-01-16 2001-04-16 三井金属鉱業株式会社 プリント配線板用電解銅箔及びその製造方法
US6544584B1 (en) * 1997-03-07 2003-04-08 International Business Machines Corporation Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005202382A (ja) * 2003-12-18 2005-07-28 Sumitomo Bakelite Co Ltd 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード

Also Published As

Publication number Publication date
CN1314072A (zh) 2001-09-19
DE69933225T2 (de) 2007-09-20
WO2000007219A3 (en) 2000-05-11
EP1103168B1 (en) 2006-09-13
ES2274632T3 (es) 2007-05-16
US6242078B1 (en) 2001-06-05
AU5127499A (en) 2000-02-21
WO2000007219A2 (en) 2000-02-10
KR20010053614A (ko) 2001-06-25
DE69933225D1 (de) 2006-10-26
TW507494B (en) 2002-10-21
ATE339873T1 (de) 2006-10-15
EP1103168A2 (en) 2001-05-30

Similar Documents

Publication Publication Date Title
JP2002521835A (ja) 高密度プリント回路基板
CN1171514C (zh) 低cte的电源和地层
US6799369B2 (en) Printed circuit board and method for producing the same
JP4119205B2 (ja) 多層配線基板
CN101507058B (zh) 具有构成电路一部分的核心层的增层印刷线路板衬底
US5888627A (en) Printed circuit board and method for the manufacture of same
US7301105B2 (en) Printed wiring boards possessing regions with different coefficients of thermal expansion
US6939738B2 (en) Component built-in module and method for producing the same
US7155820B2 (en) Method for manufacturing printed circuit board
JP4199198B2 (ja) 多層配線基板およびその製造方法
US7183497B2 (en) Multilayer wiring board
EP1583405A2 (en) Circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
EP1583108A1 (en) Dielectric composition for forming dielectric layer for use in circuitized substrates
CN1370389A (zh) 便于激光通路钻孔的微纤维介质
JPS63274196A (ja) 金属芯印刷配線板
US20120012553A1 (en) Method of forming fibrous laminate chip carrier structures
JP3969477B2 (ja) 積層配線基板およびその製造方法
JP3138215B2 (ja) 回路基板用基材とプリプレグ及びそれを用いたプリント回路基板
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP4605939B2 (ja) 配線基板の製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
JPH09321430A (ja) 多層プリント配線基板の製造方法
JP2003037362A (ja) 多層プリント配線板の製造方法
JPH036892A (ja) 多層プリント配線板
WO2000079849A9 (en) High performance ball grid array substrates

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511