TW507494B - High density printed circuit substrate and method of fabrication - Google Patents
High density printed circuit substrate and method of fabrication Download PDFInfo
- Publication number
- TW507494B TW507494B TW088112792A TW88112792A TW507494B TW 507494 B TW507494 B TW 507494B TW 088112792 A TW088112792 A TW 088112792A TW 88112792 A TW88112792 A TW 88112792A TW 507494 B TW507494 B TW 507494B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- item
- patent application
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/0296—Fibers with a special cross-section, e.g. elliptical
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Battery Electrode And Active Subsutance (AREA)
Description
A7 B7 、發明說明(1 ) 1 ·發明範園 本發明大致有關印刷電路扭 ^ ΕΪ ^ ^ ^ 各板更特別的是有關提供高密 度印刷電路板基質之方法與裝置。 2·相關技藝叙诚 通常將積體電路裝配於.焊接的刷電路板之外殼中。該 積體電路可以安㈣具有數個已焊接㈣印刷電路板之接 點(諸如焊球或是管腳)之基質上。該接點通常位於該基質 下表面,而孩積體電路通常位於該基質上表面。該外殼基 質可能包含路徑、電源/接地面以及以位於該基質另一面 積體電路接點電連接之通路。該基f可能具有數層路徑以 及互聯該積體電路與接點之通路。 圖1A-E顯示形成基質之習用方法。如圖1八與^所示, 首先形成一基底層壓板。圖丨八中,先將一種導電層丨(諸 如銅)電鍍於圓桶4。與該圓桶4相鄰之導電材料2表面6通 常平滑,但是圓桶4另一面之導電層2.表面8通常爲無澤。 此外,通常於表面8添加小結或是嵌齒處理導電層2之表面 8,因此加強層壓期間導電層2對於介電層(見圖i B )之黏 合強度。以一個輪廓儀測量,表面8之表面粗輕度μ通常 大於6.0微米(尖峰至凹陷,RzDIN)。然後將矽烷偶合促進 劑1 0塗覆於無澤表面8,進一步加強導電層2之黏合強 度。如圖1 B所示,然後於熱與壓力下將該經處理導電層2 層壓於介電層1 2 —側或兩側(圖1 B中僅顯示將一層2層壓 於介電層12),形成基底層壓板14。可以在圖ic所示之基 4- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 1 - 經濟部智慧財產局員工消費合作社印製 斯494 A7 B7 五、發明說明(2 ) 底層壓板1 4上形成蚀刻抗银劑掩模1 6。炊德 一 …、1欠’如圖1 D所 不’可以製成該抗蝕劑掩模1 6圖型,然後蚀刻導兩層2 ,得如圖1 E所示之基質丨8。導電層2通常爲5至】/微米 厚。然後去除蝕刻抗蝕劑,製得如圖丨F所示之電路化其 質。 於此種印刷電路基質習用製造過程中,因爲層壓期間銀 小結會自導電層2無澤表面8斷裂之故,通常會包含殘留金 屬(諸包含如銅)。因爲蚀刻方法無法去除此等包埋於二處 之銀,該瑕疵殘留在層壓板14中,成爲無電敷鍍之晶種位 置,然後造成層壓板14表面之導電瑕疵。此等瑕疵使得使 用者所製造電路中可能短路。 隨著提供更高密度印刷電路板之設計目標,等比例降低 印刷電路板之路徑線路與間隙輪廓。此外,必須降低捕獲 包路板上通路之墊直徑。當路徑線路與間隙輪廓變得更細 時(例如10-50微米),該包埋銀之問題變得更爲明顯。此 外’爲蝕刻細微線路與間隙,導電層2 (例如銅層)必須更 薄。 除此之外,於印刷電路板習用製造期間,通常對該基質 進行各種壓力與溫度循環。製造層壓板常用方法之一使用 一種使用液壓之flat-bed層壓法。於熱與壓力之下將電沉積 銅箱層壓於熱固性樹脂織物預浸料胚。所形成之層壓板之 殘留應力通常爲不可接受水準,其主要係由經處理銅齒狀 結構與該經交聯層壓板結構之機械性交互作用造成。隨 後’於蚀刻第一導電層2 (例如銅層)期間,該構成應力造 -5- 本紙張尺度中酬家鮮(CNS)A4規格(2_1() χ 297公餐' (請先閱讀背面之注意事項再填寫本頁) · ί ! ! I 訂--I I I I I I .
經濟部智慧財產局員工消費合作社印製 507494 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(3) 成相當大而且無法預料之次元移動,必須增加捕獲墊之直 徑。 因此,需要一種提供高密度印刷電路板基質並減少導電 瑕疵之裝置與方法。亦需要一種提供具有經改良次元一致 性鬲密度印刷電路板用之裝置與方法所使用之技術,如此 可以形成更細微線路,而且可以降低墊大小。此外,需要 一種提供銅厚度降低之電路板的技術。另外需要一種提供 相當光滑表面基質之技術,其有助於製造具有極細微線路 與間隙之印刷電路基質,而且明顯減少瑕疵產生。發明總結 本發明係用以提供一種電基質之方法與裝置。該電基質 包括表面粗糙度不大於6 〇微米之介電層。於該介電層上 裝附第一導電層。在一具體實例中,該導電層包括一種層 壓板,其包括具有均勻織紋之織物與在該均勻織紋中均勻 浸潰之樹脂。可於該層壓板裝附一可移除層,並於第一導 電層金屬化之前去除。描述各種具體實例。垦式簡述 圖1A-F顯示形成一種基質之習用方法。 圖2顯示根據本發明原則提供之積體電路外殼2 〇具體實 例之一0 圖3 A-Η顯示根據本發明具體實例之一形成高密度電路基 質2 6之方法的具體實例之一。 圖4A-I顯π根據本發明具體實例之一形成高密度電路基 質26a之方法的另一具體實例。 -6- 本紙張尺度刺巾酬家標準(CNS)A4規格(210x 297公爱) (請先閱讀背面之注意事項再填寫本頁) 裝 0
五、發明說明(4 « 5 A _ tjt根據本發明原則所提供塗覆聚合物基底層壓板 1〇〇具體實例之一的側面。 W 5 B顯$I據本發明原則所提供塗覆聚合物基底層壓板 l〇〇a之第二具體實例之側面。 圖5 C顯π根據本發明原則所提供塗覆樹脂基底層壓板 100b具體實例之一的側面。 圖5 D顯不根據本發明原則所提供塗覆樹脂基底層壓板 100c之第二具體實例之側面。 、圖6係用以層壓塗覆聚合物基底層壓板或是塗覆樹脂基 底層壓板厚板120之液壓機118具體實例之一的側面圖。 圖7顯不根據本發明原則用以製造基底層壓板102方法的 具體實例之一。 曼明詳述 本發明一方面有關一種提供電基質之方法與裝置。該電 基質包括表面粗糙度不大於6〇微米之介電層。將一導電 層(諸如銅)裝附於該介電層。於其他具體實例中,先將一 種黏合層黏附於該介電層上。然後,將一介電層置於該黏 合層上。 本發明其他方面有關一種提供該介電層之方法與裝置, 該介電層包括一種平衡織物(即,具有均勻織紋之織物), 並以一種經不包含雙氰胺(DICY)之藥劑固化之樹脂浸潰 彼。必須暸解此處所使用對“浸潰,,一辭包括將該樹脂溶液 麵型、擠壓或疋紡成该織物。“浸潰,,一辭亦包括將樹脂浸 潰入該織物中之其他習知技術。該樹脂之玻璃化溫度(Tg) -7- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x_^97公爱) (請先閱讀背面之注意事項再填寫本頁) .·裝 · 經濟部智慧財產局員工消費合作社印制农
五、發明說明(5 ) 於180 C a私系數在2 9_3 i範圍内。部分固化該浸有樹 月曰 < 織物(b階段)以形成預浸料胚。然後,使用熱與壓力 :壓多層預次料胚製造一層壓板。所形成之層壓板具有安 疋性、應力消除’其具有與導電層(例如銅)極爲接近之受 控制熱膨脹係數(CTE)與,在〇·〇〇8_〇 〇15範圍内之低散逸 係數’在0.4-0.6重量%範園内之低濕氣含量;以及在3 2_ 3·7範圍内之低介電常數。描述各種具體實例。 —圖2、顯示根據本發明原則所提供之積體電路外殼“具體 實例义一。孩外殼可能包括一個安裝於基質2 6第一表面 24之積體電路22。該積體電路22可能藉由數個焊接凸起 2 8安裝於基質2 6。可以習稱爲倒焊焊接連接之方法進行 積體電路22裝附於基質26之裝附作用。雖然此處描述一 種倒焊烊接外殼,但是必須暸解可以黏合烊絲或自動黏合 膠帶(TAB) ’或是本技藝中習知之其他技術將該積體電路 22裝附於基質26上。 可將數個接點3 0裝附於基質2 6之第二表面3 2上。接點 3 0可爲逆流至基質2 6上之焊球。然後將接點3 〇裝附於印 刷電路板(未顯示出來)上。基質26可能具有表面墊、、路 徑、電源/接地面以及互連焊接凸起2 8與接點3 〇之通路。 基質26亦可能具有多層路徑、電源/接地面以及互連積體 電路2 2與接點3 〇之通路。 、a 圖3 A-Η顯示根據本發明具體實例之一形成高密度印刷電 路基質26之方法的具體實例。該高密度印刷電路基質26 包括一基底層壓板50,示於圖3A。具體實例之一當;, -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) '-------- (請先閱讀背面之注咅?事項再填寫本頁) 裝 · · 經濟部智慧財產局員工消費合作社印製 507494 A7 -------2Z___ 五、發明說明(6 ) f基底層壓板5 0係一介電層,其根據本發明原則提供之製 知、’而且將於下一部分詳細討論。如圖3 Β所示,可能於 ^底層壓板50中形成通路開口 52a及/或52b。可於基底層 壓板5 0中機械性鑽孔(例如通路開口 52勾或是雷射鑽孔(例 如通路開口 52b)形成此種通路開口 52a及/或52b。雷射鑽 孔之一般直徑在10_100微米範圍内,而機械性鑽孔之一般 ,,約爲0.004英吋/100微米或以上。如圖3C所示,可能 將第一導電層5 4裝附於該基底層壓板5 〇上。具體實例之 S中第導黾層$ 4係一黏合層。此種黏合層實例包括 鉻、鈦、鎢、鋅與鎳。必須暸解亦可使用本技藝中習知之 其他種類黏合劑。 可以本技藝中任何習知方式放置第一導電層5 4,包括各 種璺加、半疊加或是減除技術。可能經由諸如眞空金屬 化、濺鍍作用、敷鍍、化學蒸氣沉積作用、電鍍作用、無 電敷鍍等方法進行第一導電層54之沉積作用。具體實例之 一當中,第一導電層54之厚度在5〇-2〇〇埃範圍内。其他具 體實例中,第一導電層54可以同時黏附於基底層壓板5〇 兩側表面。在另一具體實例中,第一導電層54可以同時黏 附於該基底層壓板5 〇兩側表面以及通路開口 5以及/或 52b。 / 然後,如圖3 C所示,將第二導電層5 6裝附於第一導電 層54。如第一導電層54之實例,可以本技藝中任何習知 方式放置第二導電層56,包括各種疊加、半疊加或是減除 技術。可能經由諸如眞空金屬化、濺鍍作用、敷鍍、化學 -9 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·裝 經濟部智慧財產局員工消費合作社印製 507494 A7 五、發明說明(7 ) 蒸氣沉積作用、電鍍作用、無電敷鍵等方法 層56(及此處所述其他導電層)之泥積作用。可^ = 法、導電聚合物等形成由單-金屬層或是複合層形成之^ 電層54與56。第二導電層56之實例包括鋼、金血銘。且 體實例之-當中’第一導電層56係一黏合層,而第二導: 廣係-晶種層。其他具體實例中,第二導電層56大於5二 埃。其他具體實例中,第二導電層56之厚度在_]〇,刪 埃範圍内。第二導電層56可以沉積於該基底層壓板W一 側或是兩側。或者,第二導電層56可能同時裝附(例如眞 空金屬化或是濺鍍)於基底層壓板5 〇兩側表面及通路開口 52a及/或52b。其他具體實例中,可能進行一種使用浸有 免觸媒之直接金屬化方法,將諸如銅之單一導電層(代替 兩層導電層,例如第一與第二導電層54與56)裝附於基底 層壓板5 0 —側或是兩側。此替代性金屬方法中,不需要諸 如黏合層之第一導電層54(例如鉻、鎢、鈦、鎳等)以加強 第二導電層5 6 (例如晶種層)對於基底層壓板5 〇之黏合 性。 如圖3D與3E所示,可在第二導電層56(或是使用直接金 屬化方法黏附於基底層壓板50之單一導電層)形成一種抗 餘劑5 8圖型,諸如可光成像乾燥薄膜抗蚀劑。如圖3 e所 示,可以習用照相平版印刷技術塗覆一層抗蝕劑,然後去 除部分抗蝕劑材料形成該敷鍍抗蝕劑5 6圖型。具體實例之 一當中,可以掩蔽一部分抗蝕劑5 6,並使用適當顯影溶液 (諸如水性或是溶劑爲底質顯影溶液)去除抗蝕劑5 6之過多 -10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 ·- 經濟部智慧財產局員工消費合作社印製
邵分 如圖3F-1與3F-2所示,可以在第二導電層5受# 一 劑5 8部分沉積(例如電 " 设盍抗li 』如包鍍)一額外導電材料6 〇,例 以促進細微線路幾何電路。具體實例之_當中二銅, :示’可以將通路開口 52a及/或52b鍍至特;圖:: 常爲讀英对),或者如圖叫所示,敏至完^^ 得用於後續接合處理之實心接線柱。通常,愈小之二射= 孔愈適於電鍍經完全封閉通路開口。 田射鎖 如圖3G所示,然後去除抗㈣58。其次,進行 速蚀刻處理。此目的件去降第一壤命 ^ 曰靜U 層6(其係例如該箱 印種層)或疋去除該單一導電層(其係例如該銅晶種層)。 I後,將基質26浸於一種蝕刻溶液以去除第—導電層 54(其係例如—種鉻㈣溶液,用以去除5()•綱埃於= 銅之後曝露出之鉻)。鉻之去除仙確使經電鍍電路路徑 間電絕緣。可以對基質26一側或兩側表面(例如表面以及 /或32)進行上述電路化方法。 圖4A-I顯示根據本發明原則形成高密度電路基質2 6方法 之=他具體實例。可使用該高密度印刷電路基質26a代智 基質26,而且包括一基底層壓板8〇,其如圖4八所示。具 體實例之一當中,基底層壓板80係根據本發明原則提供^ 介電層,並於下列部分詳細討論之。 如圖4B所示,可將第一導電層82裝附於該基底層壓相 8〇上。具體實例之一當中,第一導電層82係一黏合層。 此種黏合層實例包括鉻、鈦、鎢、鋅與鎳。必須暸解亦可 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·裝
經濟部智慧財產局員工消費合作社印制衣 ^U7494 A7 __ B7 五、發明說明(9) 使用其他種類黏合劑。可以太姑菽士 j以+技藝中任何習知方式放置第 一導電層82,包括各種疊力p、半最 一 且々 千宜加或是減除技術。可能 經由諸如眞空金屬化、賤鍍作用 欠现忭用敷鍍、化學蒸氣沉積作 用、電鍍作用、無電敷鍍等方法谁^贫 又守刁次進仃罘一導電層5 4之沉積 作用。具體實例之一當中,第一壤 田丁矛導電層82之厚度在50_200 埃範圍内。其他具體實例中,第一壤 τ 昂 導电層8 2可以同時黏附 =基底層壓板80兩側表面。然後將第二導電層84黏附於 第一導電層82上,如圖4Β所示。 =第-導電層82之實例,可以本技藝中任何習知方式放 置第二導電層84 ’包括各種疊加、半疊加基質技術。可能 經由諸如眞空金屬化、祕作用、敷鍍、化學蒸氣沉積作 用、電鍵作用、無電敷鍍等方法進行第二導電層以之沉積 作用。可以不同万法、可能包括金屬以及導電聚合物等形 成由單一金屬層或是複合層形成之導電層82與84。第二 導電層8 4之實例包括銅、金與鋁。具體實例之一當中,第 -導電層5 6係一黏合層,而第二導電層係一晶種層。其他 具體,例中,第二導電層84大於5〇〇埃。其他具體實例 中,第二導電層84之厚度在500-10,〇〇〇埃範圍内。 第二導電層84可以沉積於該基底層壓板8〇一側或是兩 側。或者,可能進行一種使用浸有鈀觸媒之直接金屬化方 法,將諸如銅之單一導電層代替兩層導電層(例如第一與 第二導電層82與84)裝附於基底層壓板80一側或是兩側。 此替代性金屬方法中,不需要諸如黏合層之第一導電層8 2 以加強第二導電層84對於基底層壓板80之黏合性。其 -12- 本紙張尺度適用中國國家標準(CNS)A4規格⑽χ 297公餐) (請先閱讀背面之注意事項再填寫本頁) 裝 _ 經濟部智慧財產局員工消費合作社印製 ^07494 A7 B7 五、發明說明(1〇) ’人,(例如黏附該黏合層與銅之後,或是直接金屬化處理 之後)’將取鬲達〇 · 5微米之銅快速鍍於基底層壓板8 〇表 面,如圖4 B所示。 可於基底層壓板8 0中形成通路開口 86a及/或86b,如圖 4 C所示。可於基底層壓板8 〇中機械性鑽孔㈠列如通路開口 86a)或是雷射鑽孔(例如通路開口 86b)形成此種通路開口 86a及/或86b。雷射鑽孔之一般直徑在1〇_1〇〇微米範圍内, 而機械性鑽孔之一般直徑約爲〇·004英吋/1〇〇微米或以上。 其次,已放入晶種通路開口 86a及/或86b。具體實例之一 當中’沿著通路開口 86a及/或86b壁黏附晶種層8 8。其他 具體實例中’將該晶種層8 8黏附於第二導電層8 4表面上 (或是黏附於使用直接金屬化方法黏附在基底層壓板8 〇之 單一導電層層),而且亦沿著通路開口 86a及/或86b壁通 過。具體實例之一當中,可以下列材料任何一者作爲晶種 層8 8 :飽、錫或碳。 然後,將第三導電層8 9沉積(例如無電敷鍍)於通路開口 86a與86b中以及層88上,如圖4D所示。具體實例之一當 中,第三導電層8 9係銅。此具體實例中,可於第三導電層 89上以及通路開口 86a與86b中沉積(例如薄鍍)最高達1.0 微米之銅。如圖4E所示,可於第三導電層89上形成一種 抗蝕劑9 0圖型,諸如一種光可成像乾燥薄膜抗蚀劑。可以 習用照相平版印刷技術塗覆一層抗蝕劑,然後去除一部分 抗蝕劑材料形成該敷鍍抗蝕劑9 0圖型,如圖4 F所示。具 體實例之一當中,可以掩蔽一部分抗蝕劑9 0,並使用適當 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注音5事項再填寫本頁) •裝 · 經濟部智慧財產局員工消費合作社印製
^沾112792^專利申請轉蒼庄J 中又說明書 一…·、—— 五、發明説明( 碩影溶液(諸如水為底質或是溶劑為底質顯影溶液 抗蝕劑過多部分。 ^ 如圖4G-1與4G一2所*,可以在第三導電層89未覆蓋抗蚀 劑90部分沉積(例如電鍍)一額外導電材料”,例如銅, =促進細微線路幾何電路。如示於圖4G-1之具體實例之一 當中,如圖4G-1所示,可以將通路開口 86a及/或86b鍍至 $疋銅壁厚度(通常為0.001英吋),或者如圖4G-2所示,鍍 :完全封閉,製得用於後續接合處理之實心接線柱。通 吊,愈小之雷射鑽孔愈適於電鍍經完全封閉通路開口。 、如圖4H所示,然後去除抗蝕劑9〇。其次,進行一種快 速蝕刻處理。&目的係去除第二與第三導電層(其分別例 ;銅材料層與銅晶種層)或是去除該單一導電層與第三導 電層8 9 (其分別例如銅材料層與銅晶種層)。之後,將基質 26a浸於一種蝕刻溶液以去除第一導電層82(其係例如一種 鉻蝕刻洛液,用以去除5〇-2〇〇埃於去除銅之後曝露出之 鉻)。鉻足去除作用確使經電鍍電路路徑間電絕緣。可以 對基質2 6 a —側或兩側表面(例如表面2 4及/或3 2 )進行上述 電路化方法。 經由使用上述及圖3A-3H與圖4A-4I所示構成方法,本發 明提供-種銅厚度降低之電路基質。因此,可以避免使; 提:電路基質之習用技術,纟包括於熱與壓力下將電沉積 ,泊層壓於熱固性樹脂織物預浸料胚。此種習用技術通常 提供5-18微米厚之銅層。不過,使用本發明技術可以製得 小於5微米厚之銅層。其他具體實例中,可以製得^ -14 - 經濟部智慧財產局員工消費合作社印制衣 507494 A7 _______ B7 五、發明說明(12) 微米之銅層。 本發明第二方面有關一種提供基底層壓板5 0或8 0之裝 置與方法。就本討論目的而言,下文可將基底層壓板50或 80稱爲基底層壓板102。圖5A顯示根據本發明原則所提供 塗覆聚合物基底層壓板1〇〇之具體實例之一側面圖。具體 實例之一當中,該塗覆聚合物基底層壓板1〇〇包括—種^ 底層壓板102,其包括至少一層基底層壓層(例如1〇2_1〇& 任何一者)。基底層壓層(例如102厂10&任何一者)對實例1 包括一預浸料胚材料(b階段材料)。其他具體實例中,塗 覆聚合物基底層壓板1〇〇包括一種基底層壓板1〇2,其包括 多層基底層壓層102r102n,其經選擇並交錯以形成基底層 壓板102。具體實例之一當中,基底層壓板1〇2夾於可去除 層或是可去除可分開薄膜1〇4a與l〇4b間。具體實例之一各 中,可去除層104a與104b係一種可去除聚合物薄膜。該聚 合物可分開薄膜(例如1 〇4a& /或1 〇4b)之實例包括下列任何 一者:一種聚丙烯薄膜、一種聚醯亞胺薄膜或是一種由氟 化樹脂、聚醚醯亞胺類或是聚苯硫薄膜構成之薄膜。不 過’必須暸解可以使用原已熟知本技藝者習知之其他聚合 物可分開薄膜。 其他具體實例中,該可去除層l〇4a及/或1〇41)可爲一導電 層或一導電可分開板。該導電層可爲一種導電金屬層或是 一導電非金屬層。該導電金屬層包括電沉積銅或是鋁,其 將閃亮表面(或是於製造期間與該圓桶相鄰表面)壓於基底 層壓板102。亦可由經輥壓銅或經輥壓鋁製造該導電層(例 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ». 507494 A7 _____ B7 五、發明說明(13) 如104a及/或l〇4b),以任一種材料之光滑表面與該基底層 壓板102層壓在一起。非金屬導電層之實例包括由半導體 材料組成之層。以製造基底層壓層1〇2ι_1〇2η之材料的數量 與種類控制基底層壓板1〇2厚度與物理性質。例如,〇〇〇4 英吋之基底層壓板102可能包括2層預浸料胚材料(例如 ":丨與"?2),每層浸料胚層(例如1〇21與1〇22)包括例如浸 於單層平衡織物之樹脂,其中該織物夾於兩層可去除層或 可分開薄膜間。 該可刀開薄膜104a及/或l〇4b提供兩種功能:1)其使層壓 後之基底層壓板102具有相當光滑表面,及2)其至用於電 路板I k生產線之如對於该基底層壓板1 〇2提供保護覆蓋 物。具體實例之一當中,以一個輪廓儀測量,本發明之基 底層壓板102表面粗糙度μ不大於6·〇微米(尖峰至凹陷, RZDIN)。其他具體實例中,基底層壓板1〇2之表面粗糙度 μ爲0微米微米(尖峰至凹陷,RzDIN),其係以一個 輪廓儀測量。必須注意,使用其他種類之表面粗糙度測量 技術(例如雷射輪廓儀)會得到與接觸輪廓儀資料不同之表 面粗糙度範圍。此種變化係使用不同表面粗糙度測量技術 所致’但疋可能與接觸輪廓儀所提供之測量結果有相互關 係。例如,如前段所討論,以一種接觸輪廓儀測量時,習 用基質表面8(圖1A與1B)之表面粗糙度μ通常大於6·〇微米 (尖峰至凹陷,RZDIN)。以一種接觸輪廓儀測量時,本發 明基底層壓板102之表面粗糙度μ不大於6·〇微米(尖峰至凹 陷’ RZDIN)。必須暸解’雖然其他種類之表面粗糙度測量 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 訂! 經濟部智慧財產局員工消費合作社印製 507494 A7 B7 五、發明說明( 技術提供之表面粗糙度測量結果與接觸輪廓儀不同,但是 (請先閱讀背面之注意事項再填寫本頁) 其仍可產生與接觸輪廓儀所測量結果有相互關聯之表面粗 糙度測量結果。 已得知使用聚酸亞胺或聚丙晞作爲可去除層10乜及/或 l〇4b對於基底層壓板102提供兩種最適特性:相當光滑之 局度光澤表面’該可分開薄膜l〇4a及/或i〇4b對於基底層 壓102r102n無黏合性或是黏合性最小。亦已得知以極性聚 合物(諸如耐綸、聚莕酸伸乙酯(pEN)與聚對苯二甲酸伸乙 酷(PET)製得之樣本黏附於完工之層壓板上,而且無法自 該基質去除。 經濟部智慧財產局員工消費合作社印製 可以於鑽孔之前自該基底層壓板102外表面去除可分開 薄膜104a及/或104b。其他具體實例中,使用於該加壓溫 度溶融之聚合物可分開薄膜(諸如熱塑性可分開板)時,可 於该聚合物可分開薄膜(例如1〇4a及/或i〇4b)與加壓板1 i〇a 與110b間放置防蝕消耗板i〇6a及/或i〇6b(諸如銅箔或非極 性聚合物薄膜)’如圖5 B所示。使用防蝕消耗板丨〇6&及/或 106b(諸如電沉積銅、經輥壓銅或鋁)或是不會於加壓溫度 熔融之聚合物薄膜可避免層壓期間聚合物可分開薄膜(例 如104a及/或l〇4b)與加壓板1 l〇a與1 l〇b黏附。隨後可以自 該基底層壓板102剝離該防蝕消耗板i〇6a及/或106b與聚合 物可分開薄膜(例如l〇4a及/或l〇4b),提供具有光滑表面狀 態之基底層壓板102。 圖5 C顯示根據本發明原則所提供之塗覆聚合物基底層壓 板100b之弟二具體實例。該塗覆聚合物基底層壓板包 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 507494 A7 B7 五、發明說明(15) (請先閱讀背面之注意事項再填寫本頁) 括一基底層壓板102,其上層壓有一導電層10 7a及/或 107b,諸如一種塗覆銅箔。該導電層i〇7a及/或107b包括 銅層104a及/或l〇4b,其塗覆有樹脂之完全固化層112a及/ 或112b,於其上塗覆有樹脂黏合層i〇8a及/或108b。於層 壓處理期間將樹脂黏合層l〇8a及/或l〇8b黏附於基底層壓 板102上。導電層l〇7a及/或107b實例之一包括一種雙級樹 脂層,諸如Allied Signal Inc·所售商標爲RCC™者。於層壓 期間,該黏合層108a及/或108b軟化,流動並固化,形成 具有光滑表面之完全固化層壓板100b。
其他具體實例中,如圖5 D所示,不使用圖5 C所示之樹 脂層112a及/或112b。反之,介於基底層壓板1〇2與銅層 114a及/或114b間侵黏附一層黏合層i〇8a及/或108b。此種 黏合實例之一係單級樹脂層,諸如Mitsui所提供商標爲 ]^111似〇丨1顶者。於層壓期間,該黏合層1〇8&及/或108b軟 化’流動並固化’形成具有光滑表面之完全固化層壓板 100c。層壓之後,可將銅層114a及/或114b蝕刻至所需厚度 (通常爲5-9微米)或是完全去除。所形成表面具有銅層ii4a 及/或114b之表面粗糙度。爲獲得光滑表面,可使用具有 相當低輪廓齒結構整銅層114a及/或114b。 經濟部智慧財產局員工消費合作社印製 圖6候用以層壓塗覆聚合物基底層壓板1〇〇或1⑽a或是塗 覆樹脂基底層壓板100b或100c之厚板120的液壓機11 8具體 實例之一的側面圖。雖然已描述用以層壓該塗覆聚合物基 底層壓板100或100a或是塗覆樹脂基底層壓板⑽或1〇〇〇之 此具體實例,但是必須暸解可以使用本技藝中習知之其他 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 50^494- A7 B7 五、發明說明(16) 層壓方法。此等其他層壓方法包括:一種連續rou層壓方 法與一種壓熱層壓方法。如所示,每個厚板12〇包括多層 塗覆聚合物基底層壓板100或l〇〇a或是塗覆樹脂基底層壓 板100b或100c,及加壓板11〇之交替層,加壓板11〇位於厚 板120任一端。厚板120堆於兩個壓板122a與122b間。 塗覆基底層壓板100或100a之加壓循環視所使用之可分開 薄膜104a與104b種類而定。就不會熔融之聚合物可分開薄 膜114a及/或114b而言,其於350T與375T範圍内之加壓溫 度叙化,或是就習用金屬可分開薄膜而言(例如1 及/或 104b),厚板120於180°F下可負載壓力爲每平方英吋4⑻磅 之壓機118。使用眞空關閉壓機或是將層壓板1〇〇或1〇〇&置 於可密封袋或是使用眞空構架對於厚板12〇施加眞空(最高 達2 9英吋汞柱),並於加壓循環期間對於個別層壓板丨〇〇或 l〇〇a抽眞空。然後以每分鐘1〇下將該樣本加溫至375下,並 於此溫度下閉模75分鐘。然後將該樣本冷卻至1〇〇τ 2〇分 鐘。層壓後進行後烘烤處理,進一步降低層壓板1〇〇中之 額外應力。具體實例之一當中,該後烘烤處理於35〇下與 375°F範圍内之溫度進行,期間在丨_4小時範圍内。不過^ 該後烘烤處理可能於較低溫度下進行較長時間,或於較高 溫度下進行較短時間。 门 #就於於350與375T範圍内之溫度熔融的聚合物可分開薄 膜(⑽例如104a及/或l〇4b)而言,可能進行一種改良加壓加壓 循環以最小化層壓期間所形成基底層壓板1〇2之滑動。就 此等材料而言,可使用兩種不同加壓循環。每種實例中, -19- 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱)" ' ---------— (請先閱讀背面之注意事項再填寫本頁)
507494 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(17 ) ,樣本於180下負載,壓力提高至每平方英忖4喝,使用 眞2關閉壓機或是將層壓板1〇〇或1〇〇&置於可密封袋或是 使用眞空構架對於厚板12〇施加眞空(最高達“英吋汞 柱),並於加壓循環期間對於個別層壓板1〇〇或1〇^抽眞 空。然後以io°F/分鐘將該樣本加溫至33〇τ,該樣本於33〇 F下保持75分鐘。自此點開始,使用兩種不同選擇將 層壓板100或l〇〇a冷卻至100Τ 2〇分鐘,然後於375。?進行後 烘烤處理(於後烘烤壓機或於一爐中)丨_4小時(該後烘烤處 理可能於較低溫度下進行較長時間,或於較高溫度下進行 較短時間);或是(2)將壓力降至每平方英吋5〇磅,以1〇T/ 分鐘將溫度提高至375Τ,保持該溫度7 5分鐘;然後將層 壓板100或l〇0a冷卻至100Τ 2〇分鐘。可於第二選擇中添力曰口 一後烘烤處理,進一步消除應力。具體實例之一當中,後 烘烤處理於350與375Τ範圍内之溫度進行,期間在1-4小時 範圍内。不過,該後烘烤處理可能於較低溫度下進行較長 時間,或於較高溫度下進行較短時間。 塗覆樹脂層壓板l〇〇b或100c之壓力循環始自於200下裝載 厚板120,並施加每平方英吋2 5磅壓力。使用眞空關閉壓 機或是各層壓板l〇〇b置於可密封袋或是使用眞空構架對於 厚板120施加眞空,並於該加壓循環期間對於個別層壓板 100b抽眞空。整體加壓循環期間保持每平方英吋225镑壓 力。然後以每分鐘5-15°F將樣本加溫至35〇_39〇T,於此溫 度閉模45-90分鐘。然後將該樣本冷卻至1〇〇下2〇分鐘,並 去除壓力。 ------------·裝--- (請先閱讀背面之注意事項再填寫本頁) I · 20- 507494 Α7五、發明說明(18) 經濟部智慧財產局員工消費合作社印製 圖7顯示根據本發明原則製造基底層壓板ι〇2之方法具體 只例之一。可藉由製造多層基底層壓層1〇21_1〇、或單層基 底層壓板(例如1〇2〗)製得基底層壓板1〇2,其中基底層壓 層具有低捲煙狀空隙(該纖維束間隙中之圓形空隙,諸如 陷在纖維束中之空氣或溶劑)與低層壓板空隙數。此可藉 由選擇適當織物並提供該織物良好或強而均勻樹脂穿透性 完成’如此製得具有極均勾樹脂含量而且低空隙含量之層 壓板。亦已決定使用一種適用之固化劑,其提供一種顯示 低濕氣吸附性之樹脂,瑯提供低介電常數與低散逸係數之 層壓板結構。亦選擇該織物與樹脂提供一種具有與晶種層 (例如第二導電層5 6或8 4 )熱膨脹係數(CTE)極為接近之受 控制CTE的基底層壓板1〇2。 因此’為提供各基底層壓層102〗…1〇\,以一種玻璃化 溫度(Tg)大於180°C、介電常數在2.9-3.1而且經固化提供基 底層壓層l〇2i ··· l〇2ni樹脂浸潰一平衡織物(即,具有均勻 織紋之織物)。所形成之基底層壓層1〇21…1〇\應力已消 除;具有範圍在0.008_0·015範圍内之低散逸係數;在〇.心 〇.6重量%範圍内之低濕氣含量;以及在3 2_3·7範圍内之低 介電常數。該形成之基底層壓板1021…或1〇2η亦具有與隨 後裝附於該層壓板102之第二導電層5 6或8 2 (例如銅晶種 層)的CTE極為接近之受控制CTE。 特別是’為提供本發明光滑表面50或80或102,首先選擇 織物150。具體實例之一當中,織物15〇具有平衡織、纟文構 造,其於該織紋平面中提供各向同性性質。此種平衡織矣文 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · 裝 507494
五、發明說明(19 ) 經濟部智慧財產局員工消費合作社印製 用在纏繞與上漿以與”方向_即織紋平面-兩 物二束。此種平衡織物實例包括-種玻璃織 必IL古人1 μ ” 田中,孩平衡織紋織 ^、有^於5〇_7()條經紗/英忖。另—具體實例中,該平衡 ::玻璃織物在纏繞與上漿兩個方向均勾具有6〇條經紗: 英对。代表性細微玻稱織物類型包括〇與£型長絲。本發 明具體實例之一當中,該_婊盘將 鹱、冗與上永紗係ϋ Ε型(長絲捫爲 0.00025^)。在-代表性玻璃織物中,該纏繞與上浆紗 可爲或不爲相同紗類型(即,於纺紗期間使用不同轴套製 得之纏繞與上漿紗)。本發明具體實例之一當中,於相同 製造軸套製得DE紗,而且纏繞與上漿兩個方向均使用相 同 < 紗。此提供極均勻而且纏繞與上漿方向一致之織品 (即具有相同橫斷面)。 或者,可使用KevlarTM機織織物或石英纖維織物。亦可 使用本技藝中習知之其他種類平衡機織織物。該纏繞與上 漿紗具有不同幾何形狀··該纏繞紗具有更圓傾向而且更圓 之橫斷面,然而該上漿紗具有更橢圓橫斷面。已發現以較 圓橫斷面之紗製得之預浸料胚具有更多捲煙狀空隙及層壓 空隙之傾向。因此,使用纏繞與上漿兩個方向均極均勻而 且具有較橢圓橫斷面之紗束的織品可以提供製造本發明層 壓板5 0或80或102所需之一致性。 亦已測得在基質2 6或26a中提供通路開口時,纏繞與上 漿方向具有均勻橫斷面之織物150有助於更均勻鑽孔。若 該紗疙瘩太厚’或是若其佔據大面積,鑽孔自該疙溶鑽偏 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ·裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) β 507494 A7 五、 發明說明(2〇) 經濟部智慧財產局員工消費合作社印製 斜之傾向更尚’造成不均勻孔。此外,較小織紋之雷射鑽 孔可能會使鑽孔率較高及孔壁更均勻。 此外,亦選擇具有與第二導電層(例如銅層)5 6 (圖3 C ) 或84(圖4C)熱膨脹係數(CTE)極爲接近之受控制CTE的織 物150。銅之CTE係每百萬分1 7份數(ppm)。具體實例之一 當中,織物150之CTE在15-20 ppm範圍内。藉由提供由具 有與第二導電層(例如銅層)56(圖3C)或84(圖4C)熱膨脹 係數(CTE)極爲接近之受控制CTE的織物150所製得基底層 壓板102 ’以及於製造該基底層壓板5〇、8〇或1〇2期間使用 可去除可分開薄膜104a及/或l〇4b(如此可避免使用提供電 路基質習用技術之需求,該習用技術包括在熱與壓力下將 電沉積銅箔層壓於熱固性樹脂織物預浸料胚),所形成之 電路基質2 6或26a已消除應力。此外,亦可對層壓板1 〇〇或 100a進行後烘烤作用提供額外之應力消除。 具體實例之一當中,可由一種雷射可燒蝕材料構成織物 150,如此有助於後續於層壓板50、80或1〇2中鑽孔通路開 口。此種織物150可由:(1)一種可吸收紫外線(uv)纖維, (2)以一種可吸收UV物質塗覆該織物15〇,以一種加強 熱傳導物質塗覆該織物150,或(4)使用一種不織玻璃製 得,其中⑴該纖維直徑小於欲雷射之孔,或(ii)該填料材 料具有較小直徑。 選擇適當之織物150時,於該織物15〇上塗覆一種偶合南j 以最小化層恩板50、80或102曝於高溫與濕度後之產生白斑 與皰腫。必須選擇適當偶合劑以最小化導電陽極長絲(caf) -23 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注咅?事項再填寫本頁) 裝 訂· A7 、^_______B7___ 五、發明說明(21 ) 形成足可能性。該樹脂與該織物間無黏滯黏合性,不過, 她加濕度與偏流時,可能沿著纖維束發生銅長絲生長。該 最適偶合劑之選擇係提供高水準CAF抗力之關鍵。CAF形 成可旎性係用於外殼應用基質之關鍵功能參數。具體實例 < 一當中,已發現於曝露於溫度與濕度期間(即加壓煮試 騷期間)Clark Schwebel Inc·銷售之偶合劑CS309提供最適 結果。 經濟部智慧財產局員工消費合作社印制农 裝--- (請先閱讀背面之注意事項再填寫本頁) 選擇與凋整織物150時,以一種樹脂溶液丨52浸潰織物 150。此處所使用之“浸潰,,一辭包括將樹脂溶液152溶液鑄 型、擠壓或是紡成織物15〇。如圖7所示,將樹脂溶液152 塗覆於織物150方法的具體實例之一係使織物15〇通過包含 經選擇樹脂溶液152之樹脂槽1 54。具體實例之一當中,該 樹脂溶液152包括一種樹脂、一種降低該樹脂黏度使其對 於織物的滲透力更佳之溶劑、一種觸媒及一種黏合劑,可 以於各器140中預混合全部組份,然後泵p即至樹脂槽1 内。具體實例之當中,樹脂溶液152包括具有高玻璃化溫 度(Tg)樹脂之樹脂。具體實例之一當中,Tg>18(rc。樹脂 溶液154中所使用之樹脂實例包括一種環氧樹脂。必須暸 解可使用具有此處所需性質(即,高Tg、低介電常數及經 適當固化以提供具有低濕氣含量之基底層壓板)任何其他 樹脂。 其他具體實例中,以一種不包含雙氰胺(DICY)之藥劑固 化該樹脂溶液152。使用無DICY固化劑使經固化樹脂顯示 明顯低於標準環氧樹脂之濕氣吸附力。此種低濕氣吸附力 -24· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) " ' --^ 507494
經濟部智慧財產局員工消費合作社印製 五、發明說明(22 ) 係基質2 6或26a提供基底層壓板1〇2於加速濕氣試驗期間經 改良性能之關鍵特性。與FR4環氧基質層壓板相較,此種 供DICY固化劑提供一種低濕氣含量、低介電常數及低散 逸係數之層壓板結構。具體實例之一當中,該經固化樹脂 之介電常數在2·9·3·1範圍内。 於反潰織物150期間,適當之樹脂溶液1 52容易濕潤織物 150束,而且顯示對於纖維束之絕佳滲透力。此種浸潰期 間之良好樹脂滲透力使基底層壓層1〇2ι、1〇22、…或1〇\具 有相當低水準之捲煙狀空隙,其隨後使基底層壓板1〇2具 有相當低水準之空隙含量。此外,以樹脂溶液152達成之 織物150均句浸潰作用形成提供具有相當低均勻樹脂含量 層壓板102之附加益處。所形成層壓板之介電層常數視該 樹脂對纖維比率而定,而且具有極均勾樹脂含量之層壓板 於孩層壓板面中顯示安定介電常數。此安定性對於穿過該 電路之訊號速度整合極爲重要。例如,爲製得極均勻之 0.002英对層壓板1〇2,該基底層壓板1〇2係由具有58巧9重 量%樹脂之單層玻璃織物組成。具體實例之一當中,爲加 強表面光滑度(厚度稍微增加),基底層壓層1〇2ι、 1022、…或102η之樹脂含量可以增加至60-64重量%樹脂。 該浸潰處理期間,留意精確地控制樹脂含量。經由兩個逆 向旋轉計量滚筒160a與160b(圖7)拉織物15〇可以完成此目 的0 然後在一乾燥塔170中於2至3分鐘期間内以約35〇。〇乾燥 浸潰樹脂織物150。於乾燥塔170中加熱去除樹脂溶液152 (請先閱讀背面之注音?事項再填寫本頁) · 裝 -25-
^U/494 A7
經濟部智慧財產局員工消費合作社印製
中之落劑。然後於大約350°C下對於織物150另外進行加熱 作用’期間爲1至3分鐘,部分固化織物1 5 0中之浸潰樹 月曰。然後可將所形成之基底層壓層(或是預浸料胚材 料)102裁切成所需大小,提供基底層壓板1〇2之各基底層 壓層 102ι···1〇2η(圖 5A-5D)。 因此本發明提出一種提供導電瑕疵減少的光滑基質之裝 置與方法。該基質具有經改良次元一致性,可形成細微線 路’而且墊大小變小。因此,可以提供導電瑕疵減少之高 密度印刷電路板。 可以不達背本發明精神或基本特性之其他特定形式使本 發明具體化。所描述之具體實例僅用以説明,無限制意 味。因此,係以附文界定申請專利範圍本發明範圍,而非 以則述描述界定。申請專利範圍意義與相當範圍内之所有 變化包括在其範圍内。 -26- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 507494L 一種電基質,其係包括: 表面粗糙度不大於6.〇微米之介電層;及 黏附於該介電層之第一導電層, 其中该導電層係施於該表面粗糙度不大於6 . Q 面層之至少一部份。 未又介 2·根據申請專利範圍第1項之基質,其中該介電層之表 粗糙度介於〇微米與3微米間。 面 3·根據申請專利範圍第丨項之基質,其中該第—導# 一種晶種層。 系 裝 4·根據申請專利範圍第丨項之基質,其另外包括黏附於# 一導電層之第二導電層。 ;吊 5·根據申請專利範圍第4項之基質,其中該第一導電層係 一種黏合層。 6·根據申請專利範圍第5項之基質,其中該第二導電層係 一種晶種層。 曰” 7·根據申請專利範圍第4項之基質,其另外包括黏附於第 二導電層之阻抗層。 ' 8·根據申請專利範圍第4項之基質,其另外包括穿過該介 電層之通路。 9·根據申請專利範圍第丨項之基質,其中該介電層包括: 一具有均勻織紋之織物;及 一均勻浸於該織物均勻織紋内之樹脂。-1〇·根據申請專利範圍第9項之基質,其中,該織物包括多 個提供該均勻織紋之玻璃纖維,其中各玻璃纖維之橫斷 本纸張尺度適用中國國家標準(CNS) Α4規格(210X297公董) A8 B8 C8 申請專利範圍 面為擴圓形。 比根據申請專利範圍第9項之基質,其中該樹脂之玻璃化 溫度大於18 0 °C。 12·根據申請專利範圍第9項之基質,其中該樹脂之介電常 數在2.9-3.1範圍内。 13·根據申請專利範圍第9項之基質,其中以不含雙氰胺 (DIC Y)之藥劑固化該樹脂。 队根據申請專利範圍第1項之基質,其中該介電層之熱膨 腹係數(CTE)與第一導電層之CTE極為接近。 15·根據申請專利範圍第1項之基質,其中該介電層具有: 與第一導電層CTE極為接近之CTE ;在3·2-3·7範圍内之介 包苇數,在0.4-0.6重量%範圍内之濕氣含量;及在〇 〇〇8-〇 · 0 1 5範圍内之散逸係數。 16.根據申請專利範圍第i項之基質,其中該基質另外包括 黏附於該介電層之可去除層,該可去除層係於第一導電 層裝附於該導電層之前去除。 17· 一種積體電路封裝(package),其係包含: 一種基質,其包括: 表面粗糙度不大於6.0微米之介電層;及 黏附於該介電層之第_導電層; 及黏附於該基質之一積體電路, 其中邊導電層係施於該表面粗糙度不大於6〇微米之介 電層之至少一部份。 18·根據申請專利範圍第17項之封裝,其中該介電層之表面 -2-507494 8 8 8 8 A B c D 々、申請專利範圍 粗糙度在0微米與3微米範圍内。 19.根據申請專利範圍第1 7項之封裝,其中藉由焊接將該積 體電路裝附於該基質。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/123,952 US6242078B1 (en) | 1998-07-28 | 1998-07-28 | High density printed circuit substrate and method of fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
TW507494B true TW507494B (en) | 2002-10-21 |
Family
ID=22411883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088112792A TW507494B (en) | 1998-07-28 | 1999-10-01 | High density printed circuit substrate and method of fabrication |
Country Status (11)
Country | Link |
---|---|
US (1) | US6242078B1 (zh) |
EP (1) | EP1103168B1 (zh) |
JP (1) | JP2002521835A (zh) |
KR (1) | KR20010053614A (zh) |
CN (1) | CN1314072A (zh) |
AT (1) | ATE339873T1 (zh) |
AU (1) | AU5127499A (zh) |
DE (1) | DE69933225T2 (zh) |
ES (1) | ES2274632T3 (zh) |
TW (1) | TW507494B (zh) |
WO (1) | WO2000007219A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI405317B (zh) * | 2010-03-04 | 2013-08-11 | Unimicron Technology Corp | 封裝基板及其製法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6141870A (en) * | 1997-08-04 | 2000-11-07 | Peter K. Trzyna | Method for making electrical device |
SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6613413B1 (en) * | 1999-04-26 | 2003-09-02 | International Business Machines Corporation | Porous power and ground planes for reduced PCB delamination and better reliability |
SE523150C2 (sv) * | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
DE10018025A1 (de) * | 2000-04-04 | 2001-10-18 | Atotech Deutschland Gmbh | Verfahren zum Erzeugen von lötfähigen Oberflächen und funktionellen Oberflächen auf Schaltungsträgern |
KR100509058B1 (ko) * | 2000-04-11 | 2005-08-18 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
JP4023076B2 (ja) * | 2000-07-27 | 2007-12-19 | 富士通株式会社 | 表裏導通基板及びその製造方法 |
JP2002111185A (ja) * | 2000-10-03 | 2002-04-12 | Sony Chem Corp | バンプ付き配線回路基板及びその製造方法 |
DE10109786A1 (de) * | 2001-02-28 | 2002-12-12 | Fractal Ag | Verfahren zur Herstellung von Leiterplatten |
TW560102B (en) * | 2001-09-12 | 2003-11-01 | Itn Energy Systems Inc | Thin-film electrochemical devices on fibrous or ribbon-like substrates and methd for their manufacture and design |
US7258819B2 (en) | 2001-10-11 | 2007-08-21 | Littelfuse, Inc. | Voltage variable substrate material |
US7183891B2 (en) * | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
US7132922B2 (en) * | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
WO2003088356A1 (en) * | 2002-04-08 | 2003-10-23 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
US6596384B1 (en) | 2002-04-09 | 2003-07-22 | International Business Machines Corporation | Selectively roughening conductors for high frequency printed wiring boards |
US7438969B2 (en) * | 2002-07-10 | 2008-10-21 | Ngk Spark Plug Co., Ltd. | Filling material, multilayer wiring board, and process of producing multilayer wiring board |
US7060364B2 (en) * | 2002-12-26 | 2006-06-13 | Mitsui Mining & Smelting Co., Ltd. | Film carrier tape for mounting electronic devices thereon |
US6960831B2 (en) * | 2003-09-25 | 2005-11-01 | International Business Machines Corporation | Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad |
JP2005202382A (ja) * | 2003-12-18 | 2005-07-28 | Sumitomo Bakelite Co Ltd | 光プリント回路基板、面実装型半導体パッケージ、及びマザーボード |
US20060152334A1 (en) * | 2005-01-10 | 2006-07-13 | Nathaniel Maercklein | Electrostatic discharge protection for embedded components |
JP4520392B2 (ja) * | 2005-05-12 | 2010-08-04 | 株式会社丸和製作所 | プリント基板の製造方法 |
EP2416635A1 (en) * | 2007-02-20 | 2012-02-08 | Dynamic Details, Inc. | Multilayer printed wiring boards with copper filled through-holes |
US20080318413A1 (en) * | 2007-06-21 | 2008-12-25 | General Electric Company | Method for making an interconnect structure and interconnect component recovery process |
EP2129199A1 (en) * | 2008-05-28 | 2009-12-02 | LG Electronics Inc. | Method of manufactoring flexible film |
DE102009028194B3 (de) * | 2009-08-03 | 2011-03-24 | Robert Bosch Gmbh | Sensorelement mit Durchkontaktierloch |
US8693203B2 (en) * | 2011-01-14 | 2014-04-08 | Harris Corporation | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices |
JP6099453B2 (ja) * | 2012-11-28 | 2017-03-22 | Dowaメタルテック株式会社 | 電子部品搭載基板およびその製造方法 |
TWI462672B (zh) * | 2013-02-08 | 2014-11-21 | Ichia Tech Inc | 前驅基板、軟性印刷電路板及其製造方法 |
JP2017522740A (ja) * | 2014-07-10 | 2017-08-10 | イソラ・ユーエスエイ・コーポレイションIsola USA Corp. | 薄膜樹脂フィルムとレイアップにおけるその使用 |
CN107211525B (zh) * | 2014-12-16 | 2020-11-06 | 安费诺有限公司 | 用于印刷电路板的高速互连 |
CN112020232B (zh) * | 2020-08-27 | 2021-12-28 | 湖南维胜科技电路板有限公司 | 一种pcb印制电路板的uv烘烤炉 |
JP2022187865A (ja) * | 2021-06-08 | 2022-12-20 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE332214B (zh) * | 1968-07-12 | 1971-02-01 | Gylling & Co | |
US4288282A (en) * | 1979-09-28 | 1981-09-08 | Hewlett-Packard Company | Method for producing a metallic pattern upon a substrate |
US5217796A (en) * | 1985-02-19 | 1993-06-08 | Nitto Boseki Co., Ltd. | Woven material of inorganic fiber and process for making the same |
US4707565A (en) * | 1985-03-19 | 1987-11-17 | Nitto Boseki Co., Ltd. | Substrate for printed circuit |
CA1298451C (en) | 1985-08-02 | 1992-04-07 | Hiromi Shigemoto | Surface-roughened film and sheet, and process for production and use thereof |
US4863808A (en) | 1985-09-13 | 1989-09-05 | Gould Inc. | Copper-chromium-polyimide composite |
DE3576900D1 (de) | 1985-12-30 | 1990-05-03 | Ibm Deutschland | Verfahren zum herstellen von gedruckten schaltungen. |
US4869930A (en) | 1987-07-10 | 1989-09-26 | International Business Machines Corporation | Method for preparing substrates for deposition of metal seed from an organometallic vapor for subsequent electroless metallization |
JPS6417874A (en) | 1987-07-10 | 1989-01-20 | Ibm | Metallizing method |
JPH0744320B2 (ja) * | 1989-10-20 | 1995-05-15 | 松下電器産業株式会社 | 樹脂回路基板及びその製造方法 |
JP2993065B2 (ja) * | 1990-07-27 | 1999-12-20 | 三菱瓦斯化学株式会社 | 表面平滑金属箔張積層板 |
JP3014421B2 (ja) | 1990-08-22 | 2000-02-28 | 三井化学株式会社 | 多層プリント基板の外装板粗面化用マットフィルム |
EP0520236A2 (en) | 1991-06-25 | 1992-12-30 | E.I. Du Pont De Nemours And Company | Polyimides based on 9-aryl-9(perfluoroalkyl)-xanthene-2,3,6,7-dianhydride or 9,9'-bis(perfluoroalkyl)xanthene-2,3,6,7-dianhydride and benzidine derivatives |
US5288541A (en) | 1991-10-17 | 1994-02-22 | International Business Machines Corporation | Method for metallizing through holes in thin film substrates, and resulting devices |
DE4236334A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithisch integriertes MOS-Endstufenbauteil mit einer Überlast-Schutzeinrichtung |
US5622769A (en) | 1993-02-12 | 1997-04-22 | Kabushiki Kaisha Toshiba | Ceramic circuit board having a thermal conductivity substrate |
US5622789A (en) | 1994-09-12 | 1997-04-22 | Apple Computer, Inc. | Battery cell having an internal circuit for controlling its operation |
JP3862770B2 (ja) * | 1995-09-07 | 2006-12-27 | 日立化成工業株式会社 | 金属張積層板の製造方法 |
JP3155920B2 (ja) * | 1996-01-16 | 2001-04-16 | 三井金属鉱業株式会社 | プリント配線板用電解銅箔及びその製造方法 |
US6544584B1 (en) * | 1997-03-07 | 2003-04-08 | International Business Machines Corporation | Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate |
-
1998
- 1998-07-28 US US09/123,952 patent/US6242078B1/en not_active Expired - Lifetime
-
1999
- 1999-07-22 EP EP99935896A patent/EP1103168B1/en not_active Expired - Lifetime
- 1999-07-22 KR KR1020017001221A patent/KR20010053614A/ko not_active Application Discontinuation
- 1999-07-22 ES ES99935896T patent/ES2274632T3/es not_active Expired - Lifetime
- 1999-07-22 AT AT99935896T patent/ATE339873T1/de not_active IP Right Cessation
- 1999-07-22 CN CN99810010A patent/CN1314072A/zh active Pending
- 1999-07-22 DE DE69933225T patent/DE69933225T2/de not_active Expired - Lifetime
- 1999-07-22 WO PCT/US1999/016803 patent/WO2000007219A2/en active IP Right Grant
- 1999-07-22 AU AU51274/99A patent/AU5127499A/en not_active Abandoned
- 1999-07-22 JP JP2000562933A patent/JP2002521835A/ja active Pending
- 1999-10-01 TW TW088112792A patent/TW507494B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI405317B (zh) * | 2010-03-04 | 2013-08-11 | Unimicron Technology Corp | 封裝基板及其製法 |
Also Published As
Publication number | Publication date |
---|---|
EP1103168B1 (en) | 2006-09-13 |
EP1103168A2 (en) | 2001-05-30 |
DE69933225D1 (de) | 2006-10-26 |
KR20010053614A (ko) | 2001-06-25 |
WO2000007219A2 (en) | 2000-02-10 |
ES2274632T3 (es) | 2007-05-16 |
JP2002521835A (ja) | 2002-07-16 |
US6242078B1 (en) | 2001-06-05 |
DE69933225T2 (de) | 2007-09-20 |
CN1314072A (zh) | 2001-09-19 |
WO2000007219A3 (en) | 2000-05-11 |
ATE339873T1 (de) | 2006-10-15 |
AU5127499A (en) | 2000-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW507494B (en) | High density printed circuit substrate and method of fabrication | |
CN1171514C (zh) | 低cte的电源和地层 | |
CA2354753C (en) | Formation of an embedded capacitor plane using a thin dielectric | |
US7927453B2 (en) | Method of manufacturing copper foil with insulating layer, copper foil with insulating layer obtained with the same method, and printed circuit board using the same copper foil with insulating layer | |
JP2004087856A (ja) | 多層配線基板 | |
TW201233260A (en) | Insulating substrate, metal clad laminate, printed wiring board and semiconductor device | |
CZ20013829A3 (cs) | Porézní napájecí a uzemňovací plochy pro snížení delaminace desek plošných spojů a lepší spolehlivost | |
JP4846258B2 (ja) | 配線基板及びその製造方法 | |
JP2006310627A (ja) | 配線基板およびその製造方法 | |
JP2009166404A (ja) | 積層板、積層板の製造方法、多層プリント配線板および半導体装置 | |
JP3969477B2 (ja) | 積層配線基板およびその製造方法 | |
JP3138215B2 (ja) | 回路基板用基材とプリプレグ及びそれを用いたプリント回路基板 | |
JP4605939B2 (ja) | 配線基板の製造方法 | |
JP3640911B2 (ja) | 回路基板およびその製造方法 | |
JP2004207338A (ja) | 配線基板 | |
JP3004266B1 (ja) | 配線基板およびその製造方法 | |
JP3588888B2 (ja) | 多層プリント配線基板の製造方法 | |
WO2000079849A1 (en) | High performance ball grid array substrates | |
JP4654502B2 (ja) | プリプレグ及びこれを用いた積層板の製造方法 | |
JP2004179440A (ja) | 配線基板およびその製造方法 | |
TWI284329B (en) | Method for applying polymer film to a metal foil | |
JP2004152869A (ja) | 配線基板 | |
JP3266825B2 (ja) | 多層配線板製造用絶縁層付き金属箔 | |
JP3883727B2 (ja) | アラミド繊維基材絶縁基板ならびにプリント配線板 | |
JP2004349729A (ja) | 回路基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |