DE69931212T2 - Leiterplatte und Verfahren zu deren Herstellung - Google Patents

Leiterplatte und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE69931212T2
DE69931212T2 DE69931212T DE69931212T DE69931212T2 DE 69931212 T2 DE69931212 T2 DE 69931212T2 DE 69931212 T DE69931212 T DE 69931212T DE 69931212 T DE69931212 T DE 69931212T DE 69931212 T2 DE69931212 T2 DE 69931212T2
Authority
DE
Germany
Prior art keywords
layer
circuit board
printed circuit
wiring layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69931212T
Other languages
English (en)
Other versions
DE69931212D1 (de
Inventor
Daizou Katano-shi Andou
Toshio Katano-shi Sugawa
Tadashi Nakamura
Hideki Souaaku-gun Higashitani
Masahide Nara-shi Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15958698A external-priority patent/JP3172711B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69931212D1 publication Critical patent/DE69931212D1/de
Publication of DE69931212T2 publication Critical patent/DE69931212T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Leiterplatte, in der Schichten unter Verwendung eines Leiters, wie z. B. einer leitfähigen Paste, elektrisch miteinander verbunden werden, sowie ein Verfahren zu ihrer Herstellung. Derartige Leiterplatten sind aus den Dokumenten US-A-5 407 511 und JP-A-06 021 619 bekannt.
  • Kürzlich hat der Anmelder eine Mehrschichtleiterplatte vorgeschlagen, in der Schichten unter Verwendung einer leitfähigen Paste elektrisch verbunden werden (in JP-A-2 601 128). 8 zeigt ein Verfahren zur Herstellung der Mehrschichtleiterplatte. Wie 8(a) dargestellt, werden Trennfilme 501 aus Polyester oder dergleichen auf beide Oberflächen eines porösen Substrats 502 auflaminiert, das man durch Imprägnieren von aromatischen Polyamidfasern mit einem hitzehärtbaren Epoxidharz erhält. Wie in 8(b) dargestellt, werden in vorgegebenen Positionen in dem porösen Substrat 502 durch ein Laserbearbeitungsverfahren Durchkontaktlöcher 503 ausgebildet. Dann werden die Durchkontaktlöcher 503 mit einer leitfähigen Paste 504 gefüllt, wie in 8(c) dargestellt. Als Füllverfahren wird das poröse Substrat 502 mit den Durchkontaktlöchern 503 auf einen Tisch einer Siebdruckmaschine aufgelegt, und die leitfähige Paste 504 wird direkt von der Oberseite eines der Trennfilme 501 aufgedruckt. In diesem Fall dient der Trennfilm 501 auf der bedruckten Seite als Druckmaske und soll verhindern, daß die Oberfläche des porösen Substrats 502 verunreinigt wird. Dann werden die Trennfilme 501 von beiden Oberflächen des porösen Substrats 502 abgezogen. Als nächster Schritt werden Metallfolien 505, wie z. B. Kupferfolien, auf beide Oberflächen des porösen Substrats 502 auflaminiert. In diesem Zustand wird das Substrat erhitzt und unter Druck gesetzt, wodurch das poröse Substrat 502 und die Metallfolien 505 verbunden bzw. verklebt werden, wie in 8(d) dargestellt. Bei diesem Verfahren wird das poröse Substrat 502 auf eine dünnere Form zusammengepreßt. Gleichzeitig wird auch die leitfähige Paste 504 innerhalb der Durchkontaktlöcher 503 zusammengepreßt, und ein in der leitfähigen Paste 504 enthaltener Bindemittelbestandteil wird herausgedrückt, wodurch die Haftung zwischen den leitfähigen Bestandteilen und den Metallfolien 505 verstärkt wird. Als Ergebnis wird das in der leitfähigen Paste 504 enthaltene leitfähige Material verdichtet, und auf diese Weise werden die Schichten elektrisch miteinander verbunden. Danach werden ein hitzehärtbares Harz, das ein Bestandteil des porösen Substrats 502 ist, und die leitfähige Paste 504 ausgehärtet. Schließlich werden, wie in 8(e) dargestellt, die Metallfolien 505 selektiv in einer vorgegebenen Struktur geätzt, wodurch eine doppelseitige Leiterplatte fertiggestellt wird.
  • Wenn jedoch in der obenerwähnten Konfiguration und dem Herstellungsverfahren feine Durchkontaktlöcher 503 ausgebildet werden, nimmt der Anfangsverbindungswiderstand zu und schwankt stark. Ferner schwankt der Verbindungswiderstand in Abhängigkeit von Zuverlässigkeitstests, wie z. B. einem Temperaturwechselbeanspruchungstest oder einem Dampfdrucktest, was ein Problem darstellt. Das Problem wird durch das Seitenverhältnis bzw. Schachtverhältnis verursacht, d. h. das Verhältnis des Durchmessers der Durchkontaktlöcher 503 zur Dicke des porösen Substrats 502, das gegen 1 geht, wenn die auszubildenden Durchkontaktlöcher 503 sehr fein sind, und daher kann die zur Stabilisierung der elektrischen Verbindung erforderliche Kompressibilität nicht erreicht werden.
  • Wenn der Durchmesser der Durchkontaktlöcher verringert wird, kann beim Abziehen der Trennfilme 501 der Einfluß des Trennfilms an den Enden der Durchkontaktlöcher nicht ignoriert werden. Beim Abziehen der Trennfilme wird die leitfähige Paste 504 durch die Trennfilme entfernt, wodurch verhindert wird, daß die Durchkontaktlöcher mit der leitfähigen Paste gefüllt sind, was ein weiteres Problem darstellt.
  • Unter Berücksichtigung der obenerwähnten Probleme bezweckt die vorliegende Erfindung die Bereitstellung einer Leiterplatte, die es ermöglicht, unter Verwendung eines leitfähigen Materials, wie z. B. einer leitfähigen Paste, feine Durch kontaktlöcher mit hoher Zuverlässigkeit herzustellen, sowie eines Verfahrens zu ihrer Herstellung.
  • Um die obenerwähnten Probleme zu lösen, werden in einer erfindungsgemäßen Leiterplatte, wie in Anspruch 1 definiert, in Dickenrichtung eines elektrisch isolierenden Substrats ausgebildete Durchkontaktlöcher mit einem Leiter gefüllt, und Verdrahtungsschichten, die auf beiden Oberflächen des elektrisch isolierenden Substrats in einer vorgegebenen Struktur ausgebildet sind, werden durch den Leiter elektrisch verbunden. Die Leiterplatte ist dadurch gekennzeichnet, daß auf beiden Oberflächen des elektrisch isolierenden Substrats Klebstoffschichten ausgebildet sind und mindestens eine Verdrahtungsschicht in eine der Klebstoffschichten eingebettet wird. In einer derartigen Konfiguration wird der Leiter innerhalb der Durchkontaktlöcher ausreichend zusammengepreßt, und daher können feine Durchkontaktlöcher mit hoher Zuverlässigkeit ausgebildet werden. Das heißt, da mindestens eine Verdrahtungsschicht in eine der Klebstoffschichten eingebettet wird, wird der Leiter innerhalb der Durchkontaktlöcher ausreichend zusammengepreßt. Als Ergebnis wird ein leitfähiger Bestandteil des Leiters verdichtet, wodurch eine Durchkontaktverbindung mit niedrigem Anfangsverbindungswiderstand und hoher Zuverlässigkeit ermöglicht wird.
  • Die Verwendung einer Paste als Leiter wird bevorzugt, da beim Zusammenpressen der leitfähigen Paste innerhalb der Durchkontaktlöcher ein in der leitfähigen Paste enthaltener Harzbestandteil aus den Durchkontaktlöchern herausgedrückt und der in der leitfähigen Paste enthaltene leitfähige Bestandteil verdichtet wird, wodurch man leichter eine Durchkontaktverbindung mit niedrigem Anfangsverbindungswiderstand und hoher Zuverlässigkeit erhält.
  • Wenn die Durchkontaktlöcher in der obersten Schicht mit einer Verdrahtungsschicht abgedeckt werden, liegt die Leiterfüllung der Durchkontaktlöcher nicht frei. Folglich ist es effektiv, solche Durchkontaktlöcher für die oberste Schicht eines Substrats bereitzustellen.
  • Wenn die Verdrahtungsschichten so ausgebildet werden, daß ein Teil der entsprechenden Durchkontaktlöcher freiliegt, und solche Verdrahtungsschichten als innere Schichten verwendet werden, kann man lötaugenlose Durchkontaktlöcher erhalten, die durch einen Draht mit kleinerem Durchmesser als dem der Durchkontaktlöcher zusammengepreßt werden. Auf diese Weise kann eine noch kleinere Verdrahtung ausgebildet werden.
  • Wenn zumindest die den Durchkontaktlöchern gegenüberliegende Oberfläche jeder Verdrahtungsschicht aufgerauht wird, vergrößert sich die Kontaktfläche zwischen der Verdrahtungsschicht und dem Leiter, und das Haftvermögen zwischen der Verdrahtungsschicht und der Klebstoffschicht nimmt gleichfalls zu. Daher bewirkt das Verfahren eine weitere Verbesserung der Zuverlässigkeit von feinen Durchkontaktlöchern.
  • Ein Verfahren zur Herstellung einer Leiterplatte gemäß der vorliegenden Erfindung ist in Anspruch 9 definiert. Das Verfahren ermöglicht, eine Leiterplatte mit feinen Durchkontaktlöchern mit hoher Zuverlässigkeit der Verbindung mit einer sehr feinen Verdrahtungsschicht nach einem so einfachen Verfahren bereitzustellen, daß die strukturierte Verdrahtungsschicht durch den laminierten Träger unterstützt wird, der nach dem Preßvorgang entfernt wird.
  • 1(a)-(h) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer doppelseitigen Leiterplatte darstellen.
  • 2(a)-(d) zeigen Schnittansichten, die Schritte in einem Beispiel eines Verfahrens zur Herstellung eines Trägers darstellen, auf dem eine erfindungsgemäße Verdrahtungsschicht ausgebildet worden ist.
  • 3(a)-(d) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer erfindungsgemäßen doppelseitigen Leiterplatte darstellen.
  • 4(a)-(e) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer erfindungsgemäßen Mehrschichtleiterplatte darstellen.
  • 5(a)-(d) zeigen Schnittansichten, die Schritte in einem anderen Beispiel des Verfahrens zur Herstellung eines Trägers darstellen, auf dem eine erfindungsgemäße Verdrahtungsschicht ausgebildet worden ist.
  • 6(a)-(e) zeigen Schnittansichten, die Schritte in einem weiteren Beispiel des Verfahrens zur Herstellung eines Trägers darstellen, auf dem eine erfindungsgemäße Verdrahtungsschicht ausgebildet worden ist.
  • 7(a)-(c) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer Mehrschichtleiterplatte in einem vierten Beispiel der vorliegenden Erfindung darstellen.
  • 8(a)-(e) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer herkömmlichen Mehrschichtleiterplatte (eines ALIIVH-Substrats) darstellen.
  • BEISPIELE
  • Nachstehend werden Beispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen erläutert.
  • Erstes Beispiel
  • 1(a)-(e) zeigen Schnittansichten, die Schritte in einem Verfahren zur Herstellung einer doppelseitigen Leiterplatte nach einem ersten Beispiel der vorliegenden Erfindung darstellen.
  • Wie in 1(a) dargestellt, wurde ein elektrisch isolierendes Substrat 102 mit Klebstoffschichten 101 hergestellt, die auf seinen beiden Oberflächen ausgebildet waren.
  • Als elektrisch isolierendes Substrat 102 wird ein Substrat mit hervorragender Formbeständigkeit und hoher Hitzebeständigkeit eingesetzt. Filme dieser Art sind unter anderem ein Polyimidfilm, ein Aramidfilm und dergleichen. Polyimidfilme sind unter anderem "KAPTON" (Warenzeichen von Du Pont-Toray Co., Ltd.), "UPILEX" (Warenzeichen von Ube Industries, Ltd.) und "APICAL" (Warenzeichen von KANEKA CORPORATION). Solche Polyimidfilme sind je nach ihrer Qualität durch eine niedrige Wasseraufnahme charakterisiert. Aramidfilme sind unter anderem "ARAMICA" (Warenzeichen von ASAHI CHEMICAL INDUSTRY CO., LTD.) und "MICTRON" (Warenzeichen von TORAY INDUSTRIES, INC.). Solche Aramidfilme sind im Vergleich zu den Polyimidfilmen durch höhere Steifigkeit und eine schwierige Dehnung charakterisiert.
  • Als Klebstoffschichten 101 wurden ein Epoxidklebstoff oder ein Imidklebstoff als Beispiel eines hitzehärtbaren Harzes und ein Siliconklebstoff mit hohem Hitzebeständigkeitsgrad als Beispiel eines thermoplastischen Klebstoffs verwendet. Ein hitzehärtbares Harz wird vorzugsweise in halb ausgehärtetem Zustand hergestellt, um sicherzustellen, daß eine Verdrahtungsschicht darin eingebettet werden kann.
  • In einem vorliegenden Beispiel wurden ein "ARAMICA"-Film mit einer Dicke von 12 μm als elektrisch isolierendes Substrat 102 und ein mit Kautschuk modifiziertes Epoxidharz als Klebstoffschichten 101 eingesetzt. Das Epoxidharz wurde mit Kautschuk modifiziert, um sich gut an das Filmsubstrat anzuschmiegen. Das Epoxidharz wurde auf das Substrat 102 aufgebracht und wurde dann getrocknet, um es in einen halb ausgehärteten Zustand zu bringen und sicherzustellen, daß eine Struktur darin eingebettet werden konnte. Jede Klebstoffschicht hatte eine Dicke von 5 μm.
  • Wie in 1(b) dargestellt, wurden Trennfilme 103, wie z. B. Polyesterfilme, auf beide Klebstoffschichten 101 auflaminiert, die bei etwa 80°C auf dem Substrat 102 ausgebildet wurden. Infolgedessen wurden die Oberflächen der Klebstoffschichten 101 leicht geschmolzen, wodurch die Trennfilme 103 an den Klebstoffschichten 101 anhaften konnten. Im vorliegenden Beispiel wurden Polyethylenterephthalat-(PET-)Filme mit einer Dicke von 16 μm als Trennfilme 103 verwendet. Die Gesamtdicke einschließlich der Trennfilme betrug in diesem Stadium 54 μm.
  • Dann wurden, wie in 1(c) dargestellt, in dem Substrat 102, das mit den Trennfilmen 103 versehen war, durch einen Laser Durchkontaktlöcher 104 ausgebildet. Als Laser wurde ein kurzwelliger Laser eingesetzt, wie z. B. ein Excimerlaser mit einer Wellenlänge von 307 nm oder ein YAG THG-Laser (mit Erzeugung der dritten Harmonischen) mit einer Wellenlänge von 355 nm. Die Durchkontaktlöcher 104 mit einem Durchmesser von etwa 50 μm wurden durch den kurzwelligen Laser ausgebildet.
  • Wie in 1(d) dargestellt, wurden die Durchkontaktlöcher 104 mit einer leitfähigen Paste 105 gefüllt, indem die leitfähige Paste 105 mit Hilfe einer Siebdruckmaschine direkt von der Oberseite eines Trennfilms 103 her aufgedruckt wurde. In diesem Fall ermöglichte eine Vakuumadsorption von der Seite gegenüber der bedruckten Fläche durch ein poröses Blatt hindurch, wie z. B. Japanpapier, die Absorption eines in der leitfähigen Paste 105 enthaltenen Harzbestandteils innerhalb der Durchkontaktlöcher 104, wodurch der Anteil des leitfähigen Bestandteils erhöht wurde. Als Ergebnis wurden die Durchkontaktlöcher 104 mit der leitfähigen Paste gefüllt, die den dichteren leitfähigen Bestandteil enthielt. Außerdem diente der Trennfilm 103 als Druckmaske und Verunreinigungsschutz für die Oberfläche der Klebstoffschicht 101. In diesem Fall betrugen der Lochdurchmesser und die Gesamtdicke 50 μm bzw. 54 μm, und daher war das Schachtverhältnis höchstens gleich eins. Die Durchkontaktlöcher 104 könnten jedoch durch das oben erwähnte Verfahren mit der leitfähigen Paste gefüllt werden, wenn das Schachtverhältnis nicht kleiner als etwa 0,3 ist, d. h. wenn der Lochdurchmesser nicht kleiner als etwa 20 μm ist.
  • Wie in 1(e) dargestellt, wurden die Trennfilme 103 von den beiden Oberflächen abgezogen. In diesem Fall konnte wegen der feinen Durchkontaktlöcher 104 mit einem Durchmesser von 50 μm der Einfluß an den Enden nicht ignoriert werden. Infolgedessen wurde die leitfähige Paste innerhalb der Durchkontaktlöcher 104 in den Trennfilmen 103 zusammen mit den Trennfilmen 103 entfernt. Die leitfähige Paste 105 blieb in den Durchkontaktlöchern 104 in unterschiedlichen Zuständen zurück. Die leitfähige Paste 105 wies jedoch keine Aushöhlung unterhalb der Oberfläche der Klebstoffschichten 101 auf. Selbst im schlimmsten Fall waren die Klebstoffschichten 101 lediglich verschlissen (d. h. die oberen und die unteren Flächen der leitfähigen Paste 105 waren im wesentlichen auf gleicher Höhe wie die entsprechenden Oberflächen der Klebstoffschichten 101). Eine solche Abtragung der leitfähigen Paste durch die Trennfilme 103 wurde als signifikant befunden, wenn der Lochdurchmesser auf 100 μm oder weniger verringert wurde.
  • Wie in 1(f) dargestellt, wurden Aluminiumfolieträger 106 mit Verdrahtungsschichten 107, die man erhielt, indem Kupferfolien in eine vorgegebene Form gebracht wurden, von beiden Seiten dem Substrat 102 überlagert, wobei zumindest die Verdrahtungsschichten 107 direkt über den Durchkontaktlöchern 104 angeordnet wurden, die mit der leitfähigen Paste 105 gefüllt waren, die dann erhitzt und durch eine Vakuumpresse unter Druck gesetzt wurden.
  • Durch die Hitze- und Druckeinwirkung konnten die Klebstoffschichten 101 fließen, und auf diese Weise wurden die Verdrahtungsschichten 107 in die Klebstoffschichten 101 eingebettet, wie in 1(g) dargestellt. Indem die Verdrahtungsschichten 107 auf diese Weise in die Klebstoffschichten 101 eingebettet wurden, wurde die leitfähige Paste 105 innerhalb der Durchkontaktlöcher 104 zusammengepreßt, und der in der leitfähigen Paste 105 enthaltene Harzbestandteil floß in die Klebstoffschichten 101 aus. Der in der leitfähigen Paste 105 enthaltene Harzbestandteil wurde verdichtet, wodurch die auf beiden Seiten des Substrats 102 angeordneten Verdrahtungsschichten 107 miteinander verbunden wurden. Danach wurden die Klebstoffschichten 101 und die leitfähige Paste 105 ausgehärtet.
  • Als letzter Schritt wurden die Träger 106 entfernt, während die in den Klebstoffschichten 101 eingebetteten Verdrahtungsschichten 107 zurückgelassen wurden, wie in 1(h) dargestellt, wodurch eine doppelseitige Leiterplatte fertiggestellt wurde. Im vorliegenden Beispiel wurden Aluminiumfolien für die Träger 106 und Kupferfolien für die Verdrahtungsschichten 107 verwendet. Die Träger 106 wurden entfernt, indem die Aluminiumfolien durch selektives Ätzen der Aluminiumfolien und der Kupferfolien geschmolzen wurden. Da die Träger 106 durch Schmelzen der Aluminiumfolien entfernt wurden, wurde die doppelseitige Leiterplatte nicht beansprucht und daher nicht zerbrochen. Außerdem wurden die Träger 106 in einer einzigen Fertigungsstraße entfernt, wodurch die Produktivität verbessert wurde. Als Ätzmittel für das selektive Ätzen kann Ammoniumpersulfat oder dergleichen verwendet werden. Das gleiche Verfahren wurde zur Ausbildung der Verdrahtungsschichten 107 in einer vorgegebenen Struktur angewandt. Verbundmaterialien aus Aluminiumfolie und Kupferfolie sind unter anderem beispielsweise eine Kupferfolie mit einem Aluminiumträger, UTC-Folie, hergestellt von Mitsui Mining & Smelting Co., Ltd. Das Verbundmaterial ermöglicht die Ausbildung feiner Strukturen, da die Kupferfolie dünn ist und eine Dicke von 5 μm oder 9 μm aufweist.
  • Das gleiche Verbundmaterial erhielt man, indem eine Resiststruktur auf einer Aluminiumfolie vorgeformt, mit saurem Zinkat behandelt und dann elektrolytisch mit Kupfer beschichtet wurde. Bei dem elektrolytischen Beschichtungs- bzw. Elektroplattierungsverfahren erhielt man ein Verbundmaterial mit dicker Kupferfolie und feiner Struktur. Bei diesem Verfahren wurde experimentell ein Verbundmaterial mit einem Linienabstand von 10 μm, einer Linienbreite von 10 μm und einer Kupferfolie mit einer Dicke von 15 μm hergestellt.
  • Die im vorliegenden Beispiel verwendete Kupferfolie hatte eine Dicke von 9 μm. Jede Klebstoffschicht 101 hatte eine Dicke von 5 μm, die dünner als die Kupferfolie festgesetzt wurde. Eine "ARAMICA"-Folie mit einer Dicke von 12 μm wurde als Substrat 102 verwendet, und Epoxidklebstoffschichten mit einer Dicke von 5 μm wurden als die Klebstoffschichten 101 verwendet. Daher hatte die leitfähige Paste 105 eine Dicke von 22 μm, bevor die Verdrahtungsschichten 107 eingebettet wurden. Kupferfolien mit einer Dicke von 9 μm wurden in die leitfähigen Schichten 101 als Verdrahtungsschichten 107 eingebettet, wodurch man eine Kompressibilität von 18/22 = etwa 82% erhielt. Tatsächlich steht die leitfähige Paste mit einer maximalen Dicke gleich derjenigen der Trennfilme 103 aus den Oberflächen der Klebstoffschichten 101 hervor. Folglich wurde die der Dicke entsprechende Kompressibilität hinzugefügt und daher weiter erhöht. Das Volumenverhältnis des Harzbestandteils und des leitfähigen Bestandteils in der leitfähigen Paste 105 wurde in Anbetracht der Druckqualität auf etwa 50% festgesetzt. Daher wurde der Harzbestandteil in der leitfähigen Paste 105 innerhalb der Durchkontaktlöcher 104 zum größten Teil in die Klebstoffschichten herausgepreßt, und der leitfähige Bestandteil wurde innerhalb der Durchkontaktlöcher 104 verdichtet, wodurch man Durchkontaktlöcher mit niedrigem Widerstand und hoher Zuverlässigkeit erhielt. Nach Experimenten konnte eine elektrische Verbindung mit niedrigem Widerstand erzielt und daher die Zuverlässigkeit der Verbindung verbessert werden, wenn die Volumenkompressibilität mindestens 20% betrug. Ferner wurde die Dicke der Klebstoffschichten 101 so festgesetzt, daß sie im wesentlichen gleich oder dünner war als diejenige der Verdrahtungsschichten 107. Daher wurde beim Einpressen der Verdrahtungsschichten 107 in die Klebstoffschichten 101 der Durchmesser der Durchkontaktlöcher 104 in den Klebstoff schichten 101 nicht vergrößert, wodurch verhindert wird, daß die Kompressionskraft in horizontaler Richtung verloren geht. Als Ergebnis wurde die leitfähige Paste 105 zusammengepreßt. Zu diesem Zeitpunkt war die Größe des Substrats 102 kaum verändert. Infolgedessen wirkte der größte Teil des Drucks, der von der Presse auf das Innere der Durchkontaktlöcher ausgeübt wurde, in vertikaler Richtung, wodurch die leitfähige Paste 105 komprimiert wurde.
  • Eine Oberfläche jeder als Verdrahtungsschichten 107 verwendeten Kupferfolie, die mit der leitfähigen Paste 105 in Kontakt gebracht werden sollte, wurde aufgerauht. Daher nahm das Haftvermögen zwischen den Klebstoffschichten 101 und den Kupferfolien zu, wodurch die Ablösefestigkeit verbessert wurde. Ferner vergrößerte sich auch die Kontaktfläche zwischen den Kupferfolien und der leitfähigen Paste 105, wodurch die Zuverlässigkeit der Verbindung verbessert wurde.
  • In dem oben erwähnten Beispiel wurden die Klebstoffschichten 101 auf beide Oberflächen des Substrats 102 aufgebracht. Auf jede Oberfläche des Substrats 102 kann jedoch ein Trennfilm 103 auflaminiert werden, der mit einer Klebstoffschicht 101 versehen ist. Bei einem derartigen Fertigungsverfahren wird die Klebstoffschicht 101 auf eine Oberfläche des Trennfilms 103 aufgebracht und kann dann zu einem halb ausgehärteten Zustand getrocknet werden. Daher wurden die Klebstoffschichten 101 auf beiden Oberflächen des Substrats 102 auf einfachere Weise ausgebildet als durch die Schritte, in denen die Klebstoffschichten 101 gleichzeitig auf beide Oberflächen des Substrats 102 aufgebracht und zu einem halb ausgehärteten Zustand getrocknet wurden.
  • Ferner veranschaulicht 1 die oben erwähnte Konfiguration, in der die Verdrahtungsschichten 107 die Durchkontaktlöcher 104 abdecken. Die Verdrahtungsschichten 107 brau chen jedoch nicht die Durchkontaktlöcher 104 vollständig zu bedecken. Die Verdrahtungsschichten 107 können einen Teil der entsprechenden Durchkontaktlöcher bedecken, da die Verdrahtungsschichten 107 nur so eingebettet zu werden brauchen, daß innerhalb der Durchkontaktlöcher eine vorgegebene Kompressibilität zwischen den Verdrahtungsschichten erreicht wird. Mit anderen Worten, ein Teil der entsprechenden Durchkontaktlöcher kann freiliegen, solange die Verdrahtungsschichten so auf und unterhalb der leitfähigen Paste angeordnet sind, daß die leitfähige Paste innerhalb der Durchkontaktlöcher zusammengepreßt wird. Im vorliegenden Beispiel wurden beispielsweise bei Verwendung von Durchkontaktlöchern mit einem Durchmesser von 50 μm und einer Verdrahtung mit einer Breite von 30 μm die leitfähigen Pasten komprimiert, wodurch die Verdrahtungsschichten elektrisch miteinander verbunden wurden. Eine solche Konfiguration erfordert kein sogenanntes Lötauge, wodurch eine noch feinere Verdrahtung ausgebildet wird. Die oben erwähnte Konfiguration ist besonders wirkungsvoll, wenn sie auf innere Schichten einer Mehrschichtleiterplatte angewandt wird.
  • Im oben erwähnten Beispiel wurde ein äußerst hitzebeständiger Film als Substrat 102 eingesetzt, und ein hitzehärtbares Harz oder ein thermoplastisches Harz wurde als Klebstoffschichten 101 verwendet. Die gleiche Konfiguration kann man jedoch auch mittels Austausch durch ein Glas-Epoxid-Prepreg erzielen. Das heißt, ein Verbundmaterial aus Glasfasergewebe und einem halb ausgehärteten hitzehärtbaren Harz kann als elektrisch isolierendes Substrat verwendet werden, und hitzehärtbare Harzschichten, die aus dem gleichen hitzehärtbaren Harz bestehen wie das Harz, mit dem das elektrisch isolierende Substrat imprägniert ist, können als Klebstoffschichten verwendet werden. Das Glas-Epoxid-Prepreg erfordert nicht die zusätzliche Ausbildung der Klebstoffschichten. Wenn das Glasfasergewebe mit dem hitzehärtbaren Harz imprägniert wird, werden auf den oberen und unteren Flächen des Glasfasergewebes spontan Schichten aus hitzehärtbarem Harz gebildet. Daher kann die vorliegende Erfindung einfacher ausgeführt werden.
  • Ein Beispiel eines Verfahrens zur Fertigung der Träger 106, die mit den im oben erwähnten Beispiel verwendeten Verdrahtungsschichten 107 versehen sind, wird nachstehend unter Bezugnahme auf 2(a)-(d) erläutert.
  • Wie in 2(a) dargestellt, wurde eine Kupferfolie mit einem Aluminiumträger vorbereitet, UTC-Folie, hergestellt von Mitsui Mining & Smelting Co., Ltd., in der eine aus Kupfer bestehende Metallschicht 110, die zur Ausbildung einer Verdrahtungsschicht verwendet wurde, auf eine Oberfläche eines Trägers 106 aus Aluminium auflaminiert wurde. Ein solches Verbundmaterial kann auch durch Elektroplattieren, Abscheidung oder Verkleben von Kupfer mit einer Aluminiumfolie ausgebildet werden. In diesem Fall ist mit Rücksicht auf das Entfernen (Entfernen durch Ätzen) des Trägers 106 durch Schmelzen in einem späteren Prozeß ein dünner Träger 106 mit einer Dicke von etwa 1 mm oder weniger vorzuziehen. Ein zu dünner Träger 106 erschwert jedoch im Gegenteil die Handhabung. Daher ist es vorzuziehen, daß der Träger 106 eine Dicke von mindestens 5 μm aufweist. Der im vorliegenden Beispiel verwendete Träger 106 hatte eine Dicke von etwa 50 μm. Wichtig ist, daß der Träger 106 dünn ist, damit er durch Ätzen leicht entfernt wird. Selbst wenn jedoch der Träger 106 eine Dicke von etwa 50 μm aufweist, wird er je nach Handhabungsweise oft zerknittert oder gefaltet.
  • Im vorliegenden Beispiel wurde zum Zweck der einfachen Handhabung der Träger 106 verstärkt, indem auf die Oberfläche des Trägers 106, auf der keine Metallschicht 110 ausgebildet worden war, mit einem Klebstoff 114 ein Substrat 113 aufgeklebt wurde, wie in 2(b) dargestellt. Das Substrat 113 wurde aus einer Polyethylenterephthalat-(PET-)Folie mit geeigneter Festigkeit und relativ hoher Säurebeständigkeit und Alkalibeständigkeit geformt. Als Klebstoff 114 wurde ein Klebstoff verwendet, dessen Haftvermögen bei einer vorgegebenen Temperatur oder darüber wesentlich vermindert oder vernichtet wurde. Der Klebstoff 114 in der vorliegenden Erfindung enthält einen Schaumbildner, der bei oder oberhalb einer vorgegebenen Temperatur aufschäumt. Als Substrat 113, auf dem der Klebstoff 114 haftet, ist z. B. "Thermal Release Sheet 'REVALPHA "' (Warenzeichen der NITTO DENKO CORPORATION) im Handel erhältlich.
  • Als nächster Schritt wurde die Metallschicht 110 durch Photoätzen bearbeitet, um eine Verdrahtungsschicht 107 aus Kupfer mit einer vorgegebenen Struktur auszubilden (2(c)). In diesem Fall wurde flüssiger Resist als Fotolack für das Photoätzen verwendet. Es kann auch ein Filmresist benutzt werden, aber der flüssige Resist ermöglicht die Ausbildung einer feineren Struktur. Ferner wurden für das Aluminium, das den Träger 106 bildet, und für das Kupfer der Metallschicht 110 unterschiedliche Ätzmittel zur Ausbildung der Verdrahtungsschicht 107 benutzt. Daher ermöglichte die Auswahl geeigneter Ätzmittel für entsprechende Metallwerkstoffe ein selektives Ätzen jedes Metalls. Da in diesem Fall ein normalerweise verwendetes Kupferchlorid- oder Kupfersulfat-Ätzmittel nicht nur Kupfer, sondern auch Aluminium ätzt, wurde ein Natriumpersulfat- oder Ammoniumpersulfat-Ätzmittel, das Aluminium nicht ätzt, als das Ätzmittel ausgewählt, das für die Ausbildung der Struktur unter Verwendung von Kupfer eingesetzt wurde, wodurch nur das Kupfer selektiv geätzt wurde. Infolgedessen wurde auch dann, wenn beim Ätzen für die Strukturausbildung das Kupfer überätzt wurde, das Aluminium des Trägers 106 nicht geätzt.
  • Andererseits kann Aluminium leicht durch eine Salzsäurelösung (zum Beispiel mit einem Verhältnis Salzsäure:Wasser = 1:1) geätzt werden, aber das Kupfer der Verdrahtungsschicht 107 wird durch diese Lösung nicht geätzt.
  • Nach der Strukturerzeugung kann die Kupferoberfläche behandelt werden, beispielsweise um sie aufzurauhen.
  • Beim Entfernen des Resists nach dem Ätzen unerwünschter Flächen der aus Kupfer bestehenden Metallschicht 110 wird im allgemeinen eine alkalische Natriumcarbonatlösung zum Entfernen des Filmresists benutzt, und eine alkalische Natriumhydroxidlösung oder dergleichen wird zum Entfernen des flüssigen Resists benutzt. Durch diese Lösungen wird das Aluminium des Trägers 106 angeätzt. Da jedoch das Substrat 113, das Säurebeständigkeit und Alkalibeständigkeit aufweist, mit dem Klebstoff 114 an den Träger 106 angeklebt ist, wird der Träger 106 nicht geätzt.
  • Danach wurde er mindestens auf die Temperatur erhitzt, bei welcher der in dem Klebstoff 114 enthaltene Schaumbildner aufschäumte. Infolgedessen schäumte der Schaumbildner auf, und daher verlor der Klebstoff 114 sein Haftvermögen. Als Ergebnis ließ sich das Substrat 113 leicht ablösen, wodurch man den aus Aluminium bestehenden Träger 106 erhielt, auf dem die aus Kupfer bestehende Verdrahtungsschicht 107 in einer gewünschten Struktur ausgebildet worden war (2(d)).
  • In dem obigen Verfahren kann die Erwärmungstemperatur in Abhängigkeit vom Schaumbildner aus einem Bereich von 90°C-180°C ausgewählt werden. Eine geeignete Temperatur ist jedoch etwa 150°C, da der Schaumbildner in einem Ausheizschritt des Fotoresists 150°C voll widerstehen kann und die Temperatur von etwa 150°C verhindert, daß sich das Aluminium des Trägers 106 und das Kupfer der Verdrahtungsschichten 107 durch thermische Oxidation zersetzen, die durch die Schaumbildungstemperatur verursacht wird.
  • In dem obigen Beispiel wurde eine PET-Folie als Substrat 113 verwendet. Es können jedoch auch andere organische Materialien, Glas oder Edelstahl verwendet werden, solange sie eine geeignete Festigkeit und relativ hohe Säurebeständigkeit und Alkalibeständigkeit aufweisen.
  • Zweites Beispiel
  • Nachstehend wird unter Bezugnahme auf 3(a)-(d) ein Verfahren zur Herstellung einer doppelseitigen Leiterplatte gemäß einem zweiten Beispiel der vorliegenden Erfindung erläutert.
  • Wie in 3(a) dargestellt, wurden in einem elektrisch isolierenden Substrat 202, auf dessen beiden Oberflächen Klebstoffschichten 201 ausgebildet waren, Durchkontaktlöcher 204 angebracht und wie im ersten Beispiel mit einer leitfähigen Paste 205 gefüllt. Dann wurde, wie in 3(b) dargestellt, von einer Seite des Substrats 202 ein Träger 206 überlagert, der mit einer Verdrahtungsschicht 207 versehen war, die in vorgegebener Form ausgebildet wurde, so daß die Verdrahtungsschicht 207 zumindest direkt über den Durchkontaktlöchern 204 angeordnet war, die mit der leitfähigen Paste 205 gefüllt waren, und von der anderen Seite wurde eine Kupferfolie 208 überlagert, die dann erhitzt und durch eine Vakuumpresse mit Druck beaufschlagt wurde. Durch die Hitze- und Druckeinwirkung konnten die Klebstoffschichten 201 fließen, und auf diese Weise wurde die Verdrahtungsschicht 207 in die Klebstoffschicht 201 eingebettet, auf die der Träger 206 aufgelegt worden war, wie in 3(c) dargestellt. Indem die Verdrahtungsschicht 207 auf diese Weise in die Klebstoffschicht 201 eingebettet wurde, wurde das Substrat 202 verformt. Die leitfähige Paste 205 innerhalb der Durchkontaktlöcher 204 wurde zusammengepreßt, und ein in der leitfähigen Paste 205 enthaltener Harzbestandteil floß in die Klebstoffschichten 201 aus. Daher wurde der in der leitfähigen Paste 205 enthaltene Harzbestandteil verdichtet, wodurch die auf einer Seite angeordnete Verdrahtungsschicht 207 und die Kupferfolie 208 auf der anderen Seite des Substrats 202 elektrisch verbunden wurden. Danach wurden die Klebstoffschichten 201 und die leitfähige Paste 205 ausgehärtet. Als letzter Schritt wurde der Träger 206 entfernt, während die Verdrahtungsschicht 207 in der Klebstoffschicht 201 eingebettet zurückblieb, wie in 3(d) dargestellt, wodurch eine doppelseitige Leiterplatte fertiggestellt wurde. Das vorliegende Beispiel unterscheidet sich von dem ersten Beispiel darin, daß die leitfähige Paste 205 von einer Seite des Substrats 202 aus komprimiert wird.
  • Im vorliegenden Beispiel wird die Dicke einer Schicht, die als elektrisch isolierendes Substrat 202 dient, auf 12 μm festgesetzt, und die Dicke jeder Klebstoffschicht 201 wird wie im ersten Beispiel auf 5 μm festgesetzt. Entsprechend wird die Dicke der Verdrahtungsschicht 207 wie im ersten Beispiel auf 9 μm festgesetzt. Das heißt, die Gesamtdicke der Klebstoffschichten und die Dicke der Verdrahtungsschicht 207 werden so festgesetzt, daß sie im wesentlichen gleich groß sind. Dadurch kann das Substrat 202 beim Einpressen der Verdrahtungsschicht 207 in die Klebstoffschicht 201 ausreichend verformt werden. Daher wird der Durchmesser der Durchkontaktlöcher in den Klebstoffschichten 201 nicht vergrößert, wodurch die leitfähige Paste 205 komprimiert wird. In diesem Beispiel erhält man eine Kompressibilität von 9/22 = etwa 41%. Tatsächlich stand die leitfähige Paste mit einer maximalen Dicke, die gleich derjenigen der Trennfilme war, aus der Oberfläche der Klebstoffschichten 201 hervor. Folglich wurde die der Dicke entsprechende Kompressibilität addiert und wurde daher weiter vergrößert. Das Volumenverhältnis des Harzbestandteils und des leitfähigen Bestandteils in der leitfähigen Paste 205 wurde in Anbetracht der Druckqualität auf etwa 50% festgesetzt. Daher wurde der Harzbestandteil in der leitfähigen Paste 205 innerhalb der Durchkontaktlöcher 204 zum größten Teil in die Klebstoffschichten herausgedrückt, und der leitfähige Bestandteil wurde innerhalb der Durchkontaktlöcher 204 verdichtet, wodurch man Löcher mit geringem Widerstand und hoher Zuverlässigkeit erhielt. Nach Experimenten könnte man bei einer Volumenkompressibilität von mindestens 20% eine elektrische Verbindung mit niedrigem Widerstand erhalten und so die Zuverlässigkeit der Verbindung verbessern.
  • In dem vorliegenden Beispiel war die Gesamtdicke der Klebstoffschichten 201 im wesentlichen gleich der Dicke der Verdrahtungsschicht 207. Wenn jedoch die Verdrahtungsschicht dicker als die Klebstoffschicht ist, kann man eine noch bessere elektrische Verbindung erhalten. In diesem Fall werden Klebstoffe zwischen Leitern in der Verdrahtungsschicht aufgenommen. Wenn daher die Verdrahtungsschicht zu dick ist, können die Abschnitte zwischen den Leitern nicht gefüllt werden. Außerdem wird eine Vergrößerung des Verformungsvolumens des elektrisch isolierenden Substrats erwartet. Das Verformungsvolumen variiert in Abhängigkeit von der Dichte der Verdrahtungsschicht, d. h. vom Anteil des restlichen Kupfers.
  • Wenn als elektrisch isolierendes Substrat ein poröses Material verwendet wird, in dem Zwischenräume ausgebildet sind, die in der Lage sind, Bestandteile der auf beiden Oberflächen eines elektrisch isolierenden Substrats vorgesehenen Klebstoffschichten aufzunehmen, können daher, wenn die Klebstoffschichten durch Hitze- und Druckeinwirkung fließen, die Bestandteile der geschmolzenen Klebstoffschichten aufgenommen werden. Daher kann das Verformungsvolumen des elektrisch isolierenden Substrats eingeschränkt werden. Auf diese Weise kann die Verbindungsstabilität erhöht werden. Ferner werden Bestandteile der Klebstoffschicht unterhalb der Verdrahtungsschicht zwischen Strukturen der Verdrahtungsschicht aufgenommen. Es ist daher denkbar, daß die Menge der zwischen den Strukturen aufzunehmenden Bestandteile in Abhängigkeit von der Strukturanordnung variiert. Da jedoch das elektrisch isolierende Substrat mit Zwischenräumen versehen ist, welche die Bestandteile der Klebstoffschichten aufnehmen können, die auf beiden Oberflächen des elektrisch isolierenden Substrats vorgesehen sind, kann die Schwankung der aufzunehmenden Menge der Bestandteile auf ein Minimum beschränkt werden.
  • Wenn ferner als elektrisch isolierendes Substrat ein poröses Material mit feinen Poren verwendet wird, durch welche die Bestandteile der auf beiden Seiten des elektrisch isolierenden Substrats vorgesehenen Klebstoffschichten hindurchtreten können, dann können sich, wenn die Klebstoffschichten durch Hitze- und Druckeinwirkung fließen, die Bestandteile der geschmolzenen Klebstoffschichten in dem elektrisch isolierenden Substrat aufwärts und abwärts bewegen. Daher ist ein derartiges elektrisch isolierendes Substrat effektiver. Es sind beliebige feine Poren akzeptierbar, solange die Poren so klein sind, daß die leitfähigen Bestandteile in der leitfähigen Paste nicht ausfließen. Wenn der leitfähige Bestandteil z. B. Kupferpulver mit einem (Teilchen-)Durchmesser von 10 μm ist, dann sind feine Poren mit einem Durchmesser von etwa 5 μm akzeptierbar.
  • Drittes Beispiel
  • Nachstehend wird unter Bezugnahme auf 4(a)-(e) ein Verfahren zur Herstellung einer Mehrschichtleiterplatte gemäß einem dritten Beispiel der vorliegenden Erfindung erläutert.
  • Wie in 4(a) dargestellt, wurde ebenso wie im zweiten Beispiel eine doppelseitige Leiterplatte hergestellt. Die Bezugszeichen 301 und 302 bezeichnen Klebstoffschichten und ein elektrisch isolierendes Substrat. Ein Bezugszeichen 304 bezeichnet in dem Substrat 302 angebrachte Durchkontaktlöcher. Die Durchkontaktlöcher 304 werden mit einer leitfähigen Paste 305 gefüllt. Die leitfähige Paste 305 innerhalb der Durchkon taktlöcher 304 wird von einer Seite her durch eine Verdrahtungsschicht 307 zusammengepreßt. Ein Bezugszeichen 308 bezeichnet eine Kupferfolie. Auf der Oberfläche an der Seite der Verdrahtungsschicht 307 der wie oben erwähnt ausgebildeten doppelseitigen Leiterplatte wurde ein elektrisch isolierendes Substrat 312, das mit Klebstoffschichten 311 auf seinen beiden Oberflächen und in vorgegebenen Positionen mit Durchkontaktlöchern 314 versehen war, die mit einer leitfähigen Paste 315 gefüllt wurden, zusammen mit einem Träger 316 mit einer Verdrahtungsschicht 317 überlagert, die in einer vorgegebenen Struktur ausgebildet war, wie in 4(b) dargestellt. Dann wurde die Leiterplatte, wie in 4(c) dargestellt, erhitzt und durch eine Vakuumpresse unter Druck gesetzt, wodurch die Verdrahtungsschicht 307 und die Verdrahtungsschicht 317 elektrisch verbunden wurden. Danach wurde, wie in 4(d), der Träger 316 entfernt. Die in 4(b)-4(d) dargestellten Schritte wurden in einer vorgegebenen Anzahl wiederholt, um eine vorgegebene Anzahl von Schichten zu laminieren. Dann wurde, wie in 4(e) dargestellt, die Kupferfolie 308 in einer vorgegebenen Form geätzt, wodurch eine Mehrschichtleiterplatte fertiggestellt wurde.
  • In der Mehrschichtleiterplatte des vorliegenden Beispiels können Kontaktlöcher (zum Beispiel Durchkontaktlöcher 314) auf Kontaktlöchern (z. B. Durchkontaktlöchern 304) ausgebildet werden, wodurch die Verdrahtungsdichte erhöht wird. Da ferner die Oberfläche, von welcher der Träger 316 entfernt worden ist, eben ist, führt auch die Laminierung von vielen Schichten nicht zu einer Unebenheit auf der Oberfläche, wodurch eine große Anzahl von Schichten laminiert werden können.
  • Die erfindungsgemäße Mehrschichtleiterplatte weist eine glatte Oberfläche auf und ist daher für die Montage von Halbleiternacktchips brauchbar. Die Ebenheit der tatsächlich hergestellten Mehrschichtleiterplatte betrug in dem extrem ebenen Bereich, wo die Halbleiternacktchips montiert werden sollten, ±5 μm in einem Quadrat von 10 mm Seitenlänge. Wenn Halbleiternacktchips mit der Chipkontaktseite nach unten montiert wurden, war wegen der hervorragenden Ebenheit der Oberfläche un ter den Chips die Montageausbeute gut, wodurch die Montagezuverlässigkeit verbessert wurde.
  • Bei dem Verfahren zur Herstellung einer Mehrschichtleiterplatte gemäß der vorliegenden Erfindung werden die Schichten auf die Kupferfolie 308 auflaminiert. Daher kann eine Größenänderung nach der Laminierung eingeschränkt werden. So kann eine Versetzung selbst in dem Fall unterdrückt werden, wo eine große Anzahl von Schichten laminiert wird, wodurch der Entwurf mit einer präzisen Entwurfsregel ermöglicht wird.
  • Das Verfahren zur Herstellung des Trägers 106 (oder 206, 316) mit der Verdrahtungsschicht 107 (oder 207, 317) in den oben erwähnten ersten bis dritten Beispielen wurde unter Bezugnahme auf 2 erläutert, aber es können auch die folgenden Verfahren angewandt werden.
  • Herstellungsverfahren 1
  • Wie in 5(a) dargestellt, wurde unter Verwendung einer in einem späteren Schritt leicht durch Ätzen entfernbaren Kupferfolie mit einer Dicke von etwa 18 μm als Träger 26 eine Nickelschicht mit einer Dicke von etwa 3 μm ohne Defekt oder dergleichen durch Plattieren, Abscheidung, Kleben oder dergleichen als Ätzstoppschicht 22 auf der Kupferfolie 26 ausgebildet. Ferner wurde eine aus Kupfer bestehende Metallschicht 21 als Verdrahtungsschichtmaterial durch Plattieren, Abscheidung, Kleben oder dergleichen auf der Nickelschicht 22 ausgebildet. In diesem Fall muß die Metallschicht 21 eine Dicke aufweisen, die elektrischen Eigenschaften als Verdrahtungsschicht entspricht, durch seitliches Ätzen oder dergleichen in einem späteren Ätzschritt nicht beeinflußt wird und daher die Ausbildung einer Feinstruktur ermöglicht. In Anbetracht dessen wurde die Metallschicht 21 bei dem vorliegenden Herstellungsverfahren mit einer Dicke von etwa 10 μm ausgebildet.
  • Als nächster Schritt wurde ebenso wie in dem in 2 dargestellten Fall auf die Oberfläche des Trägers 26, die der Oberfläche gegenüber liegt, auf welche die Nickelschicht 22 und die Kupferschicht 21 auflaminiert worden waren, ein aus einem PET-Film gebildetes Substrat 23 aufgeklebt, wobei ein Klebstoff 24 verwendet wurde, der einen Schaumbildner enthielt (5(b)).
  • Dann wurde das Kupfer der Metallschicht 21 an der Oberseite durch Photoätzen bearbeitet, um eine Drahtschicht 27 mit der gewünschten Struktur zu bilden (5(c)). Als Ätzmittel wurde eine Ammoniumpersulfatlösung verwendet. Da in diesem Fall das Nickel der Ätzstoppschicht 22 durch die Ammoniumpersulfatlösung nicht geätzt wurde, wurde nur das Kupfer der Metallschicht 21 geätzt. Das Kupfer des Trägers 26 war durch das Substrat 23 von der Rückseite aus geschützt und wurde daher überhaupt nicht angegriffen.
  • Danach wurde die Temperatur durch Erhitzen auf eine vorgegebene Temperatur erhöht. Dadurch schäumte der Schaumbildner auf, und daher verlor der Klebstoff 24 sein Haftvermögen. Als Ergebnis ließen sich das Substrat 23 und der Träger 26 an der Klebefläche leicht voneinander trennen. Auf diese Weise erhielt man einen Schichtstoff, in dem der Träger 26, die Ätzstoppschicht 22 und die aus Kupfer bestehende Verdrahtungsschicht 27 mit einer gewünschten Struktur nacheinander auf laminiert wurden (5(d)).
  • Das bei dem vorliegenden Herstellungsverfahren erhaltene Schichtprodukt wurde anstelle jedes Trägers 106 zusammen mit der Verdrahtungsschicht 107 im ersten Beispiel verwendet und wurde wie im ersten Beispiel erhitzt und unter Druck gesetzt. Die Verdrahtungsschichten 27 wurden in die Klebstoffschichten 101 eingebettet, und die Verdrahtungsschichten 27 auf beiden Oberflächen des elektrisch isolierenden Substrats 102 wurden elektrisch miteinander verbunden.
  • Das Kupfer der Trägersubstrate 26 wurde mit Hilfe einer Ammoniumpersulfatlösung geätzt, und dann wurde die Nickelschicht 22 mit einer Salzsäurelösung geätzt, um getrennt entfernt zu werden, wodurch man eine doppelseitige Leiterplatte erhielt, in der die Verdrahtungsschichten 27 in die Klebstoffschichten 101 eingebettet worden waren.
  • In dem obigen Beispiel wurde Kupfer als Trägersubstrat 26 verwendet. Es kann jedoch jedes beliebige Material verwendet werden, solange das für das Material verwendete Ätzmittel sich von demjenigen unterscheidet, das für die Ätzstoppschicht 22 eingesetzt wird. Daher kann Aluminium verwendet werden. Ferner kann anstelle von Nickel für die Ätzstoppschicht 22 Eisen, Chrom oder dergleichen verwendet werden. Je nach Auswahl der Ätzmittel können die entsprechenden Materialien unterschiedlich kombiniert werden.
  • Die Schritte zum Einbetten der Verdrahtungsschichten 27 in die Klebstoffschichten 101 und zum Trennen der Substrate 23 können gleichzeitig ausgeführt werden, indem die Schichtkörper in dem in 5(c) dargestellten Zustand auf das elektrisch isolierende Substrat 102 auflaminiert werden, ohne die Substrate 23 durch Erhitzen abzulösen und zu entfernen (siehe 1(f)); und indem unter Hitze- und Druckeinwirkung die Temperatur mindestens auf eine Temperatur erhöht wird, die das Aufschäumen des in dem Klebstoff 24 enthaltenen Schaumbildners ermöglicht.
  • Herstellungsverfahren 2
  • Wie in 6(a) dargestellt, wurde ein Substrat 33 mit einem Klebstoff 34, der einen Schaumbildner enthielt, auf die Rückseite eines aus Aluminium bestehenden Trägers 36 aufgeklebt.
  • Dann wurde zur Ausführung der Strukturbildung auf der Aluminiumoberfläche des Trägers 36 unter Verwendung eines Isoliermaterials eine lichtempfindliche Harzschicht als Isoliermaterial ausgebildet, so daß eine Dicke von etwa 10 μm erreicht wurde. Die lichtempfindliche Harzschicht kann durch Aufschleudern, Walzenbeschichtung oder dergleichen ausgebildet werden. Die lichtempfindliche Harzschicht wurde unter Verwendung einer Maske mit einer gewünschten Struktur belichtet und entwickelt, wodurch auf der Oberfläche des Trägers 36 eine lichtempfindliche Harzstruktur 38 ausgebildet wurde (6(b)).
  • Als nächster Schritt wurde die belichtete Oberfläche des Trägers 36 verkupfert, um eine aus Kupfer bestehende Verdrahtungsschicht 37 mit einer gewünschten Struktur zu bilden (6(c)).
  • Wenn in diesem Fall das Plattieren durch nichtgalvanische Abscheidung ausgeführt wird, wächst Kupfer auch auf der lichtempfindlichen Harzstruktur 38 auf. Dann kann beim Entfernen des lichtempfindlichen Harzes das Kupfer, das auf der lichtempfindlichen Harzstruktur 38 aufgewachsen ist, zusammen mit dem lichtempfindlichen Harz entfernt werden (sogenanntes "Abheben"). Wenn jedoch das lichtempfindliche Harz nicht ausreichend dicker als das durch Plattieren aufzubringende Kupfer ist, wird das lichtempfindliche Harz durch das Kupfer bedeckt. Daher kann das lichtempfindliche Harz nicht gut entfernt werden, was dazu führen kann, daß man keine Verdrahtungsschicht mit einer gewünschten Struktur erhält.
  • Im Falle des Elektroplattierens haftet Kupfer jedoch nicht an der Fläche der lichtempfindlichen Harzstruktur 38 eines elektrisch isolierenden Materials. Daher ermöglicht das Elektroplattieren ohne weiteres, daß Kupfer selektiv nur an dem Bereich anhaftet, wo die Oberfläche des Trägers 36 freiliegt. Die im Herstellungsverfahren 1 erläuterte Ätzstoppschicht kann zwischen den Träger 36 und die lichtempfindliche Harzstruktur 38 geschichtet werden. In diesem Fall muß die Ätzstoppschicht jedoch aus einem leitfähigen Material bestehen.
  • Danach wurde die lichtempfindliche Harzstruktur 38 unter Verwendung einer Natriumhydroxidlösung von etwa 3 Gew.-% entfernt (6(d)).
  • Dann wurde die Temperatur durch Erhitzen auf eine vorgegebene Temperatur erhöht, um das Aufschäumen des in dem Klebstoff 34 enthaltenen Schaumbildners zu ermöglichen und auf diese Weise das Substrat 33 abzulösen. Als Ergebnis erhielt man den Träger 36, auf dem die aus Kupfer bestehende Verdrahtungsschicht 37 in einer gewünschten Struktur ausgebildet worden war (6(e)).
  • Das Anhaften des Kupfers durch Plattieren beim vorliegenden Herstellungsverfahren ermöglicht die Strukturerzeugung genau nach einer Resiststruktur, da kein seitliches Ätzen hervorgerufen wird, wie dies beim Ätzen geschieht. Daher ist das vorliegende Herstellungsverfahren bei der Ausbildung einer Feinstruktur vorteilhaft.
  • Im vorstehenden Verfahren kann der Schichtkörper in dem in 6(d) dargestellten Zustand auf ein elektrisch isolie rendes Substrat auflaminiert werden, ohne das Substrat 33 durch Erhitzen abzulösen und zu entfernen, und kann dann ebenso wie im Herstellungsverfahren 1 erhitzt und unter Druck gesetzt werden, um das Substrat 33 abzulösen.
  • Viertes Beispiel
  • Nachstehend wird unter Bezugnahme auf 7 ein Verfahren zur Herstellung einer Mehrschichtleiterplatte nach einem vierten Beispiel der vorliegenden Erfindung erläutert.
  • Als erster Schritt wurden eine wie im dritten Beispiel erzeugte Mehrschichtleiterplatte 410 und ein Kernsubstrat 411 mit einer vorgegebenen Anzahl von Isolierschichten und Verdrahtungsschichten hergestellt. Das vorliegende Beispiel wird durch ein Beispiel erläutert, bei dem die Mehrschichtleiterplatte verwendet wird, die im herkömmlichen Beispiel als Kernsubstrat 411 erläutert wurde. Wie in 7(a) dargestellt, wurden die Mehrschichtleiterplatte 410 und das Kernsubstrat 411 mit einem dazwischengeschichteten, elektrisch isolierenden Substrat 402 überlagert. Das Substrat 402 weist Klebstoffschichten 401 auf seinen beiden Oberflächen sowie in vorgegebenen Positionen Durchkontaktlöcher 404 auf, die mit einer leitfähigen Paste 405 gefüllt sind. Das Substrat 402 erhielt man, indem die gleichen Schritte ausgeführt wurden wie diejenigen, die in 1(a)-(e) im ersten Beispiel dargestellt sind. Danach wurde, wie in 7(b) dargestellt, ein Leiter 427 auf der obersten Schicht des Kernsubstrats 411 durch Hitze- und Druckeinwirkung in die Klebstoffschicht 401 eingebettet, um die leitfähige Paste 405 innerhalb der Durchkontaktlöcher 404 zusammenzupressen. Auf diese Weise wurden die Mehrschichtleiterplatte 410 und das Kernsubstrat 411 elektrisch miteinander verbunden. Als letzter Schritt wurde, wie in 7(c) dargestellt, eine Kupferfolie 408 der obersten Schicht der Mehrschichtleiterplatte 410 in einer vorgegebenen Form selektiv geätzt, wodurch eine Mehrschichtleiterplatte mit einer feinen Verdrahtungsstruktur auf ihrer obersten Schicht fertiggestellt wurde.
  • Die oben erwähnte Mehrschichtleiterplatte weist eine hervorragende Ausbildung der Verdrahtung mit hoher Dichte auf.
  • Die Verdrahtungsdichte wurde weiter erhöht, indem die feine Verdrahtungsstruktur auf der obersten Schicht bereitgestellt wurde. Zur Montage von Halbleiternacktchips ist eine feine Verdrahtung auf der obersten Schicht erforderlich, die ihrem Kontaktstellenabstand entspricht. Die oben erwähnte Mehrschichtleiterplatte eignet sich sogar für die Montage derartiger Halbleiternacktchips.
  • Im vorliegenden Beispiel wurde die Mehrschichtleiterplatte 410 auf einer Oberfläche der oben erwähnten Mehrschichtleiterplatte als Kernsubstrat 411 vorgesehen. Um eine Verformung oder dergleichen der gesamten Leiterplatte zu verhindern, ist es jedoch vorteilhaft, die Mehrschichtleiterplatten 410 auf beiden Oberflächen vorzusehen.
  • Bei der erfindungsgemäßen Mehrschichtleiterplatte wurde die oben erwähnte, im herkömmlichen Beispiel erläuterte Mehrschichtleiterplatte als Kernsubstrat 411 verwendet. Das Kernsubstrat 411 ist jedoch nicht darauf beschränkt. Zum Beispiel kann eine Glas-Epoxid-Mehrschichtleiterplatte als Kernsubstrat 411 verwendet werden. In diesem Fall werden im Vergleich zu einer sogenannten Aufbau-Mehrschichtleiterplatte, in der die feine Verdrahtung auf einer Glas-Epoxid-Mehrschichtleiterplatte ausgebildet wird, die folgenden Effekte erzielt.
    • (1) Eine feine Verdrahtungsschicht kann auf einer Kupferfolie in einem getrennten Verfahren ausgebildet werden. Daher nimmt der Freiheitsgrad in den Verfahrensbedingungen oder dergleichen zu, wodurch eine hohe Leistung bereitgestellt wird.
    • (2) Nach der Ausbildung der feinen Verdrahtungsschicht auf der Kupferfolie wird die feine Verdrahtungsschicht auf ein zu übertragendes Kernsubstrat geschichtet, wodurch eine grobe Positionierung und daher eine Verbesserung der Ausbeute ermöglicht wird. Außerdem kann eine großflächige Verdrahtungsschicht gefertigt werden.
  • In einer Mehrschichtleiterplatte, die durch Übertragen einer Verdrahtungsschicht auf die oberste Schicht gebildet wird, kann ein Schichtträger mit hoher Hitzebeständigkeit und hoher Steifigkeit verwendet werden, wie in den ersten bis dritten Beispielen beschrieben. Daher kann die Mehrschichtlei terplatte bei der Montage von Halbleiternacktchips einer Wärmebehandlung widerstehen, und die Größenänderung kann gleichfalls beschränkt werden.
  • Bei der Anwendung des Verfahrens zur Herstellung einer Mehrschichtleiterplatte gemäß dem vorliegenden Beispiel können die Mehrschichtleiterplatte 410 der obersten Schicht und das Kernsubstrat 411 getrennt gefertigt und geprüft werden. Daher kann die Gesamtausbeute verbessert werden. Da ferner ein elektrisch isolierendes Substrat mit feinen Durchkontaktlöchern als Verbindungselement verwendet wird, ist die Positionierungsgenauigkeit nicht streng begrenzt, wodurch eine einfache Fertigung ermöglicht wird.
  • Im vorliegenden Beispiel wurde die Verdrahtungsschicht 427 der obersten Schicht des Kernsubstrats 411 in die Klebstoffschicht 401 eingebettet. Die in 4(e) dargestellte Mehrschichtleiterplatte, die wie im dritten Beispiel gefertigt wurde, kann jedoch so laminiert werden, daß die aus einer Kupferfolie 308 gebildete, selektiv geätzte Verdrahtungsschicht dem elektrisch isolierenden Substrat 402 gegenüberliegt. In diesem Fall wird die Verdrahtungsschicht der obersten Schicht des Substrats 410 in die Klebstoffschicht 401 eingebettet. Infolgedessen kann die aus der Kupferfolie 308 gebildete Verdrahtungsschicht die leitfähige Paste 405 innerhalb der Durchkontaktlöcher 404 zusammenpressen, wodurch die gleiche Wirkung wie oben erzielt wird.
  • Im obigen Beispiel kann der Träger 316 am Ende entfernt werden, nachdem die Verdrahtungsschicht 308 der obersten Schicht der Mehrschichtleiterplatte 410 durch Hitze- und Druckeinwirkung in die Klebstoffschicht 401 eingebettet wurde, ohne den Träger 316 zu entfernen. In diesem Fall schützt der Träger 316 die feine Verdrahtungsschicht der obersten Schicht bis zu dem Schritt unmittelbar vor Fertigstellung der Mehrschichtleiterplatte gemäß dem vorliegenden Beispiel, einschließlich des Hitze- und Druckeinwirkungsschritts. Daher ist er vorteilhaft bei der Fertigung.
  • Außerdem können sowohl die Verdrahtungsschicht 427 der obersten Schicht des Kernsubstrats 411 als auch die Verdrahtungsschicht 308 der obersten Schicht der Mehrschichtleiter platte 410 in die Klebstoffschichten 401 eingebettet werden. In diesem Fall wird die leitfähige Paste 405 innerhalb der Durchkontaktlöcher 404 von beiden Seiten zusammengepreßt. Als Ergebnis nimmt der Kompressionsgrad der leitfähigen Paste zu, wodurch die Zuverlässigkeit der Verbindung durch die leitfähige Paste weiter verbessert wird.
  • Fünftes Beispiel
  • Eine Mehrschichtleiterplatte wurde hergestellt, wobei anstelle des elektrisch leitenden Substrats 402 im vierten Beispiel mit Klebstoffschichten auf seinen beiden Oberflächen und den mit der leitfähigen Paste 405 gefüllten Durchkontaktlöchern 404 ein kompressibler Substratbondkörper verwendet wurde, der mit einer leitfähigen Paste gefüllte und in vorgegebenen Positionen ausgebildete Durchkontaktlöcher aufweist.
  • Als Materialbestandteil des Substratbondkörpers kann ein elektrisch isolierendes Material verwendet werden, z. B. ein Glas-Epoxid-Harz, ein Phenolharz, ein Polyimidharz, ein Polyesterharz, ein Aramidharz oder dergleichen. Im allgemeinen kann jedoch ein Prepreg verwendet werden, das geformt wird, indem ein Aramidfaservlies mit Epoxidharz imprägniert und in einen halb ausgehärteten Zustand (in einen Zustand der B-Phase) gebracht wird. Durch Laserbearbeitung werden in vorgegebenen Positionen Durchkontaktlöcher in dem Prepreg angebracht. Die Durchkontaktlöcher werden mit einer leitfähigen Paste gefüllt, die einen leitfähigen Bestandteil enthält, wie z. B. Ag, Cu, eine Legierung aus Ag und Cu oder dergleichen. Wenn in diesem Fall die leitfähige Paste so ausgebildet wird, daß sie aus den Oberflächen des Substratbondkörpers hervorsteht, wird die leitfähige Paste vorteilhaft zusammengepreßt. Als Folge können die Mehrschichtleiterplatte 410 und das Kernsubstrat 411 mit niedrigem Widerstand elektrisch miteinander verbunden werden. Im vorliegenden Beispiel wurde ein Prepreg mit einer Dicke von etwa 0,1 mm, das man durch Imprägnieren eines aus Aramidfasern bestehenden Faservlieses mit einem Epoxidharz erhielt, mit einem CO2-Laser so bearbeitet, daß es Durchkontaktlöcher in gewünschten Positionen aufwies. Dann wurden die Durchkontaktlöcher mit einer Cu-Paste so gefüllt, daß die Cu-Paste ein wenig aus den Oberflächen hervorstand.
  • Als nächster Schritt wurden die Mehrschichtleiterplatte 410, der oben erwähnte Substratbondkörper und das Kernsubstrat 411 erhitzt, um 60 Minuten bei einer Temperatur von 200°C und einem Druck von 45-55 kg/cm2 zusammengepreßt zu werden. Als Ergebnis wurde der Leiter 427, der aus der Oberfläche des Kernsubstrats 411 hervorstand, in das Epoxidharz des Substratbondkörpers eingetaucht. Gleichzeitig wurde die leitfähige Paste zwischen die Verdrahtungsschicht der Mehrschichtleiterplatte 410 und den Leiter 427 auf der Oberfläche des Kernsubstrats 411 geschichtet. Daher wurde die leitfähige Paste, die das Innere der Durchkontaktlöcher ausfüllte, zusammengepreßt, wodurch die Verdrahtungsschicht und der Leiter 427 elektrisch verbunden wurden.
  • Im vorliegenden Beispiel wurde der aus der Oberfläche des Kernsubstrats 411 vorstehende Leiter 427 in den Substratbondkörper eingebettet. Es kann jedoch ebenso wie im vierten Beispiel eine Verdrahtungsschicht vorgeformt werden, die aus der Oberfläche der zu laminierenden Mehrschichtleiterplatte 410 hervorsteht, was die gleiche Wirkung liefert. Ferner können sowohl der aus der Oberfläche des Kernsubstrats 411 vorstehende Leiter 427 als auch die aus der Oberfläche der Mehrschichtleiterplatte 410 vorstehende Verdrahtungsschicht in den Substratbondkörper eingebettet werden. In diesem Fall wird die leitfähige Paste innerhalb der Durchkontaktlöcher von beiden Seiten zusammengepreßt. Als Ergebnis nimmt der Kompressionsgrad der leitfähigen Paste zu, wodurch die Zuverlässigkeit der Verbindung durch die leitfähige Paste weiter verbessert wird.
  • Wenn außerdem die Oberfläche der Verdrahtungsschicht der Mehrschichtleiterplatte 410, die in Kontakt mit der leitfähigen Paste kommt, und die Oberfläche des Leiters 427 an der Oberfläche des Kernsubstrats 411 aufgerauht werden, verbessert sich die Zuverlässigkeit der Verbindung durch die leitfähige Paste. Im vorliegenden Beispiel wurde vor dem Erhitzen und der Druckanwendung ein Schwärzungsprozeß an der Oberfläche der Verdrahtungsschicht der Mehrschichtleiterplatte 410 und an der Oberfläche des Leiters 427 des Kernsubstrats 411 ausgeführt, wobei 15 g/l Natriumhydroxid, 12 g/l Natriumphosphat und 30 g/l Natriumchlorit verwendet wurden, wodurch man rauhe Oberflächen mit einer Rauhigkeit von etwa 0,5 μm erhielt. Eine durch den Schwärzungsprozeß auf der Oberfläche der Kupferfolie erzeugte Schicht ist eine Isolierschicht. Die Isolierschicht ist jedoch äußerst dünn und wird daher durch Hitze- und Druckanwendung leicht zerstört, wodurch eine Leitung ermöglicht wird.
  • Ferner kann als Verfahren zum Aufrauhen einer Oberfläche auch galvanisches Verkupfern angewandt werden. Das heißt, im allgemeinen ist ein Verfahren bekannt, bei dem Kupfer auf anomale Weise in Knöllchenform abgeschieden wird, indem die Stromdichte auf einen höheren als den Wert erhöht wird, welche der Bedingung für die Erzeugung einer Kupferfolie entspricht. Bei Anwendung dieses Verfahrens besteht eine auf der Oberfläche der Kupferfolie erzeugte Schicht aus Kupfer, wodurch man eine stabilere elektrische Verbindung erhält.

Claims (30)

  1. Leiterplatte, die aufweist: mindestens ein elektrisch isolierendes Substrat (202, 302, 312, 402) mit Durchkontaktlöchern (204, 304, 404), die in Dickenrichtung des elektrisch isolierenden Substrats (302) ausgebildet und mit einem Leiter (205, 305, 405) gefüllt sind; Verdrahtungsschichten (207, 307), die auf beiden Oberflächen des elektrisch isolierenden Substrats (202, 302, 312, 402) ausgebildet sind und durch den Leiter (205, 305, 405) elektrisch miteinander verbunden werden; und Klebstoffschichten (201, 301, 401), die auf beiden Oberflächen des elektrisch isolierenden Substrats (102, 202, 302, 402) ausgebildet sind, wobei mindestens eine der Verdrahtungsschichten (207, 307) in eine der Klebstoffschichten (201, 301, 401) eingebettet wird, wobei die Verdrahtungsschichten (207, 307) aus Metallfolien (208, 308, 408) geformt werden, und wobei das mindestens eine Substrat beim Einbetten der Verdrahtungsschicht in die Klebstoffschicht verformt wird.
  2. Leiterplatte nach Anspruch 1 wobei der Leiter (105) eine leitfähige Paste ist.
  3. Leiterplatte nach Anspruch 1 oder 2, wobei die Durchkontaktlöcher (104) mit den Verdrahtungsschichten (107) abgedeckt werden.
  4. Leiterplatte nach einem der Ansprüche 1 bis 3, wobei die Verdrahtungsschichten (107) so ausgebildet sind, daß ein Teil der entsprechenden Durchkontaktlöcher (104) freiliegt.
  5. Leiterplatte nach einem der Ansprüche 1 bis 4, wobei mindestens eine den Durchkontaktlöchern (104) gegenüberliegende Oberfläche jeder Verdrahtungsschicht (107) aufgerauht wird.
  6. Mehrschichtleiterplatte nach Anspruch 1, wobei das mindestens eine elektrisch isolierende Substrat (302) Klebstoffschichten (301) auf seinen beiden Oberflächen und mit einem Leiter (305) gefüllte Durchkontaktlöcher (304) aufweist, wobei die Mehrschichtleiterplatte die auf ihrer obersten Schicht ausgebildete Verdrahtungsschicht (307) aufweist und ferner aufweist: ein Kernsubstrat (312) mit einer vorgegebenen Anzahl von Isolierschichten und Verdrahtungsschichten (317), wobei die Verdrahtungsschicht (307) der obersten Schicht der Mehrschichtleiterplatte und eine Verdrahtungsschicht (317) einer obersten Schicht des Kernsubstrats (312) mit dem dazwischengeschichteten elektrisch isolierenden Substrat (302) elektrisch verbunden sind und mindestens eine unter der Verdrahtungsschicht (307) der Mehrschichtleiterplatte und der Verdrahtungsschicht (317) des Kernsubstrats (312) ausgewählte Verdrahtungsschicht in eine Klebstoffschicht eingebettet wird.
  7. Mehrschichtleiterplatte nach Anspruch 1, die ferner aufweist: ein Kernsubstrat (312) mit einer vorgegebenen Anzahl von Isolierschichten und Verdrahtungsschichten (317); und eine Substratbondkörper mit Durchkontaktlöchern (314), die mit einem Leiter (315) gefüllt sind, wobei die Mehrschichtleiterplatte und das Kernsubstrat (312) mit dem dazwischengeschichteten Substratbondkörper laminiert werden, wobei die auf einer obersten Schicht der Mehrschichtleiterplatte ausgebildete Verdrahtungsschicht (307) und die auf der obersten Schicht des Kernsubstrats (312) ausgebildete Verdrahtungsschicht (317) über den Leiter (315) elektrisch miteinander verbunden werden und der Substratbondkörper vor dem Laminieren Kompressibilität aufweist.
  8. Mehrschichtleiterplatte nach Anspruch 7, wobei ein den Substratbondkörper bildendes Material mindestens ein unter harzimprägnierten Faserplattenmaterialien ausgewähltes Material ist, das aus einem Verbundmaterial aus einem Glasfaservlies oder einem organischen Faservlies und einem hitzehärtbaren Harz besteht.
  9. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 1, das aufweist: Anbringen von Durchkontaktlöchern (204, 304, 404), die mit einer leitfähigen Paste (205, 305, 405) gefüllt sind, in mindestens einem elektrisch isolierenden Substrat (202, 302, 402), das auf seinen beiden Oberflächen ausgebildete Klebstoffschichten (201, 301, 401) aufweist; Auflegen eines Trägers (206, 316), auf dem eine Verdrahtungsschicht (207, 307) als Metallfolie ausgebildet worden ist, auf mindestens eine Oberfläche des elektrisch isolierenden Substrats (202, 302), Einbetten der Verdrahtungsschicht (207, 307) in eine Klebstoffschicht (201, 301, 401) durch Zusammenpressen des elektrisch isolierenden Substrats (302, 402) mit dem aufgelegten Träger (316) durch Erhitzen und Druckeinwirkung; und Entfernen des Trägers (206, 316), während die Verdrahtungsschicht (207, 307) zurückgelassen wird, wobei das mindestens eine Substrat beim Einbetten der Verdrahtungsschicht in die Klebstoffschicht verformt wird.
  10. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9, das ferner aufweist: Laminieren von Trennfilmen (103), die jeweils eine Klebstoffschicht (101) auf einer Oberfläche oder auf beiden Oberflächen des elektrisch isolierenden Substrats (102) aufweisen so daß beide Oberflächen des elektrisch isolierenden Substrats (102) mit den Klebstoffschichten (101) in Kontakt kommen; Anbringen von Durchkontaktlöchern (104) in dem elektrisch isolierenden Substrat (102) mit den Trennfilmen (103); Ablösen der Trennfilme (103), wobei die Klebstoffschichten (101) auf dem elektrisch isolierenden Substrat (102) zurückbleiben.
  11. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei das elektrisch isolierende Substrat (102), bevor es erhitzt und unter Druck gesetzt wird, aus einem Verbundmaterial geformt wird, das aus einem halb ausgehärteten hitzehärtbaren Harz und einem Glasgewebe besteht, und wobei die Klebstoffschichten (101) aus dem hitzehärtbaren Harz geformt werden.
  12. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei das elektrisch isolierende Substrat (102), bevor es erhitzt und unter Druck gesetzt wird, aus einem Film geformt wird, der ein organisches Material als Hauptbestandteil aufweist, und wobei die Klebstoffschichten (101) aus einem halb ausgehärteten organischen Harz geformt werden.
  13. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei eine Dicke der auf der Oberfläche des elektrisch isolierenden Substrats (102) vorgesehenen Klebstoffschicht (101), bevor diese erhitzt und unter Druck gesetzt wird, im wesentlichen gleich oder dünner ist als die in die Klebstoffschicht (101) einzubettende Verdrahtungsschicht (107).
  14. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei das elektrisch isolierende Substrat (102), bevor es erhitzt und unter Druck gesetzt wird, Zwischenräume aufweist, die Bestandteile der Klebstoffschichten (101) aufnehmen können.
  15. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei das elektrisch isolierende Substrat (102), bevor es erhitzt und unter Druck gesetzt wird, feine Poren aufweist, durch welche die Bestandteile der Klebstoffschichten (101) hindurchtreten können.
  16. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei beim Entfernen des Trägers unter Zurücklassen der Verdrahtungsschicht (107) der Träger (106) selektiv geschmolzen und entfernt wird.
  17. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei die Verdrahtungsschicht (107) und der Träger (106) jeweils aus Materialien bestehen, die ihr selektives Entfernen ermöglichen.
  18. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei auf einer Oberfläche des Trägers (106) mindestens eine Ätzstoppschicht ausgebildet ist, wobei auf einer Oberfläche der Ätzstoppschicht eine Verdrahtungsschicht (107) ausgebildet ist und die Verdrahtungsschicht (107) und die mindestens eine Ätzstoppschicht jeweils aus Materialien bestehen, die ihre selektive Entfernung ermöglichen.
  19. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei man den Träger (106) mit der darauf ausgebildeten Verdrahtungsschicht (107) wie folgt erhält: Ausbilden einer Isoliermaterialstruktur auf der Oberfläche des Trägers (106) oder der Oberfläche der Ätzstoppschicht, die auf der Oberfläche des Trägers (106) ausgebildet ist; und Ausbilden einer Verdrahtungsschicht (107) mit einer gewünschten Struktur, indem man ein leitfähiges Material durch Plattieren an dem Bereich anhaften läßt, wo die Oberfläche des Trägers (106) oder die Oberfläche der Ätzstoppschicht freiliegt.
  20. Verfahren zur Herstellung einer Leiterplatte nach Anspruch 9 oder 10, wobei man den Träger (106) mit der darauf ausgebildeten Verdrahtungsschicht (107) wie folgt erhält: Auflaminieren eines Substrats auf eine Rückseite des Trägers (106) unter Verwendung eines Klebstoffs, der sein Haftvermögen bei einer vorgegebenen Temperatur oder darüber verliert; und Ausbilden einer Verdrahtungsschicht (107) direkt auf der Oberfläche des Trägers (106) oder mit einer dazwischen eingefügten Ätzstoppschicht.
  21. Verfahren zur Herstellung einer Mehrschichtleiterplatte, die durch Wiederholung der Schritte des Verfahrens nach Anspruch 9 gebildet wird.
  22. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei die Verdrahtungsschicht (307) und der Träger (316) jeweils aus Materialien geformt werden, die ihr selektives Entfernen ermöglichen.
  23. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei auf einer Oberfläche des Trägers (316) mindestens eine Ätzstoppschicht ausgebildet wird, auf einer Oberfläche der Ätzstoppschicht eine Verdrahtungsschicht (307) vorgesehen ist und die Verdrahtungsschicht (307) und die mindestens eine Ätzstoppschicht jeweils aus Materialien geformt werden, die ihr selektives Entfernen ermöglichen.
  24. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei der Träger (316) mit der darauf ausgebildeten Verdrahtungsschicht (307) wie folgt erhalten wird: Ausbilden einer Isoliermaterialstruktur auf der Oberfläche des Trägers (316) oder der Oberfläche der Ätzstoppschicht, die auf der Oberfläche des Trägers (316) ausgebildet ist; und Ausbilden einer Verdrahtungsschicht (307) mit einer gewünschten Struktur, indem man ein leitfähiges Material durch Plattieren an dem Bereich anhaften läßt, wo die Oberfläche des Trägers (316) oder die Oberfläche der Ätzstoppschicht freiliegt.
  25. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei der Träger (316) mit der darauf ausgebildeten Verdrahtungsschicht (307) wie folgt erhalten wird: Auflaminieren eines Substrats (312) auf eine Rückseite des Trägers (316) unter Verwendung eines Klebstoffs (311), der sein Haftvermögen bei einer vorgegebenen Temperatur oder darüber verliert; und Ausbilden einer Verdrahtungsschicht (317) direkt auf der Oberfläche des Trägers (316) oder mit einer dazwischen eingefügten Ätzstoppschicht.
  26. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei das elektrisch isolierende Substrat (302), bevor es erhitzt und unter Druck gesetzt wird, aus einem Verbundmaterial aus einem halb ausgehärteten hitzehärtbaren Harz und einem Glasgewebe geformt wird, und wobei die Klebstoffschicht (301) aus dem hitzehärtbaren Harz besteht.
  27. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei das elektrisch isolierende Substrat (302), bevor es erhitzt und unter Druck gesetzt wird, aus einem Film geformt wird, der ein organisches Material als Hauptbestandteil aufweist, und wobei die Klebstoffschicht (301) aus einem halb ausgehärteten organischen Harz besteht.
  28. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei eine Dicke jeder auf der Oberfläche des elektrisch isolierenden Substrats (302) vorgesehenen Klebstoffschicht (301), bevor sie erhitzt und unter Druck gesetzt wird, im wesentlichen gleich oder dünner ist, als die Dicke der in die Klebstoffschicht (301) einzubettenden Verdrahtungsschicht (307).
  29. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei das elektrisch isolierende Substrat (302), bevor es erhitzt und unter Druck gesetzt wird, Zwischenräume aufweist, die Bestandteile der Klebstoffschichten (301) aufnehmen können.
  30. Verfahren zur Herstellung einer Mehrschichtleiterplatte nach Anspruch 21, wobei das elektrisch isolierende Substrat (302), bevor es erhitzt und unter Druck gesetzt wird, feine Poren aufweist, durch welche die Bestandteile der Klebstoffschichten (301) hindurchtreten können.
DE69931212T 1998-05-14 1999-05-12 Leiterplatte und Verfahren zu deren Herstellung Expired - Lifetime DE69931212T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP13173198 1998-05-14
JP13173198 1998-05-14
JP15958698 1998-06-08
JP15958698A JP3172711B2 (ja) 1998-06-08 1998-06-08 転写媒体とその製造方法及びその転写媒体を使った配線パターンの製造方法
JP16814398 1998-06-16
JP16814398 1998-06-16

Publications (2)

Publication Number Publication Date
DE69931212D1 DE69931212D1 (de) 2006-06-14
DE69931212T2 true DE69931212T2 (de) 2007-03-01

Family

ID=27316359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69931212T Expired - Lifetime DE69931212T2 (de) 1998-05-14 1999-05-12 Leiterplatte und Verfahren zu deren Herstellung

Country Status (5)

Country Link
US (2) US6197407B1 (de)
EP (1) EP0961533B1 (de)
DE (1) DE69931212T2 (de)
SG (1) SG86345A1 (de)
TW (1) TW507508B (de)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6451441B1 (en) * 1999-03-30 2002-09-17 Kyocera Corporation Film with metal foil
US6319811B1 (en) * 2000-02-22 2001-11-20 Scott Zimmerman Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
WO2002005001A1 (fr) * 2000-07-10 2002-01-17 Hikari Tech Co., Ltd. Procede de fabrication d'une ferrule a plusieurs corps
JP2002064270A (ja) 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6757176B1 (en) * 2000-08-22 2004-06-29 Micron Technology, Inc. Circuit board
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
EP1194020A3 (de) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Harzplatte, Verfahren zur Herstellung einer Harzplatte, Zwischenverbindungskörper, Leiterplatte und Verfahren zur Herstellung einer Leiterplatte
US6930395B2 (en) 2000-12-05 2005-08-16 Matsushita Electric Industrial Co., Ltd. Circuit substrate having improved connection reliability and a method for manufacturing the same
EP1220586A3 (de) * 2000-12-28 2004-05-12 Nitto Denko Corporation Leiterplattenprepreg und Verfahren zu dessen Herstellung
JP2002319761A (ja) * 2001-04-23 2002-10-31 Nitto Denko Corp 配線基板の製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003008201A (ja) * 2001-06-18 2003-01-10 Nitto Denko Corp 金属箔積層体の製造方法及び配線基板の製造方法
US6921869B2 (en) * 2001-09-26 2005-07-26 Fujikura Ltd. Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof
JP2003133727A (ja) * 2001-10-22 2003-05-09 Nec Toppan Circuit Solutions Inc 樹脂穴埋め基板の製造方法およびそれを用いた多層プリント配線板の製造方法
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
US6946205B2 (en) 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
WO2004014114A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
US6703114B1 (en) * 2002-10-17 2004-03-09 Arlon Laminate structures, methods for production thereof and uses therefor
CA2418683C (en) * 2003-02-11 2007-01-02 Ibm Canada Limited - Ibm Canada Limitee Area-array with low inductance connecting device
CN100438724C (zh) * 2003-03-03 2008-11-26 精工爱普生株式会社 布线基板的制造方法
US7930815B2 (en) * 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US20050285253A1 (en) * 2004-06-24 2005-12-29 Kumamoto Takashi Forming buried via hole substrates
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US20070048507A1 (en) * 2006-08-01 2007-03-01 Furukawa Circuit Foil Co., Ltd. Laminated circuit board
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2007144626A (ja) * 2005-11-24 2007-06-14 Nitto Denko Corp 導体張積層板、配線回路基板およびその製造方法
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
GB0619539D0 (en) * 2006-10-04 2006-11-15 Hexcel Composites Ltd Curable resin films
US7451540B2 (en) * 2006-10-24 2008-11-18 Motorola, Inc. Method for fabricating a printed circuit board
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
JP5279731B2 (ja) * 2007-03-02 2013-09-04 レイセオン カンパニー 極薄プラスチック膜上での電気回路の作製方法
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
KR101164598B1 (ko) * 2007-10-16 2012-07-10 삼성테크윈 주식회사 다층 회로기판의 제조 방법
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
MY149431A (en) * 2008-03-26 2013-08-30 Sumitomo Bakelite Co Resin sheet with copper foil, multilayer printed wiring board, method for manufacturing multilayer printed wiring board and semiconductor device
JP4768059B2 (ja) * 2009-08-12 2011-09-07 タツタ電線株式会社 多層フレキシブルプリント配線板
EP2577724B1 (de) * 2010-06-03 2019-12-11 Viasystems Technologies Corp., L.L.C. Verfahren zur herstellung einer leiterplatte
JP5744210B2 (ja) * 2011-08-29 2015-07-08 京セラ株式会社 薄膜配線基板およびプローブカード用基板
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US9407117B2 (en) * 2012-04-12 2016-08-02 Eastman Kodak Company Shaped electrical conductor
JP5888260B2 (ja) * 2012-05-30 2016-03-16 株式会社デンソー 発熱装置
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
CN104538314B (zh) * 2014-12-29 2017-08-11 华进半导体封装先导技术研发中心有限公司 三层封装基板及封装芯片的制作方法及三层封装基板
TWI775905B (zh) * 2017-07-25 2022-09-01 日商松下知識產權經營股份有限公司 多層印刷配線板之製造方法
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
CN112312671B (zh) * 2019-07-30 2024-03-12 宏恒胜电子科技(淮安)有限公司 电路板以及电路板的制备方法
US11310921B2 (en) 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264402A (en) 1962-09-24 1966-08-02 North American Aviation Inc Multilayer printed-wiring boards
BE782580A (fr) 1971-04-28 1972-08-16 Ergon Spa Perfectionnement aux caches perfores pour kinescopes de couleur
JPS5317970A (en) 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4648179A (en) 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
FR2555808B1 (fr) 1983-11-25 1986-10-10 Videocolor Masque d'ombre pour tube d'image en couleurs et tube d'image le comportant
US5707925A (en) 1986-04-11 1998-01-13 Dai Nippon Insatsu Kabushiki Kaisha Image formation on objective bodies
JPS6356991A (ja) 1986-08-27 1988-03-11 三井金属鉱業株式会社 プリント配線板の製造法
JPS63312983A (ja) 1987-06-16 1988-12-21 Hitachi Ltd 無電解銅めっき方法
JPS6484186A (en) 1987-09-28 1989-03-29 Hitachi Ltd Nuclear reactor
JPH02283094A (ja) 1989-04-25 1990-11-20 Furukawa Electric Co Ltd:The アルミパッド付き回路基板の製造方法
JPH03183545A (ja) 1989-12-14 1991-08-09 Teijin Ltd 制電易接着性フイルム、その製造方法及びそれを用いた磁気カード
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
DE69233684D1 (de) 1991-02-22 2007-04-12 Canon Kk Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE4119481A1 (de) 1991-06-13 1992-12-17 Nokia Deutschland Gmbh Masken-rahmen-kombination fuer eine farbbildroehre
US5374469A (en) 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH0621619A (ja) * 1992-07-03 1994-01-28 Matsushita Electric Ind Co Ltd プリント配線板およびその形成方法
JP3057924B2 (ja) 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
JPH06318783A (ja) 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JP3087152B2 (ja) 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
EP0651602B1 (de) 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5480503A (en) 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US6137054A (en) 1994-01-25 2000-10-24 Yazaki Corporation Wire-circuit sheet and electric junction box thereof
JP3207663B2 (ja) 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
US5595943A (en) 1994-06-30 1997-01-21 Hitachi, Ltd. Method for formation of conductor using electroless plating
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US5719354A (en) 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JPH08229887A (ja) 1994-12-27 1996-09-10 Seiko Epson Corp 積層シートのカット方法およびその装置
JP3311899B2 (ja) 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP2807976B2 (ja) * 1995-02-14 1998-10-08 ニッコー株式会社 導体充填スルーホールの製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08287840A (ja) 1995-04-14 1996-11-01 Toshiba Corp カラー受像管
JPH08298078A (ja) 1995-04-28 1996-11-12 Toshiba Corp カラー受像管
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH08213757A (ja) 1995-06-26 1996-08-20 Hitachi Chem Co Ltd 配線板の製造法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
JP3492467B2 (ja) 1996-06-20 2004-02-03 イビデン株式会社 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP3687041B2 (ja) 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
TW367519B (en) 1997-05-27 1999-08-21 Matsushita Electric Ind Co Ltd Shielding plate body, shielding plate and color picture tube
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1187928A (ja) 1997-07-08 1999-03-30 Ibiden Co Ltd 多層プリント配線板
WO1999034654A1 (fr) 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling

Also Published As

Publication number Publication date
EP0961533A2 (de) 1999-12-01
EP0961533A3 (de) 2001-04-11
TW507508B (en) 2002-10-21
US6532651B1 (en) 2003-03-18
DE69931212D1 (de) 2006-06-14
SG86345A1 (en) 2002-02-19
US6197407B1 (en) 2001-03-06
EP0961533B1 (de) 2006-05-10

Similar Documents

Publication Publication Date Title
DE69931212T2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69411438T2 (de) Schaltungsanordnungen und Verfahren zu deren Herstellung
DE69419219T2 (de) Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
DE68928150T2 (de) Herstellungsverfahren von einer mehrschichtigen Leiterplatte
DE60126555T2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69531373T2 (de) Induktivität und zugehöriges Herstellungsverfahren
DE69223657T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE69412952T2 (de) Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE69926939T2 (de) Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
DE60000315T3 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte und verbundfolie zur verwendung darin
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE69218344T2 (de) Herstellungsverfahren für eine gedruckte Schaltung
DE60030743T2 (de) Verfahren zum Herstellen einer Leiterplatte
DE60036607T2 (de) Kupferkaschierte laminierte platte, leiterplatte und verfahren zur herstellung
DE69300506T2 (de) Herstellungsverfahren von mehrlagigen keramischen Substraten.
DE69433411T2 (de) Herstellung einer mehrschichtigen kombinierten starr-flexiblen leiterplatte
DE4100233A1 (de) Verfahren zum herstellen gedruckter schaltungen
DE10309188A1 (de) Steif-flexible Leiterplatte und Verfahren zu deren Herstellung
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP1394855A2 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE69938456T2 (de) Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE2733746B2 (de) Verfahren zum Herstellen einer gedruckten Schaltungsplatte
DE60133429T2 (de) Verdrahtungssubstrat, seine Herstellung und Halbleiterbauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP