DE69938456T2 - Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung - Google Patents
Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung Download PDFInfo
- Publication number
- DE69938456T2 DE69938456T2 DE69938456T DE69938456T DE69938456T2 DE 69938456 T2 DE69938456 T2 DE 69938456T2 DE 69938456 T DE69938456 T DE 69938456T DE 69938456 T DE69938456 T DE 69938456T DE 69938456 T2 DE69938456 T2 DE 69938456T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- layer
- printed circuit
- copper foil
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
- Y10T428/1291—Next to Co-, Cu-, or Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12931—Co-, Fe-, or Ni-base components, alternative to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12944—Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
- TECHNISCHES GEBIET DER ERFINDUNG
- Die Erfindung betrifft eine auf Höchstintegration von Halbleitern anwendbare mehrschichtige Leiterplatte und ein Verfahren zu ihrer Herstellung.
- TECHNISCHER HINTERGRUND DER ERFINDUNG
- In den letzten Jahren ist eine hochintegrierte Montageplatte in Verbindung mit Bedarf an höherer Integration, mehr Anschlußstiften und geringerem Gewicht von Halbleiterbauelementen gefordert worden. Um diese Anforderungen zu erfüllen, sind Forschungs- und Entwicklungsarbeiten durchgeführt worden, um die Schicht einer Leiterplatte zu vervielfachen und die Schaltkreisintegration zu verbessern.
- Als Verfahren zum Vervielfachen der Schicht ist das sogenannte Aufbauverfahren entwickelt worden und wird weithin angewandt. Das Verfahren besteht im Laminieren einer Isolierschicht und einer Schaltkreisschicht, wobei die Verbindung zwischen diesen Schichten durch Photoätzen der Isolierschicht, Ausbilden von Kontaktlöchern und anschließendes Ausbilden einer Metallisierungsschicht auf der Oberfläche erreicht wird. In einigen Fällen wird ein Laser zum Ausbilden der Kontaktlöcher benutzt.
- Die
Japanische Offenlegungsschrift Nr. Hei 8-264 971 9 auf einfache Weise erläutert. - Zunächst wird die erste Harzschicht
53 im Bereich52 gebildet, wobei auf der inneren Platte51 mit der inneren Leiterstruktur50 keine Struktur ausgebildet wird. Die erste Harzschicht53 wird so ausgebildet, daß zwischen der Seitenfläche der inneren Leiterstruktur50 und der ersten Harzschicht53 ein vorgeschriebener Zwischenraum54 erzeugt wird. Als Nächstes wird die zweite Harzschicht55 , die eine Isolierschicht bildet, durch Auftragen und anschließendes Härten von Harzlack erzeugt. Die zweite Harzschicht55 füllt den Zwischenraum54 auf und bedeckt die innere Leiterstruktur50 und die erste Harzschicht53 . Dann wird auf der zweiten Harzschicht55 eine Klebstoffschicht56 gebildet und anschließend aufgerauht. Danach wird auf der Klebstoffschicht56 durch stromlose Abscheidung eine äußere Leiterstruktur57 gebildet. - Die oben erwähnte, durch das Aufbauverfahren erzeugte mehrschichtige Leiterplatte weist jedoch die folgenden Probleme auf, die zu lösen sind.
- Wenn nämlich bei dem oben erwähnten Verfahren eine mehrschichtige Leiterplatte durch Auflaminieren einer äußeren Leiterstruktur
57 auf beide Seiten einer inneren Platte mit einer inneren Leiterstruktur50 gefertigt wird, sind komplizierte Prozesse erforderlich, wie z. B. die Bildung der ersten Harzschicht53 , die Bildung der zweiten Harzschicht55 durch Auftragen und anschließendes Härten von Harzlack und die weitere Bildung der Klebstoffschicht56 . Aus diesem Grund konnte bei Anwendung des Aufbauverfahrens keine Kostensenkung einer mehrschichtigen Leiterplatte erreicht werden. - Es gibt ein anderes Herstellungsverfahren für eine mehrschichtige Leiterplatte, bei dem durch Bedampfen eine Metalldünnschicht gebildet wird. Bei dem Verfahren besteht jedoch das Problem, daß bei dünner Schicht (wenige μm) leicht Poren entstehen, während sich bei dicker Schicht (10 μm oder mehr) die Produktivität verschlechtert, wodurch hohe Kosten verursacht werden.
- Die vorliegende Erfindung strebt die Lösung derartiger Probleme an. Ziel der vorliegenden Erfindung sind die Herstellung einer kaschierten Platte für eine Leiterplatte, die kostengünstig hergestellt werden kann und hervorragende Eigenschaften aufweist, einer mehrschichtigen Leiterplatte unter Verwendung der Platte und ein Herstellungsverfahren dafür.
- OFFENBARUNG DER ERFINDUNG
- Die kaschierte Platte für eine Leiterplatte nach Anspruch 1 ist dadurch gekennzeichnet, daß sie durch Druckbonden einer Kupferfolie und einer Nickelfolie mit einem Reduktionsfaktor von 0,1 bis 3% hergestellt wird.
- Die kaschierte Platte für eine Leiterplatte nach Anspruch 2 ist dadurch gekennzeichnet, daß sie durch Druckbonden einer Kupferfolie, von der eine Seite oder beide Seiten eine Nickelplattierungsschicht aufweisen, und einer weiteren Kupferfolie, von der eine Seite eine Nickelplattierungsschicht aufweist, mit einem Reduktionsfaktor von 0,1 bis 3% hergestellt wird.
- Die kaschierte Platte für eine Leiterplatte nach Anspruch 3 ist dadurch gekennzeichnet, daß sie ein fünflagiges Blech mit Lagen aus Kupfer/Nickel/Kupfer/Nickel/Kupfer ist.
- Die mehrschichtige Leiterplatte nach Anspruch 4 ist dadurch gekennzeichnet, daß sie aufweist:
einen Träger mit einer inneren Leiterschicht, die durch selektives Ätzen der kaschierten Platte für eine Leiterplatte nach Anspruch 1 oder 2 gebildet wird,
eine Isolierschicht und eine äußere Leiterschicht, die auf der Oberfläche des Trägers gebildet werden,
wobei die äußere Leiterschicht strukturiert wird, und
die innere Leiterschicht und die äußere Leiterschicht durch Einfügen eines säulenförmigen Leiters, der durch Ätzen in dem Träger ausgebildet wird, elektrisch miteinander verbunden werden. - Das Herstellungsverfahren für eine mehrschichtige Leiterplatte nach Anspruch 5 ist dadurch gekennzeichnet, daß es aufweist:
Ausbilden einer kaschierten Platte für eine Leiterplatte durch Laminieren einer Kupferfolie, die als Leiterschicht dient, und einer Nickelfolie oder Nickelplattierung, die als Ätzstoppschicht dient, und durch gleichzeitiges Druckbonden beider Folien mit dem Reduktionsfaktor von 0,1 bis 3%,
Erzeugen eines Trägers durch selektives Ätzen der mehrlagigen kaschierten Platte,
Ausbilden einer Isolierschicht und einer äußeren Leiterschicht auf der Oberfläche des Trägers,
Strukturieren der äußeren Leiterschicht, und
elektrisches Verbinden der inneren Leiterschicht und der äußeren Leiterschicht durch Einfügen eines säulenförmigen Leiters, der durch Ätzen in dem Träger ausgebildet wird. - Das Herstellungsverfahren nach Anspruch 6 ist dadurch gekennzeichnet, daß
die kaschierte Platte für die Leiterplatte durch Laminieren der Kupferfolie und der Nickelfolie oder Nickelplattierung und kaltes Druckbonden beider Folien mit dem Reduktionsfaktor von 0,1 bis 3% geformt wird, nachdem die Kontaktflächen der Kupferfolie und der Nickelfolie oder Nickelplattierung zuvor in einer Vakuumkammer aktivierungsbehandelt werden, und in diesem Fall,
die Aktivierungsbehandlung ausgeführt wird - (1) in einer Inertgasatmosphäre mit ultraniedrigem Druck von 1 × 10–1 bis 1 × 10–4 Torr,
- (2) durch Glimmentladungs-/-ladungs-Wechselstrom von 1 bis 50 MHz zwischen einer Elektrode A, die aus der Kupferfolie bzw. der Nickelplattierung mit einer Kontaktfläche besteht, die elektrisch geerdet sind, und einer anderen Elektrode B, die isoliert gehalten wird, und
- (3) durch Sputterätzen,
- (4) auf die Weise, daß die Fläche der Elektrode, die dem Plasma ausgesetzt ist, das durch die Glimmentladung erzeugt wird, nicht größer als 1/3 der Fläche der Elektrode B ist.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
2 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
3 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
4 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
5 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
6 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
7 zeigt eine Prozeßerläuterungsansicht einer Ausführungsform des Herstellungsverfahrens der erfindungsgemäßen mehrschichtigen Leiterplatte. -
8 zeigt eine geschnittene Vorderansicht der Fertigungseinrichtung für eine kaschierte Metallplatte. -
9 zeigt eine Vorderansicht einer herkömmlichen mehrschichtigen Leiterplatte. - BESTE AUSFÜHRUNGSART DER ERFINDUNG
- Nachstehend wird die vorliegende Erfindung unter Bezugnahme auf eine in beigefügten Zeichnungen dargestellte Ausführungsform konkret erläutert.
- Zunächst wird die Struktur der mehrschichtigen Leiterplatte, die eine Ausführungsform der vorliegenden Erfindung ist, unter Bezugnahme auf
7 erläutert. - Wie in
7 dargestellt, wird durch Bonden einer aus einer Nickelplattierungsschicht bestehenden Ätzstoppschicht11 ,12 (Dicke: 0,5 bis 3 μm) auf beiden Seiten einer aus Kupferfolie bestehenden inneren Leiterschicht10 (Dicke: 10 bis 100 μm) ein Trägerkern gebildet. Eine aus einer Kupferplattierungsschicht bestehende äußere Leiterschicht15 ,16 (Dicke: 10 bis 100 μm) wird auf beiden Seiten der inneren Leiterschicht10 mit einer dazwischen eingefügten, aus Harz bestehenden Isolierschicht13 ,14 ausgebildet. Der Träger wird gebildet, indem die innere Leiterschicht10 und die äußere Leiterschicht15 ,16 mit einem aus Kupfer bestehenden säulenförmigen Leiter17 ,18 (Dicke: 10 bis 100 μm) elektrisch verbunden werden. Außerdem wird eine mehrschichtige Leiterplatte durch Strukturieren der Oberfläche der äußeren Leiterschicht15 ,16 gebildet. - Als Nächstes wird das Fertigungsverfahren der oben erwähnten mehrschichtigen Leiterplatte erläutert.
- Zunächst wird durch Ausbilden einer Nickelplattierungsschicht
20 ,21 , die eine Ätzstoppschicht11 ,12 bilden soll, auf beiden Seiten einer Kupferfolie19 (Dicke: 10 bis 100 μm), die in der fertigen Leiterplatte die innere Leiterschicht bilden soll (siehe1 ), eine vernickelte Kupferfolie22 gebildet. - Die vernickelte Kupferfolie
22 wird auf eine Aufwickelrolle23 der in8 dargestellten Fertigungsvorrichtung für die kaschierte Leiterplatte gewickelt, während die Kupferfolie24 , die den säulenförmigen Leiter17 bilden soll, auf eine Aufwickelrolle25 gewickelt wird. - Die vernickelte Kupferfolie
22 und die Kupferfolie24 werden gleichzeitig von den Aufwickelrollen23 ,25 abgewickelt, Teile davon werden auf vorstehend in der Ätzkammer26 installierten die Elektrodenrollen27 ,28 gewickelt, und dann werden sie durch eine Ionen- bzw. Sputterätzbehandlung in der Ätzkammer26 aktiviert. - In diesem Fall wird die Aktivierungsbehandlung ausgeführt:
- (1) in einer Inertgasatmosphäre mit ultraniedrigem Druck von 1 × 10–1 bis 1 × 10–4 Torr,
- (2) durch Glimmentladungs-/-ladungs-Wechselstrom von 1 bis 50
MHz zwischen einer Elektrode A, die aus vernickelter Kupferfolie
22 bzw. Kupferfolie24 mit einer Kontaktfläche besteht, die elektrisch geerdet sind, und einer anderen Elektrode B, die isoliert gehalten wird, und - (3) durch Sputterätzen,
- (4) auf die Weise, daß die Fläche der Elektrode, die dem Plasma ausgesetzt ist, das durch die Glimmentladung erzeugt wird, nicht größer als 1/3 der Fläche der Elektrode B ist.
- Danach werden sie durch eine in einer Vakuumkammer
29 installierte Walzeinheit30 kalt druckgebondet, dann wird die kaschierte Platte für die Leiterplatte31 mit dreischichtiger Struktur auf die Aufwickelrolle32 aufgenommen. - Als Nächstes wird die kaschierte Platte für die Leiterplatte
31 mit dreischichtiger Struktur wieder auf die Aufwickelrolle23 gewickelt, während die Kupferfolie33 , die den säulenförmigen Leiter18 bilden soll (siehe1 ) auf die Aufwickelrolle25 gewickelt wird. Die kaschierte Platte31 und die Kupferfolie33 werden gleichzeitig von den Aufwickelrollen23 bzw.25 abgewickelt, Teile davon werden auf die vorstehend in der Ätzkammer26 installierten Elektrodenrollen27 ,28 gewickelt, und dann werden sie durch Sputterätzbehandlung in der Ätzkammer26 aktiviert. - Auch in diesem Fall wird die Aktivierung ausgeführt:
- (1) in einer Inertgasatmosphäre mit ultraniedrigem Druck von 1 × 10–1 bis 1 × 10–4 Torr,
- (2) durch Glimmentladungs-/-ladungs-Wechselstrom von 1 bis 50
MHz zwischen einer Elektrode A, die aus der kaschierten Platte für die Leiterplatte
31 bzw. der Kupferfolie33 mit einer Kontaktfläche besteht, die elektrisch geerdet sind, und einer anderen Elektrode B, die isoliert gehalten wird, und - (3) durch Sputterätzen,
- (4) auf die Weise, daß die
Fläche
der Elektrode, die dem Plasma ausgesetzt ist, das durch die Glimmentladung
erzeugt wird, nicht größer als
1/3 der Fläche
der Elektrode B ist, und daher hat die kaschierte Platte für die Leiterplatte
34 eine fünfschichtige Struktur. - Ferner kann eine mehrschichtige kaschierte Platte durch Kupferschichten als obere und untere Schichten mit dazwischen eingefügter Nickelschicht als Zwischenschicht in der Reihenfolge Kupfer/Nickel/Kupfer/Nickel/Kupfer durch Wiederholen des Druckbondens mit der oben erwähnten Vorrichtung hergestellt werden.
- Außerdem kann eine mehrschichtige kaschierte Platte durch einfaches Druckbonden hergestellt werden, indem 3 oder mehr der oben erwähnten Aufwickelrollen installiert werden, Kupferfolie und Nickelfolie auf diesen Rollen vorbereitet werden und gleichzeitig Folien von 3 oder mehr dieser Aufwickelrollen zugeführt werden.
- Als Nächstes wird nach dem Zuschneiden der kaschierten Platte für die Leiterplatte
34 auf die erforderliche Größe eine mehrschichtige Leiterplatte nach den folgenden Verfahren hergestellt, die unter Bezugnahme auf2 bis7 erläutert werden. - Zunächst werden nach Ausbildung von Photoresistschichten
35 ,36 auf den Kupferfolien24 ,33 , wie in2 dargestellt, diese Schichten belichtet und entwickelt. - Dann werden die Kupferfolien
24 ,33 selektiv geätzt, so daß die Teile mit Ausnahme des säulenförmigen Leiters17 ,18 verworfen bzw. entfernt werden, wie in3 dargestellt. - Dann wird nach Ausbildung einer Photoresistschicht
37 auf der Nickelplattierung20 diese Schicht belichtet und entwickelt, und ferner wird Harz38 auf die Oberfläche der Nickelplattierungt21 aufgetragen, um eine Isolierschicht14 zu bilden, wie in4 dargestellt. - Das wird durch Ätzen der Nickelplattierung
20 , der Kupferfolie19 und der Nickelplattierung21 mit Eisen(III)-chlorid oder Schwefelsäure mit Zusatz von Wasserstoffperoxid eine innere Leiterschicht10 ausgebildet, wie in5 dargestellt. - Dann wird Harz
39 auf die Oberfläche der inneren Leiterschicht10 aufgetragen, um eine Isolierschicht13 zu bilden, und die Harzoberfläche wird poliert, um eine gleichmäßige Oberfläche zu erhalten, wie in6 dargestellt. In diesem Fall sollte das obere Ende des säulenförmigen Leiters17 freiliegen. - Dann werden nach dem Aufrauhen der Harzoberflächen
38 ,39 (siehe6 ) durch stromlose oder elektrolytische Verkupferung äußere Leiterschichten16 ,15 auf den aufgerauhten Oberflächen gebildet. Und dann werden die äußeren Leiterschichten15 ,16 strukturiert. Auf diese Weise wird der Schaltkreis gebildet. - Anwendungsmöglichkeit der Erfindung
- Wie oben erwähnt, wird bei der kaschierten Platte für eine Leiterplatte nach einem der Ansprüche 1 bis 3 die kaschierte Platte für die Leiterplatte durch Druckbonden von Kupferfolie und Nickelfolie oder durch Druckbonden von Kupferfolie mit einer Nickelplattierungsschicht auf einer oder beiden Seiten und einer weiteren Kupferfolie oder Kupferfolie mit einer Nickelplattierungsschicht auf einer Seite im laminierten Zustand hergestellt; daher wird die Qualität der kaschierten Platte für die Leiterplatte durch Beseitigung der Porenbildung bei der Herstellung durch Aufdampfen verbessert, und die Fertigungskosten der Platte können gesenkt werden, da sie durch Druckbonden der laminierten Folien hergestellt wird. Da ferner die Ebenheit an der Bondfläche durch Kontrollieren der Spannung an der Bondfläche wegen des Druckbondens mit dem niedrigen Reduktionsfaktor von 0,1 bis 3% auf niedrigem Niveau gehalten werden kann und an der Grenzfläche keine Legierung erzeugt wird, da die Wärmebehandlung zur Wiederherstellung der Formbarkeit nicht notwendig ist, kann unter Verwendung dieser kaschierten Platte für die Leiterplatte die mehrschichtige Leiterplatte mit hervorragender selektiver Ätzbarkeit hergestellt werden.
- Da bei dem Fertigungsverfahren einer mehrschichtigen Leiterplatte nach Anspruch 4 ein Träger durch selektives Ätzen der oben erwähnten kaschierten Platte für die Leiterplatte ausgebildet wird, deren Oberfläche strukturiert wird, und da die elektrische Verbindung zwischen Leiterschichten durch Einfügen eines säulenförmigen Leiters hergestellt wird, der in den Leiterschichten durch Ätzen ausgebildet wird, kann eine mehrschichtige Leiterplatte mit hochintegrierter Schaltung effektiv und wirtschaftlich hergestellt werden.
- Bei dem Fertigungsverfahren einer mehrschichtigen Leiterplatte nach Anspruch 5 wird die kaschierte Platte für die Leiterplatte durch Laminieren einer Kupferfolie, die als Leiterschicht dient, und einer Nickelplattierungsschicht, die als Ätzstoppschicht dient, und durch gleichzeitiges Druckbonden beider Schichten ausgebildet, dann wird der Träger durch selektives Ätzen der mehrschichtigen kaschierten Platte hergestellt, und dann wird der Träger mit Harz beschichtet, metallisiert und strukturiert, und die elektrische Verbindung zwischen den Leiterschichten wird durch Einfügen eines säulenförmigen Leiters hergestellt, der durch Ätzen in den Leiter schichten ausgebildet wird, und auf diese Weise wird die mehrschichtige Leiterplatte hergestellt; daher kann eine mehrschichtige Leiterplatte mit hochintegrierter Schaltung effektiv und wirtschaftlich hergestellt werden.
- Da bei dem Fertigungsverfahren einer mehrschichtigen Leiterplatte nach Anspruch 6 die mehrschichtige kaschierte Platte durch vorherige Aktivierungsbehandlung der Kontaktfläche der Kupferfolie und der Nickelplattierungsschicht in einer Vakuumkammer und anschließendes Laminieren der Kupferfolie und der Nickelplattierungsschicht und kaltes Druckbonden beider mit einem Reduktionsfaktor von 0,1 bis 3% ausgebildet wird, kann die Ebenheit an der Bondfläche durch Kontrollieren der Spannung an der Bondfläche auf niedrigem Niveau gehalten werden, und da die Wärmebehandlung zur Wiederherstellung der Formbarkeit nicht notwendig ist, wird keine Legierung an der Grenzfläche erzeugt; daher kann unter Verwendung dieser mehrschichtigen kaschierten Platte die mehrschichtige Leiterplatte mit hervorragender selektiver Ätzbarkeit hergestellt werden.
Claims (6)
- Kaschierte Platte für eine Leiterplatte, hergestellt durch Druckbonden einer Kupferfolie und einer Nickelfolie mit einem Reduktionsfaktor von 0,1 bis 3%.
- Kaschierte Platte für eine Leiterplatte, hergestellt durch Druckbonden einer Kupferfolie, von der eine Seite oder beide Seiten eine Nickelplattierungsschicht und einer weiteren Kupferfolie aufweisen, oder einer Kupferfolie, von der eine Seite eine Nickelplattierungsschicht aufweist, mit einem Reduktionsfaktor von 0,1 bis 3%.
- Kaschierte Platte für eine Leiterplatte nach Anspruch 1 oder 2, wobei die kaschierte Platte ein fünflagiges Blech mit Lagen aus Kupfer/Nickel/Kupfer/Nickel/Kupfer ist.
- Mehrlagige Leiterplatte, die aufweist: einen Träger mit einer inneren Leiterschicht, die durch selektives Ätzen der kaschierten Platte für eine Leiterplatte nach Anspruch 1 oder 2 gebildet wird, eine Isolierschicht und eine äußere Leiterschicht, die auf der Oberfläche des Trägers gebildet werden, wobei die äußere Leiterschicht strukturiert wird, und die innere Leiterschicht und die äußere Leiterschicht durch Einfügen eines säulenförmigen Leiters, der durch Ätzen in dem Träger ausgebildet wird, elektrisch miteinander verbunden werden.
- Fertigungsverfahren für eine mehrlagige Leiterplatte, das aufweist: Ausbilden einer kaschierten Platte für eine Leiterplatte durch Laminieren einer Kupferfolie, die als Leiterschicht dient, und einer Nickelfolie oder Nickelplattierung, die als Ätzstopperschicht dient, und durch gleichzeitiges Druckbonden beider Folien mit dem Reduktionsfaktor von 0,1 bis 3%, Erzeugen eines Trägers durch selektives Ätzen der mehrlagigen kaschierten Platte, Ausbilden einer Isolierschicht und einer äußeren Leiterschicht auf der Oberfläche des Trägers, Strukturieren der äußeren Leiterschicht, und elektrisches Verbinden der inneren Leiterschicht und der äußeren Leiterschicht durch Einfügen eines säulenförmigen Leiters, der durch Ätzen in dem Träger ausgebildet wird.
- Fertigungsverfahren für eine mehrlagige Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, daß: die kaschierte Platte für die Leiterplatte durch Laminieren der Kupferfolie und der Nickelfolie oder Nickelplattierung und kaltes Druckbonden beider Folien mit dem Reduktionsfaktor von 0,1 bis 3% geformt wird, nachdem die Kontaktflächen der Kupferfolie und der Nickelfolie oder der Nickelplattierung zuvor in einer Vakuumkammer aktivierungsbehandelt werden, und in diesem Fall, die Aktivierungsbehandlung ausgeführt wird (1) in einer Inertgasatmosphäre mit ultraniedrigem Druck von 1 × 10–1 bis 1 × 10–4 Torr, (2) durch Glimmentladungs-/-ladungs-Wechselstrom von 1 bis 50 MHz zwischen einer Elektrode A, die aus der Kupferfolie bzw. der Nickelplattierung mit einer Kontaktfläche besteht, die elektrisch geerdet sind, und einer anderen Elektrode B, die isoliert gehalten wird, und (3) durch Sputterätzen, (4) derart, daß die Fläche der Elektrode, die dem Plasma ausgesetzt ist, das durch die Glimmentladung erzeugt wird, nicht größer als 1/3 der Fläche der Elektrode B ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22244998 | 1998-07-23 | ||
JP22244998 | 1998-07-23 | ||
PCT/JP1999/003908 WO2000005934A1 (fr) | 1998-07-23 | 1999-07-22 | Carte plaquee pour carte a circuit imprime, carte a circuit imprime multicouche et procede de fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69938456D1 DE69938456D1 (de) | 2008-05-15 |
DE69938456T2 true DE69938456T2 (de) | 2009-04-09 |
Family
ID=16782590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69938456T Expired - Lifetime DE69938456T2 (de) | 1998-07-23 | 1999-07-22 | Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung |
Country Status (9)
Country | Link |
---|---|
US (2) | US6730391B1 (de) |
EP (1) | EP1111975B1 (de) |
KR (1) | KR100615382B1 (de) |
CN (2) | CN100596263C (de) |
AU (1) | AU4798599A (de) |
DE (1) | DE69938456T2 (de) |
MY (1) | MY124084A (de) |
TW (1) | TW585813B (de) |
WO (1) | WO2000005934A1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100711539B1 (ko) * | 1999-06-10 | 2007-04-27 | 도요 고한 가부시키가이샤 | 반도체장치용 인터포저 형성용 클래드판, 반도체장치용인터포저 및 그 제조방법 |
TWI243008B (en) * | 1999-12-22 | 2005-11-01 | Toyo Kohan Co Ltd | Multi-layer printed circuit board and its manufacturing method |
JP4447762B2 (ja) * | 2000-10-18 | 2010-04-07 | 東洋鋼鈑株式会社 | 多層金属積層板及びその製造方法 |
KR100495958B1 (ko) * | 2001-03-28 | 2005-06-16 | 가부시키가이샤 노스 | 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판 |
US6610417B2 (en) * | 2001-10-04 | 2003-08-26 | Oak-Mitsui, Inc. | Nickel coated copper as electrodes for embedded passive devices |
JP4732411B2 (ja) * | 2002-02-13 | 2011-07-27 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 多層配線回路形成用基板の製造方法 |
KR100449156B1 (ko) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | 솔더 범프용 동박의 제조방법 |
US20050005436A1 (en) * | 2003-07-09 | 2005-01-13 | Jung-Chien Chang | Method for preparing thin integrated circuits with multiple circuit layers |
JP2006108211A (ja) | 2004-10-01 | 2006-04-20 | North:Kk | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 |
TWI334324B (en) * | 2007-09-19 | 2010-12-01 | Unimicron Technology Corp | Printed circuit board and method of fabricating the same |
DE102009000514A1 (de) * | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
KR101108690B1 (ko) * | 2009-12-24 | 2012-01-25 | 희성금속 주식회사 | 다층 금속 클래드재를 제조하는 방법 및 다층 금속 클래드재 및 전지 내 리드재 |
JP6100605B2 (ja) * | 2013-05-17 | 2017-03-22 | 昭和電工株式会社 | 多層クラッド材の製造方法 |
KR102124324B1 (ko) * | 2018-11-14 | 2020-06-18 | 와이엠티 주식회사 | 도금 적층체 및 인쇄회로기판 |
US11626448B2 (en) | 2019-03-29 | 2023-04-11 | Lumileds Llc | Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture |
US11156346B2 (en) | 2019-11-19 | 2021-10-26 | Lumileds Llc | Fan out structure for light-emitting diode (LED) device and lighting system |
US11777066B2 (en) | 2019-12-27 | 2023-10-03 | Lumileds Llc | Flipchip interconnected light-emitting diode package assembly |
EP4088555A1 (de) * | 2020-01-07 | 2022-11-16 | Lumileds LLC | Keramischer träger und aufbauträger für leuchtdiodenanordnung |
US11664347B2 (en) | 2020-01-07 | 2023-05-30 | Lumileds Llc | Ceramic carrier and build up carrier for light-emitting diode (LED) array |
US11476217B2 (en) | 2020-03-10 | 2022-10-18 | Lumileds Llc | Method of manufacturing an augmented LED array assembly |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818145B2 (ja) * | 1988-02-26 | 1996-02-28 | 株式会社神戸製鋼所 | 電子部品用積層材の製造方法 |
JPH0755384B2 (ja) * | 1988-03-02 | 1995-06-14 | 東洋鋼板株式会社 | クラッド金属板の製造法及びその装置 |
US4896813A (en) * | 1989-04-03 | 1990-01-30 | Toyo Kohan Co., Ltd. | Method and apparatus for cold rolling clad sheet |
JPH03188660A (ja) * | 1989-12-19 | 1991-08-16 | Toppan Printing Co Ltd | 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 |
JPH0415993A (ja) * | 1990-05-09 | 1992-01-21 | Fujikura Ltd | 多層プリント配線板の製造方法 |
US5108541A (en) * | 1991-03-06 | 1992-04-28 | International Business Machines Corp. | Processes for electrically conductive decals filled with inorganic insulator material |
JP2658661B2 (ja) * | 1991-09-18 | 1997-09-30 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
DE69218344T2 (de) * | 1991-11-29 | 1997-10-23 | Hitachi Chemical Co., Ltd., Tokio/Tokyo | Herstellungsverfahren für eine gedruckte Schaltung |
JPH05291744A (ja) * | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | 多層配線板の製造法および多層金属層付絶縁基板 |
JPH085664A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Chem Co Ltd | 半導体装置用検査板とその製造方法 |
-
1999
- 1999-07-08 TW TW088111575A patent/TW585813B/zh not_active IP Right Cessation
- 1999-07-21 MY MYPI99003068A patent/MY124084A/en unknown
- 1999-07-22 US US09/744,333 patent/US6730391B1/en not_active Expired - Fee Related
- 1999-07-22 AU AU47985/99A patent/AU4798599A/en not_active Abandoned
- 1999-07-22 DE DE69938456T patent/DE69938456T2/de not_active Expired - Lifetime
- 1999-07-22 CN CN200410079796A patent/CN100596263C/zh not_active Expired - Fee Related
- 1999-07-22 EP EP99931469A patent/EP1111975B1/de not_active Expired - Lifetime
- 1999-07-22 KR KR1020007014957A patent/KR100615382B1/ko not_active IP Right Cessation
- 1999-07-22 CN CNB998091138A patent/CN1234262C/zh not_active Expired - Fee Related
- 1999-07-22 WO PCT/JP1999/003908 patent/WO2000005934A1/ja active IP Right Grant
-
2002
- 2002-07-01 US US10/184,968 patent/US6579565B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1111975B1 (de) | 2008-04-02 |
EP1111975A4 (de) | 2005-10-26 |
CN100596263C (zh) | 2010-03-24 |
CN1234262C (zh) | 2005-12-28 |
US20020166840A1 (en) | 2002-11-14 |
CN1612678A (zh) | 2005-05-04 |
WO2000005934A1 (fr) | 2000-02-03 |
KR20010071675A (ko) | 2001-07-31 |
MY124084A (en) | 2006-06-30 |
EP1111975A1 (de) | 2001-06-27 |
AU4798599A (en) | 2000-02-14 |
US6579565B2 (en) | 2003-06-17 |
CN1311977A (zh) | 2001-09-05 |
DE69938456D1 (de) | 2008-05-15 |
US6730391B1 (en) | 2004-05-04 |
KR100615382B1 (ko) | 2006-08-25 |
TW585813B (en) | 2004-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69938456T2 (de) | Kaschierte platte für eine leiterplatte, mehrschichtige leiterplatte und verfahren zu deren herstellung | |
DE60120454T2 (de) | Folie mit mehrschichtigem metall und verfahren zur herstellung derselben | |
DE69931212T2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
DE69218344T2 (de) | Herstellungsverfahren für eine gedruckte Schaltung | |
DE60037168T2 (de) | Dünne Struktur mit integriertem Widerstand/Kondensator/Induktor und Verfahren zu deren Herstellung | |
DE69734323T2 (de) | Ptc thermistor und verfahren zur herstellung | |
DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
DE2810054A1 (de) | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung | |
DE19626977A1 (de) | Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung | |
DE3048740A1 (de) | Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuer | |
DE102006045127A1 (de) | Verfahren zum Herstellen einer hochdichten Leiterplatte | |
DE2739494A1 (de) | Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
EP1119048B1 (de) | Leiterrahmen mit höckern und verfahren zu seiner herstellung | |
DE2733746B2 (de) | Verfahren zum Herstellen einer gedruckten Schaltungsplatte | |
DE102007008490A1 (de) | Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür | |
DE1100741B (de) | Verfahren zur Herstellung eines mit einem Metallmuster versehenen isolierenden Traegers | |
DE60035066T2 (de) | Leiterplatte, mehrschichtige leiterplatte und verfahren zu ihrer herstellung | |
TWI243008B (en) | Multi-layer printed circuit board and its manufacturing method | |
DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
JP4195162B2 (ja) | 多層プリント配線板及びその製造方法 | |
DE3006117C2 (de) | Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen | |
EP0016952B1 (de) | Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten | |
JPH05211386A (ja) | 印刷配線板およびその製造方法 | |
DE19705003A1 (de) | Bi- oder Multilayeranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |