DE3048740A1 - Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuer - Google Patents
Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuerInfo
- Publication number
- DE3048740A1 DE3048740A1 DE19803048740 DE3048740A DE3048740A1 DE 3048740 A1 DE3048740 A1 DE 3048740A1 DE 19803048740 DE19803048740 DE 19803048740 DE 3048740 A DE3048740 A DE 3048740A DE 3048740 A1 DE3048740 A1 DE 3048740A1
- Authority
- DE
- Germany
- Prior art keywords
- conductor
- film
- arrangement according
- film conductor
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
3Q48740
Feingerasterte Dickfilm-Leiterbahnenanordnung und Herstellverfahren dafür
Dio Erfindung betrifft eine feingerasterte Dickfilm-Leiterbahnenanordnung
mit hoher Schaltkreisdichte und hoher Zuverlässigkeit, sowie ein Verfahren zu deren Herstellung.
Eine feingerasterte Dickfilm-Leiterbahnenanordnung wird
auf dem Gebiet sehr kleiner Spulen, Leiterbahnen mit hoher Packungsdichte und Leitungsverbindungen hoher Schaltkreisdichte,
bei denen hoher Strom verwendet wird, erforderlich. Bei der Herstellung einer Spule wird üblicherweise ein
Drahtwickelverfahren verwendet, wobei es jedoch schwierig
ist, oine sohr kloine Spule mittels dieses Verfahrene herzustellen,
oder wobei eine durch dieses Verfahren hergestellte kleine Spule mit gewickeltem Draht bezüglich der
Wicklungen bzw. Windungen Schwankungen besitzt. Eine gedruckte Spule mit Kupferfolien mit 35 ykm Dicke, die geätzt
ist, kann ein feines Raster nicht erreichen wegen des Seiten-
130038/0913
-G-
ätzens, das sich doppelt so lang erstreckt wie die Dicke des geätzten Films, wobei höchstens ein Raster mit 2-3 Linien/mm
erreichbar ist. Es ist daher schwierig, eine Spule kleiner Größe mittels dieses Verfahrens herzustellen (vgl. z.B. US-PS
3 269 861).
Eine feingerasterte Dünnfilra-Leiterbahnenanordnung kann durch
Fotoätzen einer sehr dünnen Kupferfolie hergestellt werden oder zusätzlich durch das Verfahren der Fotoumformung. Wenn
sie jedoch durch das übliche stromlose Plattierverfahren oder das Elektroplattier^erfahren (bzw. Galvanisieren) vordickt
wird, tritt ein Kurzschluß auf aufgrund der Seitenverdickung, so daß keine feingerasterte Dickfilm-Leiterbahnenanordnung
erzeugt vird. Wenn auch ein Dickfilm-Plattierverfahren
angegeben worden ist, das Wände zum Verhindern der Seitenverdickung beim Dickplattieren verwendet,
ist es jedoch nicht einfach, die Dickfilm-Wände bei der
feingerasterten Leiterbahnenanordnung zu erreichen (vgl. JP-OS 53/139 175 und 53/140 577).
Jedoch ist mit fortschreitender Miniaturisierung von Motoren
zur Verwendung bei Kassettenbandgeräten oder Videobandgeräten (VTR) die Entwicklung feiner oder kleiner Spulen mit
feingerasterten Dickfilm-Leiterbahnenbildern mit 10-20 Linien/mm
erforderIi ch.
Wenn auch feingerasterte Dickfilm-Leiterbahnenanordnungen
mit einer Schaltkreisdichte von 5 Linien/mm oder mehr und mit einer Filmdicke von 33 im oder mehr häufig gefordert worden
ist, so konnten Produkte mit annehmbaren Eigenschaften noch nicht entwickelt werden.
Es ist Aufgabe der Erfindung, eine feingerasterte Dickfilm-Leiterbahnenanordnung
mit hoher Schaltkreisdichte, sowie ein Verfahren zu deren Herstellung anzugeben,
Bei der Er-
130038/0913
f indting kann eine feingerasterte Dickfilm-Leiterbahnenanordnung
mit hoher Schaltkreisdichte und hoher Zuverlässigkeit,
die den Kurzschluß aufgrund der Seitenverdickung der
Leiterbahnen nicht aufweist, dadurch erreicht werden, daß zuerst eine Dünnfilm-Leiterbahnenanordnung mit einer Filmdicke von O,l-lOyU,m auf einem Isoliersubstrat gebildet wird
und dann die Leiterbahnen durch Elektroplattieren gemäß einem Raster (Leiterbahnenbild) bei der Bedingung einer Kathoden-
2 stromdichte von nicht weniger als 5 A/dm verdickt werden.
Die Erfindung gibt eine feingerasterte Dickfilm-Leiterbahnenanordnung
an, mit einem Isoliersubstrat, einer darauf angeordneten Dünnfilm-Leiter schicht und einer elektroplattieren
Schicht mit einer Dicke von 3^,9 - 190 Am, die darauf angeordnet
ist. Die Erfindung gibt weiter ein Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
an, bei dem eine gerasterte oder ungerasterte Dünnfilm-Lei terschicht mit einer Filmdicke von 0,1 - 10/U.m auf einem
Isoliersubstrat gebildet wird und die Oberfläche der DünnfLIm-Leiterschicht
in einem feinen Raster elektroplattiert (galvanisiert) wird mit einem Leiterwerkstoff bis zu einer
Dicke von 3^i9 - 19OyUm unter der Bedingung einer Kathodenstromdichte
von nicht weniger als 5 A/dm , wobei das Elektroplattieren direkt durchgeführt wird, wenn die Dünnfilm-Leiterschicht
gerastert worden ist oder über einen Plattierresist (Auftragsresist), wenn die Dünnfilm-Leiterschicht nicht gerastert
worden ist. Die Plattierzeit wird abhängig von der Filmdicke und der Kathodenstromdichte bestimmt.
Die Erfindung gibt eine feingerasterte Dickfilm-Leiterbahnenanordnung
mit hoher Zuverlässigkeit und ein Verfahren zu deren Herstellung an. Die Erfindung gibt weiter eine feingerasterte
Dickfilm-Leiterbahnenanordnung mit niedrigem Widerstand und ein Verfahren zu deren Herstellung an. Die
Erfindung gibt schließlich eine Mikrospule mit hohem Wirkungs-
130038/0913
30487A0
grad und hoher Zuverlässigkeit und ein Verfahren zu deren Herstellung an.
Gemäß der Erfindung wird beim Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung eine Dünnfilm-Leiterschient
mit einer Filmdicke von 0,1 - 10 Jt m auf einem Isoliersubstrat gebildet und wird dann der Leiterwerkstoff auf der
Dünnfilm-Leiterschicht bis zu einer Dicke von 34,9 unter
der Bedingung einer Kathodenstromdichte von nicht weniger
2
als 5 A/dm elektroplattiert (galvanisiert). Beim Rastern der Leiterbahnen wird ein F?lmdicken/Leiterbahnenabstand-Verhältnis von nicht weniger als 1,4 gewählt, um ein Verdicken in Breitenrichtung der Leiterbahnen bei dem Elektroplattieren zu vermeiden. Die sich ergebende Leiterbahnenanordnung besitzt eine Schaltkreisdichte von nicht weniger als 5 Linien/mm und eine Filmdicke von 35 - 200 M. m. Sie ist zweckmäßig für hochdichte gedruckte Schaltungen und für Miniaturspulen.
als 5 A/dm elektroplattiert (galvanisiert). Beim Rastern der Leiterbahnen wird ein F?lmdicken/Leiterbahnenabstand-Verhältnis von nicht weniger als 1,4 gewählt, um ein Verdicken in Breitenrichtung der Leiterbahnen bei dem Elektroplattieren zu vermeiden. Die sich ergebende Leiterbahnenanordnung besitzt eine Schaltkreisdichte von nicht weniger als 5 Linien/mm und eine Filmdicke von 35 - 200 M. m. Sie ist zweckmäßig für hochdichte gedruckte Schaltungen und für Miniaturspulen.
Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen
Fig. IA-IE die Herstellschritte der feingerasterten Dickfilm-Leiterbahnenanordnung
gemäß einem Ausführungsbeispiel der Erfindung,
Fig.2E-2E die Herstellschritte gemäß einem anderen Ausführungsbeispiel
der Erfindung,
Fig.3A-3E die Herstellschritte gemäß einem weiteren Ausführungsbeispiel
der Erfindung,
Fig. 4 den Verlauf der Filmdicke gegenüber der Leiterbahnenbreite bei dem Elektroplattierverfahren,
Fig. 5 in Aufsicht die Anwendung der Erfindung bei einer
spulenförmigen Leiterbahnenschaltung.
Mit Bezug auf die Fig. 1Λ-IE wird ein Verfahren zum Herstellen
einer feingerasterten Dickfilm-Leiterbahnenanordnung gemäß
einem Ausführungsbeispiel der Erfindung allgemein erläutert·
130038/0913
Wie in Fig. IA dargestellt, wird eine Dünnfilm-Leiterschicht
auf einem Isoliersubstrat 1 gebildet, wobei ein Plattierresist 3 auf den Bereichen , die sich von
den Anschlußflächen des Schaltungs-Leiterbahnenbildes unterscheiden,
aufgebracht wird (Fig. IB), elektroplattierte Leiterschichten 4 auf den Anschlußflächen gebildet werden (Fig. IC),
der Resist entfernt wird (Fig. ID) und die Dünnfilm-Leiterschichten
auf den Bereichen, die sich von den Anschlußflächen unterscheiden, weggeätzt werden (Fig. IE).
Mit Bezug auf die Fig. 2A-2E wird ein Herstellverfahren gemäß
einem anderen Ausführungsbeispiel derErfindung erläutert. Wie in Fig. 2A dargestellt, wird eine Dünnfilm-Leiterschicht
2 auf dem Isoliersubstrat 1 gebildet, wobei dann der Plnttierresist 3 auf den Anschlußflächen des Schaltungs-Leitorbahnenbildes
aufgebracht wird (Fig. 2B), die sich von den Anschlußflächen unterscheidenden Bereiche weggeätzt
werden (Fig. 2C), der Resist 3 entfernt wird (Fig. 2D) und die elektroplattierte Leiterschicht 4 auf den Anschlußflächen
gebildet wird (Fig. 2E).
Mit Bezug auf die Fig. 3A-3E werden die allgemeinen Schritte
eines Herstellverfahrens gemäß einem weiteren Ausführungsbeispiel der Erfindung erläutert.
Wie in Fig. JX dargestellt, wird eine aktivierte Schicht 5
zum stromlosen Plattieren auf dem Isoliersubstrat 1 gebildet, wird der Resist 3 auf den Bereichen aufgebracht,
die sich von den Anschlußflächen des Schaltungs-Leiterbahnenbildes
unterscheiden (Fig. 3B)» werden stromlos plattierte
Dünnfilm-Leiterschichten 2 auf den Anschlußflächen gebildet
(Fig. 3C), wird die elektroplattierte Leiterschicht 4 darauf gebildet (Fig. 3D) und wird danach gegebenenfalls der Resist
3 zur Vollendung entfernt (Fig. 3E).
130038/0913
Bei den erläuterten jeweiligen Ausführungsbeispielen tritt, wenn die Anschlußflächen durch das stromlose Plattieren
bis zu einer Soll-Dicke verdickt worden sind, z.B. 34,9 - 19OyKm, für die feingerasterte Dickfilm-Leiterbahnenanordnung
(mit nicht weniger als 5 Linien/mm bei der Schaltkreisdichte
und nicht wenige aus 35/<-«n bei der Filmdicke)
eine Verdickung in Breitenrichtung in einem Ausmaß jenseits der Filmdicke auf, unabhängig von dem zu plattierenden Substrat.
Als Ergebnis wird die feingerasterte Leiterbahnenanordnung
nicht erreicht. Wenn das Elektroplattieren zum
Verdicken mit üblicher Stromdichte, die unter 3 A/dm liegt,
verwendet wird, tritt die Verdickung in Breitenrichtung in einem Ausmaß jenseits der Filmdicke auf und wird die Dicke
beim Plattieren ungleichmäßig;. Als Ergebnis wird es schwierig, die feingerasterte Leiterbahnenanordnung zu erzeugen.
Zur Überwindung dieser Schwierigkeiten haben die Erfinder aufgrund langwieriger Untersuchungen festgestellt, daß die
Steuerung der Kathodenstromdichte für das Elektroplattieren ein wesentlicher Gesichtspunkt ist. Die vorzuziehende
2 Kathodenstromdichte liegt nicht unter 5A/dm und vorzugs-
o ο
weise nicht unter 6 A/dm und noch besser nicht unter 8 A/dm Wenn auch der Grund dafür nicht festgestellt werden konnte,
wurde bei der erwähnten Kathodenstromdichte festgestellt, daß die Verdickung in Breitenrichtung unabhängig von dem
zu plattierenden Substrat verringert wird und eine gerasterte Leiterbahnenanordnung gleichmäßiger Dicke erzeugt
2 wird. Wenn die Kathodenstromdichte 3 A/dm oder weniger ist,
tritt eine Verdickung in Breitenrichtung auf und wird die Dicke des plattierten Films ungleichmäßig. Die Kathodenstromdichte
kann so hoch wie möglich sein. Wenn ein Schwärzen aufgrund des Plattierens mit Gleichstrom auftritt, kann zum
Plattieren ein Impulsstrom verwendet werden.
Wenn das Verhältnis der Leiterbahnendicke zum Leiterbahnennbstand
1,4 überschreitet, insbesondere 2,0 bei der obigen
130038/0913
Kathodenstromdichte tritt eine Sättigung bei der Verdickung in Breitenrichtung auf und tritt das Plattieren selektiv
lediglich in Dickenrichtung auf. Das heißt, es besteht eine
Korrelation zwischen dem Dicken/Abstands-Verhältnis und der
Seitenverdickung des Plattier ins. Fig. k zeigt charakteristische
Verläufe der Filmdicke über der Leiterbahnenbreite, wobei die Kathodenstromdichte der Parameter ist. Diese Erscheinung
tritt nicht auf, wenn die Kathodenstromdichte niedrig ist, sondern tritt nur auf, wenn die Kathodenstromdichte höher ist
als der weiter oben erwähnte Wert.
Die Unterdrückung der Verdickung in Breitenrichtung wird vorzugsweise durch das Beseitigen einer Potentialdifferenz
zwischen benachbarten Auschlufiflachen des Lei.terbahnenbildes
beim Plattieren erreicht. Das Leiterbahnenbild (Muster oder Raster) kann so entworfen sein, daß die Potentialdifferenz
beseitigt ist oder es kann ein Herstellverfahren verwendet wurden, das keine Potentialdifferenz auslöst. Insbesondere
wird das Leiterbahnenbild vorzugsweise so entwickelt, daß jeder
Abschnitt des LeLterbahnenbildes den gleichen Widerstand bezüglich
der Plattierelektrode besitzt.
Wie erläutert, kann durch das Plattieren mit hoher Kathodenstromdichte
und das Entwerfen des Leiterbahnenbildes derart, daß das Verhältnis der Leiterdicke zum Leiterabstand nicht
kleiner als 1,4 ist, ein« feingerasterte Leiterbahnananordnung
mit einer Filmdicke von nicht weniger als 35 M m und
einer Schaltkreisdichte von nicht weniger als 5 Linien/mm orroicht werden, was bisher nicht erreichbar war.
Wenn die Erfindung bei einer gedruckten Schaltung verwendet wird, kann die feingerasterte Dickf i'i.m-Leiterbahnenanordnung
auf lediglich einer Seite des Isoliersubstrats gebildet werden oder kann gegebenenfalls auf deren beiden Seiten ausgebildet
werden. Wenn sie beiderseits des Substrats ausgebildet
13 0038/0913
werden, muß das Isoliersubstrat gebohrt -werden und müssen
Durchgangslochverbindungen, kurz Durchverbindungen, gemacht werden. Wenn mehrere Leiterbahnenbilder auf einem Isoliersubstrat
zu bilden sind, ist es einfacher und vorteilhafter, die Leiterbahnenbilder auf beiden Seiten des Isoliersubstrat.*
zu bilden und «ie durch Durchverbindungen miteinander zu verbinden.
Das bei derErfindung verwendete Isoliersubstrat kann Keramik,
Glas, Ferrit, eine laminierte Tafel, ein Film oder ein Isolierstoff sein, der auf einer Metallplatte geschichtet ist,
wobei der Film insbesondere vorzuziehen ist. Wenn die Filme in einer laminierten Anordnung verwendet werden, nimmt die
Packungsdichte de" Drähte bzw. Leiter zu und besitzt die
Anordnung Flexibilität. Daher kann sie in verschiedenen Räumen
befestigt werden. Die Filmanordnung kann durch jeden beliebigen
Film gebildet sein, wie Epoxidfilm,Polyesterfilm,Polylmidfilm,
Polypärabansäurefilm od?r Triazinfllm · . Der Polyamidfilm,
der Polyparabansäurei'üin und dear· Tiriazinfilm sind wegen Ihrer
Flexibilität und ihrer Wärmebeständigkeit vorzuziehen. Die Dicke des Filmsubstrats ist vorzugsweise so dünn wie möglich
wegen der hohen Packungsdichte, wobei jedoch ein zu dünnes Fi Ltnsubstrat die Bearbeitbarkeit beeinträchtig'.. Ein vorzuziehender
Bereich liegt bei 5-50 A«.m, insbesondere bei
10 - 25 Am.
Gegebenenfalls kann zum Verbessern der Bindung bzw.
Haftung des Isoliersubstrats und der Leiterschicht eine Haft- oder Klebstoffschicht auf dem Isoliersubstrat gebildet
werden und kann der leitende Dünnfilm darauf aufgebracht bzw. niedergeschlagen werden. Der Klebstoff kann Polyester/Isocyanat-Harz,
Phenolharz/Butyral bzw. Phenol/Butyraldehyd-Harz, Phenolharz/Nitrilkautschuk,
Epoxid/Nylon oder Epoxid/Nitrilkautschuk
mit hoher Wärme- und Feuchtigkeitsbeständigkeit und Haftkraft sein.
Der Epoxid/Nitrilkautschuk und der Phenolharz/Nitrilkautschuk
sind insbesondere vorzuziehen. Vorteilhafte Dickenbereiche
ORIGINAL INSPECTED 130038/0913
des Klebestoffs sind 1-20Am, insbesondere 2-10 Lm aus dem
Gesichtspunkt der hohen Packungsdichte und der hohen Haftkraft
.
Der bei der vorliegenden Erfindung verwendete Lpxter kann
jederbeliebige Leiter sein. Vorteilhafte Leit^rvrerkrstoffe
sind Silber, Gold, Kupfer, Nickel und Zinn, wobei das Kupfer aus Gründen der Leitfähigkeit und der Wirtschaftlichkeit
vorzuziehen ist.
Das Verfahren zum Bilden der Dünnfilm-Leiterschicht mit einer
Dicke von 0,1-10Am bei der Erfindung kann das Auf dampf-Verfahren,
das Aufsprüh-Verfahren, das Ionenplattierverfahren,
das stromlose Plattierverfahren oder das Kupferfilm-Aufbringverfahren
sein. Die Dünnfilm-Leiter schicht kann zuvor zu einem
feinen Leiterbahnenbild vor dem Elektroplattieren gerastert 8<-in, oder es kann eine Fotoresist-Maske auf der ungerasterten
Dünnfilm-Leiterschicht gebildet werden, wobei das feine Leiterbiihnenbild
elektroplattiert wird, und wobei dann die Bereiche der Dünnfilm-Leiters_chicht, die sich von den Anschlußflächen
des feinen Leiterbahnenbildes unterscheide^ durch Ätzen entfernt werden können. Die Filmdicke in diesem
Fall kann 0,1 - 10 U. m sein, wobei das Seitenätzen vernachlässigbar
ist, da es äußerst gering ist.
Wenn die Dicke der unterhalb liegenden Dünnfilm-Leiterschicht
unter 0,litm liegt, ist ein gleichmäßiges Elektroplattieren
schwierig zu erreichen,und wenn sie über 10 Am liegt, ist es schwierig, das feingerasterte Leiterbahnenbild herzustellen.
Der bevorzugte Bereich ist daher 0,1 - 10Am, insbesondere 0,2 - 5Am und vorzugsweise 1-5Am.
D««r Werkstoff zum Elektroplattieren kann jeder Leitorwerkstoff
wie Silber, Gold, Kupfer, Nickel oder Zinn sein. Das Kupfer ist unter dem Gesichtspunkt der Leitfähigkeit und
130038/0913
Wirtschaftlichkeit vorzuziehen. Des Kupfer-Elektroplattieren
kann durch Kupfercyanid-Plattieren, Kupfer/Pyrophosphorsäure-Plattieren,Kupfersulfat-Plattieren,oder'Kupfer/Borfluorid-Plattieren
erfolgen. Das Pyrophosphorsäure-Plattieren und das Kupfersulfat-Plattieren sind insbesondere vorzuziehen.
Das Kupfer/Pyrophosphorsäure-Plattieren ist weiter vorzuziehen.
Wesentliche Faktoren beim Verhindern der Seitenverdickung durch Plattieren, wenn die feingerasterten Anschlußflächen
elektroplattiert werden, sind (a) die Kathodenstromdichte, (b) das Verhältnis von Leiterdicke zu Leiterabstand
und (c) die Potentialdifferenz zwischen den Anschlußflachen.
Von diesen sind die Faktoren (a) und (b) wesentlich. Diese Faktoren sollten gemäß den im Folgenden erläuterten
Werten gewählt werden.
Gemäß einem insbesondere vorzuziehenden Merkmal beim Herstellverfahren
gemäß der Erfindung wird ein Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
angegeben mit (a) einem Schritt zum Aktivieren eines Isoliersubstrats für das stromlose Plattieren,(b) einem Schritt zum
Aufbringen eines Resists auf den Bereichen, die sich von den Anschlußflächen unterscheiden, (c) einem Schritt zum Bilden
eines Leiterbahnenbildes mit einer Dicke von 1-10 Am auf den
Anschlußflächenbereichen durch stromloses Plattieren und (d) einem Schritt zum Elektroplattieren von Leiterwerkstoff auf
das Dünnfilm-Leiterbahnenbild unter der Bedingung einer Katho-
2 denstroradichte von nicht weniger als 5 A/dm *
Gemäß einem weiteren Merkmal der Erfindung wird ein Verfahren zum Herstellen eines feingerasterten Dickfilm-Leiterbahnenbildes
angegeben mit (a) einem Schritt zum Bilden einer Metallschicht mit einer Dicke von 50 A bis llcm auf
der Gesamtfläche des Isoliersubstrats, (b) einem Schritt zum Aufbringen eines Resists auf Bereichen! die sich von
den Anschlußflächen unterscheiden, (c) einem Schritt zum Bilden einer Leiterschicht mit einer Dicke von 1-1OyUm auf
130038/0913
den Anschlußflächen durch stromloses Plattieren,(d) einem
Schritt zum Entfernen des Resists, («) einemSchritt «-.im Wegätzen
der freigelegten Metallschicht, die sich von den Anschlußflächen unterscheidet, und(f)einem Schritt zum Elektroplattieren
der Leiterschicht unter der Bedingung einer Katho-
2 denstromdichte von nicht weniger als 5 A/dm . Gemäß diesem
Verfahren wird das Plattierungsaktivieren in einem trockenen Schritt durchgeführt, so daß die Gleichmäßigkeit und die
Bindungskraft ' der stromlos plattierten Schicht verbessert
wird.
Gemäß einem weiteren Merkmal der Erfindung wird ein Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung
angegeben mit (a) einem Schritt zum Aufbringen eines Resists auf den Bereichen eines Isoliersubstrats, die
sich von den Anschlußflächen unterscheiden, (b) einem Schritt zum Bilden einer Metallschicht mit einer Dicke von
50 A bis lyU.ni auf der gesamten Oberfläche des Isoliersubstrats,
(c) einem Schritt zum Entfernen des Resists und der Metallschicht auf dem Resist, (d) einem Schritt zum Bilden
einer Leiterschicht auf der verbleibenden Metallschicht durch stromloses Plattieren und (e) einem Schritt zum Elektroplattieren
des sich ergebenden Dünnfilm-Leiterbahnenverlaufes oder -rasters mit einer Dicke von 1-10 item mit Leiterwerkstoff
unter der Bedingung einer Kathodenstromdichte von
nicht weniger von 5 A/dm . Gemäß der Erfindung kann der Atzschritt
bei dem vorhergehenden Verfahren weggelassen sein.
Zur weiteren Zuverlässigkeit kann dlo Bindung bzw. Haftung
der Anschlußflächen durch ein thermisches Verfahren nach dem Elektroplattieren verbessert werden, oder es kann
gegebenenfalls eine Polymer-Schutzschicht gebildet werden.
Die Erfindung, wie sie bisher erläutert worden ist, kann eine feingerasterte Dickfilm-Leiterbahnenanordnung mit
einer Schaltkreisdichte von mindestens 5 Linien/mm und einer
130038/0913
- 16 -
Filmdicke von 35 - 200 Mm erreichen, was bisher als unmöglich
erreichbar angesehen worden ist. Die Erfindung ist insbesondere vorteilhaft beim Erreichen einer Leiterbahnenanordnung
mit einem Abstand von Leiterbahn zu Leiterbahn von 0,5 - 100 U m, insbesondere von 1 - 50 Am und vorzugsweise von
1-lOyU. m.
Die feingerasterte Dickfilm-Leiterbahnenanordnung gemäß der
Erfindung ist zweckmäßig auf dem Gebiet von Miniaturspulen,
von Verbindungen hoher Packungsdichte und von hochdichten Schaltungsanordnungen,bei denen eine relativ hohe Strombelastbarkeit
erforderlich ist. Fig. 5 zeigt eine Anwendung der Erfindung bei einer planaren oder ebenen Spule. Gemäß
Fig. 5 sind spiralförmige Leiterbahnen 6 beiderseits eines planaren Isoliersubstrats 1 mit solcher Polarität ausgebildet,
daß die Stromrichtungen auf beiden Seiten gleich sind, wobei die Schaltungen bzw. Leiterbahnen auf beiden Seiten mittels
Durchgangslochverbindungen 7 elektrisch miteinander verbunden sind und mit Anschlüssen 8 verbunden sind.
Die Charakteristik der Spule wird durch "Amperewindungen"
bestimmt. Das heißt, die Anzahl der Windungen und die Größe des Stroms. Für die Planarspule, die das planare Substrat
verwendet, sind die Loiterdichten der spiralförmigen Spule,
die Ilreite des Leiters und die Filmdicke wesentliche Faktoren. Ein zylindrisches Substreit kann abhängig vom Anwendungsfall
verwendet werden. Um die Miniaturspule zu erreichen, ist es notwendig, die Verdrahtungs- bzw. Leiterbahnendichte
zu erhöhen, wobei unter dieser Bedingung die Breite der Leiterbahn und die Filmdicke erhöht werden muß. Durch Bilden
der feingerasterten Dickfilm-Leiterbahnenanordnung der Erfindung
in einem spiralförmigen Leiterbahnenbild kann eine Miniaturspule hohen Wirkungsgrades erreicht werden.
Zur besseren Erläuterung der Ausführungsbeispiele der Erfindung werden im Folgenden bestimmte Ausführungsbeispiele
130038/0913
näher erläutert, obwohl die Erfindung selbstverständlich nicht auf diese Ausführungsbeispiele beschränkt ist, vielmehr
verschiedene Ausbildungsformen möglich sind.
Ein Dupont-Polyimidfilm der Bezeichnung "Kapton" mit Abmessungen
5 cm χ 5 cm und einer Dicke von 25 Am wurde als
Substrat verwendet. Es wurde in eine 10 %ige wässerige Lösung von Natriumhydroxid getaucht und mit einer Salzsäurelösung
von Zinn (II)-Chlorid und dann mit Salzsäurelösung von Palladiumchlorid behandelt und dann getrocknet. Danach
wurde der negative Fotoresist "Microresist 752" von Eastman Kodak bis zu einer trockenen Filmdicke von 5/*ni aufgebracht,
vorgehärtet, mit einer Hochspannungs-Quecksiberlampe durch eine
Schaltungs-Leiterbahnenbild-Maske bestrahlt, mittels Entwicklungsflüssigkeit
und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung eines Resists auf
EJeroichen, die sich von den Anschlußflächen unterscheiden.
Dann wurde unter Verwendung des stromlosen Kupferplattierbades
"CP-7O" ,das durch Shipley Co.,USA, zubereitet wird,
Kupfer stromlos auf die Anschlußflächen bis zu einer Dicke
von 5Um plattiert. Der sich ergebende gerasterte Dünnfilm
wurde mit Kupfer durch Elektroplattieren plattiert unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades
von Harshaw-Murata bei 55 °C, pH von 8,4 - 9,0,unter der
2 Bedingung einer Kathodenstromdichte von 14 A/dm unter
Steuerung der Plattierzeit, um eine Plattierdicke von 5OyUm zu erreichen. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung
besaß eine gleichmäßige Filmdicke mit einer Schwankung von ± 5 %% nämlich einer Filmdicke von 50 ± 2,5 JU M) einem Leiter/Leiter-Abstand von
15 Am, einerLeiterbreite von 52/tm und einer Schaltkreisdichte
von 15 Linien/mm, wobei die Plattierzeit I5 Minuten
betrug.
130038/0913
Beiderseits eines Polyparabansäure-Films "Tradron" von
Esso Chemical mit einer Abmessung von 5 cm χ 5 cm und einer
Dicke von 25u m wurde ein Phenolharz/Nitrilkautschuk-Haftstoff
"XA-564-4",der durch Bostik Japan Co. zubereitet wird,
aufgebracht mit einer trockenen Dicke von 5Mm auf jeder
Seite und auf l8o C für 30 Minuten erwärmt. Dann wurden
Durchgangslöcher gestanzt und wurde das Substrat mit Salzsäurelösung von Zinn (Il)-Chlorid und mit Salzsäurelösung von
Palladiumchlorid behandelt und dann getrocknet. Danach wurde der negative Fotoresist "Microresist 752" von Eastman
Kodak aufgebracht bis zu einer trockenen Filmdicke von 3Aή
auf jeder Seite, vorgehärtet, mit einer Hociispannungs-Quecksilberlampe
durch eino Schaltungs-Leiterbahnenbild-Maske bestrahlt,
durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung des
Resists auf den Bereichen, die sich von den Anschlußflächen
unterscheiden. Dann wurde Kupfer stromlos auf die Anschlußflächen bis zu einer Dicke von 3/*>m plattiert unter Verwendung
des Bades "MK 400" für stromloses Kupferplattieren von
Muromachi Kagaku Kogyo Co. Ltd. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer elektroplattiert unter Verwendung
des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata
bis zu einor Dicke von 35 Am unter der Bedingung der Kathodenstromdichte
von 7 A/dm . Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung mit Leiterbahnenbildern
auf beiden Seiten, die durch Durchverbindungen miteinander verbunden sind, besaß eine Filmdicke mit einer Gleichmäßigkeit
innerhalb einer Schwankung von Jt 5 %t einen
Leiter /Leiter- Abstand von 20Am und eine Schaltungsdichte
von 5 Linien/mm. Streifenförmige Leiterbahnen wurden zum
Beseitigen der Potentialdifferenz verwendet.
Hei spiel 3:
Auf den Dupont-Polyimidfilm "Kapton" mit einer Abmessung von
130038/0913
5 cm χ 5 cm und einer Dicke von 25A m wurde der Bostik-Phenolhars/Nitritkautschuk-Haftstoff
"XA-564-4" bis zu einer Dicke von 5 h-m (trockene Filmdicke) aufgebracht, wobei dann
auf l80 C für 30 Minuten erwärmt wurde. Dann wurde der negative
Fotoresist "Microresist 752" von Eastman Kodak aufgebracht
bis zu einer trockenen Filmdicke von 3/*mi vorgdiärtet, mit
einer Hochspannungs-Quecksilberlampe durch eine Leiterbahnenbildmaske
bestrahlt,, durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet
zur Bildung von Resist auf den Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde Silber bis zu e iner
Dicke von 500 Ä aufgedampft und wurde der Resist durch eine Entfernungsflüssigkeit entfernt. Das aufgedampfte Silber
auf dem Resist wurde simultan entfernt. Kupfer wurde stromlos auf das verbleibende aufgedampfte Silber bis zu einer
Dicke von 5 Am stromlos plattiert unter Verwendung des
Shipley-Bades "CP-70" für stromloses Kupferplattieren. Der
sich ergebende gerasterte Dünnfilm wurde mit Kupfer bis zu einer Dicke von 60z«.m elektroplattiert unter Verwendung
des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata
2 unter der Bedingung einer Kathodenstromdichte von Ik A/dm
ie sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung
besaß gleichmäßige Filmdicke (innerhalb +4 5 9O1
einen Leiter/Leiter-Abstand von 20 U. m und eine Schaltkreisdichte
von 12 Linien/mm. Eine dreilagige (Ag-Cu-Cu) streifenförmig gerasterte Leiterbahnenanordnung wurde auf diese Weise
gebildet.
Beiderseits des Polyparabansäure-Films "Tradron" von Esso
Chemical mit einer Abmessung 5 cm χ 5 cm und einer Dicke von
25/tm wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff
"XA-5(>li-li" bis zu einer trockenen Dicke von 5 Am auf jeder
.Seite aufgebracht und auf l80 C für 30 Minuten erhitzt. Dann
130038/0913
■wurden Durchgangslöcher gestanzt.
Danach wurde der negative Fotoresist "Microresist 752" von Eastman Kodak bis zu einer trockenen Pilmdicke von
3*ra auf jeder Seite aufgebracht, vorgehärtet, mit einer Hochspannungs-Quecksilberlampe
durch eine Leiterbahnenbild-Maske bestrahltv durch Entwicklungsflüssigkeit und Spülflüssigkeit
entwickelt, getrocknet und nachgehärtet zur Bildung eines Resists auf den Bereichen, die sich von den
Anschlußflächen unterscheiden.
Dann wurde Kupfer auf beiden Seiten aufgedampft und wurde der Resist durch eine Entfernungsflüssigkeit entfernt.
Uns auf dem Kesis~~ aufgedampfte Kupfer wurde simultan entfernt.
Dann wurde Kupfer auf dem verbleibenden nufgodampfton
Kupfer bis zu einer Dicke von 3/km stromlos plattiert untor
Verwendung des Bades "MK 400" für stromloses Kupferplattieren
von Muromachi Kagaku Kogyo Co. Ltd. Der sich ergebende gerasterte Dünnfilm wurde mit Kupfer elektroplattiert unter
Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von
Harshaw-Murata bis zu einer Dicke von ^Ol^m unter der Be
dingung einer Kathodenstromdichte von 10 A/dm . Die sich ergebende
feingerasterte Dickfilm-Leiterbahnenanordnung mit
Leiterbahnenbildern auf beiden Seiten, die durch Durchgangslochverbindungen
miteinander verbunden sind, besaß eine Filmdicke mit Gleichförmigkeit innerhalb einer Schwankung von
£ 5 %, einen Leiter/Leiter-Abstand von 30Am und eine Schaltkreisdichte von 12 Linien/mm. Eine mehrlagige streifenförmige
CU-Cu-Cu-Leiterbahnenanordnurig war gebildet worden.
Dem Dupont-Polyimidfilm "Kapton" mit einer Abmessung von
5 cm χ 5 cm und einer Dicke von 25Am wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff
"XA-564-4" bis zu einer Dicke von 5 Am (trockene Filmdicke) aufgebracht, Er wurde auf l80 C
130038/0913
- 21 - 30A8740
für 30 Minuten erwärmt. Dann wurde Kupfer bis zu einer Dicke
von 5OO S aufgedampft und wurde der negative Fotoresist
"Microresist 752" von Eastman Kodak bis zu einer trockenen Filmdicke von 5 Am aufgebracht, vorgehärtet, mit einer Hochspannungs-Quecksilberlampedurch
eine Leiterbahnenbild-Maske bestrahlt", durch Entwicklungsflüssigkeit und Spülflüssigke.it
entwickelt, getrocknet und nachgehärtet zur Bildung des Resists auf den Bereichen, die sich von den Anschlußflächen
unterscheiden.
Dann wurde Kupfer auf den Anschlußflächen bis zu einer Dicke von 5 Am stromlos plattiert unter Verwendung des Bades "CP-70"
zum stromlosen Kupferplattieren von Shipley und wurde der
Resist mittels Entfernungsflüssigkeit entfernt. Das belichtete
aufgedampfte Kupfer wurde weggeätzt mittels Salzsäurelösung von Eioeri~lII-ChloricL.Der sich ergebende gerasterte Dünnfilm
wxirde mit Kupfer bis zu einer Dicke von 12Oi* m elektroplattiort
unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades
von Harshaw-Murata unter der Bedingung einer Kathodenstrom-
dichte von Ik A/dm . Die sich ergebende ein feines Streifenmuster
aufweisende Dickfilm-Leiterbahnenanordnung besaß gleichmäßige Filmdicke, einen Leiter/Leiter-Abstand von
7Um und eine Schaltkreisdichte von 8 Linien/mm.
Beiderseits des Polyparabansäure-Films "Tradron" von Esso
Chemical mit einer Abmessung von 5 cm χ 5 cm und einer Dicke
von 25^/ m wurde der Bostik-Phenolharz/Nitrilkautschuk-Haf tstoff
MXA-564-4" bis zu einer trockenen Dicke von 5 Am auf
beiden Seiten aufgebracht und bei I80 0C für 10 Minuten erwärmt.
Dann wurden Durchgangslöcher gestanzt. Dann wurde Kupfer auf beiden Seiten bis zu einer Dicke von 0,3Am
aufgedampft. Der negative Fotoresist "Microresist 752" von Eastman Kodak wurde bis zu einer trockenen Filmdicke von
130038/0913
- 22 - 30A8740
auf jeder Seite aufgebracht, vorgehärtet, mit einer HoclispannunRs-Quecksilberlampe
durch eine Leiterbahnenbild-Maske bestrahlt,
durch Entwicklungsflüssigkeit und Spülflüssigkeit entwickelt, getrocknet und nachgehärtet zur Bildung von Resist auf den
Bereichen, die sich von den Anschlußflächen unterscheiden. Dann wurde Kupfer auf den Anschlußbereichen bis zu einer
Dicke von 3M m stromlos plattiert unter Verwendung des Bades
HMK400" für stromloses Kupferplattieren von Muromachi Kagaku
Kogyo Co. Ltd. Der Resist wurde dann durch eine Entfernungsflüssigkeit entfernt und das belichtete aufgedampfte Kupfer
wurde durch Salzsäurelösung von Eisen-III—Chlorid weggeätzt. Der
sich ergebende gerasterte Dünnfilm wurde mit Kupfer elcktroplattiert
unter Verwendung des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata bis zu einer Dicke von
lOOyM-m unter der Bedingung einer Kathodenstromdichte von
10 A/dm . Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung
mit Leiterbahnenbildern auf beiden Seiten, die durch Durchgangslöcher miteinander verbunden sind, besaß
eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von £. 5 0A1 einen Leiter/Leiter-Abstand
von 8 A.m und eine Schaltkreisdichte von 10 Linien/mm. Eine
mehrschichtige streifenförmig Leiterbahnenanordnung war gebildet. Die Anordnung ist zweckmäßig für Verdrahtungstafeln hoher Packungsdichte.
Der Dupont-Polyimidfilm "Kapton" mit einer Abmessung von
5 cm χ 5 cm und einer Dicke von 25Mm wurde in der gleichen
Weise wie bei Beispiel 1 oberflächenbehandelt, wobei stromloses Kupferplattieren mit einer Filmdicke von 5/*-m darauf
gebildet wurde, ein streifenförmiges Dünnfilm-Leiterbahnenbild
mit einer Filmdicke von 5/*m darauf gebildet wurde
und Kupfer bis zu einer Dicke von 120// m impulsplattiert
wurde unter Verwendung des Pyrophosphorsäure/Kupferplattier-Hades
von Harshaw-Murata unter der Bedingung, einer Kuthoden-
130038/0913
ORIGINAL INSPECTED
2
stromdichte von 25 A/dm . Die sich ergebende ein feines Streifenmuster aufweisende Dickfilm-Loiterbnhnonanordnung besaß eine Pilmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von A 5 %> einen Leiter/Leiter-Abstand von 2OMIS und eine Schaltkreisdichte von 10 Linien/mm.
stromdichte von 25 A/dm . Die sich ergebende ein feines Streifenmuster aufweisende Dickfilm-Loiterbnhnonanordnung besaß eine Pilmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung von A 5 %> einen Leiter/Leiter-Abstand von 2OMIS und eine Schaltkreisdichte von 10 Linien/mm.
Beiderseits des Polyparabansäure-Films "Tradron" von Esso
Chemical mit einer Abmessung von 5 cm. χ 5 cm und einer Dicke
von 25 Am wurde der Bostik-Phenolharz/Nitrilkautschuk-Haftstoff
"XA-564-4" mit einer trockenen Dicke von 5Am auf jeder
Seite aufgebracht. Er wurde gebohrt und es wurde Nickel darauf aufgedampft. Die sich ergebende Dünnfilm-Leiterbahnenanordnung
mit einer Filmdicke von 0,3/*m wurde mit Fotoresist mit
einer Filmdicke von 5 Am maskiert mit Ausnahme der Anschlußflächen.
Dann wurde Kupfer bis zu einer Dicke von 170Am impulsplattiert
unter Verwendung des Pyrophosphorsäure/Kupferplatt ier-Bades von Harshaw-Murata unter der Bedingung einer
Kathodenstromdichte von 30 A/dm . Der Nickel-Dünnfilm auf
den Bereichen, die sich von den Anschlußbereichen unterschieden, wurde dann weggeätzt. Die sich ergebende ein feines
Streifenmuster aufweisende Leiterbahnenanordnung besaß eine Filmdicke mit einer Gleichmäßigkeit innerhalb einer Schwankung
von ± 3 %i einen Leiter/Leiter-Abstand von 10 Am und
eine Schaltkreisdichte von 10 Linien/mm.
Der gleiche Vorgang wie beim Beispiel 7 wurde durchgeführt mit Ausnahme eines stromlosen Nickelplattierens und eines
Elektroplattierens mittels eines Nickelsulfat-Plattierbades. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung
besaß ähnliche Charakteristiken wie diejenige bei dom Beispiel 7·
130038/0913
Beispiel 10;
Der gleiche Vorgang wie bei dem Verfahren 7 wurde durchgerührt
mit der Ausnahme, daß ein Zinnsulfat-Plattierbad unter
der Bedingung einer Kathodenstromdichte von 15 A/dm verwendet wurde. Die sich ergebende feingerasterte Dickfilm-Leiterbahnenanordnung
besaß ähnliche Charakteristiken wie diejenige des Beispiels 7·
Dieses Beispiel betrifft ein Herstellverfahren, bei dem der Beseitigung einer Potentialdifferenz; zwischen Leitern bzw.
Leiterbahnen Aufmerksamkeit gegeben wurde. Der Dupont-Polyimidfilm
"Kapton" mit einer Filmdicke von 25Ara wurde oberflächenbehandelt
und stromlos plattiert bis zu einer Dicke von 5Am
in der gleichen Weise wie bei dem Beispiel 1 zur Bildung einer Dünnfilra-Leiterbahnenanordnung mit einer Filmdicke von 5/tm.
Dann wurde wie bei dem Beispiel 1 ein Resist auf den Bereichen aufgebracht, die sich von der spiralförmigen Anschlußfläche
unterscheiden und wurde Kupfer in einem spiraJLförmigen Verlauf
bis zu einer Dicke von 70 ,um plattiert unter Verwendung
des Pyrophosphorsäure/Kupfer-Plattierbades von Harshaw-Murata
2 unter der Bedingung einer Kathodenstromdichte von 15 A/dm
Dann wurde der Resist mittels einer Entfernungsflüssigkeit
entfernt und wurde die Dünnfilra-Leiterschicht auf den Bereichen,
die sich von der spiralförmigen Anschlußfläche unterschieden, weggeätzt mittels einer 20 Gew-%igen Ammoniumpersulfatlösung.
Er wurde dann auf 150 C für 30 Minuten erwärmt.
Die sich ergebende ein feines Spiralmuster aufweisende Dickfilm-Leiterbahnenanordnung
besaß eine Leiterbahnenbreite von 85i* m, einen Leiter/Leiter-Abstand von 15Am, eine Leiterdicke
von 65/«-m und eine gleichmäßigen Filmdicke mit einer
Gleichförmigkeit innerhalb einer Schwankungsbreite von jfc 3 %·
Der gleiche Vorgang wie beim Beispiel 1 wurde durchgeführt
Kathodenstromdi
130038/0913
mit der Ausnahme einer Kathodenstromdichte von 1 A/dm . Es
trat Kurzschluß auf und eine feingerasterte Leiterbahnenanordnung
konnte nicht erreicht werden.
Der gleiche Vorgang wie bei Beispiel 1 wurde durchgeführt mit der Ausnahme einer Filmdicke bei dem stromlosenPlattieren
von 2OyUm. Kurzschlüsse traten auf,und eine feingerasterte
Leiterbahnenanordnung konnte nicht erreicht werden. Die kritische Filmdicke beim Beispiel 1 lag bei 13
130038/0913
Claims (1)
- / 1.JFeingerasterte Dickfilm-Leiterbahnenanordnung mit auf ^^ einem Isoliersubstrat (1) angeordneten Leiterbahnen (2,4),daß die Leiterbahnen (2,4) eine Filmdicke von 35-200 Um und eine Schaltkreisdichte von mindestens 5 Linien/mmbesitzt.2. Feingerasterte Dickfilm-Leiterbahnenanordnung nach Anspruch 1,dadurch gekennzeichnet,daß die Leiterbahnen Dünnfilm-Leiterbahnen (12) mit einer Dicke von 0,1-10 Am und elektroplattierte bzw. galvanische Schichten (k) aufweisen.Feing«rasterte Dickfilm-Leiterbahnenanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leiterbahnen einen Leiterbahnen-Abstand von 0,5-100 Λ besitzen.TKLKPO-Nl130038/0913SS 87 Oi · TELEQRAMME: BOEPATENT MÖNCHEN4. Feingerasterte Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 1-3»dadurch gekennzeichnet,daß die Leiterbahnen ein Filmdicken/Abstands-Verhältnis von mindestens 1,4 besitzen.5. Feingerasterte Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 1-4,dadurch gekennzeichnet,daß die Leiterbahnen spiralförmig ausgebildet sind.6. Feingerasterte Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 1--5»dadurch gekennzeichnet,daß die Leiterbahnen aus Kupfer bestehen.7· Feingerasterte Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 1-6,
dadurch gekennzeichnet,
daß das Isoliersubstrat ein Polymerfilm ist.8. Feingerasterte Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 1-7»
dadurch gekennzeichent,daß die Leiterbahnen auf beiden Seiten des Isolieraubstrate ausgebildet sind.9· Feingerasterte Dickfilm-Leiterbahnenanordnung nach Anspruch 8, dadurch gekennzeichnet,daß die Leiterbahnen über Durchgangslochverbindungen miteinander verbunden sind.10. Verfahren zum Herstellen einer feingeraaterten Dickfilm-Leiterbahnenanordnung,38/0913dadurch gekennzeichnet,a) daß eine Dünnfilm-Leiterschicht mit einer Filmdicke von 0,1-10 iim auf einem Isoliersubstrat gebildet wird, undb) daß Leiterschichten auf der Diinnfilm-Leiterschicht mit einem Raster einer Schaltkreisdichte von mindestens 5 Linien/mm bis zu einer Dicke von 34,5-19Oyftni elektro-plattiert bzw. auf galvanisiert wetden bei einer Kathoden-2 stromdichte von mindestens 5A/dm ,11. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die elektroplattieren Leiterschichten mit einem Leiterbahnenabstand von 0,5 - 100 Am ausgebildet werden.12. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die elektroplattieren Leiterschichten mit einem Filmdicken/Abstands-Verhältnis von mindestens 1,4 gebildet werden.13· Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-13, dadurch gekennzeichnet, daß die elektroplattieren Leiterschichten spiralförmig ausgebildet werden.14. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-13, dadurch gekennzeichnet, daß mit Kupfer elektroplattiert (bzw. galvanisiert) wird.15. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-14, dadurch gekennzeichnet,130038/0913daß das Isoliersubstrat ein Polymerfilra ist.l6. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-15| dadurch gekennzeichnet,daß die Leiterschichten beiderseits des Isoliersubstrats gebildet werden.17· Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach Anspruch l6, dadurch gekennzeichne+,daß die Leiterschichten über Durchgangslochverbindungen bzw. Durch ν erbindungen elektrisch miteinander verbunden werden.18. Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-17» dadurch ge kennzeichnet,daß bei dem Schritt (a) zum Bilden der Dünnfilm-Leiterschicht gemäß einem Soll-Bild gerastert wird.19· Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-l8, dadurch gekennzeichnet,daß bei dem Schritt (a) zum Bilden der Dünnfilm-Leiterschicht stromlos plattiert, ein Kupferfilm haftend aufgebracht f aufgedampft, zerstäubt oder ionenimplantiert wird.20. Verfahren zum Herstellen einer feingeraaterten Dickfilm-Leiterbahnenanordnung nach einem der Ansprüche 10-19| dadurch gekennzeichnet,daß bei dem Schritt (a) zum Bilden der Dünnfilm-Leiterschicht Metall aufgedampft und das aufgedampfte Metall stromlos plattiert wird.130038/0913
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16926679A JPS5694937A (en) | 1979-12-27 | 1979-12-27 | Fine coil and its manufacture |
JP16926779A JPS5694690A (en) | 1979-12-27 | 1979-12-27 | Method of manufacturing thick film fine pattern |
JP16926879A JPS5694684A (en) | 1979-12-27 | 1979-12-27 | Thin film fine pattern and method of manufacturing same |
JP695880A JPS56104493A (en) | 1980-01-25 | 1980-01-25 | Method of manufacturing thick film fine pattern |
JP695680A JPS56104491A (en) | 1980-01-25 | 1980-01-25 | Method of manufacturing thick film fine pattern |
JP11341080A JPS5737898A (en) | 1980-08-20 | 1980-08-20 | Thick film fine pattern |
JP11397980A JPS5739598A (en) | 1980-08-21 | 1980-08-21 | Thick film fine pattern |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3048740A1 true DE3048740A1 (de) | 1981-09-17 |
DE3048740C2 DE3048740C2 (de) | 1983-05-26 |
Family
ID=27563386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3048740A Expired DE3048740C2 (de) | 1979-12-27 | 1980-12-23 | Verfahren zum Herstellen einer feingerasterten Dickfilm-Leiterbahnenanordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4392013A (de) |
DE (1) | DE3048740C2 (de) |
GB (1) | GB2066583B (de) |
NL (1) | NL183380C (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3433251A1 (de) * | 1984-08-16 | 1986-02-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten |
DE102007030414A1 (de) * | 2007-06-29 | 2009-01-02 | Leonhard Kurz Gmbh & Co. Kg | Verfahren zur Herstellung einer elektrisch leitfähigen Struktur |
DE202012103517U1 (de) * | 2012-09-14 | 2013-12-19 | Dtg International Gmbh | Linearmotor für eine Vorrichtung zum Prüfen von Leiterplatten und Vorrichtung zum Prüfen von Leiterplatten |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4401521A (en) * | 1980-11-28 | 1983-08-30 | Asahi Kasei Kogyo Kabushiki Kaisha | Method for manufacturing a fine-patterned thick film conductor structure |
JPS58126517A (ja) * | 1982-01-22 | 1983-07-28 | Stanley Electric Co Ltd | 液晶素子用面状ヒ−タ |
DE3526166C2 (de) * | 1984-07-23 | 1996-05-02 | Asahi Chemical Ind | Bürstenloser Elektromotor und Verfahren zum Herstellen einer Spuleneinheit für diesen |
US4613843A (en) * | 1984-10-22 | 1986-09-23 | Ford Motor Company | Planar coil magnetic transducer |
DE3510982A1 (de) * | 1985-03-22 | 1986-09-25 | Schering AG, Berlin und Bergkamen, 1000 Berlin | Herstellung metallischer strukturen auf nichtleitern |
JP2615151B2 (ja) * | 1988-08-19 | 1997-05-28 | 株式会社村田製作所 | チップ型コイル及びその製造方法 |
US6378199B1 (en) | 1994-05-13 | 2002-04-30 | Dai Nippon Printing Co., Ltd. | Multi-layer printed-wiring board process for producing |
WO1995031886A1 (fr) * | 1994-05-13 | 1995-11-23 | Dai Nippon Printing Co., Ltd. | Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production |
DE19529592A1 (de) * | 1995-08-11 | 1997-02-13 | Ingbuero Gunter Langer | Anordnung zur Reduzierung der elektromagnetischen Abstrahlung von Leiterkarten |
US5907333A (en) * | 1997-03-28 | 1999-05-25 | Lexmark International, Inc. | Ink jet print head containing a radiation curable resin layer |
AT405591B (de) * | 1997-10-03 | 1999-09-27 | Schaffler & Co | Heizelement und verfahren zu dessen herstellung |
US6600404B1 (en) * | 1998-01-12 | 2003-07-29 | Tdk Corporation | Planar coil and planar transformer, and process of fabricating a high-aspect conductive device |
US6203871B1 (en) | 1998-10-14 | 2001-03-20 | Lexmark International, Inc. | Encapsulant for leads in an aqueous environment |
US7370403B1 (en) * | 2000-06-06 | 2008-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a planar spiral inductor structure having an enhanced Q value |
US20030112110A1 (en) * | 2001-09-19 | 2003-06-19 | Mark Pavier | Embedded inductor for semiconductor device circuit |
KR20050079339A (ko) * | 2004-02-05 | 2005-08-10 | 삼성에스디아이 주식회사 | 필드 에미터의 제조 방법 |
US7132628B2 (en) * | 2004-03-10 | 2006-11-07 | Watlow Electric Manufacturing Company | Variable watt density layered heater |
US8193893B2 (en) * | 2008-03-26 | 2012-06-05 | International Business Machines Corporation | Inductor having opening enclosed within conductive line and related method |
DE102008024451A1 (de) * | 2008-05-20 | 2009-11-26 | Leonhard Kurz Stiftung & Co. Kg | Elektrisch leitende Schichtstruktur und Verfahren zu deren Herstellung |
KR101596476B1 (ko) * | 2008-09-25 | 2016-02-22 | 엔이씨 도낀 가부시끼가이샤 | 페라이트 부착체 및 그 제조 방법 |
US10263467B2 (en) | 2012-12-12 | 2019-04-16 | Ls Cable & System Ltd. | Antenna for wireless power, and dual mode antenna comprising same |
KR102188450B1 (ko) * | 2014-09-05 | 2020-12-08 | 삼성전기주식회사 | 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법 |
KR101832545B1 (ko) * | 2014-09-18 | 2018-02-26 | 삼성전기주식회사 | 칩 전자부품 |
CN107484330A (zh) * | 2016-06-07 | 2017-12-15 | 鹏鼎控股(深圳)股份有限公司 | 高频铜银混合导电线路结构及其制作方法 |
KR101994757B1 (ko) * | 2017-09-29 | 2019-07-01 | 삼성전기주식회사 | 박막형 인덕터 |
CN109247003A (zh) * | 2018-04-12 | 2019-01-18 | 庆鼎精密电子(淮安)有限公司 | 电磁屏蔽膜及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2026488B2 (de) * | 1969-05-30 | 1971-12-23 | Lignes Telegraphiques et Telephoni ques, Paris | Verfahren zur herstellung von ebenen dickfilmschaltungen |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1318654A (fr) * | 1961-12-19 | 1963-02-22 | Normacem Soc | Procédé de fabrication de circuits électriques et circuits obtenus par ce procéde |
US3269861A (en) * | 1963-06-21 | 1966-08-30 | Day Company | Method for electroless copper plating |
US3432922A (en) * | 1967-04-05 | 1969-03-18 | Nippon Kogaku Kk | Method for producing resistances of the multi-layer type |
US3504276A (en) * | 1967-04-19 | 1970-03-31 | American Mach & Foundry | Printed circuit coils for use in magnetic flux leakage flow detection |
US3560904A (en) * | 1968-04-19 | 1971-02-02 | Rolamite Technology Inc | Electric coils |
US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
SE431805B (sv) * | 1976-04-05 | 1984-02-27 | Oki Electric Ind Co Ltd | Termiskt skrivarhuvud |
DE2659775C3 (de) * | 1976-12-31 | 1980-07-10 | Hermann Prof. Dr. 6301 Fernwald Wollnik | Korrekturspulenanordnung zur Homogenisierung eines magnetischen Feldes zwischen zwei Polschuhflächen eines Magneten, sowie Verfahren zu ihrem Betrieb |
US4159222A (en) * | 1977-01-11 | 1979-06-26 | Pactel Corporation | Method of manufacturing high density fine line printed circuitry |
US4259564A (en) * | 1977-05-31 | 1981-03-31 | Nippon Electric Co., Ltd. | Integrated thermal printing head and method of manufacturing the same |
JPS5953875B2 (ja) * | 1978-06-14 | 1984-12-27 | 株式会社東芝 | 感熱記録ヘツド |
CA1109927A (en) * | 1978-06-26 | 1981-09-29 | Edmund T. Marciniec | Manufacture of thin film thermal print head |
-
1980
- 1980-12-22 NL NLAANVRAGE8006987,A patent/NL183380C/xx not_active IP Right Cessation
- 1980-12-22 US US06/219,155 patent/US4392013A/en not_active Expired - Lifetime
- 1980-12-23 GB GB8041120A patent/GB2066583B/en not_active Expired
- 1980-12-23 DE DE3048740A patent/DE3048740C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2026488B2 (de) * | 1969-05-30 | 1971-12-23 | Lignes Telegraphiques et Telephoni ques, Paris | Verfahren zur herstellung von ebenen dickfilmschaltungen |
Non-Patent Citations (1)
Title |
---|
"Philips Technische Rundschau", 35, Nr. 5, S.160 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3433251A1 (de) * | 1984-08-16 | 1986-02-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten |
DE102007030414A1 (de) * | 2007-06-29 | 2009-01-02 | Leonhard Kurz Gmbh & Co. Kg | Verfahren zur Herstellung einer elektrisch leitfähigen Struktur |
DE102007030414B4 (de) * | 2007-06-29 | 2009-05-28 | Leonhard Kurz Gmbh & Co. Kg | Verfahren zur Herstellung einer elektrisch leitfähigen Struktur |
US8077114B2 (en) | 2007-06-29 | 2011-12-13 | Leonhard Kurz Stiftung & Co. Kg | Process for the production of an electrically conductive structure |
DE202012103517U1 (de) * | 2012-09-14 | 2013-12-19 | Dtg International Gmbh | Linearmotor für eine Vorrichtung zum Prüfen von Leiterplatten und Vorrichtung zum Prüfen von Leiterplatten |
Also Published As
Publication number | Publication date |
---|---|
US4392013A (en) | 1983-07-05 |
NL183380C (nl) | 1988-10-03 |
NL8006987A (nl) | 1981-07-16 |
GB2066583B (en) | 1984-03-21 |
GB2066583A (en) | 1981-07-08 |
DE3048740C2 (de) | 1983-05-26 |
NL183380B (nl) | 1988-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3048740A1 (de) | Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuer | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
EP0175045B1 (de) | Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung | |
DE3927181C2 (de) | Spulenchip und Herstellungsverfahren für einen im hohen Maße miniaturisierten Spulenchip | |
DE69007452T2 (de) | Mehrlagenschaltungsstruktur. | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE102005031165A1 (de) | Leiterplatte mit dreidimensionalem, spiralförmigen, induktivem Bauelement und Verfahren zur Herstellung davon | |
DE69935333T2 (de) | Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten | |
DE102004052909B4 (de) | Gedruckte Leiterplatte mit einem Sensor für ein schwaches Magnetfeld und Verfahren zur Herstellung | |
DE2733746B2 (de) | Verfahren zum Herstellen einer gedruckten Schaltungsplatte | |
DE2059425A1 (de) | Partieller Aufbau von gedruckten Mehrlagenschaltungen | |
DE4203114A1 (de) | Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben | |
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
DE1085209B (de) | Gedruckte elektrische Leiterplatte | |
DE2515875A1 (de) | Gedruckte schaltung und verfahren zu ihrer herstellung | |
DE69023816T2 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten. | |
CH628195A5 (en) | Printed-circuit board having at least two wiring layers | |
DE3016067A1 (de) | Hybridschaltung und verfahren zu deren herstellung | |
DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
DE1765341B1 (de) | Verfahren zur herstellung einer mehrlagigen gedruckten schaltung | |
DE69303837T2 (de) | Gedruckter Schaltungsträger mit vorspringender Elektrode und Verbindungsverfahren | |
DE3114061C2 (de) | Verfahren zur Herstellung von durchkontaktierten gedruckten Schaltungen | |
DE69209978T2 (de) | Anordnung mit laminierten leiterbahnen und einfach selektierbaren dielektrika | |
DE10062400C2 (de) | Flexible Induktive Bauelemente für Leiterfolien |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H05K 3/12 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings |