DE3433251A1 - Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten - Google Patents

Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten

Info

Publication number
DE3433251A1
DE3433251A1 DE19843433251 DE3433251A DE3433251A1 DE 3433251 A1 DE3433251 A1 DE 3433251A1 DE 19843433251 DE19843433251 DE 19843433251 DE 3433251 A DE3433251 A DE 3433251A DE 3433251 A1 DE3433251 A1 DE 3433251A1
Authority
DE
Germany
Prior art keywords
layer
copper
galvanic
thickness
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843433251
Other languages
English (en)
Inventor
Wolfgang Dipl.-Phys. Dr. 7250 Leonberg Leibfried
Fedor Dipl.-Chem. Modic
Manfred 7141 Schwieberdingen Nitsch
Kurt 7252 Weil der Stadt Spitzenberger
Herbert 7141 Freiberg Zimmermann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19843433251 priority Critical patent/DE3433251A1/de
Priority to US06/765,815 priority patent/US4640739A/en
Publication of DE3433251A1 publication Critical patent/DE3433251A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

ι y h η U γ
T.9. 1 98U Pf/Ja
ROBERT BOSCH GMBH, TOOO Stuttgart 1
Verfahren zur Herstellung von galvanischen Lotschichten auf anorganischen Substraten
Stand der Technik
Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Es ist bekannt, daß "bei gedruckten Schaltungen, die mit Hilfe der Dickschichttechnik hergestellt sind, der Abstand zwischen den Leiterbahnen nicht kleiner als etwa 0,2 mm werden kann, da sonst zu leicht Kontakte zwischen den einzelnen Leiterbahnen auftreten. Es ist andererseits bekannt, daß mit Hilfe der Dünnschichttechnik hergestellte gedruckte Schaltungen Abstände zwischen den Leiterbahnen kleiner als 0,1 mm ermöglichen. In diesem Zusammenhang ist es auch bekannt, die Substrate zunächst mit einer stromlos abgeschiedenen Nickel- und/oder Kupferschicht von 0,5 t>is 5 μΗ zu überziehen und diese mit einer galvanisch abgeschiedenen Kupfer schicht von 5 bis HO μΐη zu verstärken. Dieses Verfahren ist zwar verhältnismäßig kostengünstig, es hat jedoch den großen Nachteil, daß die stromlos abgeschiedenen Metallschichten auf Substraten aus Keramik, Glas oder Email im allgemeinen sehr schlecht haften und daß bei der nachfolgenden galvanischen Behandlung die Haftfestigkeit noch weiter abnehmen kann. Es ist weiter bekannt, die Substrate zunächst mit im Vakuum aufgedampften oder aufgesputterten, 0,05 ^is 0,5 P-m. dicken Metallschichten
- - R. J9559
aus Kupfer, Wickel, Silber usw. zu versehen und diese zunächst stromlos und darauf galvanisch auf eine Gesamtdicke von 10 bis h$ μιη. nachzuverstarken. Dieses Verfahren ergibt zwar meistens bessere Haftwerte als das zuerst genannte Verfahren, es verteuert und kompliziert aber das ganze Verfahren beträchtlich.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß es einfach und kostengünstig durchzuführen ist und die fertigen Lotschichten zuverlässig auf den anorganischen Substraten, z. B. aus Keramik, Glas oder Email, haften; durch die Kombination von Dickschichttechnik und Fotoresistmaskierung ist es außerdem ohne weiteres möglich, trotz der Lotbeschichtung Leiterbahnabstände bis etwa 50 μπι zu realisieren.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist es, Kupfer-Leitpasten zu verwenden, die Kupferpulver und ein Dispersionsmittel sowie Kupferoxid in Form von Cu?0 und/oder CuO und ein Glaspulver oder Kupferoxid in Form von Cup0 und/oder CuO und Bleioxid und - das gilt für beide Typen - noch Wismutoxid enthalten. Derartige Leitpasten sind im Handel erhältlich. Ferner ist es vorteilhaft, wenn die galvanische Verstärkung aus Kupfer und die galvanisch abgeschiedene Lotschicht aus einer eutektischen Zinn-Blei-Legierung besteht.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die Figur zeigt, im Schnitt dargestellt, die einzelnen Verfahrensstufen vom mit einer Kupfer-Dickschicht versehen Substrat bis zu den auf dem Substrat befindlichen, mit Lot beschichteten Leiterbahnen.
Beschreibung des Ausführungsbeispiels
Zur Herstellung eines Leiterbahnmusters wird gemäß a) das aus beispielsweise einer Aluminiumoxid-Keramik bestehende Substrat 1 vollständig mit einer handelsüblichen Kupfer-Leitpaste im Siebdruckverfahren bedruckt. Diese als Haft- und Leitschicht 2 aufgebrachte Paste wird in einer solchen Dicke auf das Substrat aufgebracht, daß nach dem Einbrennen eine Dicke von etwa 8 μια zurückbleibt. Das Einbrennen dieser Leitpaste erfolgt bei 900 bis 950 0C in einem aus Stickstoff bestehenden Inertgas. Anschließend wird auf diese Schicht 2 eine Fotoresistfolie in einer Dicke von ca. 38 μΐΐι aufgebracht, auf dieses ein Negativ des gewünschten Musters gelegt und das Ganze dann belichtet. Das anschließende Entwickeln und Nachhärt.en erfolgt in der für Fotoresist bekannten Art. Dabei entsteht schließlich die Fotomaske 3 gemäß b). Im nächsten Schritt c) wird in einem galvanischen Kupferbad nach Kontaktierung der Kupferschicht 2 an den nicht abgedeckten Stellen eine galvanische Kupferschicht h aufgebracht, die eine Dicke von etwa 7 M-m aufweist, so daß die Schichten 2 und k zusammen eine Dicke von etwa 15 μια haben. Statt einer galvanischen Kupferschicht ist es genau so möglich, eine galvanische Nickelschicht (2-5 M-m) oder eine Kombination Kupfer und Nickel in der vorgegebenen Schichtfolge abzuscheiden. Im nächsten Schritt d) wird auf die Kupferschicht k aus einem galvanischen Bad eine Lot-
schicht von etwa 35 μπι Dicke aufgebracht. Diese Lotschicht "besteht aus Blei und Zinn entsprechend dem derzeitigen galvanotechnischen Standard. Sie kann als annähernd eutektische Legierung, aber auch als eine Kombination aus einer Legierungs- und einer Zinn- oder Bleischicht abgeschieden werden. Da5 wie aus den Teilfiguren c) und d) hervorgeht, die Fotomaskierung 3 wesentlich dicker ist als die Kupferschicht h, wird die Zinn-Blei-Schicht 5 mit scharfen Konturen erzeugt. Gemäß Verfahrensschritt e) wird als nächstes die Fotomaske 3 entfernt. Dies kann entweder mit organischen Lösungsmitteln in bekannter Weise geschehen, handelt es sich jedoch bei der Fotofolie um eine alkalisch strippbare, so kann die Entfernung der Fotomaske auch mit Alkali vorgenommen werden, wie dies in der DE-PS 29 k2 2U9 beschrieben ist. Als nächstes wird gemäß Verfahrensschritt f) die Kupfer-Leitschicht 2 an den Stellen abgeätzt, an denen sich vorher die Fotomaske befand. Dabei wirkt die Zinn-Blei-Schicht 5 als Ätzresist, wenn man eine ammionakalische Ätzlösung verwendet. Diese Resistschicht wird beim Ätzen ein wenig unterwandert, so daß die als Lot dienende Resistschicht 5 zunächst etwas über die Kupferschichten 2 und k übersteht. Schmilzt man dann jedoch gemäß dem Verfahrensschritt g) die Zinn-Blei-Schicht in einem Reflowkanal unter Schutzgasatmosphäre auf, so bildet sich ein Querschnitt, wie er unter d) der Figur gezeigt ist. Das resultierende Leiterbahnbild zeigt also sehr scharfe Konturen, was überraschenderweise dazu führt, daß es durch die Kombination einer Dickschicht und deren galvanischer Verstärkung nach vorheriger Fotomaskierung möglich ist, sehr feine Leiterbahnen bis herab zu Leiterbahnabständen von ca. 50 μΐη mit Hilfe der einfacher zu handhabenden Dickschichttechnik zu realisieren.
- Leerseite -

Claims (11)

Ansprüche
1. Verfahren zur Herstellung von galvanischen Lotschichten auf anorganischen Substraten, gekennzeichnet durch folgende Verfahrensschritte:
a) ganzflächiges Aufbringen einer als Haft- und Leitschicht (2) dienenden Kupfer-Leitpaste und Einbrennen derselben;
b) Aufbringen eines Fotoresists (3), Belichten desselben unter einem Negativ mit dem gewünschten Muster, Entwickeln des Fotoresists und Nachhärten desselben;
c) galvanische Verstärkung (U) der nicht abgedeckten Teile der Haft- und Leitschicht (2), vorzugsweise mit Kupfer;
d) galvanische Abscheidung einer vorzugsweise aus Zinn-Blei-bestehenden Lotschicht (5) auf den zuvor galvanisch verstärkten Bereichen;
e) Entfernen der Fotoresistschicht (3);
f) Abätzen der Kupfer-Leitschicht (2) an den durch die Fotoresistschicht (3) abgedeckt gewesenen Stellen;
g) Aufschmelzen der Lotschicht (5)·
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kupfer-Leitpaste nach a) Kupferpulver und ein Dispersionsmittel sowie Kupferoxid in Form von Cup0 und/oder CuO und ein Glaspulver oder Kupferoxid in Form von Cu?0 und/oder CuO und PbO sowie gegebenenfalls noch Wismutoxid enthält.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kupfer-Leitpaste nach a) in solcher Dicke aufgebracht wird, daß die Schicht (2) nach dem Einbrennen eine Dicke von 5 "bis 12 μια aufweist.
h. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Kupfer-Leitpaste durch Siebdrücken aufgebracht wird.
5. Verfahren nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß die Kupfer-Leitpaste nach a) bei 900 bis 950 0C unter Stickstoff eingebrannt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Fotoresist schicht (3) nach b) in einer Dicke von 25 bis TO μπι aufgebracht wird.
T. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die galvanische Verstärkung {h) nach c) eine Dicke von 3 bis 12 μια aufweist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die galvanische Lotschicht (5) nach d) in einer Dicke von 20 bis 60 μΐη. aufgebracht wird.
9· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung der Fotoresistschicht (3) nach e) mit organischen Lösungsmitteln oder, im Falle eines alkalisch strippbaren Fotoresists, mit Alkali durchgeführt wird.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Abätzen der Kupfer-Leitschicht (2) nach f) mit einer ammionakalischen Ätzlösung durchgeführt wird und die galvanische Lotschicht (5) als Ätzresist wirkt.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Aufschmelzen der Lotschicht (5) nach g) unter Schutzgasatmosphäre durchgeführt wird.
DE19843433251 1984-08-16 1984-09-11 Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten Ceased DE3433251A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19843433251 DE3433251A1 (de) 1984-08-16 1984-09-11 Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
US06/765,815 US4640739A (en) 1984-08-16 1985-08-15 Process of producing galvanic layers of solder of precise contour on inorganic substrates

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3430001 1984-08-16
DE19843433251 DE3433251A1 (de) 1984-08-16 1984-09-11 Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten

Publications (1)

Publication Number Publication Date
DE3433251A1 true DE3433251A1 (de) 1986-02-27

Family

ID=25823873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843433251 Ceased DE3433251A1 (de) 1984-08-16 1984-09-11 Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten

Country Status (2)

Country Link
US (1) US4640739A (de)
DE (1) DE3433251A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3710190A1 (de) * 1987-03-27 1988-10-13 Licentia Gmbh Verfahren zum aufbringen eines loetfaehigen leiterbahnenmusters
EP0330922A1 (de) * 1988-03-02 1989-09-06 Siemens Nixdorf Informationssysteme Aktiengesellschaft Umschmelzprozess für Leiterplatten
CH675323A5 (de) * 1987-12-24 1990-09-14 Contraves Ag
FR2657217A1 (fr) * 1990-01-16 1991-07-19 Thomson Csf Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.
DE4201612A1 (de) * 1992-01-22 1993-07-29 Alf Harnisch Verfahren zur galvanischen metall- und legierungseinbringung in glas- oder glaskeramikkoerper und zum fuegen von metall mit glas bzw. glaskeramik

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US5064681A (en) * 1986-08-21 1991-11-12 International Business Machines Corporation Selective deposition process for physical vapor deposition
US5011569A (en) * 1987-02-04 1991-04-30 Andus Corporation Thin film artwork compounds
US4911785A (en) * 1987-02-04 1990-03-27 Andus Corporation The method of forming a thin film artwork compounds
US4902607A (en) * 1987-05-06 1990-02-20 American Etching & Manufacturing Metal-etching process
US5441713A (en) * 1988-04-29 1995-08-15 Nalco Fuel Tech Hardness suppression in urea solutions
US5100501A (en) * 1989-06-30 1992-03-31 Texas Instruments Incorporated Process for selectively depositing a metal in vias and contacts by using a sacrificial layer
US5545440A (en) * 1994-12-05 1996-08-13 At&T Global Information Solutions Company (Aka Ncr Corporation) Method and apparatus for polymer coating of substrates
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
WO2000059645A1 (en) * 1999-04-01 2000-10-12 Ormet Corporation Methods to produce robust multilayer circuitry for electronic packaging
DE10042228C2 (de) * 2000-08-28 2002-10-17 Epcos Ag Verfahren zur Beschichtung einer Vielzahl gleicher Grundkörper und Verwendung des Verfahrens
US7666291B2 (en) * 2005-09-28 2010-02-23 Chunghwa Picture Tubes, Ltd. Method for fabricating metal wires
US7452739B2 (en) * 2006-03-09 2008-11-18 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
US7968379B2 (en) * 2006-03-09 2011-06-28 SemiLEDs Optoelectronics Co., Ltd. Method of separating semiconductor dies
US20100014259A1 (en) * 2008-07-15 2010-01-21 Enermax Technology Corporation Modular circuit board structure for large current area

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554691A1 (de) * 1974-12-10 1976-06-16 Western Electric Co Verfahren zum herstellen elektrischer leiter auf einem isolierenden substrat
US4172919A (en) * 1977-04-22 1979-10-30 E. I. Du Pont De Nemours And Company Copper conductor compositions containing copper oxide and Bi2 O3
DE3048740A1 (de) * 1979-12-27 1981-09-17 Asahi Kasei Kogyo K.K., Osaka Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024631A (en) * 1975-11-24 1977-05-24 Xerox Corporation Printed circuit board plating process
DE2942249C2 (de) * 1979-10-19 1985-06-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Entfernung von Fotofolien von Leiterplatten
US4420365A (en) * 1983-03-14 1983-12-13 Fairchild Camera And Instrument Corporation Formation of patterned film over semiconductor structure
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2554691A1 (de) * 1974-12-10 1976-06-16 Western Electric Co Verfahren zum herstellen elektrischer leiter auf einem isolierenden substrat
US4172919A (en) * 1977-04-22 1979-10-30 E. I. Du Pont De Nemours And Company Copper conductor compositions containing copper oxide and Bi2 O3
DE3048740A1 (de) * 1979-12-27 1981-09-17 Asahi Kasei Kogyo K.K., Osaka Feingerasterte dickfilm-leiterbahnenanordnung und herstellverfahren dafuer

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Herrmann, Günther, et. al., Handbuch der Leiter- plattentechnik, Eugen Leuze Verlag, Saulgau, 1982, S. 191-196 *
Herrmann, Günther, u.a., Handbuch der Leiterplattentechnik, Eugen Leuze Verlag, Saulgau,1982, S. 173 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3710190A1 (de) * 1987-03-27 1988-10-13 Licentia Gmbh Verfahren zum aufbringen eines loetfaehigen leiterbahnenmusters
CH675323A5 (de) * 1987-12-24 1990-09-14 Contraves Ag
EP0330922A1 (de) * 1988-03-02 1989-09-06 Siemens Nixdorf Informationssysteme Aktiengesellschaft Umschmelzprozess für Leiterplatten
US5174020A (en) * 1988-03-02 1992-12-29 Siemens Aktiengesellschaft Remelting process for printed circuit boards
FR2657217A1 (fr) * 1990-01-16 1991-07-19 Thomson Csf Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.
DE4201612A1 (de) * 1992-01-22 1993-07-29 Alf Harnisch Verfahren zur galvanischen metall- und legierungseinbringung in glas- oder glaskeramikkoerper und zum fuegen von metall mit glas bzw. glaskeramik

Also Published As

Publication number Publication date
US4640739A (en) 1987-02-03

Similar Documents

Publication Publication Date Title
DE3433251A1 (de) Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
DE2448535C2 (de) Verfahren zum Niederschlagen dünner leitfähiger Filme auf einem anorganischen Substrat
DE2847356C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung mit Widerstandselementen
DE19636735B4 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE3913115C2 (de)
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2460988A1 (de) Verfahren zum herstellen duenner filme unter verwendung einer abziehbaren maske
DE2509912A1 (de) Elektronische duennfilmschaltung
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3315062A1 (de) Verfahren zur abscheidung von lot auf aluminiummetallmaterial
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
DE2014138C3 (de) Verfahren zur Herstellung von gedruckten Leiterplatten
DE19716044C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE19501693A1 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE3412502A1 (de) Verfahren zur herstellung von leiterplatten
DE3527967A1 (de) Verfahren zur herstellung von leiterplatten
DE1696138B1 (de) Aetzloesung fuer duenne aluminiumschichten und verwendung der aetzloesung
DE19820345C2 (de) Verfahren zum selektiven galvanischen Aufbringen von Lotdepots auf Leiterplatten
DE4017863C1 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8120 Willingness to grant licences paragraph 23
8131 Rejection