FR2657217A1 - Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication. - Google Patents

Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication. Download PDF

Info

Publication number
FR2657217A1
FR2657217A1 FR9000428A FR9000428A FR2657217A1 FR 2657217 A1 FR2657217 A1 FR 2657217A1 FR 9000428 A FR9000428 A FR 9000428A FR 9000428 A FR9000428 A FR 9000428A FR 2657217 A1 FR2657217 A1 FR 2657217A1
Authority
FR
France
Prior art keywords
printed circuit
masking
card
tracks
bars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR9000428A
Other languages
English (en)
Inventor
Chanu Jean-Claude
Ogor Henri
Ralec Christian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR9000428A priority Critical patent/FR2657217A1/fr
Publication of FR2657217A1 publication Critical patent/FR2657217A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Selon l'invention, les barreaux sont des barreaux non rapportés formés par des métallisations épaisses (12, 13) déposées par masquage sur certaines pistes (2) prédéterminées du circuit imprimé. Le procédé de fabrication comprend les étapes successives suivantes: - préparation d'un substrat (1), - formation d'une couche conductrice (5, 6, 7), - masquage et gravure des pistes (2) du circuit imprimé, - dépôt d'un vernis de protection (9) sur une région de faible largeur en périphérie desdites pistes prédéterminées, - dépôt d'une résine de masquage (10) dans une région complémentaire de certaines pistes prédéterminées du circuit imprimé, et - dépôt d'une métallisation épaisse (12, 13) dans des régions en épargne définies par cette résine de masquage, de manière à former à ces endroits sur lesdites pistes prédéterminées des barreaux conducteurs de forte section reliés électriquement à des éléments du circuit de la carte, et - retrait de la résine de masquage.

Description

Carte à circuit imprimé comportant des barreaux
conducteurs de forte section, et son procédé de fabrication
La présente invention concerne une carte à circuit imprimé pourvue de barreaux conducteurs de forte section reliés électriquement à des éléments du circuit de la carte.
Jusqu'à présent, ces barreaux conducteurs étaient constitués de pièces rapportées en métal conducteur fixées sur le circuit imprimé par des moyens appropriés, par exemple par vissage.
Ces barreaux conducteurs servent principalement au transport de courants de forte intensité etlou à faible perte de potentiel entre deux points d'une carte à circuit imprimé, mais peuvent également être utilisés comme dissipateurs thermiques etlou éléments mécaniques de fixation ou de rigidité.
L'encombrement de ces barres métalliques rapportées est important, et elles nécessitent, outre la gestion d'un approvisionnement en pièces supplémentaires, des opérations de fabrication et de fixation spécifiques.
La présente invention se propose de remédier à ces inconvénients en proposant une solution diminuant de façon importante l'encombrement de ces barreaux conducteurs, réduisant leur coût et intégrant leur fabrication à celle de la carte à circuit imprimé.
À cet effet, conformément à la présente invention, les barreaux sont des barreaux non rapportés formés par des métallisations épaisses déposées par masquage sur certaines pistes prédéterminées du circuit imprimé.
Ceci permet d'utiliser pour la fabrication de ces barreaux conducteurs les techniques de masquage et dépôt propres à la technologie de fabrication des cartes à circuit imprimé. On peut ainsi intégrer la fabrication des barreaux à celle de la carte à circuit imprimé proprement dite.
En outre, du fait que les barreaux font partie intégrante du circuit, les performances électriques de ce dernier en sont améliorées, du fait de l'absence de discontinuité susceptible de créer des résistances de contact et autres phénomènes perturbateurs.
Le matériau du barreau comprend de préférence du cuivre, par exemple déposé électrolytiquement.
L'épaisseur du barreau est avantageusement comprise entre 0 et 1,5 mm, et sa largeur est d'au moins 2 mm.
L'invention concerne également un procédé de fabrication d'une telle carte à circuit imprimé, procédé qui comprend, selon l'invention, les étapes successives de:
préparation d'un substrat,
~formation d'une couche conductrice,
~masquage et gravure des pistes du circuit imprimé,
~dépôt d'une résine de masquage dans une région com
plémentaire de certaines pistes prédéterminées du cir
cuit imprimé, et
~dépôt d'une métallisation épaisse dans des régions en
épargne définies par cette résine de masquage, de
manière à former à ces endroits sur lesdites pistes
prédéterminées des barreaux conducteurs de forte sec
tion reliés électriquement à des éléments du circuit de
la carte, et
~retrait de la résine de masquage.
De préférence, on prévoit également, avant le dépôt de la résine de masquage, une étape de dépôt d'un vernis de protection sur une région de faible largeur en périphérie desdites pistes prédéterminées.
La largeur du vernis de protection est avantageusement comprise entre 1 et 2 mm, et la résine de masquage est de préférence déposée en recouvrement partiel du vernis de protection, la largeur de ce recouvrement partiel étant typiquement comprise entre 0,5 et 1 mm.
0
On va maintenant décrire plus en détail l'invention, en référence aux dessins annexés.
La figure 1 est une vue perspective schématique d'une carte à circuit imprimé comportant des barreaux conducteurs selon l'invention.
La figure 2 est une vue de détail en coupe montrant la structure des différents éléments constituant cette carte.
0
La figure 1 est une vue d'ensemble d'une carte à circuit imprimé réalisée selon les enseignements de l'invention.
Celle-ci comporte, sur un substrat isolant 1 tel qu'un stratifié, des pistes conductrices telles que 2 et des pastilles et des vias métallisés tels que 3, l'ensemble de ces éléments constituant le circuit imprimé proprement dit.
En ce qui concerne les pistes devant transporter des faibles intensités ou ne devant introduire que de faibles pertes de potentiel entre deux points du circuit, on prévoit, de façon caractéristique de l'invention, de réaliser un renfort épais localisé 4 de manière à obtenir un barreau conducteur de forte section.
Le barreau a une largeur c d'au moins 2 mm, et une épaisseur e pouvant, typiquement, aller jusqu'à 1,5 mm.
On s'arrangera de préférence pour équilibrer symétriquement les barreaux sur les deux faces de la carte à circuit imprimé, afin de limiter le cambrage de celui-ci lors des cycles thermiques successifs.
Ce barreau selon l'invention est réalisé par des techniques en elles-mêmes connues de masquage et de dépôt de métallisation, typiquement par dépôt électrolytique de cuivre, de sorte qu'il n'est pas nécessaire de disposer d'outillages spécifiques ou supplémentaires pour la réalisation des barreaux conducteurs.
On va maintenant donner le détail du procédé de fabrication, en référence à la figure 2 qui montre, en coupe, les différentes couches successives des matériaux servant à obtenir la carte à circuit imprimé selon l'invention.
Les étapes de ce procédé de fabrication sont les suivantes, les étapes (3) à (9) étant des étapes optionnelles prévues pour des circuits multicouches:
1. Débit du substrat isolant plaqué de cuivre (stratifié
1 et 5).
2. Premier perçage et pose des pions d'alignement.
(3.) Nettoyage des substrats.
(4.) Dépôt d'une résine de masquage recouvrant les
pistes.
(5.) Gravure du cuivre non masqué.
(6.) Élimination de la résine de masquage déposée à
l'étape (4).
(7.) Préparation au collage des substrats.
(8.) Stratification des substrats.
(9.) Nettoyage des trous.
10. Perçage des trous à métalliser 3.
11. Nettoyage du circuit.
12. Dépôt chimique et complément par dépôt électrolyti
que d'une couche de cuivre (6) de 10 wn.
13. Dépôt d'une couche de résine de masquage sur les
régions complémentaires des pistes 2 et des pastil
les 3.
14. Dépôt d'une couche de cuivre électrolytique 7, sur
une épaisseur de 20 Fm environ.
15. Dépôt sur la couche de cuivre d'un alliage étain
plomb 8.
16. Élimination du masque de gravure déposé à l'étape
(13).
17. Gravure du cuivre, sur toute son épaisseur, dans les
zones précédemment recouvertes par la résine de
masquage et où le cuivre, non revêtu d'étain-plomb,
apparaît à nu.
18. Surfusion de l'alliage étain-plomb.
19. Dépôt, en périmètre de la piste devant recevoir la
métallisation épaisse, d'un vernis de protection 9 sur
une faible largeur (c'est-à-dire une largeur a de
l'ordre de 1 à 2 mm, typiquement 1,5 mm).
Ce vernis de protection est un vernis d'épargne,
appliqué de manière classique au travers d'un écran
de sérigraphie ; il n'est pas destiné à être éliminé
ultérieurement.
20. Dépôt d'une résine de masquage 10 sur la zone com
plémentaire de la surface devant recevoir la métalli
sation épaisse.
Cette résine de masquage est un vernis pelable,
appliqué également de manière classique au travers
d'un écran de sérigraphie, et servant en particulier à
protéger les trous métallisés 3 et les zones adja
centes lors de la phase ultérieure de dépôt de la
métallisation épaisse.
De préférence, cette résine de masquage 10 recouvre
partiellement le vernis de protection périphérique 8,
la largeur b du recouvrement pouvant être par
exemple de l'ordre de 0,70 mm.
21. Élimination de l'alliage étain-plomb dans la zone en
épargne des couches de vernis de protection 9 et de
résine de masquage 10, de manière à mettre à nu la
couche de cuivre 7 au travers de parties en dépouille
d'étain-plomb telles que celle repérée en 11.
22. Dépôt d'une couche épaisse de métallisation 12, des
tinée à former le barreau conducteur.
Le métal utilisé est de préférence le cuivre, mais on
pourrait également utiliser d'autres métaux tels que
le nickel, l'or, l'argent, ... pour assurer un dépôt
guidé, par voie électrolytique.
L'épaisseur de la métallisation est choisie en fonc
tion de la densité de courant que devra supporter le
barreau conducteur, et variera entre 0 et 1,5 mm,
avec une valeur typique de l'ordre de 0,6 mm.
23. Dépôt électrolytique d'une couche d'étain de passiva
tion 13 à aspect de surface brillant.
On notera que la figure 2 correspond au produit
obtenu à ce stade du processus.
24. Élimination de la résine de masquage 10.
25. Perçage des trous mécaniques (c'est-à-dire les trous
autres que ceux des vias) et découpe finale du cir
cuit.
26. Contrôle final.
27. Nettoyage et conditionnement.
On notera que les opérations ci-dessus sont, chacune, des opérations faisant appel à des techniques classiques, bien connues de la technologie de fabrication des cartes à circuit imprimé.
En ce qui concerne l'enchaînement des différentes opérations, la séquence est classique, à l'exception des opérations (13), (19), (22) et (24) qui, bien que ne faisant appel qu'à des techniques en elles-mêmes classiques, sont spécifiques à la mise en oeuvre la présente invention.

Claims (10)

REVENDICATIONS
1. Une carte à circuit imprimé, pourvue de barreaux conducteurs (4) de forte section reliés électriquement à des éléments du circuit de la carte,
caractérisée en ce que les barreaux sont des barreaux non rapportés formés par des métallisations épaisses (12, 13) déposées par masquage sur certaines pistes (2) prédéterminées du circuit imprimé.
2. La carte de la revendication 1, dans laquelle le matériau du barreau comprend du cuivre (12).
3. La carte de la revendication 1, dans laquelle le matériau du barreau est déposé électrolytiquement.
4. La carte de la revendication 1, dans laquelle l'épaisseur (e) du barreau est comprise entre 0 et 1,5 mm.
5. La carte de la revendication 1, dans laquelle la largeur (c) du barreau est d'au moins 2 mm.
6. Un procédé de fabrication d'une carte à circuit imprimé, caractérisé en ce qu'il comprend les étapes successives de:
~préparation d'un substrat (1),
~formation d'une couche conductrice (5, 6, 7),
~masquage et gravure des pistes (2) du circuit
imprimé,
~dépôt d'une résine de masquage (10) dans une région
complémentaire de certaines pistes prédéterminées du
circuit imprimé, et
~dépôt d'une métallisation épaisse (12, 13) dans des
régions en épargne définies par cette résine de mas
quage, de manière à former à ces endroits sur lesdites
pistes prédéterminées des barreaux conducteurs de
forte section reliés électriquement à des éléments du
circuit de la carte, et
- retrait de la résine de masquage.
7. Le procédé de la revendication 6, dans lequel on prévoit également, avant le dépôt de la résine de masquage, une étape de:
~dépôt d'un vernis de protection (9) sur une région de
faible largeur en périphérie desdites pistes prédéter
minées.
8. Le procédé de la revendication 7, dans lequel la largeur (a) du vernis de protection (9) est comprise entre 1 et 2 mm.
9. Le procédé de la revendication 7, dans lequel la résine de masquage (10) est déposée en recouvrement partiel du vernis de protection (9).
10. Le procédé de la revendication 9, dans lequel la largeur (b) de recouvrement partiel est comprise entre 0,5 et 1 mm.
FR9000428A 1990-01-16 1990-01-16 Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication. Withdrawn FR2657217A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR9000428A FR2657217A1 (fr) 1990-01-16 1990-01-16 Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9000428A FR2657217A1 (fr) 1990-01-16 1990-01-16 Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.

Publications (1)

Publication Number Publication Date
FR2657217A1 true FR2657217A1 (fr) 1991-07-19

Family

ID=9392794

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9000428A Withdrawn FR2657217A1 (fr) 1990-01-16 1990-01-16 Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.

Country Status (1)

Country Link
FR (1) FR2657217A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2737836A1 (fr) * 1995-08-07 1997-02-14 Mecanismos Aux Ind Integration electronique dans des boitiers d'entretien

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1078198B (de) * 1957-09-25 1960-03-24 Standard Elektrik Lorenz Ag Verfahren zur Verstaerkung von Kontaktstellen an Leitungen gedruckter Schaltungen
DE3433251A1 (de) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
DE3639604A1 (de) * 1986-11-20 1988-05-26 Bbc Brown Boveri & Cie Verfahren zur herstellung lotverstaerkter leiterbahnen
EP0312607A1 (fr) * 1987-04-28 1989-04-26 Fanuc Ltd. Plaquette de circuits imprimes d'alimentation et procede de fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1078198B (de) * 1957-09-25 1960-03-24 Standard Elektrik Lorenz Ag Verfahren zur Verstaerkung von Kontaktstellen an Leitungen gedruckter Schaltungen
DE3433251A1 (de) * 1984-08-16 1986-02-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
DE3639604A1 (de) * 1986-11-20 1988-05-26 Bbc Brown Boveri & Cie Verfahren zur herstellung lotverstaerkter leiterbahnen
EP0312607A1 (fr) * 1987-04-28 1989-04-26 Fanuc Ltd. Plaquette de circuits imprimes d'alimentation et procede de fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 22, no. 6, novembre 1979, NEW YORK US page 2258 P. F. LANSING: "POWER BOARD ADDITIVE CIRCUITRY WITH MULTI-WIRE" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2737836A1 (fr) * 1995-08-07 1997-02-14 Mecanismos Aux Ind Integration electronique dans des boitiers d'entretien
NL1003727C2 (nl) * 1995-08-07 1998-12-22 Mecanismos Aux Ind In een onderhoudsdoos geïntegreerde elektronica.

Similar Documents

Publication Publication Date Title
KR900007691B1 (ko) 로듐피복금 ic 금속처리방법
EP0101409B1 (fr) Circuit imprimé et procédé de fabrication du circuit
KR950034679A (ko) 다층회로 디바이스 및 그의 제조방법
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
GB1527108A (en) Methods of forming conductors on substrates involving electroplating
US3622385A (en) Method of providing flip-chip devices with solderable connections
KR940010224A (ko) 절연 기판의 주표면상에 박막 성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성 방법
FR2480553A1 (fr) Plaquette a circuits imprimes et procede pour sa fabrication
US4342020A (en) Electrical network
US4930215A (en) Method for the fabrication of a connection zone for a symmetrical strip line type microwave circuit and circuit obtained thereby
EP0380289B1 (fr) Procédé de fabrication d'un substrat céramique multicouche
FR2657217A1 (fr) Carte a circuit imprime comportant des barreaux conducteurs de forte section, et son procede de fabrication.
KR20000047626A (ko) 반도체 장치의 제조 방법
FR2513476A1 (fr) Plaquette a circuit a plusieurs couches et son procede de fabrication
FR2759528A1 (fr) Procede de realisation de circuits imprimes a double epargne
US20030164303A1 (en) Method of metal electro-plating for IC package substrate
FR2632454A1 (fr) Circuit integre hybride encapsule dans un boitier en matiere plastique
EP0163581B1 (fr) Procédé de réalisation d'un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif
US6376054B1 (en) Surface metallization structure for multiple chip test and burn-in
US3554876A (en) Process for etching and electro plating a printed circuit
US5858254A (en) Multilayered circuitized substrate and method of fabrication
FR2498873A1 (fr) Procede de fabrication de circuits imprimes
CN87105669A (zh) 可除去的共用条

Legal Events

Date Code Title Description
ST Notification of lapse