DE3527967A1 - Verfahren zur herstellung von leiterplatten - Google Patents

Verfahren zur herstellung von leiterplatten

Info

Publication number
DE3527967A1
DE3527967A1 DE19853527967 DE3527967A DE3527967A1 DE 3527967 A1 DE3527967 A1 DE 3527967A1 DE 19853527967 DE19853527967 DE 19853527967 DE 3527967 A DE3527967 A DE 3527967A DE 3527967 A1 DE3527967 A1 DE 3527967A1
Authority
DE
Germany
Prior art keywords
layer
metallization
high frequency
frequency
atomization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853527967
Other languages
English (en)
Inventor
Stauros Dr Rer Nat Smernos
Gerhard Dipl Ing Seibold
Hans Dr Rer Nat Volz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19853527967 priority Critical patent/DE3527967A1/de
Publication of DE3527967A1 publication Critical patent/DE3527967A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Her­ stellung von Leiterplatten mit durchkontaktierten Lö­ chern, bei dem eine Metallisierung durch Kathodenzer­ stäubung aufgebracht und anschließend verstärkt wird.
Aus der DE-PS 31 45 584 ist es bereits bekannt, Lei­ terplatten mit leitenden Schichten zu versehen, bei de­ nen auch die Wand von Bohrungen in dem Substrat mit einer leitfähigen Beschichtung versehen wird. In dieser Patentschrift ist dargelegt, daß es schwierig ist, bei der Beschichtung von Substraten mit leitenden Schichten auch leitende Überzüge an den Innenwänden der Lö­ cher des Substrats zu erzeugen. Die leitenden Schichten werden bei dem bekannten Verfahren durch Aufdruk­ ken einer elektrisch leitfähigen Paste erzeugt. Um eine leitfähige Beschichtung der Lochwände zu erzielen, wird mittels eines verformbaren Druckstempels die leit­ fähige Paste in die Bohrungen des Substrats einge­ drückt.
Man hat auch schon versucht, solche leitfähige Pasten dadurch in die Bohrungen des Substrats hineinzubrin­ gen, daß auf der nicht zu beschichtenden Seite des Sub­ strats ein Unterdruck erzeugt wird, wodurch die leitfähi­ ge Paste durch den Druck der umgebenden Atmosphäre in die Löcher hineingedrückt werden soll.
Abgesehen davon, daß diese Verfahren in der Praxis aufwendig sind, ist es auch schwierig, eine genügend niedrigviskose leitfähige Paste zu finden, die einerseits durch die oben genannten Verfahren in Löcher von eini­ gen Zehntel Millimetern Durchmesser hineingebracht werden kann, die aber anderseits nach dem Einbrennen Schichten von sehr guter Leitfähigkeit ergibt.
Aus der DE-PS 31 45 584 ist es weiter bekannt, auf isolierenden Substraten eine Metallisierung durch Ka­ thodenzerstäubung und anschließende galvanische Ver­ stärkung zu erzeugen. Das Aufbringen von Material durch Gleichstrom-Kathodenzerstäubung ist jedoch sehr langwierig. Außerdem ist es nach dieser Veröffent­ lichung erforderlich, zur Erzielung einer guten Haftung der Metallisierungsschicht in den Bohrungen deren Wände aufzurauhen.
In neuerer Zeit werden zur Herstellung von Leiter­ platten mit Email beschichtete Stahlsubstrate verwen­ det. Zur Herstellung von leitenden Schichten auf email­ lierten Stahlsubstraten wurden bisher leitende Pasten verwendet, die einen Anteil an Glas enthalten. Das Durchkontaktieren von Bohrungen ist jedoch dabei schwierig, wobei die Schwierigkeit mit der Anzahl der Bohrungen pro Flächeneinheit zunimmt.
Aufgabe der Erfindung ist es, ein Verfahren zur Her­ stellung von Leiterplatten mit durchkontaktierten Lö­ chern auf der Basis von emaillierten Stahlsubstraten an­ zugeben, bei dem die erhaltenen Metallschichten nicht nur gut auf dem Email haften, sondern mit dem es auch ohne weiteres möglich ist, die Innenwald von Löchern im Substrat in einfacher Weise mit einer leitenden Schicht zu überziehen.
Diese Aufgabe wird durch die im Kennzeichen des Patentanspruchs 1 angegebenen Maßnahmen gelöst.
Vorteilhafte Weiterbildungen des Verfahrens gemäß der Erfindung können den Unteransprüchen entnom­ menwerden.
Gemäß der Erfindung werden mit Löcher versehene Stahlsubstrate, die auf der gesamten Oberfläche einen Emailüberzug haben, dadurch metallisiert, daß das Me­ tall durch Hochfrequenzzerstäubung in einem Edelgas mit einer Frequenz von mindestens 1 kHz beschichtet wird.
Es hat sich überraschenderweise gezeigt, daß mit die­ sem besonderen Verfahren sehr gut haftende Schichten auf der ganzen Emailschicht einschließlich der in den Löcherwänden befindlichen Schicht erhalten werden können.
Die Hochfrequenzzerstäubung wird vorzugsweise bei einem Druck von 0,5 bis 3 Pascal durchgeführt.
Für die Hochfrequenzzerstäubung eignen sich vor­ zugsweise Frequenzen von mehreren MHz. Als beson­ ders geeignet hat sich eine Frequenz von 13,56 MHz erwiesen.
Durch Hochfrequenzzerstäubung lassen sich in ver­ hältnismäßig kurzer Zeit genügend dicke, fest haftende Überzüge erhalten. Die Dicke der aufgestäubten Über­ züge beträgt vorzugsweise 0,5 bis 5 µm. Als bevorzug­ tes Schichtmaterial wird Kupfer verwendet.
Die durch Hochfrequenzzerstäubung erhaltene Schicht kann leicht weiter verstärkt werden, wozu vor­ zugsweise die stromlose Metallabscheidung verwendet wird.
Bei der Herstellung von Schichtstrukturen wird auf die, ggf. verstärkte, Metallisierungsschicht ein Muster aus einem Abdeckmaterial, das durch Hochfrequenz­ zerstäubung aufgebracht wird, erzeugt und die erhalte­ ne Schichtenanordnung einer Behandlung unterworfen, durch welche die nicht abgedeckten Teile der Metalli­ sierungsschicht entfernt werden.
Das durch Hochfrequenzzerstäubung aufgebrachte Abdeckmaterial haftet sehr gut auf der Metallisierungs­ schicht, so daß die abgedeckten Teile der Metallisie­ rungsschicht zuverlässig geschützt sind.
Als Abdeckmaterial kann beispielsweise ein Metall­ oxid, wie z. B. Titanoxid, aufgebracht werden, das durch Sputtern wesentlich schlechter abgetragen wird als das Schichtmaterial, wie z. B. Kupfer. Durch einen Sputter­ prozeß können dann die nicht abgedeckten Teile des Schichtmaterials entfernt werden.
Vorteilhafter ist es jedoch, die nicht benötigten Teile des Schichtmaterials durch einen chemischen Ätzvor­ gang zu entfernen. Das Abdeckmaterial muß dann resi­ stent gegen das Ätzmittel sein. Als besonders vorteilhaft hat sich eine dünne Abdeckschicht aus Gold erwiesen. Diese schützt das Schichtmaterial auch später vor Kor­ rosion und verbessert dessen Lötbarkeit.
Zur Erzeugung des Musters aus Abdeckmaterial wird zunächst auf der Metallisierungsschicht in an sich be­ kannter Weise ein Muster aus Fotolack erzeugt, wobei die Teile der Schicht mit Fotolack bedeckt sind, die später entfernt werden sollen.
Dann wird durch Hochfrequenzzerstäubung das Ab­ deckmaterial, z. B. Gold, aufgebracht. Das Abdeckmate­ rial liegt also teils auf der Fotolackschicht, teils direkt auf der Metallisierungsschicht, beispielsweise aus Kup­ fer.
Danach wird die Fotolackschicht entfernt und damit auch die auf dieser angeordneten Teile des Abdeckma­ terials.
Die freiliegenden Teile der Metallisierungsschicht werden nun mit einem der bekannten Ätzmittel ent­ fernt.
Auf diese Weise wird eine auf der Emailschicht gut haftende und gut lötfähige Metallisierungsschicht in Form eines Leitermusters erhalten und gleichzeitig wer­ den sehr gute Durchkontaktierungen an den emaillier­ ten Bohrungen erhalten.
Ausführungsbeispiel
Ein mit Bohrungen versehenes und mit einer Email­ schicht auf der ganzen Oberfläche überzogenes Stahl­ substrat wird zunächst gründlich gereinigt, was bei­ spielsweise in Alkohol durch Ultraschalleinwirkung ge­ schehen kann.
Dann wird das Substrat in einen Edelstahlrezipienten eingebracht, so daß es etwa parallel zu einem gegen­ überliegenden Kupfertarget von etwas größerer Flä­ chenausdehnung als das Substrat angeordnet ist. Der Rezipient enthält Argon mit einem Druck von etwa 0,5 Pascal. Die angelegte Spannung beträgt 1,2 Kilovolt, die Frequenz 13,56 MHz. Die Substratvorspannung be­ trägt etwa 10% der Hochfrequenz und 80 V Gleich­ spannung. Die Zerstäubungsleistung beträgt etwa 4,3 Watt pro cm2. Unter diesen Bedingungen kann eine Kupferschicht mit einer Dicke von 5 µm innerhalb von einer Stunde erhalten werden. Es genügt aber auch, eine Schicht von 0,2 µm zu erzeugen und diese in geeigneter Weise zu verstärken. Vorzugsweise wird die Verstär­ kung durch stromlose Metallisierung vorgenommen.
Zur Herstellung eines Leiterbahnenmusters wird ein Fotolack oder eine entsprechende Fotolackfolie mit ei­ ner Dicke von etwa 1 µm aufgebracht und mit einem negativen Bild des Musters belichtet. Der unbelichtete Fotolack wird dann entfernt, so daß an diesen Stellen die Kupferschicht freiliegt. Die ganze Fläche, also das ver­ bliebene Fotolackmuster sowie die freigelegten Teile der Kupferschicht, wird dann durch Hochfrequenzzer­ stäubung in der oben beschriebenen Weise mit einer Goldschicht von 0,2 µm Dicke überzogen und danach das Fotolackmuster mit den darauf angeordneten Teilen der Goldschicht entfernt. Nun werden die nicht mit ei­ ner Goldschicht bedeckten Teile der Kupferschicht mit einem der bekannten Atzmittel entfernt, wobei die Goldschicht als Atzschutzmaske dient.
Infolge der sehr guten Haftung der Goldschicht auf der Kupferschicht wird dabei ein Leiterbahnmuster mit glatten Kanten erhalten. Die auf den Kupferbahnen ver­ bleibende Goldschicht dient als Korrosionsschutz und verbessert wesentlich deren Lötbarkeit.

Claims (8)

1. Verfahren zur Herstellung von Leiterplatten mit durchkontaktierten Löchern, bei dem eine Metalli­ sierung durch Kathodenzerstäubung aufgebracht wird, dadurch gekennzeichnet, daß als Substrat ein mit Email beschichtetes Stahlsubstrat verwen­ det wird und die Metallisierung durch Hochfre­ quenzzerstäubung in einem Edelgas mit einer Fre­ quenz von mindestens 1 kHz vorgenommen wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Hochfrequenzzerstäubung bei ei­ nem Druck von 0,5 bis 3 Pascal durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Hochfrequenzzerstäubung mit ei­ ner Frequenz von mehreren MHz durchgeführt wird.
4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß die Hochfrequenzzerstäubung mit ei­ ner Frequenz von 13,56 MHz durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die durch Hochfre­ quenzzerstäubung aufgebrachte Metallschicht mit­ tels stromloser Metallisierung verstärkt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Metallisierungs­ material Kupfer verwendet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf die Metallisie­ rungsschicht ein Muster aus einem Abdeckmateri­ al, das durch Hochfrequenzzerstäubung aufge­ bracht wird, erzeugt wird, und die erhaltene Schich­ tenanordnung einer Behandlung unterworfen wird, durch welche nur die nicht abgedeckten Teile der Metallisierungsschicht entfernt werden.
8. Verfahren nach Anspruch 7, dadurch gekenn­ zeichnet, daß auf der Metallisierungsschicht ein Muster aus Gold erzeugt und die Schichtenanord­ nung mit einem Ätzmittel behandelt wird, durch das die nicht mit Gold bedeckten Teile der Metalli­ sierungsschicht entfernt werden.
DE19853527967 1985-08-03 1985-08-03 Verfahren zur herstellung von leiterplatten Withdrawn DE3527967A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853527967 DE3527967A1 (de) 1985-08-03 1985-08-03 Verfahren zur herstellung von leiterplatten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853527967 DE3527967A1 (de) 1985-08-03 1985-08-03 Verfahren zur herstellung von leiterplatten

Publications (1)

Publication Number Publication Date
DE3527967A1 true DE3527967A1 (de) 1987-02-05

Family

ID=6277667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853527967 Withdrawn DE3527967A1 (de) 1985-08-03 1985-08-03 Verfahren zur herstellung von leiterplatten

Country Status (1)

Country Link
DE (1) DE3527967A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278485A2 (de) * 1987-02-13 1988-08-17 Aristo Graphic Systeme GmbH & Co KG Verfahren zur Herstellung eines Digitalisiertabletts
WO1990009089A1 (en) * 1989-01-30 1990-08-09 Svein Hestevik A method of manufacturing a substrate for placement of electrical and/or electronic components
US5290606A (en) * 1989-01-30 1994-03-01 Svein Hestevik Method for manufacturing a substrate for a printed circuit board
EP1387602A1 (de) * 2002-07-31 2004-02-04 Fox Technologies S.r.l. Verfahren zum Herstellen einer elektrisch leitenden Beschichtung auf Substraten für Leiterplatten

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278485A2 (de) * 1987-02-13 1988-08-17 Aristo Graphic Systeme GmbH & Co KG Verfahren zur Herstellung eines Digitalisiertabletts
EP0278485A3 (en) * 1987-02-13 1989-09-20 Aristo Graphic Systeme Gmbh & Co Kg Process for making a digitalization board
WO1990009089A1 (en) * 1989-01-30 1990-08-09 Svein Hestevik A method of manufacturing a substrate for placement of electrical and/or electronic components
US5290606A (en) * 1989-01-30 1994-03-01 Svein Hestevik Method for manufacturing a substrate for a printed circuit board
EP1387602A1 (de) * 2002-07-31 2004-02-04 Fox Technologies S.r.l. Verfahren zum Herstellen einer elektrisch leitenden Beschichtung auf Substraten für Leiterplatten

Similar Documents

Publication Publication Date Title
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2104058A1 (de) Verfahren zur vorzugsweise beidseiügen Beschichtung von Kunststofffolien mit Metall
DE3045281T1 (de) Solution for activation of dielectric surface and obtaining conducting layer thereon
EP0466202A1 (de) Verfahren zur Herstellung von Leiterplatten
DE4125879A1 (de) Gedruckte leiterplatten und verfahren zu ihrer herstellung
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE3408630A1 (de) Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
DE3433251A1 (de) Verfahren zur herstellung von galvanischen lotschichten auf anorganischen substraten
EP0168509A1 (de) Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens
EP0549791B1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE3700912C2 (de)
DE69008459T2 (de) Verfahren zur Herstellung eines Substrates für Dickschichtschaltkreise.
DE3008143A1 (de) Verfahren zur herstellen von gedruckten leiterplatten mit lochungen, deren wandungen metallisiert sind
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3527967A1 (de) Verfahren zur herstellung von leiterplatten
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DD157989A3 (de) Verfahren zur strukturierten chemisch-reduktiven metallabscheidung
DE3922477A1 (de) Quellmittel zur vorbehandlung von kunstharzen vor einer stromlosen metallisierung
DE4131065A1 (de) Verfahren zur herstellung von leiterplatten
DE2515875A1 (de) Gedruckte schaltung und verfahren zu ihrer herstellung
DE69023816T2 (de) Verfahren zur Herstellung gedruckter Schaltungsplatten.
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
EP0136364B1 (de) Verfahren und Anordnung zum selektiven, selbstjustierten Aufbringen von Metallschichten und Verwendung des Verfahrens
EP1112586A2 (de) Verfahren zum aufbringen von metallischen leiterbahnen als elektroden auf eine kanalplatte für grossflächige flachbildschirme
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee