KR20010071675A - 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그의 제조방법 - Google Patents
프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20010071675A KR20010071675A KR1020007014957A KR20007014957A KR20010071675A KR 20010071675 A KR20010071675 A KR 20010071675A KR 1020007014957 A KR1020007014957 A KR 1020007014957A KR 20007014957 A KR20007014957 A KR 20007014957A KR 20010071675 A KR20010071675 A KR 20010071675A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- nickel
- conductor layer
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0361—Etched tri-metal structure, i.e. metal layers or metal patterns on both sides of a different central metal layer which is later at least partly etched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
- Y10T428/1291—Next to Co-, Cu-, or Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12931—Co-, Fe-, or Ni-base components, alternative to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12944—Ni-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은, 저렴하게 제조할 수 있으면서 양호한 특성을 갖는 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다. 따라서, 도체층 등 (10, 17, 18) 을 형성하는 구리박재 (19, 24, 33) 와 에칭스톱퍼층 (11, 12) 을 형성하는 니켈도금 (20,21) 을 다층에 적층함과 동시에 압접하여 프린트회로기판용 클래드판 (34) 을 형성하고, 이 프린트회로기판용 클래드판 (34) 을 선택적으로 에칭하여 베이스를 제조하고, 베이스의 표면에 외부도체층 (15, 16) 을 형성함과 동시에 패터닝을 실시하고, 도체층 (10, 15, 16) 간의 전기적접속을 구리박재 (19, 24, 33) 나 니켈도금 (20, 21) 을 에칭하여 형성한 기둥형상도체 (17, 18) 를 통하여 실시함으로써 다층프린트회로기판을 제조한다.
Description
근년, 반도체 디바이스의 고집적화, 다핀화, 소형화, 또, 전자기기의 소형·경량화에 따라, 고밀도의 실장기판이 요구되게 되어 오고 있어, 이를 가능하게 하기 위해, 프린트회로기판의 다층화, 배선밀도의 향상에 관한 연구·개발이 실시되어 왔다.
그리고, 다층화하는 방식의 하나로서, 소위 빌드업 방식에 의한 다층화가 개발되어 널리 실시되고 있다. 이 방법은, 절연층과 회로를 적층시켜 가는 방법으로, 층간의 접속은, 절연층에 포트에칭을 실시하여, 바이어홀을 형성하고, 그 표면에 도금을 실시함으로써 행하는 것으로, 바이어홀의 형성에 레이저를 사용하는 경우도 있다.
일본 특개평 8-264971 호에 이와 같은 빌드업방식을 사용하는 다층 프린트회로기판의 제조방법이 개시되어 있고, 이 제조방법을 도 9 를 참조하여 간단하게 설명하면 이하와 같게 된다.
먼저, 내층도체패턴 (50) 을 갖는 내층기판 (51) 상에 있어서의 패턴비형성영역 (52) 에, 먼저, 제 1 수지층 (53) 을 형성한다. 제 1 수지층 (53) 은, 내층도체패턴 (50) 의 측면과의 사이에 소정의 클리어런스 (54) 를 유지하도록 형성된다. 다음에, 수지와니스를 도포, 경화에 의해, 절연층을 구성하는 제 2 수지층 (55) 을 형성한다. 제 2 수지층 (55) 은, 클리어런스 (54) 를 매우면서 내층도체패턴 (50) 및 제 1 수지층 (53) 을 피복한다. 또한, 제 2 수지층 (55) 상에 접착제층 (56) 을 형성한 후 조화를 실시하여, 무전해도금에 의해 접착제층 (56) 상에 외층도체패턴 (57) 을 형성한다.
그러나, 상기의 빌드업 다층프린트회로기판은, 아직, 이하의 해결해야하는 과제를 갖고 있었다.
즉, 상기의 방법에 있어서는, 내층도체패턴 (50) 을 갖는 내층기판 (51) 의 양측에 외층도체패턴 (57) 을 적층하여 다층프린트회로기판을 제조할 때에, 제 1 수지층 (53) 의 형성, 수지와니스의 도포, 경화에 의한 제 2 수지층 (55) 의 형성, 또한 접착제층 (56) 의 형성이란 복잡한 공정을 필요로 하기 때문에, 빌드업 다층프린트회로기판의 저비용화를 꾀할 수 없었다.
또, 다층프린트회로기판을 제조하는 다른 방법으로서 금속박막을 증착법에 의해 피착하는 방법이 있으나, 이 방법에서는, 피막의 형성이 얇은 (예컨대 수 ㎛) 경우에는 포어가 발생하기 쉽고, 두꺼운 (예컨대 수 10 ㎛ 이상) 경우에는 작업성이 나빠, 비용이 상승되는 문제가 있었다.
본 발명은, 이와 같은 과제를 해결하고자 하는 것으로, 저렴하게 제조할 수 있으면서 양호한 특성을 갖는 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 반도체의 다집적화에 대응할 수 있는 다층 프린트회로기판 및 그 제조방법에 관한 것이다.
도 1 은, 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 2 는, 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 3 은, 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 4 는 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 5 는 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 6 은, 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 7 은 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조방법의 공정설명도이다. 도 8 은, 클래드금속판의 제조장치의 단면정면도이다. 도 9 는 종래의 다층프린트회로기판의 정면도이다.
청구항 1 의 프린트회로기판용 클래드판은, 구리박재와 니켈박재를 0.1 ∼ 3% 압하율로 압접하여 제조되는 것을 특징으로 한다.
청구항 2 의 클래드판은, 편면 또는 양면에 니켈도금을 구비하는 구리박재와, 다른 구비박재 또는 편면에 니켈도금을 구비하는 구리박재를 0.1 ∼ 3% 의 압하율로 압접하여 제조되는 것을 특징으로 한다.
청구항 3 의 클래드판은, 구리/니켈/구리/니켈/구리의 5 층인 것을 특징으로 한다.
청구항 4 의 다층프린트회로기판은, 청구항 1 또는 2 기재의 프린트회로기판용 클래드판을 선택적으로 에칭하여 내부도체층을 갖는 베이스를 형성하고, 이 베이스의 표면에 절연층 및 외부도체층을 형성하여, 이 외부도체층에 패터닝을 실시하고, 다시 내부도체층과 외부도체층을 이 베이스내에 에칭에 의해 형성한 기둥형상 도체를 통하여 전기적으로 접속한 구성을 갖는 것을 특징으로 한다.
청구항 5 의 다층프린트회로기판의 제조방법은, 도체층 등을 형성하는 구리박재와 에칭스톱층을 형성하는 니켈박재 또는 니켈도금을 적층함과 동시에 0.1 ∼ 3% 의 압하율로 압접하여 프린트회로기판용 클래드판을 형성하고, 이 다층클래드판을 선택적으로 에칭하여 베이스를 제조하고, 이 베이스의 표면에 절연층 및 외부도체층을 형성하여, 이 외부도체층에 패터닝을 실시하고, 다시 내부도체층과 외부도체층을 이 베이스내에 에칭에 의해 형성한 기둥형상 도체를 통하여 전기적으로 접속함으로써 다층프린트회로기판을 제조하는 것을 특징으로 한다.
청구항 6 의 제조방법은, 상기 프린트회로기판용 클래드판이, 진공조내에서 상기 구리박과 상기 니켈박 또는 니켈도금의 접합면을 미리 활성화처리한 후, 상기 구리박과 상기 니켈박재 또는 니켈도금을 적층하여 0.1 ∼ 3% 의 압하율로 냉간압접함으로서 형성하고, 이 때, 상기 활성화처리를 ① 1×10-1∼ 1×10-4Torr 의 극저압불활성가스분위기중에서, ② 접합면을 갖는 상기 구리박재와 상기 니켈도금을 각각 어스접지한 일방의 전극 (A) 과 절연지지된 다른 전극 (B) 과의 사이에 1 ∼ 50 ㎒ 의 교류를 인가하여 글로우방전을 실시시키고, ③ 또한, 상기 글로우방전에 의해 발생한 플라즈마중에 노출되는 전극의 면적이, 전극 (B) 의 면적의 1/3 이하이고, ④ 스패터 에칭처리함으로써 실시하도록 된 것을 특징으로 한다.
이하, 첨부도면에 나타낸 일 실시형태를 참조하여, 본 발명을 구체적으로 설명한다.
먼저, 본 발명의 일 실시형태에 관련되는 다층프린트회로기판의 제조에 대하여, 도 7 을 참조하여 설명한다.
도시하는 바와 같이, 구리박으로 이루어지는 내부도체층 (10 ; 에컨대, 10 ∼ 100 ㎛) 의 양면에는 니켈도금으로 이루어지는 에칭스톱퍼층 (11, 12 ; 예컨대, 두께 0.5 ∼ 3 ㎛) 이 접합되어, 베이스의 코어를 형성하고 있다. 내부도체층 (10) 의 양면에는 수지로 이루어지는 절연층 (13, 14) 을 사이에 두고 구리도금으로 이루어지는 외부도체층 (15, 16 ; 예컨대 두께 10 ∼ 100 ㎛) 이 형성되어 있다. 그리고, 내부도체층 (10) 과 외부도체층 (15, 16) 은 구리로 이루어지는 기둥형상 도체 (17, 18 ; 예컨대 10 ∼ 100 ㎛) 에 의해 전기적으로 접속함으로써 베이스를 형성하고 있다. 그리고, 이 외부도체층 (15, 16) 의 표면에 패터닝을 실시함으로서, 다층프린트회로기판을 형성하고 있다.
다음으로, 상기의 다층프린트회로기판의 제조방법에 대하여 설명한다.
먼저, 다층프린트회로기판을 제조했을 때에 내부도체층 (10) 이 되는 구리박 (19 ; 예컨대 두께 10 ∼ 100 ㎛) 의 양면에 에칭스톱퍼층 (11, 12) 이 되는 니켈도금 (20, 21) 을 실시하여 니켈도금 구리박재 (22) 를 제조한다 (도 1 참조).
니켈도금구리박재 (22) 를, 도 8 에 나타낸 클래드판 제조장치에 있어서의 되감기 릴 (23) 에 감는다. 또, 기둥형상 도체 (17) 로 되는 구리박재 (24) 를 되감기릴 (25) 에 감는다.
되감기 릴 (23, 25) 로부터 니켈도금구리박재 (22) 와 구리박재 (24) 를 동시에 되감아, 그 일부를 에칭챔버 (26) 내에 돌출된 전극롤 (27, 28) 에 감아, 에칭챔버 (26) 내에서, 스패터에칭처리하여 활성화한다.
이 때, 활성화처리는, 본 출원인이 앞에 일본 특개평 1-224184 호에서 개시한 바와 같이, ① 1×10-1∼ 1×10-4Torr 의 극저압불활성가스분위기중에서, ② 접합면을 갖는 각각 어스접지한 니켈도금구리박재 (22) 와 구리박재 (24) 로 이루어진 일방의 전극 (A) 과 절연지지된 다른 전극 (B) 과의 사이에 1 ∼ 50 ㎒ 의 교류를 인가하여 글로우방전을 실시시키고, ③ 또한, 상기 글로우방전에 의해 발생한 플라즈마중에 노출되는 전극의 면적이, 전극 (B) 의 면적의 1/3 이하이고, ④ 스패터에칭처리함으로써 실시한다.
그 후, 진공조 (29) 내에 형성한 압연유닛 (30) 에 의해 냉간압접하고, 3 층 구조를 갖는 프린트회로기판용 클래드판 (31) 을 권취롤 (32) 에 감는다.
다음에, 이 3 층 구조를 갖는 프린트회로기판용 클래드판 (31) 을 다시 되감기 릴 (23) 에 감는다. 또, 기둥형상 도체 (18) 가 되는 구리박재 (33 ; 도 1 참조) 를 되감기 릴 (25) 에 감는다. 되감기 릴 (23, 25) 로부터 클래드판 (31) 과 구리박재 (33) 를 각각 되감고, 그 일부를 에칭챔버 (26) 내에 돌출된 전극롤(27, 28) 에 감아, 에칭챔버 (26) 내에서, 스패터에칭처리되어 활성화된다.
이 경우도, 활성화처리는, 마찬가지로, ① 1×10-1∼ 1×10-4Torr 의 극저압불활성가스분위기중에서, ② 접합면을 갖는 각각 어스접지한 프린트회로기판용 클래드판 (31) 과 구리박재 (33) 로 이루어진 일방의 전극 (A) 과 절연접지된 다른 전극 (B) 과의 사이에 1 ∼ 50 ㎒ 의 교류를 인가하여 글로우방전을 실시시키고, ③ 또한, 상기 글로우방전에 의해 발생한 플라즈마중에 노출되는 전극의 면적이, 전극 (B) 의 면적의 1/3 이하에서, ④ 스패터 에칭처리함으로써 실시하고, 도 1 에 나타낸 바와 같이, 5 층 구조를 갖는 프린트회로기판용 클래드판 (34) 을 제조한다.
또한, 상기에서는, 구리박재에 미리 니켈도금을 한 것을 압접하는 예를 설명했는데, 니켈도금 대신에 상기 설비를 사용하여 구리박재에 니켈박을 압접한 것을 사용할 수도 있다. 이 경우, 구리박재의 양면에 니켈박을 압접한 것도 적용할 수 있다.
또, 상기 설비를 사용하여 압접을 반복함으로써, 구리/니켈/구리/니켈/구리의 순서로, 구리층을 표리층에 형성하고, 중간층에 니켈층을 통한 다층의 클래드판을 제조할 수 있다.
또한, 상기 되감기 릴을 3 대 이상 형성하여 이들의 릴에 구리박재나 니켈박재 등을 설치하고, 3 대 이상의 릴로부터 박재의 공급을 동시에 받음으로써, 1 회의 압접으로 다층구조의 클래드판을 제조할 수 있다.
다음에, 프린트회로기판용 클래드판 (34) 을 원하는 크기로 절단한 후, 도 2∼ 도 7 을 참조하여 설명하는 이하의 공정을 거쳐 다층프린트회로기판을 제조한다.
먼저, 도 2 에 나타낸 바와 같이, 구리박재 (24, 33) 의 표면에 포토래지스트막 (35, 36) 을 형성한 후, 노광·현상한다.
도 3 에 나타낸 바와 같이, 구리박재 (24, 33) 의 선택스위칭을 실시하여, 구리박재 (24, 33) 를 기둥형상도체 (17, 18) 를 남겨 제거한다.
도 4 에 나타낸 바와 같이, 니켈도금 (20) 의 표면에 포토래지스트막 (37) 을 형성함과 동시에 노광, 현상을 실시하고, 또, 니켈도금 (21) 의 표면에 절연층 (14) 을 형성하기 위한 수지 (38) 를 도포한다. 또한 수지면을 균일하게 하기 위해 연마를 실시한다.
도 5 에 나타낸 바와 같이, 염화제이철이나 황산+과산화수소 등을 사용하여 니켈도금 (20), 구리박 (19), 니켈도금 (21) 을 에칭처리하여, 내부도체층 (10) 을 형성한다.
도 6 에 나타낸 바와 같이, 내부도체층 (10) 의 표면에 절연층 (13) 을 형성하기 위한 수지 (39) 를 도포함과 동시에 수지면을 균일하게 하기 위해 연마를 실시한다. 이 때, 기둥형상 도체 (17) 의 머리부가 표면에 노출되도록 한다.
도 7 에 나타낸 바와 같이, 수지 (38, 39 ; 도 6 참조) 의 표면에 조화처리를 실시한 후, 구리의 무전해도금 또는/및 전기도금에 의해, 그 표면에 외부도체층 (16, 15) 을 형성한다. 외부도체층 (15, 16) 에 패터닝을 실시하고, 회로를 형성한다.
이상 설명한 바와 같이, 청구항 1 ∼ 3 기재의 프린트회로기판용 클래드판에 있어서, 구리박재와 니켈박재를 압접하거나, 편면 또는 양면에 니켈도금을 구비하는 구리박재와, 다른 구리박재 또는 편면에 니켈도금을 구비하는 다른 구리박재를 적층한 상태로 압접함으로써 프린트회로기판용 클래드판을 제조하도록 하고 있으므로, 증착법에 있어서의 포어의 발생을 없앨 수 있는 품질을 향상할 수 있음과 동시에, 적층하여 압접하는 것만으로 제조할 수 있으므로 프린트회로기판용 클래드판의 제조비용의 저감도 꾀할 수 있다. 또, 0.1 ∼ 3% 의 저압하율로 압접하기 때문에, 접합계면의 스트레스를 낮게 억제함으로써 접합계면의 평탄도를 유지할 수 있고, 또한, 가공성회복을 위한 열처리도 불필요하여 계면에 합금층은 생성되지 않으므로, 이 프린트회로기판용 클래드판을 사용하여 선택에칭성이 우수한 다층프린트회로기판을 제조할 수 있다.
청구항 4 기재의 다층프린트회로기판에 있어서는, 상기의 프린트회로기판용 클래드판을 선택적으로 에칭하여 베이스를 형성하고, 베이스의 표면에 패터닝을 실시함과 동시에, 도체층간의 전기적 접속을, 이 도체층을 에칭하여 형성한 기둥형상 도체를 통하여 실시함으로써 다층프린트회로기판을 제조하도록 하고 있으므로, 고밀도의 다층프린트회로기판을 효율적이면서 저렴하게 제조할 수 있다.
청구항 5 기재의 다층프린트회로기판의 제조방법에 있어서는, 도체층을 형성하는 구리박과 에칭스톱층을 형성하는 니켈 도금을 적층함과 동시에 압접하여 프린트회로기판용 클래드판을 형성하고, 다층 클래드판을 선택적으로 에칭하여 베이스를 제조하고, 베이스의 표면에 수지도포, 도금 및 패터닝을 실시함과 동시에, 상기 도체층간의 전기적 접속을 도체층을 에칭하여 형성한 기둥형상 도체를 통하여 실시함으로써 다층프린트회로기판을 제조하도록 하고 있으므로, 고밀도의 다층프린트회로기판을 효율적이면서 저렴하게 제조할 수 있다.
청구항 6 기재의 다층프린트회로기판의 제조방법에 있어서는, 다층클래드기판을 진공조내에 구리박과 니켈도금의 접합면을 미리 활성화처리한 후, 구리박과 상기 니켈도금을 중합하여 0.1 ∼ 3% 의 압하율로 냉간압접함으로써 형성하도록 하였으므로, 접합계면의 스트레스를 낮게 억제함으로써 접합계면의 평탄도를 지지할 수 있고, 또한 가공성회복을 위한 열처리도 불필요하여 계면에 합금층은 생성되지 않으므로, 이 다층프린트회로기판을 사용하여 선택에칭성이 우수한 다층프린트회로기판을 제조할 수 있다.
Claims (6)
- 구리박재와 니켈박재를 0.1 ∼ 3% 의 압하율로 압접하여 제조되는 프린트회로기판용 클래드판.
- 편면 또는 양면에 니켈도금을 구비하는 구리박재와, 다른 구비박재 또는 편면에 니켈도금을 구비하는 구리박재를 0.1 ∼ 3% 의 압하율로 압접하여 제조되는 프린트회로기판용 클래드판.
- 제 1 항 또는 제 2 항에 있어서, 상기 클래드판이 구리/니켈/구리/니켈/구리의 5 층인 클래드판.
- 제 1 항 또는 제 2 항 기재의 프린트회로기판용 클래드판을 선택적으로 에칭하여 내부도체층을 갖는 베이스를 형성하고, 이 베이스의 표면에 절연층 및 외부도체층을 형성하여, 이 외부도체층에 패터닝을 실시하고, 다시 내부도체층과 외부도체층을 이 베이스내에 에칭에 의해 형성한 기둥형상 도체를 통하여 전기적으로 접속한 구성을 갖는 다층프린트회로기판.
- 도체층 등을 형성하는 구리박재와 에칭스톱층을 형성하는 니켈박재 또는 니켈도금을 적층함과 동시에 0.1 ∼ 3% 의 압하율로 압접하여 프린트회로기판용 클래드판을 형성하고, 이 다층클래드판을 선택적으로 에칭하여 베이스를 제조하고, 이 베이스의 표면에 절연층 및 외부도체층을 형성하여, 이 외부도체층에 패터닝을 실시하고, 다시 내부도체층과 외부도체층을 이 베이스내에 에칭에 의해 형성한 기둥형상 도체를 통하여 전기적으로 접속함으로써 다층프린트회로기판을 제조하는 다층프린트회로기판의 제조방법.
- 상기 프린트회로기판용 클래드판이, 진공조내에서 상기 구리박과 상기 니켈박 또는 니켈도금의 접합면을 미리 활성화처리한 후, 상기 구리박과 상기 니켈박재 또는 니켈도금을 적층하여 0.1 ∼ 3% 의 압하율로 냉간압접함으로서 형성하고, 이 때, 상기 활성화처리를 ① 1×10-1∼ 1×10-4Torr 의 극저압불활성가스분위기중에서, ② 접합면을 갖는 각각 어스접지한 상기 구리박재와 상기 니켈도금으로 이루어진 일방의 전극 (A) 과 절연지지된 다른 전극 (B) 과의 사이에 1 ∼ 50 ㎒ 의 교류를 인가하여 글로우방전을 실시시키고, ③ 또한, 상기 글로우방전에 의해 발생한 플라즈마중에 노출되는 전극의 면적이, 전극 (B) 의 면적의 1/3 이하이고, ④ 스패터 에칭처리함으로써 실시하도록 한 것을 특징으로 하는 제 4 항의 다층프린트회로기판의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22244998 | 1998-07-23 | ||
JP98-222449 | 1998-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010071675A true KR20010071675A (ko) | 2001-07-31 |
KR100615382B1 KR100615382B1 (ko) | 2006-08-25 |
Family
ID=16782590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007014957A KR100615382B1 (ko) | 1998-07-23 | 1999-07-22 | 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그의 제조방법 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6730391B1 (ko) |
EP (1) | EP1111975B1 (ko) |
KR (1) | KR100615382B1 (ko) |
CN (2) | CN1234262C (ko) |
AU (1) | AU4798599A (ko) |
DE (1) | DE69938456T2 (ko) |
MY (1) | MY124084A (ko) |
TW (1) | TW585813B (ko) |
WO (1) | WO2000005934A1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1193755B1 (en) * | 1999-06-10 | 2011-08-10 | Toyo Kohan Co., Ltd. | Clad plate for forming interposer for semiconductor device, interposer for semiconductor device, and method of manufacturing them |
TWI243008B (en) * | 1999-12-22 | 2005-11-01 | Toyo Kohan Co Ltd | Multi-layer printed circuit board and its manufacturing method |
JP4447762B2 (ja) * | 2000-10-18 | 2010-04-07 | 東洋鋼鈑株式会社 | 多層金属積層板及びその製造方法 |
KR100495958B1 (ko) * | 2001-03-28 | 2005-06-16 | 가부시키가이샤 노스 | 다층배선기판, 다층배선기판의 제조방법, 다층배선기판의연마기 및 배선기판형성용 금속판 |
US6610417B2 (en) * | 2001-10-04 | 2003-08-26 | Oak-Mitsui, Inc. | Nickel coated copper as electrodes for embedded passive devices |
JP4732411B2 (ja) * | 2002-02-13 | 2011-07-27 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 多層配線回路形成用基板の製造方法 |
KR100449156B1 (ko) * | 2002-05-09 | 2004-09-18 | 엘지전선 주식회사 | 솔더 범프용 동박의 제조방법 |
US20050005436A1 (en) * | 2003-07-09 | 2005-01-13 | Jung-Chien Chang | Method for preparing thin integrated circuits with multiple circuit layers |
JP2006108211A (ja) * | 2004-10-01 | 2006-04-20 | North:Kk | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 |
TWI334324B (en) * | 2007-09-19 | 2010-12-01 | Unimicron Technology Corp | Printed circuit board and method of fabricating the same |
DE102009000514A1 (de) * | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
KR101108690B1 (ko) * | 2009-12-24 | 2012-01-25 | 희성금속 주식회사 | 다층 금속 클래드재를 제조하는 방법 및 다층 금속 클래드재 및 전지 내 리드재 |
JP6100605B2 (ja) * | 2013-05-17 | 2017-03-22 | 昭和電工株式会社 | 多層クラッド材の製造方法 |
KR102124324B1 (ko) * | 2018-11-14 | 2020-06-18 | 와이엠티 주식회사 | 도금 적층체 및 인쇄회로기판 |
US11610935B2 (en) | 2019-03-29 | 2023-03-21 | Lumileds Llc | Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture |
US11621173B2 (en) | 2019-11-19 | 2023-04-04 | Lumileds Llc | Fan out structure for light-emitting diode (LED) device and lighting system |
US11777066B2 (en) | 2019-12-27 | 2023-10-03 | Lumileds Llc | Flipchip interconnected light-emitting diode package assembly |
US11664347B2 (en) | 2020-01-07 | 2023-05-30 | Lumileds Llc | Ceramic carrier and build up carrier for light-emitting diode (LED) array |
EP4088555A1 (en) * | 2020-01-07 | 2022-11-16 | Lumileds LLC | Ceramic carrier and build up carrier for light-emitting diode (led) array |
US11476217B2 (en) | 2020-03-10 | 2022-10-18 | Lumileds Llc | Method of manufacturing an augmented LED array assembly |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818145B2 (ja) * | 1988-02-26 | 1996-02-28 | 株式会社神戸製鋼所 | 電子部品用積層材の製造方法 |
JPH0755384B2 (ja) * | 1988-03-02 | 1995-06-14 | 東洋鋼板株式会社 | クラッド金属板の製造法及びその装置 |
US4896813A (en) * | 1989-04-03 | 1990-01-30 | Toyo Kohan Co., Ltd. | Method and apparatus for cold rolling clad sheet |
JPH03188660A (ja) * | 1989-12-19 | 1991-08-16 | Toppan Printing Co Ltd | 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 |
JPH0415993A (ja) * | 1990-05-09 | 1992-01-21 | Fujikura Ltd | 多層プリント配線板の製造方法 |
US5108541A (en) * | 1991-03-06 | 1992-04-28 | International Business Machines Corp. | Processes for electrically conductive decals filled with inorganic insulator material |
JP2658661B2 (ja) * | 1991-09-18 | 1997-09-30 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
EP0545328B1 (en) * | 1991-11-29 | 1997-03-19 | Hitachi Chemical Co., Ltd. | Printed circuit board manufacturing process |
JPH05291744A (ja) * | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | 多層配線板の製造法および多層金属層付絶縁基板 |
JPH085664A (ja) * | 1994-06-22 | 1996-01-12 | Hitachi Chem Co Ltd | 半導体装置用検査板とその製造方法 |
-
1999
- 1999-07-08 TW TW088111575A patent/TW585813B/zh not_active IP Right Cessation
- 1999-07-21 MY MYPI99003068A patent/MY124084A/en unknown
- 1999-07-22 WO PCT/JP1999/003908 patent/WO2000005934A1/ja active IP Right Grant
- 1999-07-22 CN CNB998091138A patent/CN1234262C/zh not_active Expired - Fee Related
- 1999-07-22 EP EP99931469A patent/EP1111975B1/en not_active Expired - Lifetime
- 1999-07-22 US US09/744,333 patent/US6730391B1/en not_active Expired - Fee Related
- 1999-07-22 DE DE69938456T patent/DE69938456T2/de not_active Expired - Lifetime
- 1999-07-22 KR KR1020007014957A patent/KR100615382B1/ko not_active IP Right Cessation
- 1999-07-22 AU AU47985/99A patent/AU4798599A/en not_active Abandoned
- 1999-07-22 CN CN200410079796A patent/CN100596263C/zh not_active Expired - Fee Related
-
2002
- 2002-07-01 US US10/184,968 patent/US6579565B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020166840A1 (en) | 2002-11-14 |
EP1111975B1 (en) | 2008-04-02 |
EP1111975A1 (en) | 2001-06-27 |
DE69938456T2 (de) | 2009-04-09 |
DE69938456D1 (de) | 2008-05-15 |
CN1612678A (zh) | 2005-05-04 |
CN1234262C (zh) | 2005-12-28 |
CN1311977A (zh) | 2001-09-05 |
KR100615382B1 (ko) | 2006-08-25 |
EP1111975A4 (en) | 2005-10-26 |
CN100596263C (zh) | 2010-03-24 |
WO2000005934A1 (fr) | 2000-02-03 |
US6730391B1 (en) | 2004-05-04 |
AU4798599A (en) | 2000-02-14 |
TW585813B (en) | 2004-05-01 |
US6579565B2 (en) | 2003-06-17 |
MY124084A (en) | 2006-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100615382B1 (ko) | 프린트회로기판용 클래드판, 이를 사용한 다층프린트회로기판 및 그의 제조방법 | |
US8387239B2 (en) | Manufacturing method of embedded circuit substrate | |
EP1119048B1 (en) | Lead frame having bumps thereon and manufacturing method thereof | |
KR20030036886A (ko) | 다층금속 적층필름 및 그 제조방법 | |
CN111405773A (zh) | 一种线路板及其制造方法 | |
KR100711539B1 (ko) | 반도체장치용 인터포저 형성용 클래드판, 반도체장치용인터포저 및 그 제조방법 | |
KR20000074048A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4195162B2 (ja) | 多層プリント配線板及びその製造方法 | |
JP4409137B2 (ja) | プリント配線板の製造方法 | |
KR20020061005A (ko) | 다층 프린트 배선판 및 그 제조방법 | |
JP5105625B2 (ja) | 半導体パッケージユニットの製造方法 | |
WO2000078108A1 (en) | Mounting material, mounting circuit using it and printed wiring board using it | |
JP2000133943A (ja) | 多層基板の製造方法 | |
KR100796518B1 (ko) | 반도체 패키지 제조용 회로테이프 구조 및 그 제조방법 | |
JP2000036664A (ja) | 多層配線基板およびその製造方法 | |
JP4190955B2 (ja) | 選択エッチング加工用導電板積層材の製造方法 | |
JP4794975B2 (ja) | 多層フレキシブル回路基板用ビルドアップ基材およびこの基材を用いた多層フレキシブル回路基板の製造方法 | |
CN112118688A (zh) | 背胶铜箔增层制程 | |
JPH07221449A (ja) | 多層配線板の製造法 | |
JP2004119589A (ja) | プリント配線板及びその製造方法 | |
JPH08124958A (ja) | 混成集積回路基板用導体 | |
JP2003007777A (ja) | フィルムキャリア及びその製造方法 | |
JP2002329972A (ja) | 多層プリント配線基板の製造方法および多層プリント配線基板 | |
JP2005197386A (ja) | 配線回路基板の製造方法 | |
JPH03167715A (ja) | 両面フレキシブルプリント配線回路板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110520 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120704 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |