JP4409137B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP4409137B2
JP4409137B2 JP2001501615A JP2001501615A JP4409137B2 JP 4409137 B2 JP4409137 B2 JP 4409137B2 JP 2001501615 A JP2001501615 A JP 2001501615A JP 2001501615 A JP2001501615 A JP 2001501615A JP 4409137 B2 JP4409137 B2 JP 4409137B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
bump
forming
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001501615A
Other languages
English (en)
Inventor
謹二 西條
一雄 吉田
浩明 岡本
真司 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Kohan Co Ltd
Original Assignee
Toyo Kohan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Kohan Co Ltd filed Critical Toyo Kohan Co Ltd
Application granted granted Critical
Publication of JP4409137B2 publication Critical patent/JP4409137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、プリント配線基板の製造方法に関する。
近年、半導体デバイスの高機能化、多ピン化、小型化、また、電子機器の小型軽量化、薄型化に伴い、半導体デバイスの高密度化が要求されてきている。
例えば、ＩＣカードのように、小型化、高密度化、特に薄型化が要求されるフレキシブルなプリント配線板の場合、電子部品（ＩＣチップ）の実装は、最も実装密度が高く、薄型化に対応できる、ベアチップ実装が望ましい。
ベアチップ実装方式は、ワイヤリングや半田による方式が主流であったが、近年、異方性導電接着剤を用いたベアチップ実装方式が開発されている。これは、図１０に示すように、回路５０を有するプリント配線板５１の表面に、導電粒子５２を含んだ接着樹脂５３を用いて電子部品５４を接続、実装する方法である。そして、このベアチップ実装方式において、接続の信頼性を高めるためには、プリント配線板５１上、又は、電子部品５４の電極部分にバンプ（突起）５５が必要となる。
しかし、上記したベアチップ実装方式による電子部品５４の実装は、未だ、以下の解決すべき課題を有していた。
即ち、従来、バンプ５５は電子部品５４側に形成されているため、その形成方法は蒸着後、めっきによることが多く、製造コストの低減が困難であった。
また、特開平１０−１７３３０５号公報に提示されているように、電子部品５４の接続に半田法を用いた場合、半田リフロー時にプリント配線板５１は高熱にさらされるため、耐熱性の低いＰＥＴのような安価な材料を使用することは困難であった。
本発明は、このような課題を解決しようとするものであり、クラッド技術を用いると共に、電子部品との接続方式に異方性導電接着剤を使用したベアチップ実装方式を採用することで、半田リフロー工程が不要となるため、ＰＥＴ等の安価な材料の使用を可能とし、プリント配線板を安価に製造することができるプリント配線基板の製造方法を提供することを目的とする。
本発明のプリント配線板の製造方法は、
１）銅箔材からなるバンプ形成箔にエッチングストップ層となるニッケル層をめっきにより積層し、ニッケル層の表面と、回路形成箔となる第２銅箔材の表面をスパッタエッチングにより活性化し、これらの活性化した表面同士を積層してプリント配線板用クラッド板を形成し、
２）前記プリント配線板用クラッド板の回路形成箔側に樹脂フィルムを貼着し、
３）前記プリント配線板用クラッド板のバンプ形成箔側のバンプ形成面に第１のレジストを塗布し、
４）前記バンプ形成箔を形成する前記銅箔材について第１のエッチング液を用いて選択エッチングを行い、バンプを形成し、
５）前記選択エッチング後の前記バンプから第１のレジストを除去した後、前記回路形成箔上の導体回路形成面に第２のレジストを塗布し、
６）前記導体回路を形成する箔材について第２のエッチング液を用いてエッチングして導体回路を形成し、その後、前記第２のレジストを除去し、
７）異方性導電接着剤を用いて電子部品を実装することを特徴とする。
前記、第１のエッチング液として、好ましくは、硫酸＋過酸化水素を用いる。また、第２のエッチング液として、好ましくは、ニッケル箔材、銅箔材の場合は塩化第二鉄液又は塩化第二銅液を用い、銀箔材の場合は硝酸第二鉄を用い、アルミニウムの場合には、水酸化ナトリウム又は水酸化カリウム液を用いる。
以下、添付図に示す一実施の形態を参照して、本発明を具体的に説明する。
まず、本発明の一実施の形態に係るプリント配線板１０の構造について、図７を参照して説明する。
図示するように、１０〜５０μｍの厚みを有する銅箔材（銀箔材又はアルミニウム箔材を用いることもできる）からなる回路形成箔１１の一側面には、５〜１０μｍの厚みを有するニッケル箔材又は０．５〜３μｍの厚みを有するニッケルめっきからなるエッチングストップ層１２を介して、１０〜１００μｍの厚さを有する銅箔材からなるバンプ１３が搭載されている。このバンプ１３は、後述するように銅箔材をエッチングすることによって形成することができる。バンプ１３上には電子部品の一例である半導体チップ１４が搭載されている。また、半導体チップ１４は、回路形成箔１１と半導体素子１３との間に充填される導電粒子１５ａを含む異方性導電接着剤１５によって、回路形成箔１１の表面に接続されている。また、回路形成箔１１の導体回路形成部には開孔１６が設けられており、開口１６内には異方性導電接着剤１５が充填されている。さらに、回路形成箱１１の他側面には、１０〜１００μｍのＰＥＴ（ポリエチレンテレフタレート）フィルム１７が貼着されている。
上記したプリント配線板において、回路形成箔１１と、エッチングストップ層１２と、バンプ１３とは、クラッドによる積層構造を有するプリント配線板用クラッド板１８を構成している。
ＰＥＴフィルム１７は未延伸フィルム、延伸フィルムのいずれでもよいが、延伸フィルムを使用した場合には、後の熱履歴による収縮が考えられるので、未延伸フィルムを用いるのが好ましい。
ＰＥＴフィルム１７は、それ自体、ホワイトフィルムにして、その表面に印刷を施してバーコードなどの情報をあらかじめ書き込んでおくこともできる。また、ＰＥＴフィルムに代えて、ＰＢＴ等の他のポリエステル系フィルムを用いることもできる。また、ポリカーボネイト、ポリイミド、塩化ビニル、ナイロン、ポリプロピレン、なども用いることができる。
ＰＥＴフィルム１７とプリント配線板用クラッド板１８は、後述するエッチング工程に考慮して、ＰＥＴフィルム１７とプリント配線板用クラッド板１８の界面の耐溶解性を高める目的でプライマー１９を用いて接合するのが望ましい。
なお、上記したプリント配線板１８はＩＣカードとして好適に用いることができ、その際、図８に示すように、そのＰＥＴフィルム１７の表面に、多数の突起３５からなる情報伝達用凹凸模様３６を形成することもできる。
次に、上記したプリント配線板１０の製造方法について説明する。
（１）まず、プリント配線板を製造した際に回路形成箔１１となる銅箔材２０（厚み１０〜５０μｍ）の一側面にエッチングストップ層１２となるニッケルめっき２１を施してニッケルめっき銅箔材２２を製造する。
（２）ニッケルめっき銅箔材２２を、図９に示すクラッド板製造装置における巻き戻しリール２３に巻き付ける。また、バンプ１３となる銅箔材２４を巻き戻しリール２５に巻き付ける。
巻き戻しリール２３、２５からニッケルめっき銅箔材２２と銅箔材２４を同時に巻き戻し、その一部をエッチングチャンバ２６内に突出した電極ロール２７、２８に巻き付け、エッチングチャンバ２６内において、スパッタエッチング処理して活性化する。
この際、活性化処理は、本出願人が先に特開平１−２２４１８４号公報で開示したように、（ａ）１×１０−１〜１×１０−４Ｔｏｒｒの極低圧不活性ガス雰囲気中で、（ｂ）接合面を有するニッケルめっき銅箔材２２と銅箔材２４をそれぞれアース接地した一方の電極Ａとし、絶縁支持された他の電極Ｂとの間に１〜５０ＭＨｚの交流を印加してグロー放電を行わせ、（ｃ）かつ、前記グロー放電によって生じたプラズマ中に露出される電極の面積が、電極Ｂの面積の１／３以下で、（ｄ）スパッタエッチング処理することによって行う。
その後、真空槽２９内に設けた圧延ユニット３０によって冷間圧延し、３層構造を有するプリント配線板用クラッド板材１８ａを巻き取りロール３１に巻き取る。
（３）次に、図１に示すように、プリント配線板用クラッド板材１８ａを所望の大きさに切断した後、図２に示すように、プリント配線板用クラッド板材１８ａの回路形成箔側にプライマー１９（東洋インキ（株）製、Ｆｉｎｉｓｈｅｒｓ，Ｔ４９１−２Ｈ−１７Ａ）を用いてＰＥＴフィルム１７を貼着する。具体的には、まず、プリント配線板用クラッド板材１８ａの回路形成箔側とＰＥＴフィルム１７の対応する面にそれぞれにプライマー１９を１μｍ〜２μｍの厚さで塗布した後、プライマー付クラッド板材１８ａを３００℃の温度で３０秒加熱し、その後、ＰＥＴフィルム１７をプライマー付クラッド材１８ａに貼着した後、加圧ロール（５〜１５ｋｇ／ｃｍ２）を通してラミネート処理する。
（４）図３に示すように、プリント配線板用クラッド板のパンプ形成箔側のバンプ形成面に第１のレジスト３２を塗布する。
（５）図４に示すように、バンプ形成箔を形成する銅箔材２４についてエッチング液を用いて選択エッチングを行い、バンプ１３を形成する。
（６）図５に示すように、選択エッチング後のバンプ１３から第１のレジスト３２を除去した後、回路形成箔の非導体回路形成面３４を除いてエッチングストップ層に第２のレジスト３３を塗布する。
（７）図６に示すように、非導体回路形成面３４をエッチングして、その後、第２のレジスト３３を除去する。
（８）図７に示すように、異方性導電接着剤１５を用いて半導体チップ１４を実装する。
また、本発明に係るプリント配線板１０は、上記したプリント配線板の製造方法に代えて、銅箔材２０（厚み１０〜１００μｍ）の一側面にエッチングストップ層１２となるニッケルめっき２１を施してニッケルめっき銅箔材２２を製造すると共に、裏面にプライマー１９を用いてＰＥＴフィルム１７を貼着し、その後、ニッケルめっき銅箔材２２と銅箔材２４を、上述した活性化処理を行った後、真空槽２９内に設けた圧延ユニット３０によって冷間圧延することによって製造することもできる。この場合、真空槽２９内に設けた圧延ユニット３０が熱を持つとＰＥＴフィルム１７が溶けるおそれがあるので、圧延ロールを冷却する。
以上説明してきたように、クラッド技術を用いることによってプリント配線板の基板となるプリント配線板用クラッド板を安価に製造することができる。
また、プリント配線板用クラッド板を形成し、プリント配線板クラッド板の他側面に樹脂フィルムを接合し、クラッド技術と樹脂フィルム接合技術を用いてプリント配線板を安価に製造できる。
ＩＣカードにおいては、クラッド技術と樹脂フィルムを用いてＩＣカードを安価に製造できるのみならず、手の感触で判断できる情報を付加できるので、盲の人等の使い勝手を向上できる。
本発明のプリント配線板の製造方法においては、クラッド板を用いると共に、電子部品との接続方式に異方性導電接着剤を使用したベアチップ実装方式を採用することで、半田リフロー工程が不要となるため、ＰＥＴ等の安価な樹脂フィルム材料の使用を可能とし、プリント配線板を安価に製造することができる。
図１は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図２は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図３は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図４は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図５は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図６は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図７は、本発明の一実施の形態に係るプリント配線板の製造方法の工程説明図である。
図８は、本発明の一実施の形態に係るプリント配線板によるＩＣカードの平面図である。
図９は、本発明の一実施の形態に係るプリント配線板の製造方法に用いることができるプリント配線板用クラッド板の製造装置の断面正面図である。
図１０は、従来のプリント配線板の正面図である。

Claims (1)

  1. １）銅箔材からなるバンプ形成箔にエッチングストップ層となるニッケル層をめっきにより積層し、ニッケル層の表面と、回路形成箔となる第２銅箔材の表面をスパッタエッチングにより活性化し、これらの活性化した表面同士を積層してプリント配線板用クラッド板を形成し、
    ２）前記プリント配線板用クラッド板の回路形成箔側に樹脂フィルムを貼着し、
    ３）前記プリント配線板用クラッド板のバンプ形成箔側のバンプ形成面に第１のレジストを塗布し、
    ４）前記バンプ形成箔を形成する前記銅箔材について第１のエッチング液を用いて選択エッチングを行い、バンプを形成し、
    ５）前記選択エッチング後の前記バンプから第１のレジストを除去した後、前記回路形成箔上の導体回路形成面に第２のレジストを塗布し、
    ６）前記導体回路を形成する箔材について第２のエッチング液を用いてエッチングして導体回路を形成し、その後、前記第２のレジストを除去し、
    ７）異方性導電接着剤を用いて電子部品を実装することを特徴とするプリント配線板の製造方法。
JP2001501615A 1999-06-03 2000-06-02 プリント配線板の製造方法 Expired - Fee Related JP4409137B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15667999 1999-06-03
PCT/JP2000/003609 WO2000076279A1 (en) 1999-06-03 2000-06-02 Process for producing printed wiring board, ic card and printed wiring substrate

Publications (1)

Publication Number Publication Date
JP4409137B2 true JP4409137B2 (ja) 2010-02-03

Family

ID=15632963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001501615A Expired - Fee Related JP4409137B2 (ja) 1999-06-03 2000-06-02 プリント配線板の製造方法

Country Status (4)

Country Link
JP (1) JP4409137B2 (ja)
AU (1) AU5104600A (ja)
TW (1) TWI222844B (ja)
WO (1) WO2000076279A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
WO2003101163A1 (fr) * 2002-05-27 2003-12-04 North Corporation Substrat de cablage, procede pour produire ce substrat et equipement d'inspection de puces de semi-conducteur utilisant ce substrat
CN1918583B (zh) * 2004-02-06 2011-06-15 日立化成工业株式会社 电子装置
JP4713305B2 (ja) * 2005-11-08 2011-06-29 株式会社マルチ 抵抗回路付プリント配線板及びその製造方法
KR100756374B1 (ko) * 2006-08-21 2007-09-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4907286B2 (ja) * 2006-09-29 2012-03-28 東洋アルミニウム株式会社 回路構成体とその製造方法
JP5429890B2 (ja) * 2008-12-10 2014-02-26 国立大学法人九州工業大学 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
KR20110047795A (ko) 2009-10-30 2011-05-09 삼성전기주식회사 범프가 구비된 인쇄회로기판의 제조방법
JP6543887B2 (ja) * 2014-02-24 2019-07-17 日立化成株式会社 バンプ付き配線基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349997A (ja) * 1989-07-18 1991-03-04 Kouiki Shakai Fukushikai 点字文字を刻印した磁気カード、及びこれに用いる点字刻印器具
JPH05291744A (ja) * 1992-04-10 1993-11-05 Hitachi Chem Co Ltd 多層配線板の製造法および多層金属層付絶縁基板
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法

Also Published As

Publication number Publication date
WO2000076279A1 (en) 2000-12-14
AU5104600A (en) 2000-12-28
TWI222844B (en) 2004-10-21

Similar Documents

Publication Publication Date Title
US7780836B2 (en) Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same
TW585813B (en) Clad board for printed-circuit board, multi-layered printed-circuit board, and the fabrication method
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
JP4409137B2 (ja) プリント配線板の製造方法
JP2003152333A (ja) 回路基板およびその製造方法
JP4408009B2 (ja) 半導体装置用インターポーザの製造方法
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4198245B2 (ja) 電子回路用基板、電子回路およびその製造方法
JP5105625B2 (ja) 半導体パッケージユニットの製造方法
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
US20030113951A1 (en) Method for manufacturing multi-layer package substrates
JP3304061B2 (ja) プリント配線板の製造方法
JP2001068824A (ja) 配線板の製造方法
JP2005136207A (ja) 配線回路基板、配線回路基板の製造方法及び多層配線基板の製造方法
WO2000078108A1 (en) Mounting material, mounting circuit using it and printed wiring board using it
KR100796518B1 (ko) 반도체 패키지 제조용 회로테이프 구조 및 그 제조방법
JPH07202384A (ja) 転写式印刷回路及びその製造方法
JP2005183587A (ja) プリント配線基板の製造方法および半導体装置
JP2003218169A (ja) Ｔａｂテープ及びその製造方法
JP4385482B2 (ja) フィルムキャリアの製造方法
JPH05290941A (ja) 異方性導電膜を用いた基板の接続方法
JP2000068612A (ja) 配線基板、それを用いた液晶表示装置、および配線基板の製造方法
JPH07336045A (ja) 基板の接続方法
JP2001015911A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees