JP2003218169A - Tabテープ及びその製造方法 - Google Patents
Tabテープ及びその製造方法Info
- Publication number
- JP2003218169A JP2003218169A JP2002011678A JP2002011678A JP2003218169A JP 2003218169 A JP2003218169 A JP 2003218169A JP 2002011678 A JP2002011678 A JP 2002011678A JP 2002011678 A JP2002011678 A JP 2002011678A JP 2003218169 A JP2003218169 A JP 2003218169A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- electric wiring
- tab tape
- conductor layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
く、かつ微細な電気配線が形成されたTABテープ及びそ
の製造方法を提供する。 【解決手段】 本発明のTABテープは、絶縁性ベースフ
ィルム1上に、接続端子2a及び電気配線2bを有し、接
続端子2aは、電気配線2bよりも厚く形成されているこ
とを特徴とする。
Description
晶ディスプレイ(LCD)用のTABテープ及びその製造方法
に関する。
カラー化の進行により、LCD用TAB(Tape Automated Bon
ding)テープの電気配線は、超微細化が必要となってき
ている。そのため、LCDとTABテープの接続には微細パタ
ーンとの接続が可能な異方性コネクタが使用されてい
る。またTABテープは電気配線の微細パターンをフォト
リソグラフィで形成できるようにするため、銅箔厚を従
来の12μmから8μmに薄くしてエッチング効率を向上さ
せている。
ネクタは、絶縁性を有する接着剤に金属粒子等の導電粒
子を混入したもので、接続すべき対向電極間に異方性コ
ネクタを挟み、熱圧着又は加圧保持して、面方向の絶縁
を保持しつつ厚み方向の電極間の電気接続を行なう異方
性導電材料である。この異方性コネクタによる接続は、
TABテープに形成された接続端子の有無により異方性コ
ネクタ内に段差を生じ、これにより加圧(加圧及び加
熱)したときに異方性コネクタに加わる圧力に歪みが生
じて、対向する接続端子間の導電粒子が互いに圧着して
電気的に導通することを利用している。従って、TABテ
ープの接続端子が薄くなることにより、異方性コネクタ
に加わる圧力(歪み)が低下し、異方性コネクタ内の導
電粒子が十分に接合しなくなるという問題を生じる。
の信頼性を高めるためには、接続端子をある程度厚くす
ることが必要となる。しかしながら、接続端子を厚くす
るに伴いTABテープの電気配線形成部も厚くなるため、
電気配線の微細化を妨げるという問題が生じる。
は、異方性コネクタによる電気接続の信頼性が高く、か
つ微細な電気配線が形成されたTABテープ及びその製造
方法を提供することである。
の結果、本発明者らは、接続端子を厚く形成して電気接
続の信頼性を高めるとともに、電気配線を薄く形成する
ことにより、微細な電気配線が容易に得られることを発
見し、本発明に想到した。
続端子及び電気配線が形成された本発明のTABテープ
は、前記接続端子が前記電気配線よりも厚く形成されて
いることを特徴とする。
前記電気配線の厚さは3〜12 μmであるのが好ましい。
絶縁性ベースフィルム上に接続端子形成部を有する導体
層を形成した後、前記接続端子形成部にマスクを施し、
前記導体層表面をエッチング処理することにより電気配
線形成部を形成し、次いで前記接続端子形成部及び電気
配線形成部にリソグラフィによりそれぞれ接続端子及び
電気配線を形成することを特徴とする。前記マスクは樹
脂の印刷又はフィルム状樹脂の被覆により形成するのが
好ましい。
絶縁性ベースフィルム上に導体層を形成し、リソグラフ
ィにより前記導体層に接続端子パターン及び電気配線を
形成した後、前記接続端子パターン又は前記導体層の全
面にメッキを施すことにより接続端子を形成することを
特徴とする。
絶縁性ベースフィルム上に導体層を形成し、リソグラフ
ィにより前記導体層に接続端子パターン及び電気配線を
形成した後、前記電気配線にマスクを施し、次いで前記
接続端子パターンにメッキを施すことにより接続端子を
形成することを特徴とする。
し、前記電気配線の厚さを3〜12 μmに形成するのが好
ましく、リソグラフィはフォトリソグラフィにより行な
うのが好ましい。
プを用いたLCD用実装の一例を示す。駆動用の半導体チ
ップ3を載置したTABテープ10は、液晶パネル20及びLCD
に電気信号を送るプリント配線基板4と接続している。
液晶パネル20は、表示電極13と配向膜14が形成された液
晶パネル基板11と表示電極13'と配向膜14'が形成された
液晶パネル基板11'とが各配向膜14,14'を内向きにして
液晶材15を挟持することにより形成されている。一方の
表示電極13は引き出されて、外部回路に接続する端子12
を形成している。TABテープ10と液晶パネル20との接続
は、それぞれの接続端子2a、12の間で熱圧着された異
方性コネクタ6により行われている。半導体チップ3及
びプリント配線基板4とTABテープ10とはそれぞれハン
ダ8により接合している。本発明のTABテープの構造及
び製造方法を以下詳細に説明する。
性ベースフィルム1と導体層2とから構成され、導体層
2は接続端子2aと電気配線2bとからなる。電気配線2
b上には電気接続用のSnメッキが施されており、半導体
チップ3、プリント配線基板4等はSnメッキを介して電
気配線2bと接続している。絶縁性ベースフィルム1及
び導体層2の構成材料は特に限定されないが、絶縁性ベ
ースフィルム1にはポリイミド、ポリエステル等の高絶
縁性かつ高耐熱性の樹脂を用いるのが好ましい。また導
体層2には、銅、アルミニウム、鉄又はこれらの合金等
を用いるのが好ましく、特に銅を用いるのが好ましい。
2のうち接続端子2aは電気配線2bよりも厚く形成され
ている。リソグラフィによる微細なパターンの形成を容
易にするため、電気配線2bの厚さは3〜12 μmである
のが好ましく、3〜8 μmであるのがより好ましい。こ
こで、電気配線2bの厚さは電気配線形成時の厚さを意
味する。従って、電気配線形成時に電気配線2bの厚さ
が上記範囲にあればよく、電気配線形成後にメッキ等に
よりさらに厚くなってもよい。
方性コネクタ6により接続した状態を示す。TABテープ1
0の絶縁性ベースフィルム1上に形成された接続端子2a
と液晶パネル基板11上に形成された接続端子12とが異方
性コネクタ6を挟んで対向している。異方性コネクタ6
が加圧(加圧及び加熱)された結果、対向する接続端子
12,2a間の導電粒子16は互いに接合して、両端子12,
2aは電気的に接続している。
性ベースフィルム1上の接続端子2aを有する部分と、
接続端子2aがない部分との間の段差が大きくなり、異
方性コネクタを加圧(加圧及び加熱)した場合に、異方
性コネクタ6に加わる圧力に歪みが生じる。すなわち、
接続端子2aを厚く形成することにより対向する接続端
子に挟まれた部分の異方性コネクタ6がより圧縮され、
端子間の導電粒子16が密に接合して両端子を確実に電気
的に接続することができる。このため、接続端子2aの
厚さ、すなわち絶縁性ベースフィルム1上の接続端子2
aを有する部分と有しない部分との段差は6〜18 μmで
あるのが好ましく、8〜18 μmであるのがより好まし
い。
又は熱硬化性樹脂からなる接着剤中にカーボンブラッ
ク、ニッケル粒子、はんだボール、金属コートプラスチ
ック等の導電粒子が均一に分散したACF(Anisotropic C
onductive Film)及びACP(Anisotropic Conductive Pa
ste)のみならず、接着機能のない絶縁性樹脂中に金属
等の導電材料を選択的に配置したマイクロコネクタや、
接着機能を有する絶縁性樹脂と導電回路を組合わせたヒ
ートシールコネクタ等を使用することができる。
る。図5は製造工程のフローチャートを示し、図6(a)
〜(f) は各工程におけるTABテープ10の形状を示す。図
6(a) に示すように、まず絶縁性ベースフィルム1(例
えばポリイミドテープ)の全面に導体層2(例えば銅
箔)を形成する。導体層2の形成は、ポリイミドテープ
上にクロム等を介して銅をメッキする方法や、銅箔上に
ポリイミドを塗布する方法等により行うことができる。
電気的接続が良好な接続端子2aを形成するため、導体
層2の厚さを6〜18 μmとするのが好ましく、8〜18
μmとするのがより好ましい。
続端子形成部2a'(接続端子2aに相当する部分)にマ
スク51を施した後、接続端子形成部2a'以外の部分を上
記所望の厚さにソフトエッチングし、電気配線形成部2
b'(電気配線2bに相当する部分)を形成する。マスク5
1は、スクリーン印刷等の樹脂の印刷又はフィルム状樹
脂の被覆により形成することができる。フィルム状樹脂
は、ロールコーター、カーテンコーター、ディップコー
ター等による樹脂の塗布等により形成することができ
る。
示すようにリソグラフィにより接続端子形成部2a'及び
電気配線形成部2b'にそれぞれ接続端子2a及び電気配
線2bを形成する。リソグラフィは特にフォトリソグラ
フィによるのが好ましい。まず図6(c) に示すように、
導体層2の全面(接続端子形成部2a'及び電気配線形成
部2b')にフォトレジスト61を被覆し、電気配線形成部
2b'に電気配線パターンが形成された画像マスク53を置
き、露光・現像して電気配線部分以外の電気配線形成部
2b'のレジストを除去する。次に露出した銅箔をアンモ
ニアアルカリ性エッチング液、硫酸・過酸化水素エッチ
ング液、塩化第二銅エッチング液等によりエッチング処
理した後、レジストを剥離して図6(d) に示すように電
気配線2bを形成する。
にフォトレジスト61を被覆し、導体層2の接続端子形成
部2a'に接続端子パターンが形成された画像マスク55を
置き、露光・現像して接続端子部分以外の接続端子形成
部2a'のレジストを除去する。次に露出した銅箔を上記
エッチング液によりエッチング処理した後、レジストを
剥離して図6(f) に示すように接続端子2aを形成す
る。以上の工程により絶縁性ベースフィルム1上に接続
端子2a及び電気配線2bが形成されたTABテープ10を作
製することができる。
メッキを施してもよく、錫からなる針状結晶(whisker)
の成長を防止するのため熱処理した後、絶縁と機械強度
向上のためソルダレジストを設けてもよい。ソルダレジ
ストは、例えば樹脂を電気配線2b上に印刷することに
より設けることができる。ソルダレジストにより、はん
だ付け作業を行なう場合に電気配線とはんだが接触する
のを防止することができ、また基板表面が劣化するのを
防止することができる。さらに、図1に示すように必要
に応じて半導体チップ3、プリント配線基板4等をSnメ
ッキを介してTABテープ10上の電気配線2bに接続する。
また液晶パネル20は異方性コネクタ6を用いてTABテー
プ10の接続端子2aと接続する。
ャートを参照して説明する。まず、微細な電気配線2b
を形成することができるように、導体層2の厚さが好ま
しくは3〜12 μm、より好ましくは3〜8 μmになるよ
うに絶縁性ベースフィルム1を作製する。次に絶縁性ベ
ースフィルム1上の導体層2の全面にフォトレジストを
被覆し、その上に接続端子パターン及び電気配線パター
ンが形成された画像マスクを置き、露光・現像して接続
端子及び電気配線部分以外のレジストを除去する。次に
露出した銅箔をエッチング処理した後、レジストを剥離
して導体層2に電気配線2b及び同じ厚さの接続端子パ
ターンを形成する。次に形成した接続端子パターン又は
導体層2の全面にメッキを施し、厚さが好ましくは6〜
18 μm、より好ましくは8〜18 μmの接続端子2aを形
成する。なお、導体層2の全面にメッキを施す場合に
は、接続端子2a以外の電気配線2bにもメッキ層を形成
するが、予め電気配線2bを形成するため最終的な導体
層2の厚さが微細パターンの形成に影響を与えることは
ない。メッキは、電気メッキ、無電解メッキ等により行
なうことができる。メッキ材料としては、銅、金、ニッ
ケル、スズ、はんだ等が好ましく、特に銅が好ましい。
形成した電気配線2b上に電気接続用にさらにSnメッキ
を施してもよく、熱処理した後ソルダレジストを設けて
もよい。
ャートを参照して説明する。第2の方法と同様にして、
導体層2に電気配線2b及び同じ厚さの接続端子パター
ンを形成する。次に電気配線2bにマスクを施した後、
形成した接続端子パターンに第2の方法と同様にメッキ
を施すことにより接続端子2aを形成する。マスクを剥
がした後、さらに電気接続用に電気配線にSnメッキを施
してもよい。また熱処理した後ソルダレジストを設けて
もよい。この方法では、接続端子パターンのみにメッキ
を施して厚く形成し、それ以外の部分にはメッキを施さ
ないため、メッキ層の形成による電気配線部分の短絡を
防止するとともに微細パターンを正確に保持することが
できる。
接続端子2aを厚く形成することにより異方性コネクタ
6による電気接続の信頼性を高め、電気配線2bを薄く
形成することにより、電気配線の微細パターンの形成を
可能にする。
明するが、本発明はそれらに限定されるものではない。
ようにポリイミドからなる絶縁性ベースフィルム1上に
電気メッキにより銅メッキを施し、厚さ12 μmの導体層
2を形成した。次に図6(b) に示すように接続端子形成
部2a'のみに樹脂を印刷してマスク51を施した後、銅箔
表面を酸性液(硫酸・過酸化水素エッチング液)により
ソフトエッチングして、図6(b) 示すように銅箔の厚さ
を6μmに薄く加工した。次にマスク51を剥がし、フォ
トリソグラフィにより接続端子2a及び電気配線2bを形
成した。フォトリソグラフィは、まず図6(c) 示すよう
に導体層2の全面にフォトレジスト61を被覆し、レジス
トコートした電気配線形成部2b'の上に電気配線パター
ンが形成された画像マスク53を置き、露光・現像して電
気配線部分以外の電気配線形成部2b'のレジストを除去
した。次いでエッチング液で化学エッチングした後、図
6(d) 示すようにレジストを剥離して電気配線2bを形
成した。次に図6(e) 示すように接続端子形成部2a'及
び電気配線2bに同様にレジストコートした後、レジス
トコートした接続端子形成部2a'の上に接続端子パター
ンが形成されたマスク55を置き、露光・現像して接続端
子部分以外の接続端子形成部2a'のレジストを除去し
た。次いでエッチング液で化学エッチングした後、図6
(f)に示すようにレジストを剥離して接続端子2aを形成
した。次に電気配線2bにSnメッキを施し、熱処理した
後、ソルダレジスト印刷を行ないTABテープ10を作製し
た。
らなる絶縁性ベースフィルム1に電気メッキにより銅メ
ッキを施し、厚さ6μmの導体層2を形成した。次に導
体層2の全面にフォトレジストを被覆し、その上に接続
端子パターン及び電気配線パターンが形成された画像マ
スクを置き、露光・現像して接続端子部分及び電気配線
部分以外のレジストを除去した。次いでエッチング液で
化学エッチングした後、レジストを剥離して導体層2に
電気配線2b及び同じ厚さの接続端子パターンを形成し
た。次に接続端子パターン及び電気配線2bに電気メッ
キにより銅メッキを施し、厚さ12 μmの接続端子2aを
形成した。次いで電気配線2bにSnメッキを施し、熱処
理した後、ソルダレジスト印刷を行ないTABテープ10を
作製した。
様にして導体層2に電気配線2b及び同じ厚さの接続端
子パターンを形成した。次に電気配線2bにマスクを施
した後、接続端子パターンに電気メッキにより銅メッキ
を施して厚さは12μmの接続端子2aを形成した。次いで
レジストを除去した後、電気配線にSnメッキを施し、熱
処理した後、ソルダレジスト印刷を行ないTABテープ10
を作製した。
続端子を厚く形成することにより、異方性コネクタによ
る電気接続の信頼性を高めることが可能であり、電気配
線形成部を薄く形成することにより、エッチング効率が
向上し、より微細なパターンの電気配線を容易に形成す
ることが可能である。
た状態を示す断面図である。
る前の状態を示す断面図である。
び電気配線を示す斜視図である。
−A部分断面図である。
ーチャートである。
面図であり、(a) は絶縁性ベースフィルム1の構成を示
し、(b) は導体層の接続端子形成部にマスクを載置し、
ソフトエッチングした状態を示し、(c) はレジストコー
トした導体層の電気配線形成部に画像マスクを施して露
光している状態を示し、(d) は電気配線を形成した状態
を示し、(e) はレジストコートした導体層の接続端子形
成部に画像マスクを施して露光している状態を示し、
(f) は接続端子を形成した状態を示す。
ローチャートである。
示すフローチャートである。
Claims (8)
- 【請求項1】 絶縁性ベースフィルム上に、接続端子及
び電気配線が形成されたTABテープであって、前記接続
端子は、前記電気配線よりも厚く形成されていることを
特徴とするTABテープ。 - 【請求項2】 請求項1に記載のTABテープにおいて、
前記接続端子の厚さが6〜18 μmであり、前記電気配線
の厚さが3〜12 μmであることを特徴とするTABテー
プ。 - 【請求項3】 絶縁性ベースフィルム上に接続端子形成
部を有する導体層を形成した後、前記接続端子形成部に
マスクを施し、前記導体層表面をエッチング処理するこ
とにより電気配線形成部を形成し、次いで前記接続端子
形成部及び前記電気配線形成部にリソグラフィによりそ
れぞれ接続端子及び電気配線を形成することを特徴とす
るTABテープの製造方法。 - 【請求項4】 請求項3に記載のTABテープの製造方法
において、前記マスクを樹脂の印刷か、フィルム状樹脂
の被覆により形成することを特徴とするTABテープの製
造方法。 - 【請求項5】 絶縁性ベースフィルム上に導体層を形成
し、リソグラフィにより前記導体層に接続端子パターン
及び電気配線を形成した後、前記接続端子パターン又は
前記導体層の全面にメッキを施すことにより接続端子を
形成することを特徴とするTABテープの製造方法。 - 【請求項6】 絶縁性ベースフィルム上に導体層を形成
し、リソグラフィにより前記導体層に接続端子パターン
及び電気配線を形成した後、前記電気配線にマスクを施
し、次いで前記接続端子パターンにメッキを施すことに
より接続端子を形成することを特徴とするTABテープの
製造方法。 - 【請求項7】 請求項3〜6のいずれかに記載のTABテ
ープの製造方法において、前記接続端子の厚さを6〜18
μmに形成し、前記電気配線の厚さを3〜12μmに形成
することを特徴とするTABテープの製造方法。 - 【請求項8】 請求項3〜7のいずれかに記載のTABテ
ープの製造方法において、前記リソグラフィはフォトリ
ソグラフィであることを特徴とするTABテープの製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011678A JP3714415B2 (ja) | 2002-01-21 | 2002-01-21 | 液晶ディスプレイ用のtabテープ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002011678A JP3714415B2 (ja) | 2002-01-21 | 2002-01-21 | 液晶ディスプレイ用のtabテープ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218169A true JP2003218169A (ja) | 2003-07-31 |
JP3714415B2 JP3714415B2 (ja) | 2005-11-09 |
Family
ID=27649101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002011678A Expired - Fee Related JP3714415B2 (ja) | 2002-01-21 | 2002-01-21 | 液晶ディスプレイ用のtabテープ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3714415B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529283A (ja) * | 2005-01-24 | 2008-07-31 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法 |
US8736064B2 (en) | 2005-01-24 | 2014-05-27 | Invensas Corporation | Structure and method of making interconnect element having metal traces embedded in surface of dielectric |
-
2002
- 2002-01-21 JP JP2002011678A patent/JP3714415B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529283A (ja) * | 2005-01-24 | 2008-07-31 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法 |
US8736064B2 (en) | 2005-01-24 | 2014-05-27 | Invensas Corporation | Structure and method of making interconnect element having metal traces embedded in surface of dielectric |
Also Published As
Publication number | Publication date |
---|---|
JP3714415B2 (ja) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7285727B2 (en) | Flexible wiring boards for double-side connection | |
JP2001036200A (ja) | 印刷配線板、印刷配線板の製造方法、および小形プラスチック成型品の製造方法 | |
JP4409137B2 (ja) | プリント配線板の製造方法 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP3339422B2 (ja) | 配線基板及びその製造方法 | |
JP3714415B2 (ja) | 液晶ディスプレイ用のtabテープ及びその製造方法 | |
JP3431532B2 (ja) | 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法 | |
JP3726891B2 (ja) | 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法 | |
JP3813766B2 (ja) | プリント配線基板の接続構造 | |
JPH0621601A (ja) | プリント配線基板並びにその製造方法及び接続方法 | |
JPH0673391B2 (ja) | フレキシブル両面回路基板の製造方法 | |
JPH02127621A (ja) | 液晶表示装置の製造方法 | |
JP4770884B2 (ja) | Cof基板及びその製造方法 | |
JP3802511B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
JPH06222377A (ja) | 平面型表示装置 | |
JP3225451B2 (ja) | 積層プリント基板の製造方法 | |
JPH11135173A (ja) | 厚さ方向導電シート及びその製造方法 | |
JP2002217239A (ja) | 異方性導電膜 | |
JP3129217B2 (ja) | ファインピッチコネクタ部材 | |
JP2005183587A (ja) | プリント配線基板の製造方法および半導体装置 | |
JP2004006523A (ja) | Cofフィルムキャリアテープ | |
JP2005011826A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法およびソルダーレジスト塗布用スクリーン | |
US7413670B2 (en) | Method for forming wiring on a substrate | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
TW557645B (en) | Flexible printed wiring board and its production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |