KR100756374B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100756374B1
KR100756374B1 KR1020060079003A KR20060079003A KR100756374B1 KR 100756374 B1 KR100756374 B1 KR 100756374B1 KR 1020060079003 A KR1020060079003 A KR 1020060079003A KR 20060079003 A KR20060079003 A KR 20060079003A KR 100756374 B1 KR100756374 B1 KR 100756374B1
Authority
KR
South Korea
Prior art keywords
clad
circuit board
printed circuit
wiring pattern
core
Prior art date
Application number
KR1020060079003A
Other languages
English (en)
Inventor
조한서
유제광
김상훈
김준성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060079003A priority Critical patent/KR100756374B1/ko
Priority to US11/889,477 priority patent/US7546002B2/en
Priority to JP2007212058A priority patent/JP2008053714A/ja
Application granted granted Critical
Publication of KR100756374B1 publication Critical patent/KR100756374B1/ko
Priority to US12/453,616 priority patent/US7697800B2/en
Priority to JP2010088704A priority patent/JP2010170150A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 광신호와 전기신호를 함께 전송하도록 광도파로가 형성된 인쇄회로기판으로서, 클래드, 클래드에 내장되어 광신호를 전송하는 코어, 및 클래드에 내장되어 전기신호를 전송하는 배선패턴을 포함하는 인쇄회로기판은, 클래드가 절연층의 기능을 수행하도록 하고, 배선패턴이 클래드에 내장되도록 함으로써, 개선된 광접속효율 및 재료비의 절감을 제공할 수 있다.
인쇄회로기판, 광신호, 광도파로, 내장

Description

인쇄회로기판 및 그 제조방법 {Printed circuit board and Method of manufacturing thereof}
도 1a는 종래의 기판 표면 정렬 홈에 삽입되어 배치된 광섬유를 나타내는 클래드 평면도.
도 1b는 도 1a의 AA선에 따른 단면도.
도 1c는 인쇄회로기판 내에서 광섬유를 포함하는 종래의 클래드를 나타내는 단면도.
도 2a는 고분자 광도파로가 형성된 종래의 클래드의 단면도.
도 2b는 인쇄회로기판 내에서 고분자 광도파로가 형성된 종래의 클래드가 적층된 단면도.
도 3은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 구조를 나타내는 단면도.
도 4는 도 3에 나타난 인쇄회로기판의 평면도.
도 5는 종래기술에 따른 인쇄회로기판과 도 3에 나타난 인쇄회로기판을 비교하여 나타내는 단면도.
도 6는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판 제조방법을 나 타내는 순서도.
도 7은 도 6에 나타난 인쇄회로기판 제조방법의 공정을 나타내는 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
20: 클래드 25: 코어
30: 배선패턴 40: 솔더레지스트
50: 빅셀(50)(VCSEL) 60: 절연층
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자부품에서 데이터의 고속화 및 고용량화에 의해 기존의 구리기반 전기배선을 이용한 인쇄회로기판(Printed Circuit Board) 기술이 그 한계에 이르고 있다. 이에 따라, 종래의 구리기반 전기배선의 문제점을 극복할 수 있는 기술로서 광배선을 포함하는 인쇄회로기판이 주목을 받고 있다.
광배선을 포함하는 인쇄회로기판은 고분자 중합체(Polymer) 또는 광섬유(Optical Fiber)를 이용하여 빛으로 신호를 송수신할 수 있는 광도파로(Optical Waveguide)를 인쇄회로기판 내에 삽입하는데, 이를 EOCB(Electro-Optical Circuit Board)라고 한다. EOCB는 통신망의 스위치와 송수신장비, 데이터 통신의 스위치와 서버, 항공 우주산업과 항공 전자공학의 통신, UMTS(Universal Mobile Telecommunication System)의 이동전화 기지국, 또는 슈퍼 컴퓨터 등에서 백플레인(Backplane) 및 도터 보드(Daughter Board)에 적용되고 있다.
광배선에 사용되는 광섬유를 인쇄회로기판에 형성하는 방법이 도 1a 내지 도 1c에 도시되어 있으며, 고분자 광도파로를 인쇄회로기판에 형성하는 방법이 도 2a 내지 도 2b에 나타나 있다.
도 1a는 인쇄회로기판의 일면에 광섬유를 정렬하기 위한 정렬 홈이 형성된 상태를 나타낸 평면도이고, 도 1b는 도 1a의 AA선에 따른 단면도이다. 그리고 도 1c는 인쇄회로기판 내에서 광섬유를 포함하는 종래의 클래드를 나타낸 단면도이다. 광섬유를 이용한 광배선의 경우, 별도의 광섬유 클래드(11)을 추가로 구비하고 상기 광섬유 클래드(11)의 일면에 정밀 가공된 정렬 홈(15a)에 광섬유(15c)를 배치, 정렬한다. 그리고 상기 정렬 홈(15a)은 동박에칭, 레이저 또는 기계적인 가공을 통해 형성된다. 상기 광섬유 클래드(11)의 상면에는 도 1c에 도시된 바와 같이 절연층(13) 및 구리배선층(19)이 프레싱 공정에 의해 적층된다.
도 2a는 고분자 광도파로가 형성된 종래의 클래드의 단면도이고, 도 2b는 인쇄회로기판 내에서 고분자 광도파로가 형성된 종래의 클래드가 적층된 단면도를 나타낸다. 도 2a에 도시된 바에 따르면, 종래의 고분자 클래드(17)은 언더클래드(17b), 상기 언더클래드(17b)에 실리콘 마스터(미도시)에 의해 프레싱 되어 형성된 코어(17c) 및 상기 코어(17c)를 밀폐하여 상기 언더클래드(17b)의 상면에 결합되는 오버클래드(17a)를 포함한다. 상기 고분자 클래드(17)의 상면에는 도 2b에 도 시된 바와 같이 절연층(13) 및 구리배선층(19)이 프레싱 공정에 의해 적층된다.
위에서 살펴 본 바와 같이, 종래의 광도파로 형성 방법은 광섬유 클래드(15) 또는 고분자 클래드(17)을 추가로 구비해야 하기 때문에 인쇄회로기판의 전체적인 두께가 증가한다. 특히 광배선이 대량으로 필요로 하지 않는 경우, 클래드의 추가로 인한 두께의 증가는 비효율적이다. 그리고 클래드를 별도로 구비해야 하기 때문에 제조비용이 상승할 뿐만 아니라, 클래드에 대한 추가적인 적층으로 인해 제조공정이 복잡해지는 문제점이 유발된다.
본 발명은 광도파로가 유전체의 기능을 수행하도록 하고, 배선패턴이 광도파로에 내장되도록 함으로써, 개선된 광접속효율 및 재료비의 절감을 가져오는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 광신호와 전기신호를 함께 전송하도록 광도파로가 형성된 인쇄회로기판으로서, 클래드, 클래드에 내장되어 광신호를 전송하는 코어, 및 클래드에 내장되어 전기신호를 전송하는 배선패턴을 포함하는 인쇄회로기판을 제시할 수 있다.
배선패턴의 일면은 광소자 등과의 전기적 연결을 위해 인쇄회로기판의 외부로 노출되는 것이 좋다.
클래드는, 광도파로가 내장되는 제1 클래드 및 배선패턴이 내장되는 제2 클래드를 포함하여 이루어지는 것이 좋다.
한편, 본 발명의 다른 측면에 따르면, (a)캐리어부의 일면에 배선패턴을 형성하는 단계, (b)캐리어부의, 배선패턴이 형성된 면에 제1 클래드를 적층하는 단계, (c)제1 클래드의, 배선패턴이 형성된 면과 반대되는 면에 코어를 형성하는 단계, (d)제1 클래드의, 코어가 형성된 면에 제2 클래드를 적층하는 단계, 및 (e)배선패턴의 일면이 노출되도록, 캐리어부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법을 제시할 수 있다.
단계(e) 이후에 (f)제1 클래드의, 배선패턴이 형성된 면에 솔더레지스트를 형성하는 단계를 더 수행할 수 있다.
또한, 캐리어부는, 캐리어층 및 일면이 캐리어층에 적층되는 식각방지층으로 이루어지고, 단계(a)는, 식각방지층의 타면에 배선패턴을 형성함으로써 수행될 수도 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위을 포함한 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저 도 3 및 도 4를 참조하여, 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판에 대해 설명하도록 한다.
본 실시예에 따른 인쇄회로기판은, 코어가 형성된 클래드로 인쇄회로기판의 절연층을 대체하고, 클래드에 배선패턴이 내장되도록 하는 것을 특징으로 한다.
도 3은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 구조를 나타내는 단면도이고, 도 4는 도 3에 나타난 인쇄회로기판의 평면도이다. 도 3 및 도 4를 참조하면, 클래드(20), 코어(25), 배선패턴(30), 솔더레지스트(40)(solder resist)가 도시되어 있다.
클래드(20)는 추후 설명할 코어를 둘러싸며, 효율적인 광신호의 전송이 이루어질 수 있도록 하는 수단임과 동시에, 이하에서 설명할 배선패턴(30)에 대해서는 통상의 인쇄회로기판의 절연층의 기능을 수행하는 수단이다. 클래드(20)는 폴리머 계열의 재질로 이루어진다. 클래드(20)에는, 이하에서 차례로 설명할 배선패턴(30) 및 코어(25)가 내장된다.
배선패턴(30)은 인쇄회로기판에 있어, 전기신호를 전송하는 수단으로서, 전기전도도가 좋은 구리(Cu)와 같은 금속으로 이루어질 수 있다. 배선패턴(30)은 클래드(20)에 내장되며, 일면은 본 실시예에 따른 인쇄회로기판의 외부로 노출되도록 형성된다. 일면이 인쇄회로기판의 외부로 노출되지 않는 경우 빅셀(50)(VCSEL)과 같은 장치가 인쇄회로기판에 내장되어야 하나, 배선패턴(30)의 일면이 외부로 노출됨으로써, 빅셀(50)과 같은 장치를 인쇄회로기판에 내장시킬 필요가 없게 된다.
배선패턴(30)은 별도로 마련된 캐리어층(80)에 형성된 다음, 그 위에 클래드(20)를 적층하고 가압한 뒤, 캐리어층(80)을 제거하는 방법을 통해 클래드(20)에 내장될 수 있다. 상술한 방법 이외의 다양한 방법을 통해 배선패턴(30)이 클래드(20)에 내장될 수 있음은 물론이다.
코어(25)는 인쇄회로기판에 있어, 광신호가 전달되는 경로로서, 클래드(20)에 내장되어 클래드(20)에 의해 둘러 싸이게 된다. 코어(25) 역시 클래드(20)와 마찬가지로 폴리머 계열의 재질로 이루어지며, 다만 효율적인 광신호 전송을 위하여 클래드(20)보다 높은 굴절률을 갖는다.
한편, 클래드(20)에 코어(25) 및 배선패턴(30)을 용이하게 내장시키기 위해 클래드(20)는, 코어(25)가 내장되는 제1 클래드(21) 및 배선패턴(30)이 내장되는 제2 클래드(22)로 이루어질 수 있다.
보다 구체적으로 설명하면, 캐리어층(80)에 배선패턴(30)을 형성한 다음, 제2 클래드(22)를 적층하고 가압함으로써 제2 클래드(22)에 배선패턴(30)이 내장되도록 하고,
배선패턴(30)이 내장된 제2 클래드(22)의 상면에 코어(25)를 형성한 다음, 제1 클래드(21)를 적층하고 가압함으로써 제1 클래드(21)에 코어(25)가 내장됨과 동시에 클래드(20)에 코어(25) 및 배선패턴(30)이 모두 내장되도록 할 수 있다.
이 외에도, 제1 클래드(21)에 코어(25)가 내장되도록 하고, 제2 클래드(22)에는 배선패턴(30)이 내장되도록 한 다음, 코어(25) 및 배선패턴(30)이 각각 내장된 제1 클래드(21) 및 제2 클래드(22)를 적층함으로써, 클래드(20)에 코어(25) 및 배선패턴(30)이 모두 내장되도록 할 수도 있다.
솔더레지스트(40)는 부품의 실장 시에 이루어지는 납땜에 의해 원하지 않는 접속이 일어나지 않도록 하는 피막으로서, 클래드(20)의 일면에 형성된다. 솔더레지스트(40)는 인쇄회로기판 표면의 배선패턴(30)을 보호하는 보호재로서의 역할도 담당하며, 일반적으로 도료형태로 되어 있다.
솔더레지스트(40)는 솔더레지스트막(41)을 적층하고, 이를 식각함으로써 형성될 수 있다. 그러나 이 뿐만 아니라, 스크린인쇄법, 롤러코팅(roller coating)법, 커튼코팅(curtain coating)법, 스프레이코팅(spray coating)법과 같이 다양한 방법을 통하여 형성될 수 있음은 물론이다.
도 5는 종래기술에 따른 인쇄회로기판과 도 3에 나타난 인쇄회로기판을 비교하여 나타내는 단면도이다. 도 5를 참조하면, 클래드(20), 배선패턴(30), 솔더레지스트(40), 빅셀(50)(VCSEL), 다이오드(52), 절연층(60), 미러(70)(mirror)가 도시되어 있다.
도 5의 (a)는 종래기술에 따른 인쇄회로기판을 나타내는 단면도이고, (b)는 도 3에 나타난 인쇄회로기판을 나타내는 단면도이다. 한편, (a) 및 (b)에 각각 나타나 있는 화살표는 광신호의 경로를 나타낸다.
도 3에 나타난 인쇄회로기판은, 앞서 설명한 바와 같이, 클래드(20)로써 절연층(60)을 대체함으로써 두께를 줄일 수 있게 되었고, 이로 인하여, 빅셀(50)의 다이오드(52)로부터 미러(70)에 이르는 거리를 줄일 수 있게 되었다.
광신호가 코어(25) 즉, 광도파로를 통해 전송되기 위해서는, 다이오드(52)로 부터 전송된 광신호를 광도파로의 길이방향으로 제공하도록 미러(70)에 의한 반사가 필요하다. 그런데, 광신호가 다이오드(52)로부터 미러(70)에 이르는 동안, 확산각(divergence angle)에 의해 오차가 발생할 염려가 있다. 이러한 염려를 해소하기 위해서는, 다이오드(52)로부터 미러(70)에 이르는 경로를 짧게 할 필요가 있으며, 본 실시예에 따른 인쇄회로기판은 클래드(20)로써 절연층을 대체하도록 함으로써 다이오드(52)로부터 미러(70)에 이르는 경로를 짧게 한 것이다.
다음으로, 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판 제조방법에 대해, 도 6 및 도 7을 참조하여 설명하도록 한다.
도 6은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 7은 도 6에 나타난 인쇄회로기판 제조방법의 공정을 나타내는 흐름도이다. 도 6 및 도 7을 참조하면, 제1 클래드(21), 제2 클래드(22), 코어층(26), 코어(25), 배선패턴(30), 금속층(31), 솔더레지스트막(41), 솔더레지스트(40), 캐리어층(80), 식각방지층(85)이 도시되어 있다.
단계 s101은 캐리어층(80)의 일면에 형성된 식각방지층(85)에 배선패턴(30)을 형성하는 단계이다. 배선패턴(30)은 전기적 신호를 전송하기 위한 수단으로, 그 구조는 설계에 따라 다양하게 변경된다.
식각방지층(85)은 금속층(31)의 식각 시 캐리어층(80)이 식각되는 것을 방지하기 위한 수단이며, 캐리어층(80)은 금속층(31)의 식각을 통해 형성되는 배선패턴(30)을 추후에 설명할 클래드(20)에 옮겨 형성하기 위한 수단이다.
식각방지층(85)에 배선패턴(30)을 형성하기 위하여 본 실시예에서는, 에칭을 이용한 서브트랙티브(subtractive) 방식을 이용한다. 즉, 식각방지층(85)에 금속층(31)을 적층하고, 노광 및 에칭을 거쳐 배선패턴(30)을 형성한다. 이러한 공정은 도 7의 (a) 및 (b)에 나타나 있다.
식각방지층(85)은, 캐리어층(80)이 에칭액에 노출되어 식각되는 것을 방지하는 수단으로서, 이를 통해, 캐리어층(80)을 재활용할 수 있게 된다.
한편, 본 실시예에서는 배선패턴(30)을 형성하는 방법으로 에칭을 이용한 서브트랙티브(subtractive) 방식을 제시하였으나, 잉크젯 방식 또는 도금을 이용한 에디티브(additive) 방식을 통해 배선패턴(30)을 형성할 수도 있다.
단, 잉크젯 방식 또는 도금을 이용한 에디티브 방식을 통해 배선패턴(30)을 형성하는 경우에는, 본 실시예에서와 같은 식각방지층(85)이 필요치 않을 수 있고, 이에 따라, 배선패턴(30)을 제1 클래드(21)에 곧바로 형성할 수 있다.
단계 s102는 식각방지층(85)의, 배선패턴(30)이 형성된 면에 제1 클래드(21)를 적층하는 단계이다. 배선패턴(30)이 형성된 면에 제1 클래드(21)를 적층하고 가압하면, 제1 클래드(21)에는 배선패턴(30)이 내장되게 된다. 제1 클래드(21)는 폴리머 계열의 물질로서, 종래기술에 따른 인쇄회로기판에서의 절연층의 기능을 수행한다. 이러한 공정은 도 7의 (c)에 나타나 있다.
단계 s103는 제1 클래드(21)의, 배선패턴(30)이 형성된 면과 반대되는 면에 광도파로를 형성하는 단계이다. 광도파로는 광신호를 전달하는 수단이다. 본 실시예에서는, 광도파로로서, 폴리머 계열의 물질로 이루어지는 코어(25)를 제시한다.
제1 클래드(21)의, 배선패턴(30)이 형성된 면과 반대되는 면에 광도파로를 형성하기 위하여, 먼저 폴리머 계열의 물질로 이루어지는 코어층(26)을 적층한다. 이후, 노광 및 에칭을 수행함으로써 코어(25)를 형성할 수 있게 된다. 이러한 공정은 도 7의 (d) 및 (e)에 나타나 있다.
한편, 본 실시예에 따른 인쇄회로기판 제조방법에서는, 코어(25)를 형성하는 방법으로서, 코어층(26)을 적층하고, 에칭을 통하여 식각하는 방법을 제시하였으나, 이 뿐만 아니라, 임프린트, 스크린 인쇄, 레이저 가공 등과 같은 다양한 방법으로 이루어질 수 있음은 물론이다.
단계 s104는 제1 클래드(21)의, 광도파로가 형성된 면에 제2 클래드(22)를 적층하는 단계이다. 이로써, 제2 클래드(22)에는 광도파로 즉, 코어(25)가 내장된다. 제2 클래드(22)는 제1 클래드(21)와 마찬가지로 폴리머 계열의 물질로서, 제1 클래드(21)와 동일한 물질일 수도 있다. 제2 클래드(22)는 광도파로를 둘러싸는 클래드의 기능을 수행함과 동시에, 상술한 배선패턴(30)에 대해서는, 종래기술에 따른 인쇄회로기판에서의 절연층의 기능을 수행한다. 이는 제1 클래드(21) 역시 마찬가지이다. 이러한 공정은 도 7의 (f)에 나타나 있다.
단계 s105는 배선패턴(30)의 일면이 노출되도록, 캐리어층(80) 및 식각방지층(85)을 제거하는 단계이다. 상술한 바와 같이, 식각방지층(85)은 금속층(31)의 식각 시 캐리어층(80)이 식각되는 것을 방지하기 위한 수단이며, 캐리어층(80)은 금속층(31)의 식각을 통해 형성되는 배선패턴(30)을 클래드에 옮겨 형성하기 위한 수단이다.
따라서, 상술한 단계 s101 내지 단계 s104를 통해 금속층(31)을 식각하여 배선패턴(30)을 형성하고, 이렇게 형성된 배선패턴(30)을 클래드에 옮긴 후, 인쇄회로기판을 완성하기 위하여, 캐리어층(80)과 식각방지층(85)을 제거하는 것이다.
이렇게 캐리어층(80)과 식각방지층(85)이 제거됨으로써, 클래드에 내장된 배선패턴(30)의 일면은 외부에 노출된다. 노출된 배선패턴(30)을 통해, 각종 부품이 인쇄회로기판에 실장될 수 있다. 이러한 공정은 도 7의 (g) 및 (h)에 나타나 있다.
한편, 배선패턴(30)이 잉크젯 방식 또는 도금을 이용한 에디티브(additive) 방식으로 형성된 경우, 식각방지층(85)이 사용되지 않을 수 있으므로, 이 때에는, 캐리어층(80)만을 제거함으로써 배선패턴(30)의 일면이 인쇄회로기판의 외부로 노출되도록 할 수 있다.
단계 s106은 제1 클래드(21)의, 배선패턴(30)이 형성된 면에 솔더레지스트(40)(solder resist)를 형성하는 단계이다. 솔더레지스트(40)는 부품의 실장 시에 이루어지는 납땜에 의해 원하지 않는 접속이 일어나지 않도록 하는 피막이다. 솔더레지스트(40)는 인쇄회로기판 표면의 배선패턴(30)을 보호하는 보호재로서의 역할도 담당하며, 일반적으로 도료형태로 되어 있다.
솔더레지스트(40)를 형성하기 위해, 솔더레지스트막(41)을 적층하고, 이를 식각하는 방법을 수행할 수 있다. 이러한 공정은 도 7의 (i) 및 (j)에 나타나 있다.
그러나 이 뿐만 아니라, 스크린인쇄법, 롤러코팅(roller coating)법, 커튼코팅(curtain coating)법, 스프레이코팅(spray coating)법과 같이 다양한 방법을 통 하여 솔더레지스트(40)를 형성할 수 있음은 물론이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 인쇄회로기판 및 그 제조방법은, 클래드가 절연층의 기능을 수행하도록 하고, 배선패턴이 클래드에 내장되도록 함으로써, 개선된 광접속효율 및 재료비의 절감을 제공할 수 있다.

Claims (6)

  1. 광신호와 전기신호를 함께 전송하도록 광도파로가 형성된 인쇄회로기판으로서,
    클래드;
    상기 클래드에 내장되어 광신호를 전송하는 코어; 및
    상기 클래드에 내장되어 전기신호를 전송하는 배선패턴을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 배선패턴의 일면은 상기 인쇄회로기판의 외부로 노출되는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항에 있어서,
    상기 클래드는,
    상기 코어가 내장되는 제1 클래드, 및
    상기 배선패턴이 내장되는 제2 클래드를 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. (a) 캐리어부의 일면에 배선패턴을 형성하는 단계;
    (b) 상기 캐리어부의, 상기 배선패턴이 형성된 면에 제1 클래드를 적층하는 단계;
    (c) 상기 제1 클래드의, 상기 배선패턴이 형성된 면과 반대되는 면에 코어를 형성하는 단계;
    (d) 상기 제1 클래드의, 상기 코어가 형성된 면에 제2 클래드를 적층하는 단계; 및
    (e) 상기 배선패턴의 일면이 노출되도록, 캐리어부를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    (f) 상기 제1 클래드의, 상기 배선패턴이 형성된 면에 솔더레지스트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제4항에 있어서,
    상기 캐리어부는,
    캐리어층 및 일면이 상기 캐리어층에 적층되는 식각방지층을 포함하며,
    상기 단계(a)는,
    상기 식각방지층의 타면에 배선패턴을 형성함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020060079003A 2006-08-21 2006-08-21 인쇄회로기판 및 그 제조방법 KR100756374B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060079003A KR100756374B1 (ko) 2006-08-21 2006-08-21 인쇄회로기판 및 그 제조방법
US11/889,477 US7546002B2 (en) 2006-08-21 2007-08-14 Printed circuit board and manufacturing method thereof
JP2007212058A JP2008053714A (ja) 2006-08-21 2007-08-16 印刷回路基板及びその製造方法
US12/453,616 US7697800B2 (en) 2006-08-21 2009-05-15 Method of manufacturing printed circuit board
JP2010088704A JP2010170150A (ja) 2006-08-21 2010-04-07 印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079003A KR100756374B1 (ko) 2006-08-21 2006-08-21 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100756374B1 true KR100756374B1 (ko) 2007-09-10

Family

ID=38736809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079003A KR100756374B1 (ko) 2006-08-21 2006-08-21 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US7546002B2 (ko)
JP (2) JP2008053714A (ko)
KR (1) KR100756374B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972894B1 (ko) 2008-05-26 2010-07-28 주식회사 두산 광회로기판의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831115B2 (en) * 2008-03-20 2010-11-09 Intel Corporation Optical die structures and associated package substrates
KR101074406B1 (ko) * 2009-11-02 2011-10-17 삼성전기주식회사 광기판 및 그 제조방법
US7949211B1 (en) 2010-02-26 2011-05-24 Corning Incorporated Modular active board subassemblies and printed wiring boards comprising the same
KR20120070732A (ko) * 2010-12-22 2012-07-02 삼성전기주식회사 광도파로용 인쇄회로기판의 제조 방법
CN103454733B (zh) * 2012-05-31 2016-09-28 鸿富锦精密工业（深圳）有限公司 光学印刷电路板
US10754113B1 (en) 2019-08-16 2020-08-25 Eagle Technology, Llc Opto-electronic device including active circuit component on circuit attachment area of optical fiber and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235643A (ja) 2000-02-21 2001-08-31 Kyocera Corp 光電気回路基板
JP2002228860A (ja) 2001-01-29 2002-08-14 Kyocera Corp 光電気回路基板
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
US6259840B1 (en) * 1999-03-31 2001-07-10 International Business Machines Corporation Printed circuit board having fluid-linked optical pathways for coupling surface mounted optoelectric semiconductor devices
TWI222844B (en) * 1999-06-03 2004-10-21 Toyo Kohan Co Ltd Printed circuit board and its manufacturing method
US7039288B2 (en) * 2001-03-21 2006-05-02 Intel Corporation Fabrication of optical waveguides for reduction of minimum waveguide spacing
JP4227471B2 (ja) * 2002-06-28 2009-02-18 パナソニック株式会社 受発光素子内蔵光電気混載配線モジュールの製造方法
JP2004103750A (ja) * 2002-09-09 2004-04-02 Sony Corp 導電突起付き基板及びその製造方法、半導体装置及びその製造方法
JP2006039231A (ja) * 2004-07-27 2006-02-09 Matsushita Electric Works Ltd 光電気配線混載基板の製造方法
JP2006156439A (ja) * 2004-11-25 2006-06-15 Nitto Denko Corp 光電気混載基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001235643A (ja) 2000-02-21 2001-08-31 Kyocera Corp 光電気回路基板
JP2002228860A (ja) 2001-01-29 2002-08-14 Kyocera Corp 光電気回路基板
KR20050040589A (ko) * 2003-10-29 2005-05-03 삼성전기주식회사 광도파로가 형성된 인쇄회로 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972894B1 (ko) 2008-05-26 2010-07-28 주식회사 두산 광회로기판의 제조방법

Also Published As

Publication number Publication date
US20090223044A1 (en) 2009-09-10
JP2010170150A (ja) 2010-08-05
JP2008053714A (ja) 2008-03-06
US20080044129A1 (en) 2008-02-21
US7697800B2 (en) 2010-04-13
US7546002B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
US7713767B2 (en) Method of making circuitized substrate with internal optical pathway using photolithography
KR100756374B1 (ko) 인쇄회로기판 및 그 제조방법
KR101067793B1 (ko) 연성 광기판 및 그 제조방법
US7033457B2 (en) Method of attaching optical waveguide component to printed circuit board
CN101408650A (zh) 制造具有内部光学路径的电路化衬底的方法
JP2005134862A (ja) 光導波路が形成されたプリント回路基板およびその製造方法
KR100969435B1 (ko) 광도파로를 갖는 인쇄회로기판 및 그 제조방법
US6905569B2 (en) Method of embedding optical fiber in multilayer printed circuit board
JP2002107560A (ja) 実装用基板
KR101079867B1 (ko) 광기판 및 그 제조방법
US20060182385A1 (en) Method of fabricating multi-layered printed circuit board for optical waveguides
JP2002182049A (ja) 実装用基板及びそれの製造方法並びにその実装用基板を用いたデバイスの搭載構造
KR20140077533A (ko) 광기판 제조방법
KR101074689B1 (ko) 광기판 및 그 제조방법
KR101074406B1 (ko) 광기판 및 그 제조방법
JP2005150671A (ja) 印刷回路基板及びその製造方法
KR101090996B1 (ko) 연성 광기판 및 그 제조방법
KR100632604B1 (ko) 광커넥터 및 이를 이용한 인쇄회로기판
KR100851066B1 (ko) 광배선 기판 제조방법
KR20110011398A (ko) 광배선 기판 및 그 제조방법
KR20050106262A (ko) 광신호 전송용 자유공간이 형성된 관통홀을 구비한인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee