TW507508B - Wiring board and its manufacturing method - Google Patents

Wiring board and its manufacturing method Download PDF

Info

Publication number
TW507508B
TW507508B TW088107133A TW88107133A TW507508B TW 507508 B TW507508 B TW 507508B TW 088107133 A TW088107133 A TW 088107133A TW 88107133 A TW88107133 A TW 88107133A TW 507508 B TW507508 B TW 507508B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
wiring
aforementioned
electrically insulating
Prior art date
Application number
TW088107133A
Other languages
English (en)
Inventor
Toshio Sugawa
Daizo Ando
Sadashi Nakamura
Hideki Higashiya
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP15958698A external-priority patent/JP3172711B2/ja
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW507508B publication Critical patent/TW507508B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

507508 A7 B7 ______ 五、發明説明(丨) [發明之詳細說明] [技術領域] 本發明係有關藉導電膠等之導電體進行層間之電性連 .接之配線基板及其製造方法。 [習知技術] 最近,本申請人提出有關以導電膠進行層間之電性連 接之多層配線基板之案(專利第2601128號)。以圖8顯示 前述多層配線基板之製造方法。首先如圖8(a)所示般,在 含浸過熱硬化性環氧樹脂之芳香性聚醯胺纖維之多孔質基 材502之兩面層合聚酯等之離型薄膜501。接著如圖8(b) 所示般,在多孔質基材502之既定位置以雷射加工法形成 貫通孔503。接著如圖8(c)所示般,在貫通孔503塡充導 電膠504。其塡充方法,係將具有貫通孔503之多孔質基 材502設置於平板印刷機之台上,直接將導電膠504印刷 至離型薄膜501。此時,印刷面之離型薄膜501擔負印刷 光罩及防止多孔質基材502表面污染之任務。接著自多孔 質基材502的兩面將離型薄膜501剝離。其次,在多孔質 基材502的兩面黏貼銅箔等之金屬箔505。藉在此狀態下 加熱加壓,如圖8(d)所示般,多孔質基材502與金屬箔 505互相黏著。在此製程中,多孔質基材502被壓縮,而 厚度變薄。此時,貫通孔503內之導電膠504雖也被壓縮 ,其時導電膠中之黏著成分被推擠出,導電成分間及導電 成分與余屬箔505間之結合變得堅固,導電膠5〇4中之導 電物質被緻密化,可獲得層間之電性連接。之後,多孔質 尺度適用中國國家標準(CNS ) A4規格(公釐)~" 一 " (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 507508 A7 _ B7_____ 五、發明説明(> ) 基材502之構成成分之熱硬化性樹脂及導電膠504硬化。 最後如圖8(e)所示般,將金屬范505以既疋之圖案選擇性 的蝕刻而完成兩面配線基板。 .[發明欲解決之問題] 然而,在上述之構成及製造方法中,若使貫通孔503 變得微細,初期連接阻抗値變高,其分佈不均也變大。又 ,因爲溫度循環試驗及壓力鍋試驗等之可靠性試驗而有導 致連接阻抗値變動的問題。此係因使貫通孔503變得微細 時,爲貫通孔503之直徑與多孔質基材之厚度比之形狀比 接近於1,無法獲得使電性連接安定所需之壓縮率之故。 又,即使是在剝離離型薄膜5〇1之製程中,若貫通孔 直徑變小又無法忽視在貫通孔端部之離型薄膜的影響’剝 離離型薄膜時導電膠504因離型薄膜而脫離’其結果就是 有阻礙塡充導電膠至貫通孔內之問題° 本發明有鑑於上述問題,以提供一種使用導電膠等之 導電性物質,而能實現微細且具有高度可靠性之通路孔 (Via Hole)之配線基板及其製造方法爲目的。 [解決問題之方法] 爲解決上述問題,本發明之配線基板’係一種在開於 電性絕緣基材之厚度方向之貫通孔內塡充導電體,在前述 電性絕緣基材的兩面以既定之圖案形成之配線層間藉前述 導電體電性連接,其特徵在於,前述電性絕緣基材之兩面 形成有黏著劑層,且至少一方之前述配線層係埋設於前述 黏著劑層內。藉此種構成,貫通孔內之導電體被充分的壓 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2$7公釐1 (請先閱讀背面之注意事項再填寫本頁) 訂 # 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 五、發明説明(3) 縮,能形成具有高可靠性之微細通路孔。亦即,藉至少一 方之配線層係埋設於黏著劑層內,貫通孔內之導電體被充 分的壓縮,其結果,導電體之導電成分被緻密化,初期連 •接阻抗値低,使具有高可靠性之微細通路孔連接成爲可能 〇 又,導電體最好是導電膠,如係導電膠,在貫通孔內 之導電膠被壓縮時,導電膠中之樹脂成分自貫通孔內排出 而導電膠中之導體成分被緻密化,初期連接阻抗値低,具 有高可靠性之微細通路孔連接較易獲得。 又,如最表層之貫通孔被配線層覆蓋,則不致產生塡 充之導電體露出至表面之情形。因此,在基板之表面設置 此種貫通孔是非常有效的。 又,以貫通孔之一部份露出之方式形成配線層,將此 使用於內層,即能以較通路孔直徑更小之配線實現壓縮通 路孔之無連接盤孔,而能形成更微細之配線。 又,如至少在面向貫通孔之配線層表面施以粗化處理 ,則配線層與導電體間之接觸面積增加,且因配線層與黏 著劑層間之密合性亦提升之故’而能更進一步有效的提高 微細通路孔之可靠性。 接著本發明之第1構成之配線基板之製造方法,係具 有:在兩面形成有黏著劑層之電性絕緣基材上設置貫通孔 之製程;在前述貫通孔塡充導電膠之製程;至少在前述電 性絕緣基材之單面,重疊以既定之圖案形成之支撐基材之 製程;藉加熱加壓以壓縮重疊有前述支撐基材之前述電性 本紙張尺度適用中國國家標準(CNS ) a4規格(210X2&公釐1 " 一 " (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 五、發明説明(4 ) 絕緣基材,而將前述配線層埋設於前述黏著劑層之製程; 以及將前述配線層留下而去除前述支撐基材之製程。藉此 ’由支撐基材支撐已施有圖案之配線層,即能以層合壓製 後去除支撐基材之簡便的方法,提供一種具備有與微細之 配線層間之高連接可靠性之通路孔的配線基板。 又,本發明之第2構成之配線基板之製造方法,係具 有:將單面形成有黏著劑層之離型薄膜在電性絕緣基材之 兩面以前述黏著劑層與前述電性絕緣基材抵接之方式黏著 之製程;在具備有前述離型薄膜之電性絕緣基材上設置貫 通孔之製程;在前述貫通孔中塡充導電膠之製程;將前述 黏著劑層留在前述電性絕緣基材而剝離離型薄膜之製程; 至少在前述電性絕緣基材之單面,重疊以既定之圖案形成 之支撐基材之製程;藉加熱加壓以壓縮重疊有前述支撐基 材之前述電性絕緣基材,而將前述配線層埋設於前述黏著 劑層之製程;以及將前述配線層留下而去除前述支撐基材 之製程。藉此種方法’能夠迴避在電性絕緣基材之兩面同 時形成薄的半硬化狀態之黏著劑層的製造上之困難。再者 ’能以層合壓製後去除支撐基材之簡便的方法,提供一種 具備有與微細之配線層間之高連接可靠性之通路孔之配線 基板。 上述第1或第2之製造方法中,加熱加壓前之電性絕 緣基材係半硬化狀態之熱硬化性樹脂與玻璃織布之複合材 料,當黏著劑層爲前述之熱硬化性樹脂時,即能使用習知 之玻璃環氧複合材料,職不需特丽_賴層之製程 (請先閲讀背面之注意事項再填寫本頁) Γ 經濟部智慧財產局員工消費合作社印製 適 尺,張 一紙 縣 公 507508 ——~~~~~~ A7 B7 五、發明説明(5 ) ,故能容易的製造配線基板。 又,加熱加壓前之電性絕緣基材係以有機材料爲主體 之薄膜,而黏著劑層亦可以是有機樹脂。如藉選擇高耐熱 .、高剛性之物作爲薄膜之材料,即能使之具有適合半導體 安裝之性質。又,黏著劑層之材料可考慮其電絕緣性及埋 入性而自由選擇,以實現高性能之基板。更進一步,因能 將薄膜作成具有均勻組成之薄物,最適合形成微細口徑通 路孔。 又,設於加熱加壓前之電性絕緣基材之表面之黏著劑 層之厚度,與埋設於前述黏著劑層之配線層之厚度大致相 同或較薄,能夠埋入至幾乎到電性絕緣基材之深度,能將 肇因於黏著劑層向橫方向之擴散所引起之導電膠的壓縮力 的降低減至最小。 又’加熱加壓前之電性絕緣基材,如具有能收容黏著 劑層之構成材料之空間,即可藉將加熱加壓時熔融之黏著 劑層之構成材料收容於電性絕緣基材中,而能抑制因配線 層被埋入所導致之電性絕緣基材之變形。 又,如加熱加壓前之電性絕緣基材具有能使設於其兩 面之黏著劑層之構成材料進出的微細的孔,因能在加熱加 壓時使熔融之黏著劑層之構成材料流至電性絕緣基材之上 下,能更進一步的抑制電性絕緣基材之變形。 又,留下配線層而去除支撐基材之製程,最好是選擇 性的溶解去除目lj述支擦基材。藉溶解去除前述支撐基材’ 因配線層不致被施加機械性的外力,故能以極佳的良率製 本紙張尺度適用中國國家標準(CNS ) )----- ' (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 507508 A7 _ B7 ___ 五、發明説明(G ) 造具有無斷線或變形之微細的配線層之配線基板° 又,上述第1或第2之配線基板之製造方法中’配線 層與支撐基材最好是以能選擇性的分別去除之材料而構成 。藉此種構成,在埋設配線層於黏著劑層後,能容易的進 行僅留下配線層而去除支撐基材之作業。 此處,配線層與支撐基材最好是具有能藉不同之蝕刻 液選擇性的去除之構成。藉此構成,將配線層埋設於黏著 劑層後,因能防止以蝕刻去除支撐基材時因過蝕刻使得配 線層同時被去除,故能以極佳之良率使具有微細之圖案之 配線層殘存於黏著劑層中。再者,爲藉蝕刻而選擇性的去 除一方時,只要使蝕刻速度有充分的差別,例如數倍左右 之差別即足夠。 又,上述第1或第2之配線基板之製造方法中,最好 是在支撐基材之表面形成有至少一層以上之蝕刻阻隔層’ 前述蝕刻阻隔層表面設有配線層,而前述配線層與至少前 述蝕刻阻隔層係以能選擇性的分別去除之材料構成。藉此 種構成,能提高在僅將支撐基材與配線層之其中一方蝕刻 去除時之選擇性。此結果,在埋設配線層於黏著劑層後, 能容易的進行僅留下配線層而去除支撐基材之作業。更具 體的來說,因能在藉蝕刻以去除支撐基材時防止因過蝕刻 造成配線層同時被蝕刻去除,故能以極佳之良率使具有微 細之圖案之配線層殘存於黏著劑層中。 此處,至少配線層與蝕刻阻隔層係能藉由不同之蝕刻 液而能選擇性的去除之方式而構成者較佳。藉此種構成, 本紙張尺度適用中國國家標準(CNS ) A4規格(210χ"2§7公釐) "" (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 507508 A7 _B7______ 五、發明説明(7 ) 即使支撐基材與配線層係以相同之蝕刻液去除之材料構成 時,藉能選擇性的僅去除蝕刻阻隔層之蝕刻液進行蝕刻’ 而能將支撐基材與鈾刻阻隔層同時去除’僅使配線層殘存 〇 又,上述第1或第2之配線基板之製造方法中’形成 有前述配線層之支撐基材,最好是經由在支撐基材表面或 被形成於支撐基材表面之蝕刻阻隔層表面形成絕緣性材料 圖案之製程,以及在前述支撐基材表面或蝕刻阻隔層表面 露出之區域以鍍敷使導電性材料附著而形成所要圖案之配 線層之製程所得之物。藉此種構成,能容易的獲得具有所 要圖案之配線層。 此處,絕緣性材料圖案之形成,可藉使感光性樹脂附 著於支撐基材表面或蝕刻阻隔層表面後,以所要光罩圖案 選擇性的曝光,之後進行顯像而獲得。 又,所謂「鍍敷」如係電鍍,因能容易的使導電性材 料選擇性的僅附著在未形成絕緣性材料圖案之露出區域’ 故能簡單的形成所要之微細的配線圖案。 又,上述第1或第2之配線基板之製造方法中’形成 有前述配線層之支撐基材,最好是經由在支撐基材之背面 以達到既定溫度之上即喪失黏著力之黏著劑層合基板之製 程,以及在前述支撐基板之表面直接或透過蝕刻阻隔層形 成配線層之製程所得之物。支撐基板即使是薄膜狀之部件 只要將其餍合於具有能支撐此支撐基板強度之基板即能補 強。又,如在其後形成配線層即能容易的進行配線層之形 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 五、發明説明(P ) "" 〜 成製程。又,藉使用達到既定溫度之上即喪失黏著力之黏 著劑進行層合,在既定之製程後藉加熱即可容易的將支^ 基板與基板分離,因此能提高作業性。 牙 其;人’本發明之第1構成之多層配線基板,係塡充有 導電體、在其厚度方向具備貫通孔、透過黏著劑層餍合有 二層以上之電性絕緣基材之多層配線基板,其特徵在於: 前述黏著劑層中具有以既定圖案形成之配線層,前述配,線 層’係藉在其層合方向賦予壓縮力而電性連接於其兩彻 前述電性絕緣基材之前述導電體。藉此種構成,即能提供 一種高可靠性、具有微細通路孔之多層配線基板。 ~ 又’本發明之第1構成之多層配線基板之製造方法, 其特徵在於重複:於具備兩面之黏著劑層,及塡充有導電 膠之貫通孔的多層配線基板之單面,重疊形成有既定圖案 之配線層之支撐基材的製程;藉加熱加壓進行壓縮而在前 述黏著劑層埋設前述配線層之製程·,將前述配線層留下而 去除前述支撐基材之製程。藉此種構成,即能提供一簡易 的多層配線基板之製造方法。 上述第1之多層配線基板之製造方法中,配線層與支 撐基材最好是以能選擇性的去除之材料構成。又前述支撐 基材的表面至少形成有一層以上之蝕刻阻隔層,前述蝕刻 阻隔層表面設有配線層,前述配線層與至少前述餽刻阻隔 層係由能選擇性的去除之材料構成者較佳。又,形成有則 述配線層之支撐基材,最好是經由在支撐基材表面或被形 成於支撐基材表面之蝕刻阻隔層表面形成絕緣性材料圖案 本紙張尺度適用中國國^準(CNS ) A4規格(210X:^7公釐1 f請先閱讀背面之注意事頊再填寫本頁〕 •訂· 經濟部智慧財產局員工消費合作社印製 507508 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(?) 之製程,以及在前述支撐基材表面或蝕刻阻隔層表面露出 之區域以鍍敷使導電性材料附著而形成所要圖案之配線層 之製程所得之物。又’形成有前述配線層之支撐基材’最 好是經由在支撐基材之背面以達到既定溫度之上即喪失黏 著力之黏著劑層合基板之製程’以及在前述支撐基板之表 面直接或透過蝕刻阻隔層形成配線層之製程所得之物。無 論何者,皆係基於與上述第1或第2之配線基板之製造方 法爲相同的理由。 又,本發明之第2構成之多層配線基板,其特徵在於 ••係由形成於前述本發明之第1構成之多層配線基板之表 層的配線層,及具有既定之絕緣層與配線層之核心基板之 表層的配線層,透過塡充有導電體具備貫通孔之電性絕緣 基材,和兩面之黏著劑層電性連接,前述多層配線基板之 表層的配線層及前述核心基板之表層的配線層中至少有一 方係埋設於前述黏著劑層。藉此種構成,即能提供一種核 心基板之表層的配線層與由複數層組成具有微細通路孔之 第1構成中之多層配線基板之表層的配線層電性連接之多 層配線基板。 又,本發明之第2構成之多層配線基板之製造方法, 其特徵在於:係將前述本發明之第1構成之多層配線基板 ,透過兩面有黏著劑層、塡充有導電膠具備貫通孔之電性 絕緣基材,重疊於具有既定之絕緣層與配線層之核心基板 =之製程,以及藉對透過前述電性絕緣基材重疊之核心基板 與前述多層配線基板加熱加壓,使形成於前述多層配線基 度適用中國國家標準(CNS ) A4規格(21(^2¾公釐) 〜 (請先閱讀背面之注意事項再填寫本頁) 訂 507508 A7 B7 經濟部智慧財產局員工消費合作社印製
五、發明説明(P 板之表層的配線層及前述核心基板之表層的配線層中至少 有一方係埋設於前述黏著劑層。藉此種構成,即能提供一 簡易的多層配線基板之製造方法。 上述第1或第2之多層配線基板之製造方法中’加熱 加壓前之電性絕緣基材係半硬化狀態之熱硬化性樹脂與玻 璃織布之複合材料,能使黏著劑層爲前述之熱硬化性樹脂 。或者,能使加熱加壓前之電性絕緣基材爲以有機材料爲 主體之薄膜,而使黏著劑層爲半硬化狀態之有機樹脂。 又,上述第1或第2之多層配線基板之製造方法中, 設於加熱加壓前之電性絕緣基材表面上之黏著劑層之厚度 ,最好是與埋設於前述黏著劑層之配線層之厚度大致相等 或較薄。 又,上述第1或第2之多層配線基板之製造方法中, 加熱加壓前之電性絕緣基材,最好是具有能收容黏著劑層 之空間者較佳。又,加熱加壓前之電性絕緣基材,最好:是 具有能使黏著劑層之構成材料進出的微細的孔。 更進一步的,本發明之第3構成之多層配線基板之製 造方法,其特徵在於:係將前述本發明之第1構成之多層 配線基板,與具有既定之絕緣層與配線層之核心基板,透 過塡充有導電體具備貫通孔之基板接合體相重疊,形成於 前述多層配線基板之表層的配線層與前述核心基板之表層 的配線層透過前述導電體電性連接,層合前之前述基板接 合體具有被壓縮性。藉此種構成,即能提供一種核心基板 之表層的配線層與由複數層組成具有微細之配線及微細通 張尺度適用中國國家標準(CNS)M規格(210χϋ公釐) (請先閱讀背面之注意事項再填寫本頁) 、1Τ 507508 A7 B7 五、發明説明((丨) 路孔之第1構成中之多層配線基板之表層的配線層電性連 接之多層配線基板。 上述所謂「基板接合體具有被壓縮性」,例如係意指 .基板接合體是藉由內部具有空孔之多孔質基材構成而具有 能被壓縮之性質。由多孔質基材構成時之較佳之空孔率爲 2〜35體積%。如空孔率低於此則壓縮困難,導電體及配線 層間之電性連接阻抗增大或產生連接不良之情形。另一方 面,如空孔率高於此,壓縮時相對於壓縮方向垂直方向的 基板接合體的變形增大,或導電性樹脂侵入空孔內,而無 法充分的壓縮導電性樹脂,導致導電體及配線層間之電性 連接阻抗增大。 上述第3之多層配線基板中,構成前述基板接合體之 材料,最好是選自玻璃纖維不織布或由有機纖維不織布與 熱硬化性樹脂之複合材料構成之樹脂含浸纖維片材料中之 至少一種者較佳。以此種較佳之構成,能更進一步的提升 多層配線基板之電性特性及機械特性。 又,本發明之第3構成之多層配線基板之製造方法, 其特徵在於:係將前述本發明之第1構成之多層配線基板 ,透過貫通孔中塡充有導電膠具備壓縮性之基板接合體, 重疊於具有既定之絕緣層與配線層之核心基板之製程,以 及藉對透過前述電性絕緣基材重疊之核心基板與前述多層 配線基板加熱加壓,使形成於前述多層配線基板之表層的 配線層及前述核心基板之表層的配線層透過前述導電膠電 性連接之製程。藉此種構成,即能提供一簡易的多層配線 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2】兩公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 507508 A7 _______B7______ 五、發明説明(A ) 基板之製造方法。 上述第3之多層配線基板之製造方法中,在加熱加壓 前之基板接合體中,塡充於基板接合體之貫通孔中之導電 .膠最好是自基板接合體表面突出者較佳。以此種較佳之構 成,能透過導電膠降低兩配線層間之電性連接阻抗且確實 的進行。 [實施例] 以下,參照圖面說明本發明之實施例。 (實施例1) 圖1係顯示在本發明之第1實施例中兩面配線基板之 製造方法之製程截面圖。 首先,如圖1(a)所示,準備了在兩面形成有黏著劑層 之電性絕緣基材102。 作爲電性絕緣基材102,係使用具較佳之尺寸安定性 、高耐熱性之物。作爲此種薄膜有聚醯亞胺薄膜及脂肪族 醯胺薄膜等。聚醯亞胺薄膜有“卡浦通”(東累•杜邦(股) 之商標)、“優霹雷克斯”(宇部興業(股)之商標)、“亞霹卡 路”(鐘淵化學(股)之商標)等,其特徵在於依等級之低吸水 性。脂肪族醯胺薄膜有“亞拉米卡”(旭化成(股)之商標)、 “米克多龍”(東累(股)之商標)等,其特徵在於與聚醯亞胺 薄膜相較剛性較強、不易延展。 黏著劑層101,係使用環氧系黏著劑或亞胺系黏著劑 作爲熱硬化性樹脂,而使用矽系之高耐熱級之黏著劑作爲 熱可塑性黏著劑。熱硬化性樹脂爲確保配線層之埋入性最 本紙張尺度適用中國國家標準(CNS )八4規格(21〇'乂2扔公釐1 (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 507508 A7 ______B7_____ 五、發明説明(A ) 好是維持半硬化狀態。 在本實施例中電性絕緣基材102係使用12//m厚之“ 亞拉米卡”薄膜,而黏著劑層101係使用經橡膠變性之環 .氧樹脂。使用變性橡膠係爲提升和薄膜基材之親合度。爲 確保圖案之埋入性環氧樹脂係在塗布後使之乾燥,而維持 半硬化狀態。黏著劑層之厚度爲單面5//m。 接著如圖1(b)所示,在兩面形成有黏著劑層101之電 性絕緣基材102的兩面層合聚酯等之離型薄膜103。層合 係在80°C左右之溫度下進行。藉此使黏著劑層1〇1之表面 稍微熔融而能將離型薄膜103貼上。在本實施例中係使用 16/zm之聚對苯二甲酸乙二醇酯(PET)薄膜作爲離型薄膜。 加入離型薄膜103後之總厚度爲54//m。 其次如圖1(c)所示在設有離型薄膜1〇3之絕緣基材 102上以雷射形成貫通孔104。作爲此雷射係使用波長 307nm之準分子雷射或波長355nm之3倍高諧波YAG固 體雷射等之短波長雷射。以上述短波長雷射形成了孔徑約 爲50/zm之貫通孔104。 接著如圖1(d)所示,將導電膠1〇5塡充於貫通孔104 。作爲塡充方法,係使用平板印刷機’直接將導電膠105 印刷於離型薄膜103上而塡充。此時’藉自印刷面的另一 側透過和紙等之多孔質片材進行真空吸附,以吸取貫通孔 104內之導電膠105中之樹脂成份,藉增加導體成份之比 率,能更爲緻密的塡充導體成份。又,離型薄膜103扮演 了印刷遮板及黏著劑層表面之污染防止的角色。相對於孔 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X2^公釐1 (請先閲讀背面之注意事項再填寫本頁)
507508 A7 B7 五、發明説明(a ) 徑50#m,總厚度54/zm及長寬比雖在1以下,但在〇·3 左右’亦即至孔徑20//m左右爲止,皆能以上述方式塡充 導電膠。 接著如圖1(e)所示,將離型薄膜103自兩面剝離。此 時,因貫通孔104爲50//m較微細之故,無法忽視端部的 影響,離型薄膜103之貫通孔內之導電膠被和離型薄膜一 起剝離。導電膠105雖有各式各樣之殘留方式,但不致自 黏著劑層101之表面被挖向下方。最壞也就是黏著劑層 101之磨耗狀態(導電膠的上面與黏著劑層101之表面爲幾 乎相同高度之狀態)。藉此種離型薄膜103而使導電膠被取 出之狀態,在孔徑爲100//m以下者較爲顯著。 其次如圖1⑴所示,將具備銅箔形成爲既定形狀之配 線層107由鋁箔構成之支撐基材106,自電性絕緣基材1〇2 之兩側重疊並加熱加壓,至少使配線層107移到塡充有導 電膠1〇5之貫通孔104之正上方。加熱加壓係以真空壓縮 進行。 藉此加熱加壓,如圖1(g)所示,黏著劑層101流動, 配線層107被埋入黏著劑層101內。如此般藉配線層107 被埋入黏著劑層101內,貫通孔104內之導電膠105被壓 縮,導電膠105內之樹脂成份流出至黏著劑層101,導電 膠105中之導體成份被緻密化,而獲得電性絕緣基材102 表裡之配線層107之電性連接。之後,黏著劑層101及導 電膠1〇5硬化。 最後,如圖1(h)所示,留下被埋入黏著劑層101之配 ϋ張尺度適用中國國家標準(CNS ) A4規格(210X2货公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 五、發明説明(6 ) (請先閲讀背面之注意事項再填寫本頁) 線層107而去除支撐基材106,完成兩面配線基板。在本 實施例中’支撐基材106係使用鋁箔,配線層1〇7係使用 銅箔。支撐基材106之去除係自鋁箔及銅箔之選擇蝕刻, 以溶解去除鋁箔而進行。藉由溶解去除以去除支撐基材 106,在兩面配線基板產生應力而不致被破壞。又因可在生 產線去除而提升生產性。選擇蝕刻液可使用過硫酸銨等。 以既定之圖案形成配線層107時亦使用相同的方法。作爲 鋁箔及銅箔之複合材料,例如有三井金屬(股)之具鋁載體 之銅箔UTC_Foil。本複合材料之銅箔厚度爲較薄之5//m 或9//m,能形成較佳之圖案。 又’鋁箔上預先形成抗蝕圖案,在酸性之鋅酸鹽處理 後,藉進行電解銅之鍍敷能獲得相同之複合材料。藉電解 鍍敷之方法能獲得銅箔厚度較厚之物。本方法中以線寬度 10//m、空間lO^m成功的試作了銅箔厚度爲15/zm之物 〇 經濟部智慧財產局員工消費合作社印製 本實施例中使用之銅箔厚度爲9/zm。黏著劑層1〇1之 厚度爲單側5//m,設定的較銅箔之厚度爲薄。因電性絕緣 基材102係使用l2//m之“阿拉米卡”薄膜,黏著劑層 1〇1係使用單側各5//m之環氧黏著劑層,故埋入前之導電 膠105之厚度爲22 μ m。因在該黏著劑層1〇1埋入9//m之 銅箔以作爲配線層107,壓縮率約成爲18/22=82%。實際 上’在最大之情形下相當於離型薄膜之厚度的導電膠 係形成馬突出於黏著劑層之表面,故加上此厚度使壓縮率 更高。導電膠105中之樹脂成份與導體成份之體積比率, 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 2沾公釐]""" 一 507508 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(4 ) 因考慮其印刷性而設定在50%,故貫通孔104內之導電膠 105中之樹脂成份幾乎被擠出至黏著劑層,貫通孔1〇4內 之導體成份被緻密化,而能獲得低阻抗且可靠性高之通路 孔。在實驗中得知只要能有20%以上之體積壓縮率,電性 連接即成爲低阻抗,連接可靠性亦提升。又,因係設定使 黏著劑層1〇1與配線層107之厚度相同或使配線層1〇7較 厚,故將配線層107壓入黏著劑層101時,不致使黏著劑 層101之貫通孔直徑擴張而使壓縮力向橫方向逃逸,因此 而得以壓縮導電膠1〇5。又,在壓縮時,因電性絕緣基材 102之尺寸幾乎不會變化,且因壓迫之壓力大部份作用於 貫孔內之垂直方向,而使導電膠105被壓縮。 又,因作爲配線層107所使用之銅箔與導電膠1〇5接 觸側之表面施有粗化處理,使黏著劑層1〇1與銅箔之密接 性提升,剝離強度增強。再者,由於銅箔與導電膠105之 接觸面積增加,故連接可靠性提升。 又,在上述實施例中,雖使用了電性絕緣基材102之 兩面設有黏著劑層101之物,但亦可以將離型薄膜103之 兩面設有黏著劑層101之物貼於電性絕緣基材102之方式 形成。藉採用此種製造方法,在離型薄膜1〇3之單側塗布 黏著劑層101,能使之乾燥成半硬化狀態,較在電性絕緣 基材102之兩面同時塗布黏著劑層101以使之乾燥成半硬 化狀態之製程,更爲簡便的在電性絕緣基材102之兩面形 成黏著劑層101。 又,在上述實施例之圖1中,顯示了有關配線層107 —— _ ig 一 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ,ιτ 507508 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(d) 覆蓋貫通孔104之構成’但並不需要覆蓋貫通孔104之全 部。因配線層1〇7只要以能獲得既定之壓縮率埋入貫通孔 內之配線層間即可’故只要覆蓋貫通孔104之一部份即可 。亦即,如貫通孔之導電膠以能被設於上下之配線層壓縮 之方式重疊,則貫通孔之一部份露出亦可。例如說’本實 施例中如使用50//m的貫通孔及30//m的配線’導電膠即 被壓縮,而能獲得配線層間之電性連接。藉採用此種構成 ,即不需要所謂的島部’能形成更爲微細之配線。特別是 當上述的構成使用於多層配線基板之內層時更具效果。 又,在上述實施例中係說明了使用高耐熱薄膜作爲電 性絕緣基材102,及以熱硬化性樹脂或熱可塑性樹脂作爲 黏著劑層101之情形,作爲其替代品,使用玻璃環氧預浸 漬布亦能實現同樣的構成。亦即,能使用半硬化狀態之熱 硬化性樹脂與玻璃織布之複合材料作爲電性絕緣基材,及 使用與預浸樹脂相同之熱硬化性樹脂層作爲黏著劑層。使 用玻璃環氧預浸漬布時不需特別形成黏著劑層,此係因將 熱硬化性樹脂含浸於玻璃織布時,自然的會在玻璃織布的 上下形成熱硬化性樹脂層之故,是以能更爲簡便的實施本 發明。 接著以圖2顯示在上述實施例中使用之具有配線層 107之支撐基材106的製造方法之一例。 如圖2(a)所示,爲在以鋁構成之支撐基材106的表面 形成配線層,準備了層合有由銅構成之金屬層11〇之三井 金屬(股)之具鋁載體之銅箔UTC-Foil。此種複合材料,亦 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2访公釐) '^—-- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 507508 A7 _B7 __ 五、發明説明(θ ) 能藉在銅上以鍍敷或蒸鍍或黏著鋁箔之方式形成。此處, 考慮支撐基材106在後續之製程中需溶解去除(鈾刻去除) ,因此以1mm以下左右之薄度較佳。然而相反的如過於薄 ,則因使用困難而最好是在以上。本實施例中係使 用50//m左右之物。爲了容易的以蝕刻去除支撐基材1〇6 ,「薄」是相當重要的,但即使以50/zm左右之厚度仍會 因操作之關係而屢屢造成皺紋或彎折。 本實施例中爲了容易操作,如圖2(b)所示,係將具適 度的強度且有較佳之耐酸性、耐鹼性之聚對苯二甲酸乙二 醇酯(PET)薄膜構成之基板113以黏著劑114黏著於支撐基 材106之未形成金屬層110之面而補強。黏著劑114,係 使用達到既定溫度以上即實質上降低、或喪失其黏著力者 。本實施例中之黏著劑1H含有達到既定溫度以上即發泡 之發泡劑。再者,作爲此種附著有黏著劑114之基板113 ,市面上有販售熱剝離片之“麗巴路發(REVALPHA)”(日 東電工股份有限公司之商品名)。 接著,藉對金屬層110進行光蝕刻而形成有既定圖案 之銅之配線層1〇7(圖2(c))。此處,爲進行光蝕刻所使用之 光阻劑爲液狀光阻劑。雖然亦可使用膜狀光阻劑,但使用 液狀光阻劑較能形成微細之圖案。又,構成支撐基材1〇6 之鋁與構成爲形成配線層107之金屬層110之銅,其蝕刻 液不同。因此’藉選擇對各金屬材料適當而正確的蝕刻液 ’而得以選擇性的對各個金屬進行蝕刻。此時,作爲以銅 形成圖案之蝕刻液’通常使用之氯銅系或硫酸銅系之物會 尺度適用中國國家標準(CNS ) A4規格(210X:^/公釐1 - (請先閱讀背面之注意事項再填寫本頁) 訂 % 507508 A7 _B7___ 五、發明説明((〗) (請先閲讀背面之注意事項再填寫本頁) 連鋁一起蝕刻,因此藉選擇不致對鋁蝕刻之過硫酸納系或 過硫酸銨系之物而得以選擇性的僅對銅進行蝕刻。在爲形 成圖案而對銅進行蝕刻時即使過度蝕刻,支撐基材106之 .鋁亦未被蝕刻。 另一方面,鋁雖能容易的以鹽酸溶液(例如鹽酸:水=1 :1)蝕刻,但配線層107之銅卻不致被此溶液蝕刻。 圖案形成後,對銅的表面施以粗化處理等之表面處理 亦可。 再者,在蝕刻由銅構成之金屬層110之不要區域後除 去光阻劑時,薄膜光阻劑一般係使用碳酸鈉,而液狀之光 阻劑係使用氫氧化鈉等之鹼性溶液。此等溶液雖多少會對 支撐基材106之鋁進行蝕刻,但因前述具有耐酸性、耐鹼 性之基板113以黏著劑114黏著於支撐基材106,故支撐 基材106不致被蝕刻。 之後,加熱至黏著劑114中之發泡劑開始發泡之溫度 以上。藉此,黏著劑114中之發泡劑開始發泡而喪失黏著 力。結果,能輕易的剝離基板113,得到形成有所要圖案 經濟部智慧財產局員工消費合作社印製 由銅構成之配線層107的以鋁構成之支撐基材1〇6(圖2(d)) 〇 此時之加熱溫度,相應於發泡劑雖可在90°C〜180°C 的範圍做選擇,但爲了使光阻劑能充分的耐烘烤,且防止 發泡的溫度造成支撐基材106之鋁或配線層107之銅因熱 氧化而變質,以150°C左右較爲合適。 上述之例中,基板113雖係使用PET薄膜,但若係具 本紙張尺度適用中國國家標準(CNS ) A4規格(210X&7公釐) " ~ 507508 A7 五、發明説明(/ ) 有適度的強度,較爲耐酸、耐鹼性之材料的話,則其他之 有機材料、玻璃或不鏽鋼皆可。 (實施例2) 接著參照圖3(a)〜(d)說明在本發明之第2實施例中之 兩面配線基板之製造方法。 首先如圖3(a)所示,與第1實施例同樣的,在兩面形 成有黏著劑層201之電性絕緣基材202上設置貫通孔204 ,塡充了導電膠205。接著如圖3(b)所示,將具備有以既 定之形狀形成之配線層207之支撐基材206,以至少使配 線層207移到塡充有導電膠205之貫通孔204之正上方般 ,自單側重疊,另一側則重疊以銅箔208。加熱加壓係以 真空壓縮進行。藉此加熱加壓,如圖3(c)所示,黏著劑層 201流動,而配線層207即被埋入黏著劑層201內。如此 ,因配線層207即被埋入黏著劑層201,導致電性絕緣基 材202變形,貫通孔204內之導電膠205被壓縮,使導電 膠205內之樹脂成份流出至黏著劑層201,導電膠205中 之導體成份被緻密化,而得到電性絕緣基材202 —方之表 側之配線層207與另一方之表側之銅箔208間之電性連接 。之後,黏著劑層201及導電膠205硬化。最後如圖3(d) 所示,留下被埋於黏著劑層201之配線層207而去除支撐 基材206,完成兩面配線基板。與第1實施例不同之處, 係自電性絕緣基材202之單側壓縮。 本實施例中,作爲電性絕緣基材2〇2之薄膜厚度爲12 /zm,黏著劑層201之厚度爲單側各5//m,設定爲與第i ^氏張尺度適用中國國家標準(CNS ) A4規格(210X#公釐) " (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 507508 Α7 Β7 五、發明説明U ) 實施例相同。配線層207之厚度與第1實施例相同,爲9 //m。亦即,黏著劑層201之總厚度與配線層207之厚度 設定的幾乎相等。藉此種設定,在將配線層207壓入黏著 劑層201時,能使電性絕緣基材202充分的變形,黏著劑 層201之貫通孔直徑不致擴張,而能壓縮導電膠205。本 實施例之情形中,壓縮率爲9/22=約41%。實際上,在最 大之情形下相當於離型薄膜之厚度的導電膠係形成爲突出 於黏著劑層201之表面,故加上此厚度使壓縮率更高。導 電膠205中之樹脂成份與導體成份之體積比率,因考慮其 印刷性而設定在50%,故貫通孔204內之導電膠205中之 樹脂成份幾乎被擠出至黏著劑層,貫通孔204內之導體成 份被緻密化,而能獲得低阻抗且可靠性高之通路孔。在實 驗中得知只要能有20%以上之體積壓縮率,電性連接即成 爲低阻抗,連接可靠性亦提升。 又,本實施例雖說明了將黏著劑層201之總厚度與配 線層207之厚度設定爲幾乎相等之例,但只要配線層之厚 度較黏著劑層之厚度厚,電性連接即更爲良好。但,因黏 著劑係被收容在配線層的導體間,如配線層過厚,即無法 埋入導體間。又,可預測電性絕緣基材之變形量亦會變大 。此變形量會因配線層的密度,亦即銅之殘存率而變化。 因此,作爲電性絕緣基材,若使用形成有能收容設於 其兩面之黏著劑層之構成材料之空間的多孔質素材’在加 熱加壓使黏著劑層流動時,因能收容熔融之黏著劑層之構 成材料,可抑制電性絕緣基材之變形量。藉此能增加連接 ______ . ____ 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ:^7公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 川75〇8 A7 一"…1— __B7 五、發明説明P '〜一- 之女疋丨生又因配線層下之黏著劑層之構成材料係被收 谷方;:配線層之圖案間,雖認爲壓入量會因圖案配置而變化 ,但若在電性絕緣基材中有能收容設於其兩面之黏著劑層 •之構成材料之空間,能將該變化量抑制於最小限。 更進步,作爲電性絕緣基材,若使用具有能使設於 其兩面之黏者劑層之構成材料來去之微細孔的多孔質素材 ,在加熱加壓使黏著劑層流動時,因熔融之黏著劑層之構 成材料可在電性絕緣基材的上下間移動,將更爲有效。此 微細孔只要不致使導電膠中之導體成份漏出之程度即可。 例如,導體成份爲直徑之銅粉時,微細孔直徑有5 /zm左右即可。 (實施例3) 接著參照圖4說明在本發明之第3實施例中之多層配 線基板之製造方法。 首先如圖4(a)所示,與第2實施例同樣的作成兩面配 線基板。301爲黏著劑層、302爲電性絕緣基材、3〇4爲設 於電性絕緣基材302之貫通孔。貫通孔304內塡充有導電 膠305。貫通孔304內之導電膠305係藉配線層307自單 側被壓縮。308爲銅箔。在以上述方式形成之兩面配線基 板之配線層307側,將如圖4(b)所示之兩面設有黏著劑層 311及在既定位置設有塡充有導電膠315之貫通孔的電性 絕緣基材312,與具備有以既定圖案形成配線層317之支 撐基材316同時重疊。之後如圖4(c)所示,進行以真空壓 縮之加熱加壓,以進行配線層307與配線層317間之電性 ^紙張尺度適用中國國家標準(CNS ) A4規格(21〇><别7公釐) ' "" " (請先閲讀背面之注意事項再填寫本頁) 訂- 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(沁) 連接。接著如圖4(d)所示’去除支撐基材316 °重複既定 次數之上述圖4(b)〜圖4(d)之製程’層合既定之層數後, 如圖4(e)所示般將銅箔308蝕刻成既定之形狀完成多層配 .線基板。 在本實施例之多層配線基板中,因能在通路孔(例如貫 通孔304)的上面形成通路孔(例如貫通孔314),配線收容 率提升。又,因去除支撐基材316後之表面平坦,即使層 合多層表面亦不致產生凹凸,能形成高多層。 又,本發明之多層配線基板,因其表面平滑,安裝半 導體裸晶片時最爲方便。實際作成之多層配線基板之平坦 性,在半導體裸晶片安裝區域之l〇mm內爲,極爲 平坦。在本基板以面朝下結合法安裝半導體裸晶片時,因 晶片下之平坦性良好,安裝良率佳,安裝可靠性向上提升 〇 又,本發明之多層配線基板之製造方法,因係在銅箔 308的上面層合,因能抑制層合後之尺寸變化,即使在高 多層時亦能抑制位置偏差,能以微細之設計規則設計。 在上述之實施例1〜3中,具備有配線層107(或207、 317)之支撐基材1〇6(或206、316),除以圖2所說明者外 ,亦可以下述方式製造。 [製法1] 如圖5(a)所示,爲了容易的在其後的製程中進行蝕刻 去除,作爲支撐基材26係使用厚度爲18//m之銅箔,而 在銅箔26的表面以鍍敷或蒸鍍或黏著之方式形成了 3/zm ^紙張尺度適用中國國家標準(CNS ) A4規格(210 X %/公釐) (請先閲讀背面之注意事項再填寫本頁)
、tT 507508 A7 B7 五、發明説明(科) 左右之沒有針孔等之鎳層以作爲蝕刻阻隔層。更進一步的 在鎳層的表面以鍍敷或蒸鍍或黏著之方式形成了以銅作爲 配線層材料構成之金屬層21。此處,金屬層21應爲滿足 作爲配線層之電性特性的厚度,且需爲在後續之蝕刻時不 受側蝕刻之影響而能形成微細圖案之厚度。本製法考慮此 等原因而形成爲lO^m左右。 接著與圖2之情形相同般,將由PET薄膜構成之基板 23以含發泡劑之黏著劑24黏著於支撐基材26之層合有鎳 層22及銅層21之相反面。 之後,藉對爲表面之金屬層21之銅進行光蝕刻,形成 具所要圖案的配線層27(圖5(c))。蝕刻液係使用過硫酸銨 。此時,因蝕刻阻隔層22之鎳不致被過硫酸銨溶液蝕刻, 故只有金屬層21之銅被蝕刻。又,支撐基材26因受基板 23自內側保護,未受到任何的侵蝕。 之後,加熱至既定溫度。發泡劑因此開始發泡,使黏 著劑24喪失黏著力。此結果,能輕易的自基板23與支撐 基材26之連接界面將之分離。如此,而得到以支撐基材 26、蝕刻阻隔層22、及以具所要圖案之銅構成的配線層27 的順序層合之層合體(圖5(d))。 將以本製法所得之層合體,取代具備有實施例1之配 線層107的支撐基材106,與實施例1同樣的加熱加壓後 ,與實施例1相同的,配線層27被埋入黏著劑層101內。 又,得到了電性絕緣基材102表裡之配線層27間之電性連 接。 t氏張尺度適用中國國家標準(CNS ) A4規格(210X为V公釐) (請先閲讀背面之注意事項再填寫本頁) -訂 % 經濟部智慧財產局員工消費合作社印製 507508 A7 B7 五、發明説明(<) 之後,以過硫酸銨溶液對支撐基材26之銅進行蝕刻, 同時以鹽酸溶液個別的對鎳層22分別進行蝕刻去除,而得 到配線層27被埋設於黏著劑層1〇1內之兩面配線基板。 在上述之例中,雖係使用銅作爲支撐基材26,但只要 其鈾刻液與鈾刻阻隔層22不同即可,故鋁亦可。又,蝕刻 阻隔層22除鎳之外亦可使用鐵或鉻,藉鈾刻液之選擇,能 組合各種材料。 又,如將圖5⑷中之狀態之層合體,不進行加熱剝離 去除基板23之製程’而將之層合於電絕緣基材102(參照 圖1(f)),在加熱加壓時,藉加熱至黏著劑24中之發泡劑 開始發泡以上之溫度,能同時進行將配線層27埋設於黏著 劑層101之製程及基板23之分離製程。 [製法2] 如圖6(a)所示,在由鋁構成之支撐基材36之背面以含 有發泡劑之黏著劑34黏接了基板33。 接著爲了進行在支撐基材36的鋁的表面以絕緣性基材 之圖案形成,形成了約10^m之感光性樹脂層作爲絕緣性 材料。感光性樹脂層之形成能以旋轉塗佈器或輥塗等進行 。然後,以所要圖案之光罩藉進行曝光現象,在支撐基材 36的表面形成了感光性樹脂圖案38(圖6(b))。 接著,藉對支撐基材36露出的表面進行鍍銅,形成具 有所要圖案之銅的配線層37(圖6(c))。 此處,如鍍敷爲無電解鍍敷時銅亦會成長於感光性樹 脂圖案38。然後,在去除感光性樹脂時,能同時的去除成 用中國國家標準(CNS ) A4規格(210X;^77公釐) ' 一 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 507508 A7 ___ B7 五、發明説明(/ ) 長於感光性樹脂圖案38之銅(所謂剝去)。然而,如感光性 樹脂不能充分的較鍍敷之銅的厚度舄厚,則因感光性樹脂 被銅覆蓋’不易完全去除’而無法得到所要圖案之配線層 〇 但是’若爲電鍍則因銅不會鍍著於爲電性絕緣材料之 感光性樹脂圖案38區域,而能容易的將銅選擇性的僅鍍著 於支撑基材36之表面露出的區域。又,雖亦可將製法1中 說明之蝕刻阻隔層層合於支撐基材36與感光性樹脂圖案 38間,但此時,蝕刻阻隔層必須爲導電性材料。 之後,以3重量%左右之氫氧化鈉溶液去除感光性樹 脂圖案38(圖6(d))。 接著,加熱至既定溫度使黏著劑之發泡劑發泡,將基 板33剝離。如此,即可得形成有由具所要圖案之銅構成之 配線層37的支撐基材36(圖6(e))。 以本製法之鍍敷所附著之銅’因無蝕刻般之側蝕’且 能忠實的以光阻圖案形成圖案’對形成微細之圖案是有利 的。 上述中,如將圖6(d)中之狀態之層合體,不進行加熱 剝離去除基板23而將之層合於電絕緣基材102(參照圖 1(f)),之後藉加熱加壓以剝離基板33亦可一事與上述之製 法1中之情形相同。 (實施例4) 接著參照圖7說明本發明之第4實施例之多層配線基 板之製造方法。 尺度適―國國家標準(CNS)A4規格(210x热公釐) (請先聞讀背面之注意事項再填寫本頁) 訂- % 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 507508 A7 _______B7______ 五、發明説明(4) 首先,準備了和第3實施例同樣方式作成之多層配線 基板410 ’以及具有既定層之絕緣層及配線層之核心基板 411。在本實施例,作爲核心基板411,係使用在習知例中 說明之前述多層配線基板之例加以說明。接著如圖7(a)所 示,將在兩面具有黏著劑層401,及具備在既定位置塡充 有導電膠405之貫通孔404透過電性絕緣基材402重疊。 此種電性絕緣基材402,係經由與第1實施例之圖1(a)〜 圖1(e)相同的製程而得。之後,如圖7(b)所示,藉加熱加 壓將核心基板411表層之導體427埋入黏著劑層401,以 壓縮貫通孔404內之導電膠405而進行多層配線基板410 與核心基板411間之電性連接。最後,如圖7(c)所示,將 多層配線基板410表層之銅箔408選擇性的蝕刻爲既定之 形狀,在前述多層配線基板410之表層完成具有微細的配 線圖案之多層配線基板。 前述多層配線基板係配線收容性優異之基板,藉在其 表層設置微細的配線圖案,更進一步的提升配線收容性率 。又,安裝半導體裸晶片時,需要在表層有對應其墊距之 微細配線,但亦可對應此種半導體裸晶片之安裝。 再者,本實施例係說明了在爲核心基板411之前述多 層配線基板的單面設立多層配線基板410之例,但兩面皆 設時,在配線基板整體彎曲時等較爲有利。 又,在本發明之多層配線基板中,作爲核心基板411 ,係使用在習知例中說明之前述多層配線基板之例加以說 明,但並不限於此。例如可使用玻璃環氧多層配線基板作 本紙張尺度適用中國國家標準(CNS ) A4規格(210X设7公釐) ' ' (請先閲讀背面之注意事項再填寫本頁)
507508 A7 ^_ _B7_ 五、發明説明(β ) 爲核心基板411 °此時,在玻璃環氧多層配線基板上形成 微細配線,與所謂加厚(build up)配線基板相比較,能產生 以下之效果。 (1) 因微細配線層能在銅箔上以另外之製程形成,製程 條件等之自由度增加,性能較高。 (2) 因在銅箔上形成微細配線層後層合轉印於核心基板 ,且因能簡單的進行定位,故良率增高。更進一步能以大 面積製造。 又,在表層轉印形成配線層而得之多層配線基板,因 如實施例1〜3說明般能使用高耐熱性且高剛性之薄膜基材 ,故亦能耐半導體裸晶片安裝時之加熱處理,且能抑制尺 寸變化。 又,如使用本實施例之多層配線基板之製造方法,因 表層之多層配線基板410及核心基板411能分別製造檢查 ,能綜合的提升良率。更進一步,因連接部件係使用有微 細之貫通孔的電性絕緣基材,位置調整之精度較鬆,能簡 便的製造。 又,本實施例雖係說明將核心基板411的表層的配線 層427埋設於黏著劑層401之例’但如將圖4(e)所示以和 第3實施例相同方式作成之多層配線基板’層合於以由選 擇性的被蝕刻之銅箔308構成之配線層側作爲電性絕緣基 材402側亦可。此時,多層配線基板41〇的表層的配線層 被埋設於黏著劑層401。因由銅箔308構成之配線層能壓 縮貫通孔404內之導電膠405,能達到與上述同樣的效果 本紙張尺度適用中國國家標準(CNS ) A4规格(21〇X沙7公釐) " (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 507508 A7 經濟部智慧財產局員工消費合作社印製 五、發明説明(4) 上述中’如不去除支撐基材316而在加熱加壓將多層 配線基板410的表層的配線層3〇8埋入黏著劑層4〇1後, 亦能在最後再去除支撐基材316。此時,表層之微細配線 層包括加熱加壓時在本實施例之多層配線基板完成前皆受 到支撑基材316之保護,因此在製造上非常有利。 又’將將核心基板411的表層的配線層427及多層配 線基板410的表層的配線層3〇8之雙方皆埋設於黏著劑層 401亦可。此時,因貫通孔4〇4內之導電膠4〇5係自兩側 被壓縮,故導電膠之壓縮量益加的增大,能更加的提高因 導電膠之連接可靠性。 (實施例5) 使用在既定位置形成之貫通孔內塡充有導電膠具有被 壓縮性之基板接合體,取代實施例4中在兩面具有黏著劑 層401,及具備在既定位置塡充有導電膠4〇5之貫通孔4〇4 之電性絕緣基材402,製造了多層配線基板。 多層配線基板之構成材料,爲電性絕緣之材料,例如 可使用玻璃環氧系樹脂、酚系樹脂、聚醯亞胺系樹脂、聚 酯系樹脂、脂肪族醯胺系樹脂等之材料,但一般係能使用 將環氧樹脂含浸於脂肪族醯胺不織布並使之成半硬化狀態 (B階段狀態)之預浸漬物。在此預浸漬物之既定位置以雷 射進f了孔加工’在此貫通孔塡充含有例如Ag、Cu或Ag_ Cu合金等之導體成份之導電膠。此時,若將導電膠以自基 板接合體的表面突出之方式形成,則導電膠被良好的壓縮 本紙€尺度適用中國國家標準(〇灿)八4規格(210父了917公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T % 507508 A7 B7 一 —— 一 ———---- - -- - —— — 五、發明説明(笋) ,能在低阻抗下進行多層配線基板410與核心基板411間 之電性連接。本實施例,係在含浸有環氧樹脂之脂肪族醯 胺纖維之不織布厚度約爲0.1mm的預浸漬物上以C02雷射 在既定位置施以孔加工,在該貫通孔中以自表面略爲突出 的方式塡充Cu膠。 接著,將多層配線基板410與上述基板接合體與核心 基板411加熱壓縮。本實施例中,係以壓力45〜55Kg/cm2 、溫度200°C加熱壓縮60分鐘。藉此,核心基板411表面 突起之導體427沉入基板接合體之環氧樹脂中。與此同時 ,因導電膠係被包夾於多層配線基板410之配線層與核心 基板411表面之導體427間,塡充於內部之導電膠被壓縮 而前述配線層與前述導體427電性連接。 又,本實施例,係說明了將核心基板411表面突起之 導體427埋設於基版接合體之例,但與實施例4中之說明 同樣的,在多層配線基板410之層合面側形成突起之配線 層,亦可得到同樣的效果。更進一步,將核心基板411表 面突起之導體427及多層配線基板410表面突起之配線層 之兩方埋設於基板接合體亦可。此時,因貫通孔內之導電 膠係自兩側被壓縮,導電膠的壓縮量更大,能更爲提高藉 導電膠之連接可靠性。 又,如預先對與導電膠接觸之多層配線基板410之配 線層的表面,以及核心基板411之表面的導體427之表面 施以粗化處理,藉導電膠之連接可靠性向上提升。本實施 例,在加熱加壓之前,對多層配線基板410之配線層的表 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 2$公釐^ (請先閱讀背面之注意事項再填寫本頁)
、1T 鏵 經濟部智慧財產局員工消費合作社印製 507508 A7 五、發明説明(Μ ) 面及核心基板411的導體427之表面,藉使用氮氣化金內 l5g/Litre、磷酸鈉l2g/Litre、亞氯酸鈉3〇g/Litre施以黑化 處理,以〇.5//m左右之粗度進行了表面的粗化。籍熏化_ •理在銅箔表面生成之膜雖爲絕緣膜,但因非常的薄,加^ 加壓時極易破裂而使之導通。 ^ 又,作爲表面的粗化方法,亦可使用電解銅纟度敷丨去。 亦即,使電流密度上升的較生成銅箔之條件更高, 成瘤狀異常析出之方法一般較爲人知。如使用本方丨去,^ 銅箔表面生成之膜爲銅,得以更爲安定的連接。 ~ [發明的效果] 由以上的說明可知,本發明可係一種配線基板,其# 在設於兩面形成有黏著劑層之電性絕緣基材之貫通孔 充有導電膠,在前述電性絕緣基材的兩面形成爲既定圖案 之配線層間藉前述導電體而電性連接,其特徵在於:医[前 述配線層中之至少一方係被埋設於前述黏著劑層,貫通孔 內之導電體上施有充分的壓縮,其結果,導電體之導電成 份被緻密化,初期阻抗値低,而能實現具有高信賴性之通 路孔連接。 [圖式之簡單說明] 圖1係顯示本發明之第1實施例中兩面配線基板之製 造方法的製程截面圖。 圖2係顯示形成有本發明之配線層之支撐基材之製造 方法之一例的製程截面圖。 圖3係顯示本發明之第2實施例中兩面配線基板之製 1——__—___- _____ 一——一 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ掷7公釐) Γ請先閲讀背面之注意事項再填寫本頁) 訂-
經濟部智慧財產局員工消費合作社印製 507508 A7 B7_ _ 五、發明説明(竹) 造方法的製程截面圖。 圖4係顯示本發明之第3實施例中多層配線基板之製 造方法的製程截面圖。 圖5係顯示形成有本發明之配線層之支撐基材之製造 方法之另一例的製程截面圖。 圖6係顯示形成有本發明之配線層之支撐基材之製造 方法之再一例的製程截面圖。 圖7係顯示本發明之第4實施例中多層配線基板之製 造方法的製程截面圖。 圖8係顯示習知之多層配線基板(ALIVH基板)之製造 方法的製程截面圖。 #.1 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 [符號的說明] 101 黏著劑層 102 電性絕緣基材 103 離型薄膜 104 貫通孔 105 導電膠 106 支撐基材 107 配線層 201 黏著劑層 202 電性絕緣基材 204 貫通孔 205 導電膠 206 支撐基材 本紙張尺度適用中國國^準(CNS ) A4規格(210、乂^7公羞^ 507508 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明(4) 207 配線層 208 銅箔 301 黏著劑層 302 電性絕緣基材 304 貫通孔 305 導電膠 307 配線層 308 銅箔 311 黏著劑層 312 電性絕緣基材 314 貫通孔 315 導電膠 316 支撐基材 317 配線層 401 黏著劑層 402 電性絕緣基材 404 貫通孔 405 導電膠 408 銅箔 410 多層配線基板 411 核心基板 427 導體 (請先閱讀背面之注意事項再填寫本頁) 、1Τ 本紙張尺度適用中國國家標準(CNS ) A4規格(210'X:^公釐)

Claims (1)

  1. 507508
    六、申請專利範圍 第88107133號申請案,申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 1 · 一種配線基板,係在電性絕緣基材之厚度方向所開 設之貫通孔中塡充導電體,在前述電性絕緣基材的兩面之 形成有既定圖案之配線層間藉前述導電體而電性連接,其 特徵在於: 前述電性絕緣基材的兩面形成有黏著劑層,且前述兩 面之配線層皆被埋設於前述黏著劑層。 2 ·如申請專利範圍第1項之配線基板,其中導電體係 導電膠。 3 ·如申請專利範圍第1或2項之配線基板,其中貫通 孔係被配線層覆蓋。 4 ·如申請專利範圍第1或2項之配線基板,其中配線 層係以貫通孔之一部分露出之方式形成。 5 ·如申請專利範圍第1或2項之配線基板,其中至少 面向貫通孔之配線層的表面施有粗化處理。 6 · —種配線基板之製造方法,係具有: 在兩面形成有黏著劑層之電性絕緣基材上設置貫通孔 之製程; 經濟部智慧財產局員工消費合作社印製 在前述貫通孔內塡充導電膠之製程; 在前述電性絕緣基材之至少單面,重疊上形成有既定 圖案的配線層之支撐基材之製程; 藉加熱加壓以壓縮重疊前述支撐基材後之前述電性絕 緣基材,以在前述黏著劑層埋設前述配線層之製程;以及 將前述配線層留下而剝離前述支撐基材之製程。 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) 經濟部智慧財產局員工消費合作社印製 507508 A8 B8 C8 D8 六、申請專利範圍 7 · —種配線基板之製造方法’係具有: 將單面形成有黏著劑層之離型薄膜以前述黏著劑層與 電性絕緣基材抵接之方式黏著於電性絕緣基材之兩面的製 程; 在具備有前述離型薄膜之電性絕緣基材上設置貫通孔 之製程; 在前述貫通孔塡充導電膠之製程; 將前述黏著劑層留在前述電性絕緣基材而剝離前述離 型薄膜之製程; 在前述電性絕緣基材之至少單面’重疊上形成有既定 圖案的配線層之支撐基材之製程; 藉加熱加壓以壓縮重疊前述支撐基材後之前述電性絕 緣基材,以於前述黏著劑層埋設前述配線層之製程;以及 將前述配線層留下而去除前述支撐基材之製程。 8 ·如申請專利範圍第6或7項之配線基板之製造方法 ,其中加熱加壓前之電性絕緣基材係半硬化狀態之熱硬化 性樹脂與玻璃織布之複合材’而黏著劑層係前述熱硬化性 樹脂。 9 ·如申請專利範圍第6或7項之配線基板之製造方法 ,其中加熱加壓前之電性絕緣基材係以有機材料爲主體之 薄膜,而黏著劑層係半硬化狀態之有機樹脂。 1〇 ·如申請專利範圍第6或7項之配線基板之製造方 法,其中設於加熱加壓前之電性絕緣基材之表面上的黏著 劑層之厚度,與埋設於前述黏著劑層之配線層的厚度大致 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公瘦 1 ' (請先閲讀背面之注意事項再填寫本頁) Α8 Β8 C8 D8 '中請專利範圍 相等或較薄。 (請先閲讀背面之注意事項再填寫本頁) 11 ·如申請專利範圍第6或7項之配線基板之製造方 $ ’其中加熱加壓前之電性絕緣基材,具有能收容黏著劑 靥之構成材料之空間。 12 ·如申請專利範圍第6或7項之配線基板之製造方 & ’其中加熱加壓前之電性絕緣基材,具有黏著劑層之構 @材料能進出之微細的小孔。 13 ·如申請專利範圍第6或7項之配線基板之製造方 $ ’其中將配線層留下而去除支撐基材之製程係選擇性的 &解去除前述支撐基材。 14 *如申請專利範圍第6或7項之配線基板之製造方 法,其中配線層及支撐基材係以以能選擇性的分別去除之 材料構成。 15 ·如申請專利範圍第6或7項之配線基板之製造方 法,其中支撐基材之表面至少形成有一層以上之蝕刻阻隔 層,前述蝕刻阻隔層表面設有配線層,前述配線層及至少 前述蝕刻阻隔層係以以能選擇性的分別去除之材料構成。 經濟部智慧財產局員工消費合作社印製 16 ·如申請專利範圍第6或7項之配線基板之製造方 法:其中形成有前述配線層之支撐基材,係經過:在支撐 基材表面或形成於支撐基材表面之飩刻阻隔層表面形成絕 緣性材料圖案之製程,及在前述支撐基材表面或蝕刻阻隔 層表面之露出區域以鍍敷附著導電性材料而形成所要圖案 之配線層之製程而得。 17 ·如申請專利範圍第6或7項之配線基板之製造方 3 本紙張尺度適用中國國家揲準(CNS ) Α4規格(21〇Χ297公釐) 經濟部智慧財產局員工消費合作社印製 507508 A8 B8 C8 D8 ___ 六、申請專利範圍 法,其中形成有前述配線層之支撐基材’係經過:於支撐 基材的裡面使用達既定溫度以上即喪失黏著力之黏著劑層 合基板之製程,及在前述支撐基材的表面或直接透過鈾刻 阻隔層形成配線層之製程而得。 18 · —種多層配線基板,係將厚度方向的貫通孔中塡 充有導電體之電性絕緣基材透過黏著劑層層合二層以上而 成之多層配線基板’其特徵在於: 前述多層配線基板之至少一方的表層,具有黏著劑層 ,與埋設於前述黏著劑層中形成爲既定圖案之配線層’前 述配線層與前述一方之表層側之前述電性絕緣基材之前述 導電體係電性連接。 19 · 一種多層配線基板之製造方法,係重複: 於兩面具備黏著劑層,及塡充導電膠之貫通孔的多層 配線基板之單面’重疊形成有既定圖案之配線層之支撐基 材的製程; 藉加熱加壓進行壓縮而在前述黏著劑層埋設前述配線 層之製程;以及 將前述配線層留下而去除前述支撐基材之製程。 2〇 ·如申請專利範圍第19項之多層配線基板之製造方 法,其中配線層及支撐基材係以能選擇性的分別去除之材 料構成。 21 •如申請專利範圍第19項之多層配線基板之製造方 法,其中支撐基材之表面至少形成有一層以上之蝕刻阻隔 層,前述蝕刻阻隔層表面設有配線層’前述配線層及至少 4 _, 本紙張尺度適用^^準(CNS ) A4規格(210X 297公釐) "^^ ----------------訂------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507508 A8 B8 C8 D8 __ 六、申請專利範圍 前述蝕刻阻隔層係以能選擇性的分別去除之材料構成。 22 ·如申請專利範圍第19項之多層配線基板之製造方 法,其中形成有前述配線層之支撐基材,係經過··在支撐 基材表面或形成於支撐基材表面之蝕刻阻隔層表面形成絕 緣性材料圖案之製程,及在前述支撐基材表面或蝕刻阻隔 層表面之露出區域以鍍敷附著導電性材料而形成所要圖案 之配線層之製程而得。 23 ·如申請專利範圍第19項之多層配線基板之製造方 法,其中形成有前述配線層之支撐基材,係經過:於支撐 基材的裡面使用達既定溫度以上即喪失黏著力之黏著劑層 合基板之製程,及在前述支撐基材的表面直接或透過蝕刻 阻隔層形成配線層之製程而得。 24 · —種多層配線基板,其特徵在於:將申請專利範 圍第18項之多層配線基板的表層形成之配線層,及具有既 定之絕緣層與配線層之核心基板之表層的配線層,透過在 兩面具備黏著劑層及塡充有導電體的貫通孔之電性絕緣基 材,以形成電性連接,前述多層配線基板之表層的配線層 及前述核心基板之表層的配線層中至少有一方係埋設於前 述黏著劑層。 25 · —種多層配線基板之製造方法,係具備: 將申請專利範圍第18項之多層配線基板,透過在兩面 具備黏著劑層、塡充導電膠的貫通孔之電性絕緣基材,重 疊於具有既定之絕緣層與配線層之核心基板之製程;以及 藉對透過前述電性絕緣基材而重疊之核心基板與前述 _5 __ 本紙張尺度適用中國國家操準(CNS ) A4規格(210x297公釐) ---------Mm------訂------0Φ— (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507508 A8 B8 C8 D8__ 六、申請專利範圍 多層配線基板作加熱加壓,以使形成於前述多層配線基板 之表層的配線層及前述核心基板之表層的配線層中至少有 一方埋設於前述黏著劑層之製程。 26 ·如申請專利範圍第19或25項之多層配線基板之 製造方法,其中加熱加壓前之電性絕緣基材係半硬化狀態 之熱硬化性樹脂與玻璃織布之複合材,而黏著劑層係前述 熱硬化性樹脂。 27 ·如申請專利範圍第19或25項之多層配線基板之 製造方法,其中加熱加壓前之電性絕緣基材係以有機材料 爲主體之薄膜,而黏著劑層係半硬化狀態之有機樹脂。 28 ·如申請專利範圍第19或25項之多層配線基板之 製造方法,其中設於加熱加壓前之電性絕緣基材之表面上 的黏著劑層之厚度,與埋設於前述黏著劑層之配線層的厚 度大致相等或較薄。 29 ·如申請專利範圍第19或25項之多層配線基板之 製造方法’其中加熱加壓前之電性絕緣基材,具有能收容 黏著劑層之構成材料之空間。 30 ·如申請專利範圍第19或25項之多層配線基板之 ’其中加熱加壓前之電性絕緣基材,具有黏著劑 層之構成材料能進出之微細的小孔。 311〜種多層配線基板,其特徵在於: 胃申請專利範圍第18項之多層配線基板,與具有既定 之JS緣層與配線層之核心基板,透過具備塡充有導電體的 賃:通?L之基板接合體而層合所構成,且形成於前述多層配 本紙張尺度適用中( CNS〉A4規格(210X297公ίΓΪ " (請先閲讀背面之注意事項再填寫本頁) 、1Τ 507508 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 線基板之表層的配線層與前述核心基板之表層的配線層係 透過前述導電體而電性連接,層合前之前述基板接合體具 有被壓縮性。 '一32 ·如申請專利範圍第項之多層配線基板,其中構 成則述基板接合體之材料,係擇自玻壙纖維不織布或由有 機纖維不織布與熱硬化性樹脂之複合材料構成之樹脂含浸 纖維片材料中之至少一材料。 33 ’ 一種多層配線基板之製造方法,係具備: 將申請專利範圍第18項之多層配線基板,透過貫通孔 中塡充有導電膠且具備壓縮性之基板接合體,重疊於具有 既定之絕緣層與配線層之核心基板之製程;以及 藉對透過前述電性絕緣基材重疊之核心基板與前述多 層配線基板作加熱加壓,使形成於前述多層配線基板之表 層的配線層及前述核心基板的配線層透過前述導電膠電性 連接之製程。 34 ·如申請專利範圍第33項之多層配線基板之製造方 法,其中在加熱加壓前之基板接合體中,塡充於基板接合 體之貫通孔中之導電膠係突出於基板接合體表面。 35 ·如申請專利範圍第1項之配線基板,其中前述導 電體係由導電膠構成,前述配線層與前述電性絕緣基材間 存在前述導電膠之樹脂成份。 36 · —種配線基板,係在電性絕緣基材之厚度方向所 開設之貫通孔中塡充導電體,在前述電性絕緣基材的兩面 之形成有既定圖案之配線層間藉前述導電體而電性連接’ 7 _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------Φ------訂----^---0Φ! (請先閲讀背面之注意事項再填寫本頁) 507508 A8 B8 C8 D8 六、申請專利範圍 其特徵在於: (請先閲讀背面之注意事項再填寫本頁) 前述電性絕緣基材的兩面形成有黏著劑層,至少一方 之前述配線層係埋設於前述黏著劑層,前述電性絕緣基材 係由有機材料爲主體之薄膜構成,前述薄膜朝厚度方向變 形。 37 ·如申請專利範圍第6或7項之配線基板之製造方 法,其中,將前述配線層埋設於前述黏著劑層之步驟,於 前述壓縮時前述導電膠之樹脂成份流出於前述配線層與前 述電性絕緣基材之間。 38 ·如申請專利範圍第19項之多層配線基板之製造方 法,其中,將前述配線層埋設於前述黏著劑層之步驟,於 前述壓縮時前述導電膠之樹脂成份流出於前述配線層與前 述電性絕緣基材之間。 39 ·如申請專利範圍第18項之多層配線基板,其中, 前述導電體係由導電膠構成,前述配線層與前述電性絕緣 基材間存在前述導電膠之樹脂成份。 經濟部智慧財產局員工消費合作社印製 40 ·如申請專利範圍第18項之多層配線基板,其中, 前述一方表層側之前述電性絕緣基材係由有機材料爲主體 之薄膜構成,前述薄膜朝厚度方向變形。 8 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐)
TW088107133A 1998-05-14 1999-05-03 Wiring board and its manufacturing method TW507508B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP13173198 1998-05-14
JP15958698A JP3172711B2 (ja) 1998-06-08 1998-06-08 転写媒体とその製造方法及びその転写媒体を使った配線パターンの製造方法
JP16814398 1998-06-16

Publications (1)

Publication Number Publication Date
TW507508B true TW507508B (en) 2002-10-21

Family

ID=27316359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088107133A TW507508B (en) 1998-05-14 1999-05-03 Wiring board and its manufacturing method

Country Status (5)

Country Link
US (2) US6197407B1 (zh)
EP (1) EP0961533B1 (zh)
DE (1) DE69931212T2 (zh)
SG (1) SG86345A1 (zh)
TW (1) TW507508B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775905B (zh) * 2017-07-25 2022-09-01 日商松下知識產權經營股份有限公司 多層印刷配線板之製造方法

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6451441B1 (en) * 1999-03-30 2002-09-17 Kyocera Corporation Film with metal foil
US6319811B1 (en) 2000-02-22 2001-11-20 Scott Zimmerman Bond ply structure and associated process for interconnection of circuit layer pairs with conductive inks
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
EP1300708A1 (en) * 2000-07-10 2003-04-09 Hikari Tech Co. Ltd. Method of manufacturing multi-core ferrule
JP2002064270A (ja) 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6757176B1 (en) * 2000-08-22 2004-06-29 Micron Technology, Inc. Circuit board
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
EP1220586A3 (en) * 2000-12-28 2004-05-12 Nitto Denko Corporation Wiring board prepreg and manufacturing method thereof
JP2002319761A (ja) * 2001-04-23 2002-10-31 Nitto Denko Corp 配線基板の製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003008201A (ja) * 2001-06-18 2003-01-10 Nitto Denko Corp 金属箔積層体の製造方法及び配線基板の製造方法
US6921869B2 (en) * 2001-09-26 2005-07-26 Fujikura Ltd. Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof
JP2003133727A (ja) * 2001-10-22 2003-05-09 Nec Toppan Circuit Solutions Inc 樹脂穴埋め基板の製造方法およびそれを用いた多層プリント配線板の製造方法
TW545092B (en) * 2001-10-25 2003-08-01 Matsushita Electric Ind Co Ltd Prepreg and circuit board and method for manufacturing the same
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7438969B2 (en) * 2002-07-10 2008-10-21 Ngk Spark Plug Co., Ltd. Filling material, multilayer wiring board, and process of producing multilayer wiring board
CN100452342C (zh) * 2002-07-31 2009-01-14 索尼株式会社 制造内置器件的基板的方法
US6703114B1 (en) * 2002-10-17 2004-03-09 Arlon Laminate structures, methods for production thereof and uses therefor
CA2418683C (en) * 2003-02-11 2007-01-02 Ibm Canada Limited - Ibm Canada Limitee Area-array with low inductance connecting device
CN100438724C (zh) * 2003-03-03 2008-11-26 精工爱普生株式会社 布线基板的制造方法
US7930815B2 (en) 2003-04-11 2011-04-26 Avery Dennison Corporation Conductive pattern and method of making
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
US7321496B2 (en) 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US20050285253A1 (en) * 2004-06-24 2005-12-29 Kumamoto Takashi Forming buried via hole substrates
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7976956B2 (en) * 2005-08-01 2011-07-12 Furukawa Circuit Foil., Ltd. Laminated circuit board
US20070048507A1 (en) * 2006-08-01 2007-03-01 Furukawa Circuit Foil Co., Ltd. Laminated circuit board
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2007144626A (ja) * 2005-11-24 2007-06-14 Nitto Denko Corp 導体張積層板、配線回路基板およびその製造方法
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
GB0619539D0 (en) * 2006-10-04 2006-11-15 Hexcel Composites Ltd Curable resin films
US7451540B2 (en) * 2006-10-24 2008-11-18 Motorola, Inc. Method for fabricating a printed circuit board
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
WO2008109412A1 (en) * 2007-03-02 2008-09-12 Raytheon Company Method for fabricating electrical circuitry on ultra-thin plastic films
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
KR101164598B1 (ko) * 2007-10-16 2012-07-10 삼성테크윈 주식회사 다층 회로기판의 제조 방법
SG155096A1 (en) * 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
WO2009119046A1 (ja) * 2008-03-26 2009-10-01 住友ベークライト株式会社 銅箔付き樹脂シート、多層プリント配線板、多層プリント配線の板製造方法および半導体装置
JP4768059B2 (ja) * 2009-08-12 2011-09-07 タツタ電線株式会社 多層フレキシブルプリント配線板
US8567053B2 (en) * 2010-06-03 2013-10-29 Ddi Global Corp. Methods of manufacturing printed circuit boards
US9326378B2 (en) * 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US9407117B2 (en) * 2012-04-12 2016-08-02 Eastman Kodak Company Shaped electrical conductor
JP5888260B2 (ja) * 2012-05-30 2016-03-16 株式会社デンソー 発熱装置
US9899330B2 (en) * 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
CN104538314B (zh) * 2014-12-29 2017-08-11 华进半导体封装先导技术研发中心有限公司 三层封装基板及封装芯片的制作方法及三层封装基板
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN112312671B (zh) * 2019-07-30 2024-03-12 宏恒胜电子科技(淮安)有限公司 电路板以及电路板的制备方法
US11310921B2 (en) 2019-10-23 2022-04-19 International Business Machines Corporation Buried via in a circuit board
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264402A (en) 1962-09-24 1966-08-02 North American Aviation Inc Multilayer printed-wiring boards
BE782580A (fr) 1971-04-28 1972-08-16 Ergon Spa Perfectionnement aux caches perfores pour kinescopes de couleur
JPS5317970A (en) 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4648179A (en) 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
FR2555808B1 (fr) 1983-11-25 1986-10-10 Videocolor Masque d'ombre pour tube d'image en couleurs et tube d'image le comportant
US5707925A (en) 1986-04-11 1998-01-13 Dai Nippon Insatsu Kabushiki Kaisha Image formation on objective bodies
JPS6356991A (ja) 1986-08-27 1988-03-11 三井金属鉱業株式会社 プリント配線板の製造法
JPS63312983A (ja) 1987-06-16 1988-12-21 Hitachi Ltd 無電解銅めっき方法
JPS6484186A (en) 1987-09-28 1989-03-29 Hitachi Ltd Nuclear reactor
JPH02283094A (ja) 1989-04-25 1990-11-20 Furukawa Electric Co Ltd:The アルミパッド付き回路基板の製造方法
JPH03183545A (ja) 1989-12-14 1991-08-09 Teijin Ltd 制電易接着性フイルム、その製造方法及びそれを用いた磁気カード
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
DE69233684D1 (de) 1991-02-22 2007-04-12 Canon Kk Elektrischer Verbindungskörper und Herstellungsverfahren dafür
DE4119481A1 (de) 1991-06-13 1992-12-17 Nokia Deutschland Gmbh Masken-rahmen-kombination fuer eine farbbildroehre
US5374469A (en) 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH0621619A (ja) * 1992-07-03 1994-01-28 Matsushita Electric Ind Co Ltd プリント配線板およびその形成方法
JP3057924B2 (ja) 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
JPH06318783A (ja) 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JP3087152B2 (ja) 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JP2587596B2 (ja) * 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
DE69417684T2 (de) 1993-10-29 1999-09-09 Dai-Ichi Kogyo Seiyaku Co. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5480503A (en) 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US6137054A (en) 1994-01-25 2000-10-24 Yazaki Corporation Wire-circuit sheet and electric junction box thereof
JP3207663B2 (ja) 1994-03-22 2001-09-10 松下電器産業株式会社 プリント配線基板及びその製造方法
US5595943A (en) 1994-06-30 1997-01-21 Hitachi, Ltd. Method for formation of conductor using electroless plating
US5498467A (en) * 1994-07-26 1996-03-12 W. L. Gore & Associates, Inc. Process for preparing selectively conductive materials by electroless metal deposition and product made therefrom
US5719354A (en) 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JPH08229887A (ja) 1994-12-27 1996-09-10 Seiko Epson Corp 積層シートのカット方法およびその装置
JP3311899B2 (ja) 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP2807976B2 (ja) * 1995-02-14 1998-10-08 ニッコー株式会社 導体充填スルーホールの製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08287840A (ja) 1995-04-14 1996-11-01 Toshiba Corp カラー受像管
JPH08298078A (ja) 1995-04-28 1996-11-12 Toshiba Corp カラー受像管
JPH0936551A (ja) * 1995-05-15 1997-02-07 Ibiden Co Ltd 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH08213757A (ja) 1995-06-26 1996-08-20 Hitachi Chem Co Ltd 配線板の製造法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
JP3492467B2 (ja) 1996-06-20 2004-02-03 イビデン株式会社 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US6353189B1 (en) 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
TW367519B (en) 1997-05-27 1999-08-21 Matsushita Electric Ind Co Ltd Shielding plate body, shielding plate and color picture tube
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
DE69842086D1 (de) 1997-07-08 2011-02-17 Ibiden Co Ltd Gedruckte Leiterplatte umfassend Leiterbahnen für Lot-Anschlußflächen
WO1999034654A1 (fr) 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI775905B (zh) * 2017-07-25 2022-09-01 日商松下知識產權經營股份有限公司 多層印刷配線板之製造方法

Also Published As

Publication number Publication date
US6532651B1 (en) 2003-03-18
EP0961533B1 (en) 2006-05-10
DE69931212D1 (de) 2006-06-14
EP0961533A2 (en) 1999-12-01
SG86345A1 (en) 2002-02-19
DE69931212T2 (de) 2007-03-01
EP0961533A3 (en) 2001-04-11
US6197407B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
TW507508B (en) Wiring board and its manufacturing method
US6748652B2 (en) Circuit board and method of manufacturing the same
TWI336225B (en) Wiring board, multilayer wiring board, and method for manufacturing the same
TW201242469A (en) Method of manufacturing multilayer wiring substrate
JP4994988B2 (ja) 配線基板の製造方法
KR20110067921A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP3215090B2 (ja) 配線基板、多層配線基板、及びそれらの製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP4161604B2 (ja) プリント配線板とその製造方法
JP2010056231A (ja) 配線基板の製造方法
JP2009206409A (ja) 配線基板の製造方法
JP2004095854A (ja) 多層配線基板
JP3609126B2 (ja) 印刷配線板および印刷配線板製造用部材の製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP2006306977A (ja) 複合体、プリプレグ、金属箔張積層板、プリント配線板及び多層プリント配線板並びにそれらの製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP3549063B2 (ja) 印刷配線板の製造方法
JP3943055B2 (ja) 多層型配線板の製造方法
JP2011082429A (ja) キャビティ部を有する多層配線板とその製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JPWO2007037075A1 (ja) 配線板の製造方法および配線板
JP2004031733A (ja) 積層樹脂配線基板の製造方法
JP3854910B2 (ja) 配線基板の製造方法及び配線基板
JP2004296481A (ja) 多層配線回路基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees