JP7316399B2 - アンテナを備えたパッケージング構造及びその製作方法 - Google Patents

アンテナを備えたパッケージング構造及びその製作方法 Download PDF

Info

Publication number
JP7316399B2
JP7316399B2 JP2022010949A JP2022010949A JP7316399B2 JP 7316399 B2 JP7316399 B2 JP 7316399B2 JP 2022010949 A JP2022010949 A JP 2022010949A JP 2022010949 A JP2022010949 A JP 2022010949A JP 7316399 B2 JP7316399 B2 JP 7316399B2
Authority
JP
Japan
Prior art keywords
layer
antenna
circuit
packaging
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022010949A
Other languages
English (en)
Other versions
JP2022120812A (ja
Inventor
先明 陳
磊 馮
聞師 王
本霞 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022120812A publication Critical patent/JP2022120812A/ja
Application granted granted Critical
Publication of JP7316399B2 publication Critical patent/JP7316399B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Description

本発明は、半導体パッケージングの技術分野に関し、特に、アンテナを備えたパッケージング構造及びその製作方法に関する。
技術の進化に伴い、無線通信装置においては無線周波数信号を送受信するアンテナを回路基板の異なる部分に設置し、且つ回路の配線布設によって相互に接続することは一般であるが、アンテナと回路基板といった２つの部材はそれぞれ単独的な製造コストを生じることがあり、また、アンテナを個別に組み立てる方式は電子装置の高集積化と小型化の要求に対応できなくなったことから、アンテナパッケージング技術は徐々に先進パッケージング産業において注目されるものになってきている。
従来のアンテナパッケージング技術は、チップ（受動部品及びベアチップを含む）に対するプラスチック封止が完了した後、配線再布設層を利用する製作方法でプラスチック封止体の第１表面もしくは下表面にアンテナ層を形成し、又はアンテナ層をそれぞれプラスチック封止体もしくはパッケージング基板の上下表面に位置させるものが多い。このようなパッケージング技術において、アンテナ層構造はプラスチック封止体表面における、元々配線再布設層の配線を布設するための面積を別に占用し、又はパッケージング基板表面の面積を占用することから、パッケージング配線全体の設計と製造プロセスが一定の程度で制限されている。アンテナの長さは信号の送受信に対して直接的な関係があり、５Ｇ通信において周波数スペクトルが多く、より多いアンテナ設定に対応できるように、異なるアンテナ長さを設置する必要があり、アンテナ長さはパッケージング媒体層の厚さを定めることから、アンテナパッケージは小型化要求に対応できない。
なお、信号品質と伝送速度に対する要求から、より多いアンテナを配置する必要があるが、従来の無線通信モジュールにおいて、アンテナ構造は平面型であり、基板は縦横寸法共に一定しており、回路布設空間（層数）が限られるので、アンテナ構造の機能が制限されて信号到達可能空間を満足できず、信号の送受信に影響を及ぼし、アンテナ構造は通信システムの稼働要求に対応することが困難となる。
本発明は、少なくとも従来技術に存在する技術的問題の１つを解決することを目的とする。従って、本発明は、嵌め込み基板の表面及び側壁にアンテナを配置し、より多くてより長いアンテナ回路を配置可能な、アンテナを備えたパッケージング構造及びその製作方法を提供する。
第１態様において、本発明の実施形態に係るアンテナを備えたパッケージング構造によれば、内部に第１導通用ビアポストと第２導通用ビアポストが封入されたパッケージと、前記パッケージの第１表面及び側壁に設置されるアンテナ回路と、前記パッケージ内に封入され、且つ前記第１導通用ビアポストを介して前記アンテナ回路に接続される相互接続回路と、前記パッケージの第２表面に設置され、且つ前記第２導通用ビアポストを介して前記相互接続回路に接続され、更に導電ピンを接続した外層回路と、前記パッケージ内に封入され、且つ前記相互接続回路又は前記外層回路に接続されるチップとを含む。
本発明の実施形態に係るアンテナを備えたパッケージング構造によれば、少なくとも下記の有用な効果を奏する。
本発明は、パッケージの表面及び側壁にアンテナ回路を配置することで、パッケージの配線布設空間を十分に利用可能になり、より多いアンテナ回路の配置及びアンテナの長さの延長に有利で、アンテナ回路の信号伝送品質を向上させる。
本発明のいくつかの実施形態によれば、前記パッケージの側壁に位置するアンテナ回路は階段構造となる。
本発明のいくつかの実施形態によれば、前記第１導通用ビアポストは縦方向に接続される複数の部分の層間ビアポストを含み、隣接する２部分の前記層間ビアポストの間にパッドが設置されている。
本発明のいくつかの実施形態によれば、前記パッケージ内であって前記パッドと同一の層内に、対応する前記パッドに接続される内層アンテナ回路が設置されている。
第２態様において、本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法によれば、
第１金属層を具備する載置板を提供し、且つ前記第１金属層に、内部に第１犠牲金属ポスト、及び前記第１金属層に接続される第１導通用ビアポストが封入される少なくとも１層のアンテナ層を施すステップと、
最終層の前記アンテナ層をベースとして、前記第１導通用ビアポストに接続される相互接続回路、前記相互接続回路に接続される第２導通用ビアポスト及びパッケージングキャビティを含む部材パッケージング層を施すステップと、
前記パッケージングキャビティ内にチップを封入してから、前記部材パッケージング層をベースとして第２金属層を施すステップと、
載置板を分離させ、前記第１金属層を表面アンテナ回路に仕上げ、前記第２金属層を前記第２導通用ビアポストに接続される外層回路に仕上げるステップと、
前記第１犠牲金属ポストを除去して凹溝を得るステップと、
前記凹溝の内壁に前記表面アンテナ回路に接続される側壁アンテナ回路を施すステップと、
前記外層回路に導電ピンを施すステップと、
前記凹溝に沿って切断してパッケージを得るステップとを含む。
本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法によれば、少なくとも下記の有用な効果を奏する。本発明は、パッケージの表面及び側壁にアンテナ回路を配置することで、パッケージの配線布設空間を十分に利用可能になり、より多いアンテナ回路の配置及びアンテナの長さの延長に有利で、アンテナ回路の信号伝送品質を向上させる。
本発明のいくつかの実施形態によれば、前記第１金属層に少なくとも１層のアンテナ層を施すステップは、
生産資料により、パターン転写とパターン電気メッキの方式によって前記第１金属層に第１部分の層間ビアポストと第１部分の第１犠牲金属ポストを施して、１層目のアンテナ層半完成品を得るステップと、
１層目の前記アンテナ層半完成品に積層押圧を行って、１層目のアンテナ層を得るステップとを含む。
本発明のいくつかの実施形態によれば、前記第１金属層に少なくとも１層のアンテナ層を施すステップは、
押圧後の前記アンテナ層に薄肉化処理を行って、前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストを露出させる薄肉化処理と、
パターン転写の方式によって前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストにパッドを施し、又は、パターン転写の方式によって前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストにパッド及び対応する前記パッドに接続される内層アンテナ回路を施すパターン作成と、
生産資料により、パターン転写とパターン電気メッキの方式によってパッドをベースとして次の一部分の前記層間ビアポストと次の一部分の前記第１犠牲金属ポストを施して、次の層のアンテナ層半完成品を得る半完成品加工と、
次の層の前記アンテナ層半完成品に積層押圧を行う積層押圧と、
複数層の前記アンテナ層の加工が完了するまで、生産資料により、基板研削、パターン作成、半完成品加工及び積層押圧を繰り返すステップとを更に含む。
本発明のいくつかの実施形態によれば、最終層の前記アンテナ層をベースとして部材パッケージング層を施すステップは、
最終層の前記アンテナ層に薄肉化処理を行うステップと、
パターン転写、パターン電気メッキ及び積層押圧の方式によって薄肉化後の前記アンテナ層に、前記相互接続回路の所在する少なくとも１層の相互接続回路層を施すステップとを含む。
本発明のいくつかの実施形態によれば、最終層の前記アンテナ層をベースとして部材パッケージング層を施すステップは、
最終層の前記相互接続回路層であって前記パッケージングキャビティ内の相互接続回路に保護金属を施すステップと、
前記最終層の前記相互接続回路層に前記第２導通用ビアポストを施し、前記保護金属に第２犠牲金属ポストを施して、部材パッケージング層半完成品を得るステップと、
前記部材パッケージング層半完成品に積層押圧及び薄肉化処理を行うステップと、
エッチングの方式によって前記第２犠牲金属ポストと前記保護金属を除去して、前記パッケージングキャビティを形成するステップとを更に含む。
本発明のいくつかの実施形態によれば、前記パッケージングキャビティ内にチップを封入するステップは、
前記チップのピンが前記パッケージングキャビティ内に位置する前記相互接続回路に接続されるように、前記チップを前記パッケージングキャビティ内に貼り付けるステップと、
前記パッケージングキャビティをプラスチック封止するステップとを含む。
本発明のいくつかの実施形態によれば、前記パッケージングキャビティ内にチップを封入するステップは、
前記チップのピンが前記相互接続回路層から離れた一側に向かうように、前記チップを前記パッケージングキャビティ内に貼り付けるステップと、
前記パッケージングキャビティをプラスチック封止するステップとを含む。
本発明のいくつかの実施形態によれば、前記部材パッケージング層をベースとして第２金属層を施すステップは、
レーザーによる穴あけ方式によって前記チップのピンを露出させるステップと、
前記第２金属層が前記チップのピンに接続されるように、パターン転写とパターン電気メッキの方式によって前記部材パッケージング層をベースとして前記第２金属層を施すステップとを含む。
本発明のいくつかの実施形態によれば、前記凹溝の内壁に側壁アンテナ回路を施すステップは、
前記凹溝の内壁に金属シード層を施すステップと、
前記第１金属層と前記第２金属層に感光遮蔽膜を施し、且つ前記感光遮蔽膜の前記凹溝に対応する位置に開口するステップと、
前記凹溝内に金属を堆積させて、前記側壁アンテナ回路を形成するステップと、
前記感光遮蔽膜と前記金属シード層を除去するステップとを含む。
本発明のいくつかの実施形態によれば、前記凹溝の内壁は階段構造となる。
本発明のいくつかの実施形態によれば、前記外層回路に導電ピンを施す前に、
前記外層回路に溶接防止層を施し、且つ前記溶接防止層の前記導電ピンに対応する位置に開口するステップを更に含む。
本発明の付加態様とメリットは、一部が以下の説明に示されるが、一部が以下の説明により明らかになり、又は本発明の実践によって理解される。
本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程の基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の製作方法の中間工程における基板断面構造の模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の一構造模式図である。 本発明の実施形態に係るアンテナを備えたパッケージング構造の別の構造模式図である。
本発明の上記態様及び／又は付加態様、メリットは、以下の添付図面を参照した実施形態に対する説明により、明瞭に且つ理解しやすくなる。
以下では、本発明の実施形態を詳しく説明し、実施形態の例は添付図面に示されており、始めから終わりまで、同一もしくは類似の符号は同一もしくは類似の素子、又は同一もしくは類似の機能を有する素子を示す。以下に添付図面を参考して説明される実施形態は例示的なものであり、本発明を解釈するためのものに過ぎず、本発明を限定するものとして理解すべきではない。
本発明の説明において、「若干」は一つ又は複数を意味し、「複数」は２つ以上を意味し、「～より大きい」、「～より小さい」、「～を超える」などは基準となる数を含まないと理解し、「以上」、「以下」、「以内」などは基準となる数を含むと理解すべきである。「第１」、「第２」と言及した場合、構成要素を区分するためのものに過ぎず、相対的重要性を提示又は暗示したり、提示される構成要素の数を暗示的に指定したり、提示される構成要素の前後関係を暗示的に指定したりするように理解すべきではない。
本発明の説明において、別途明確な限定がない限り、「設置」、「取り付け」、「接続」といった技術用語は、広義に理解すべきであり、当業者であれば、技術的解決手段の具体的な内容に応じて上記技術用語の本発明における具体的な意味を理解できる。
図１６と図１７を参照すると、本実施形態は、内部に第１導通用ビアポスト２２０と第２導通用ビアポスト３２０が封入されたパッケージ７００と、パッケージ７００の第１表面に設置される表面アンテナ回路１２０及びパッケージ７００の側壁に設置される側壁アンテナ回路１３０を含むアンテナ回路と、パッケージ７００内に封入され、且つ第１導通用ビアポスト２２０を介してアンテナ回路に接続される相互接続回路３１０と、パッケージ７００の第２表面に設置され、且つ第２導通用ビアポスト３２０を介して相互接続回路３１０に接続され、更に導電ピン６００を接続した外層回路５１０と、パッケージ７００内に封入され、且つ相互接続回路３１０又は外層回路５１０に接続されるチップ４００とを含むアンテナを備えたパッケージング構造を開示する。なお、相互接続回路３１０が相互接続回路層に設置され、相互接続回路層の層数が１層又は複数層であり、隣接する相互接続回路層が第３導通用ビアポストによって接続される。
本実施形態は、パッケージ７００の第１表面及び側壁にアンテナ回路を配置することで、パッケージ７００の配線布設空間を十分に利用可能になり、より多いアンテナ回路の配置及びアンテナの長さの延長に有利で、アンテナ回路を単一平面から立体多面に転換して、アンテナ回路の信号伝送品質を向上させると共に、アンテナ回路とチップ４００に対する集積化パッケージングを図って、パッケージ７００の更なる軽量化と薄型化を達成する。
実施において、パッケージ７００の側壁の配線布設空間を十分に利用するために、パッケージ７００の側壁を、階段状となり縦方向に分布する複数の領域に区画し、それに対して、パッケージ７００の側壁に位置するアンテナ回路は階段構造となり、それによりアンテナ回路の長さの更なる延長に有利で、アンテナ回路の信号伝送品質を向上させる。
図１６又は図１７を参照し続けると、第１導通用ビアポスト２２０は縦方向に接続される複数の部分の層間ビアポスト２２１を含み、隣接する２部分の層間ビアポスト２２１の間には、層間ビアポスト２２１の加工の便宜上、隣接する２部分の層間ビアポスト２２１を接続するためのパッド２４０が設置されている。
パッケージ７００の配線布設空間をより十分に利用するために、パッケージ７００内であってパッド２４０と同一の層内には、対応するパッド２４０に接続される内層アンテナ回路が設置され、それによりアンテナ回路の多層布設と立体布設を実現でき、アンテナ回路の長さの延長に有利で、アンテナ回路の信号伝送品質を向上させる。
本実施形態に係るアンテナを備えたパッケージング構造の技術手段を更に理解するために、本発明の実施形態は更にこの嵌め込み基板の製作方法を開示する。
下記のステップＳ１００、ステップＳ２００、ステップＳ３００、ステップＳ４００、ステップＳ５００、ステップＳ６００、ステップＳ７００及びステップＳ８００を含む、アンテナを備えたパッケージング構造の製作方法である。
ステップＳ１００で、図１、図２及び図３を参照すると、第１金属層１１０を具備する載置板１００を提供し、且つ第１金属層１１０に、内部に第１犠牲金属ポスト２１０及び第１金属層に接続される第１導通用ビアポスト２２０が封入される少なくとも１層のアンテナ層２００を施す。
本実施形態では、載置板１００としては表面に取り外し可能な銅箔が付いている銅張板を用いることができ、ここで、銅張板表面の銅箔が第１金属層１１０となる。銅張板が片面銅張板であっても両面銅張板であってもよく、本実施形態の製作方法に対する記載の便宜上、本実施形態で両面銅張板のうちの一面を例として説明するが、実際に生産する場合に両面銅張板の両面の銅箔において対称製作が可能である。本実施形態では、第１金属層１１０は後続の表面アンテナ回路１２０を施すためのものであり、アンテナ回路はアンテナ層２００に位置し、実際の応用要求に応じて、アンテナ層２００の層数が１層であっても複数層であってもよい。アンテナ層２００内の第１犠牲金属ポスト２１０は、後に除去されて凹溝２３０を形成するためのものであり、後続の側壁アンテナ回路１３０を施すためのものである。本実施形態のアンテナ回路が表面アンテナ回路１２０及び側壁アンテナ回路１３０を含み、それによりアンテナ回路は従来の単一表面配線布設から立体多面配線布設に転換可能になり、限られた配線布設空間の十分な利用、及びより多いアンテナ回路の配置及びアンテナの長さの延長に有利で、アンテナ回路の信号伝送品質を向上させる。第１導通用ビアポスト２２０はアンテナ回路と他の回路との間の相互接続を実現するためのものであり、第１導通用ビアポスト２２０の長さはアンテナ層２００の数量に応じて適応的に調整可能である。
第１金属層１１０に少なくとも１層のアンテナ層２００を施す上記ステップＳ１００は、ステップＳ１１０及びステップＳ１２０を含む。
ステップＳ１１０で、図２を参照すると、生産資料により、パターン転写とパターン電気メッキの方式によって第１金属層１１０に第１部分の層間ビアポスト２２１と第１部分の第１犠牲金属ポスト２１０を施して、１層目のアンテナ層半完成品を得る。
パターン転写とパターン電気メッキの加工方式は全て当該技術分野において周知されている通常の知識であるため、本実施形態で詳細な説明を省略する。
ステップＳ１２０で、図２と図３を参照すると、１層目のアンテナ層半完成品に積層押圧を行って１層目のアンテナ層２００を得る。積層押圧材料としては低誘電率、低損失の媒体材料を使用する。媒体材料は、層間ビアポスト２２１と第１犠牲金属ポスト２１０を被覆し、積層押圧後、層間ビアポスト２２１と第１犠牲金属ポスト２１０を内側に包み、それにより層間ビアポスト２２１と第１犠牲金属ポスト２１０のパッケージング、固定及び保護を実現する。
実際の応用要求に応じて、アンテナ層２００の層数が１層又は複数層であり、アンテナ層２００の層数が１層である場合に、単一部分の層間ビアポスト２２１は第１導通用ビアポスト２２０となり、後続のアンテナ回路と相互接続回路を接続するためのものとすることが可能である。複数層のアンテナ層２００を施す必要がある場合に、第１金属層１１０に少なくとも１層のアンテナ層２００を施す上記ステップＳ１００は、下記のステップＳ１３０、ステップＳ１４０、ステップＳ１５０、ステップＳ１６０及びステップＳ１７０を更に含む。
ステップＳ１３０で、薄肉化処理を行い、即ち、押圧後のアンテナ層２００に薄肉化処理を行って、第１部分の層間ビアポスト２２１と第１部分の第１犠牲金属ポスト２１０を露出させ、それにより層間の相互接続を実現する。薄肉化処理の加工方式としては機械による基板研削を採用する。
ステップＳ１４０で、パターン作成を行い、即ち、図４を参照すると、パターン転写の方式によって第１部分の層間ビアポスト２２１と第１部分の第１犠牲金属ポスト２１０にパッド２４０を施し、又は、パターン転写の方式によって第１部分の層間ビアポスト２２１と第１部分の第１犠牲金属ポスト２１０にパッド２４０及び対応するパッド２４０に接続される内層アンテナ回路を施す。パッド２４０の位置を生産資料の要求に応じて設置可能で、パッド２４０を層間ビアポスト２２１のみに設置してもよく、又は、パッド２４０を層間ビアポスト２２１及び一部の第１犠牲金属ポスト２１０に設置してもよい。パッド２４０は隣接する２部分の層間ビアポスト２２１又は第１犠牲金属ポスト２１０の間の接触面積を増大可能で、隣接する２部分の層間ビアポスト２２１又は第１犠牲金属ポスト２１０の加工を容易にする。
ステップＳ１５０で、半完成品加工を行い、即ち、図５を参照すると、生産資料により、パターン転写とパターン電気メッキの方式によってパッド２４０をベースとして次の一部分の層間ビアポスト２２１と次の一部分の第１犠牲金属ポスト２１０を施して、次の層のアンテナ層半完成品を得る。このステップにおいて第１導通用ビアポスト２２０は複数の部分の層間ビアポスト２２１及び隣接する２部分の層間ビアポスト２２１の間に接続されるパッド２４０を含み、第１犠牲金属ポスト２１０の数が層間ビアポスト２２１の数より少なくてもよく、即ち第１犠牲金属ポスト２１０をアンテナ層２００の一部又は全部に施すのが可能である。
ステップＳ１６０で、積層押圧を行い、即ち、次の層のアンテナ層半完成品に積層押圧を行う。
ステップＳ１７０で、図４、図５及び図６を参照すると、複数層のアンテナ層２００の加工が完了するまで、生産資料により、基板研削、パターン作成、半完成品加工及び積層押圧を繰り返す。
ステップＳ２００で、図６～図１０を参照すると、最終層のアンテナ層２００をベースとして、相互接続回路３１０、相互接続回路３１０に接続される第２導通用ビアポスト３２０及びパッケージングキャビティ３３０を含む部材パッケージング層３００を施す。
パッケージングキャビティ３３０は後続のステップにおけるチップ４００の貼り付けとパッケージングに用いられる。第２導通用ビアポスト３２０は相互接続回路３１０と後続の外層回路５１０との間の層間接続を実現することに用いられる。相互接続回路３１０はチップ４００に直接的又は間接的に接続されて、信号の伝送を実現する。
最終層のアンテナ層２００をベースとして部材パッケージング層３００を施すステップＳ２００は、下記のステップＳ２１０及びステップＳ２２０を含む。
ステップＳ２１０で、図６を参照すると、最終層のアンテナ層２００に薄肉化処理を行って、アンテナ層２００内の金属、例えば層間ビアポスト２２１又は第１犠牲金属ポスト２１０を露出させる。薄肉化の加工方式としては基板研削処理を採用する。
ステップＳ２２０で、図７を参照すると、パターン転写、パターン電気メッキ及び積層押圧の方式によって薄肉化後のアンテナ層２００に、相互接続回路３１０の所在する少なくとも１層の相互接続回路層を施し、隣接する２層の相互接続回路層の相互接続回路３１０の間を第３導通用ビアポストによって接続する。
設計要求に応じて、チップ４００は相互接続回路３１０に直接的に接続してもよいし、外層回路５１０に接続し、且つ外層回路５１０を介して相互接続回路３１０に間接的に接続してもよい。
図８を参照すると、チップ４００の相互接続回路３１０に対する直接的接続方式に関しては、最終層のアンテナ層２００をベースとして部材パッケージング層３００を施すステップＳ２００は、下記のステップＳ２３０、ステップＳ２４０、ステップＳ２５０及びステップＳ２６０を更に含む。
ステップＳ２３０で、最終層の相互接続回路層であってパッケージングキャビティ３３０内の相互接続回路３１０に保護金属３４０を施す。ここで、パッケージングキャビティ３３０内に位置する相互接続回路３１０はチップ４００に接続されるランドとして用いられる。パッケージングキャビティ３３０を形成する時にランドを保護するために、ランドに保護金属３４０を堆積させ、保護金属３４０によってランド領域を被覆して、それによりランドの保護を実現し、保護金属３４０はニッケル、チタン等であってよい。
ステップＳ２４０で、図９を参照すると、最終層の相互接続回路層に第２導通用ビアポスト３２０を施し、保護金属３４０に第２犠牲金属ポスト３５０を施して、部材パッケージング層半完成品を得る。生産資料により、パターン転写とパターン電気メッキの方式によって加工して、第２導通用ビアポスト３２０と第２犠牲金属ポスト３５０を得ることで、相互接続回路３１０と後続の外層回路５１０との間の接続を実現できる。
ステップＳ２５０で、部材パッケージング層半完成品に積層押圧及び薄肉化処理を行って、部材パッケージング層３００の表面の金属を露出させる。
ステップＳ２６０で、図１０を参照すると、エッチングの方式によって第２犠牲金属ポスト３５０と保護金属３４０を除去して、パッケージングキャビティ３３０を形成する。ここで、パッケージングキャビティ３３０内に位置する相互接続回路３１０は保護金属３４０が除去された後、チップ４００を接続するランドとして用いられる。
ステップＳ３００で、図１１と図１２を参照すると、パッケージングキャビティ３３０内にチップ４００を封入してから、部材パッケージング層３００をベースとして第２金属層５００を施す。
ステップＳ２００で加工して得られた部材パッケージング層３００にパッケージングキャビティ３３０が設置されており、パッケージングキャビティ３３０内にチップ４００を封入した後、外層回路５１０の製作の便宜上、部材パッケージング層３００をベースとして第２金属層５００を施す。
チップ４００の相互接続回路３１０に対する直接的接続方式に関しては、パッケージングキャビティ３３０内にチップ４００を封入する上記ステップＳ３００は、下記のステップＳ３１０ａ及びステップＳ３２０ａを含む。
ステップＳ３１０ａで、図１１を参照すると、チップ４００のピンがパッケージングキャビティ３３０内に位置する相互接続回路３１０に接続されるように、チップ４００をパッケージングキャビティ３３０内に貼り付ける。
ステップＳ３２０ａで、チップ４００を包んで固定するように、パッケージングキャビティ３３０をプラスチック封止し、パッケージング材料をパッケージングキャビティ３３０に充填する。
ステップＳ４００で、図１２と図１３を参照すると、載置板を分離させ、第１金属層１１０を表面アンテナ回路１２０に仕上げ、第２金属層５００を外層回路５１０に仕上げる。
表面アンテナ回路１２０の製作の便宜上、第２金属層５００の加工が完了した後、載置板１００を除去して第１金属層１１０を露出させる。本実施形態では、表面アンテナ回路１２０と外層回路５１０のいずれの製作においても生産資料によりパターン転写とパターン電気メッキの方式によって加工可能であるが、パターン転写とパターン電気メッキの加工方式は全て当該技術分野において周知されている通常の知識であるため、本実施形態で詳細な説明を省略する。
ステップＳ５００で、図１３と図１４を参照すると、第１犠牲金属ポスト２１０を除去して、凹溝２３０を得る。
側壁アンテナ回路１３０を施せるように、エッチングの方式によって第１犠牲金属ポスト２１０を除去して、内壁によって側壁アンテナ回路１３０を支持する凹溝２３０を得ることができる。
ステップＳ６００で、図１４を参照すると、凹溝２３０の内壁に、表面アンテナ回路１２０に接続される側壁アンテナ回路１３０を施す。
凹溝２３０の内壁に側壁アンテナ回路１３０を施す上記ステップＳ６００は、下記のステップＳ６１０、ステップＳ６２０、ステップＳ６３０及びステップＳ６４０を含む。
ステップＳ６１０で、凹溝２３０内壁と後続の側壁アンテナ回路１３０との間の結合力を大きくするように、凹溝２３０の内壁に金属シード層を施し、金属シード層はスパッタリングの方式によって加工可能である。
ステップＳ６２０で、第１金属層１１０と第２金属層５００に感光遮蔽膜を施し、且つ感光遮蔽膜の凹溝２３０に対応する位置に開口して、凹溝２３０を露出させる。
ステップＳ６３０で、凹溝２３０内に金属を堆積させて、側壁アンテナ回路１３０を形成する。
ステップＳ６４０で、感光遮蔽膜と金属シード層を除去する。
実際の応用要求に応じて、凹溝２３０の内壁は平滑構造又は階段構造となり、それに対して、パッケージ７００の側壁に位置するアンテナ回路は階段構造となって、それによりアンテナ回路の長さの更なる延長に有利で、アンテナ回路の信号伝送品質を向上させる。
ステップＳ７００で、外層回路５１０に導電ピン６００を施す。
図１５を参照すると、上記ステップＳ７００は、外層回路５１０に導電ピン６００を施す前に、外層回路５１０に溶接防止層８００を施し、且つ溶接防止層８００の導電ピン６００に対応する位置に開口するステップＳ７０１を更に含む。外層回路５１０に溶接防止層８００を施すことで、外層回路５１０を保護可能であり、溶接防止層８００に開口することで、導電ピン６００のランドを露出させて、導電ピン６００の加工を容易にすることができる。
ステップＳ８００で、図１５と図１６を参照すると、凹溝２３０に沿って切断して、パッケージ７００を得る。
本実施形態の製作方法は、パッケージ７００の表面及び側壁にアンテナ回路を配置することで、パッケージ７００の配線布設空間を十分に利用可能になり、より多いアンテナ回路の配置及びアンテナの長さの延長に有利で、アンテナ回路を単一平面から立体多面に転換して、アンテナ回路の信号伝送品質を向上させると共に、アンテナ回路とチップ４００に対する集積化パッケージングを図って、パッケージ７００の更なる軽量化と薄型化を達成する。
図１７を参照すると、チップ４００の外層回路５１０に対する接続方式に関して、パッケージングキャビティ３３０内にチップ４００を封入する上記ステップＳ３００は、下記のステップＳ３１０ｂ及びステップＳ３２０ｂを含む。
ステップＳ３１０ｂで、チップ４００のピンが相互接続回路層から離れた一側に向かうように、チップ４００をパッケージングキャビティ３３０内に貼り付ける。チップ４００を貼り付ける時に、接着剤材料３３１によってチップ４００をパッケージングキャビティ３３０内に固定可能であり、ここで、接着剤材料３３１としては導電性銀ペースト又はＤＡＦ（ｄｉｅ ａｔｔａｃｈ ｆｉｌｍ：ダイアタッチフィルム）材料等を採用可能である。
ステップＳ３２０ｂで、パッケージングキャビティ３３０をプラスチック封止する。
チップ４００の外層回路５１０に対する接続方式に関しては、部材パッケージング層３００をベースとして第２金属層５００を施す上記ステップＳ３００は、下記のステップＳ３３０及びステップＳ３４０を含む。
ステップＳ３３０で、レーザーによる穴あけ方式によってチップ４００のピンを露出させる。
ステップＳ３４０で、第２金属層５００がチップ４００のピンに接続されるように、パターン転写とパターン電気メッキの方式によって部材パッケージング層３００をベースとして第２金属層５００を施す。第２金属層５００が外層回路５１０に仕上げられた後、チップ４００と外層回路５１０との接続が可能になる。チップ４００のピンが銅ピラーを介して外層回路５１０に接続可能であり、銅ピラーは外層回路５１０の加工時にパターン電気メッキの方式によって得られる。
以上、添付図面を参照しながら本発明の実施形態を詳細に説明したが、本発明は上記実施形態に限定されるものではなく、当業者の有する知識範囲内で、本発明の主旨を逸脱しない限り様々な変化を加えることができる。
１００：載置板
１１０：第１金属層
１２０：表面アンテナ回路
１３０：側壁アンテナ回路
２００：アンテナ層
２１０：第１犠牲金属ポスト
２２０：第１導通用ビアポスト
２２１：層間ビアポスト
２３０：凹溝
２４０：パッド
３００：部材パッケージング層
３１０：相互接続回路
３２０：第２導通用ビアポスト
３３０：パッケージングキャビティ
３４０：保護金属
３５０：第２犠牲金属ポスト
４００：チップ
５００：第２金属層
５１０：外層回路
６００：導電ピン
７００：パッケージ
８００：溶接防止層

Claims (15)

  1. 内部に第１導通用ビアポストと第２導通用ビアポストが封入されたパッケージと、
    前記パッケージの第１表面及び側壁に設置されるアンテナ回路と、
    前記パッケージ内に封入され、且つ前記第１導通用ビアポストを介して前記アンテナ回路に接続される相互接続回路と、
    前記パッケージの第２表面に設置され、且つ前記第２導通用ビアポストを介して前記相互接続回路に接続され、更に導電ピンを接続した外層回路と、
    前記パッケージ内に封入され、且つ前記相互接続回路又は前記外層回路に接続されるチップとを含むことを特徴とするアンテナを備えたパッケージング構造。
  2. 前記パッケージの側壁に位置するアンテナ回路は階段構造となることを特徴とする請求項１に記載のアンテナを備えたパッケージング構造。
  3. 前記第１導通用ビアポストは、縦方向に接続される複数の部分の層間ビアポストを含み、隣接する２部分の前記層間ビアポストの間にパッドが設置されていることを特徴とする請求項２に記載のアンテナを備えたパッケージング構造。
  4. 前記パッケージ内であって前記パッドと同一の層内に、対応する前記パッドに接続される内層アンテナ回路が設置されていることを特徴とする請求項３に記載のアンテナを備えたパッケージング構造。
  5. 第１金属層を具備する載置板を提供し、且つ前記第１金属層に、内部に第１犠牲金属ポスト、及び前記第１金属層に接続される第１導通用ビアポストが封入される少なくとも１層のアンテナ層を施すステップと、
    最終層の前記アンテナ層をベースとして、前記第１導通用ビアポストに接続される相互接続回路、前記相互接続回路に接続される第２導通用ビアポスト及びパッケージングキャビティを含む部材パッケージング層を施すステップと、
    前記パッケージングキャビティ内にチップを封入してから、前記部材パッケージング層をベースとして第２金属層を施すステップと、
    載置板を分離させ、前記第１金属層を表面アンテナ回路に仕上げ、前記第２金属層を前記第２導通用ビアポストに接続される外層回路に仕上げるステップと、
    前記第１犠牲金属ポストを除去して凹溝を得るステップと、前記凹溝の内壁に前記表面アンテナ回路に接続される側壁アンテナ回路を施すステップと、
    前記外層回路に導電ピンを施すステップと、
    前記凹溝に沿って切断してパッケージを得るステップとを含むことを特徴とするアンテナを備えたパッケージング構造の製作方法。
  6. 前記第１金属層に少なくとも１層の前記アンテナ層を施すステップは、
    生産資料により、パターン転写とパターン電気メッキの方式によって前記第１金属層に第１部分の層間ビアポストと第１部分の前記第１犠牲金属ポストを施して、１層目のアンテナ層半完成品を得るステップと、
    １層目の前記アンテナ層半完成品に積層押圧を行って、１層目の前記アンテナ層を得るステップとを含むことを特徴とする請求項５に記載のアンテナを備えたパッケージング構造の製作方法。
  7. 前記第１金属層に少なくとも１層のアンテナ層を施すステップは、
    押圧後の前記アンテナ層に薄肉化処理を行って、前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストを露出させる薄肉化処理と、
    パターン転写の方式によって前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストにパッドを施し、又は、パターン転写の方式によって前記第１部分の前記層間ビアポストと前記第１部分の前記第１犠牲金属ポストにパッド及び対応する前記パッドに接続される内層アンテナ回路を施すパターン作成と、
    生産資料により、パターン転写とパターン電気メッキの方式によってパッドをベースとして次の一部分の前記層間ビアポストと次の一部分の前記第１犠牲金属ポストを施して、次の層の前記アンテナ層半完成品を得る半完成品加工と、次の層の前記アンテナ層半完成品に積層押圧を行う積層押圧と、
    複数層の前記アンテナ層の加工が完了するまで、生産資料により、基板研削、パターン作成、半完成品加工及び積層押圧を繰り返すステップとを更に含むことを特徴とする請求項６に記載のアンテナを備えたパッケージング構造の製作方法。
  8. 前記最終層の前記アンテナ層をベースとして前記部材パッケージング層を施すステップは、
    前記最終層の前記アンテナ層に薄肉化処理を行うステップと、
    パターン転写、パターン電気メッキ及び積層押圧の方式によって薄肉化後の前記アンテナ層に、前記相互接続回路の所在する少なくとも１層の相互接続回路層を施すステップとを含むことを特徴とする請求項５に記載のアンテナを備えたパッケージング構造の製作方法。
  9. 前記最終層の前記アンテナ層をベースとして前記部材パッケージング層を施すステップは、
    前記最終層の前記相互接続回路層であって前記パッケージングキャビティ内の前記相互接続回路に保護金属を施すステップと、
    前記最終層の前記相互接続回路層に前記第２導通用ビアポストを施し、前記保護金属に第２犠牲金属ポストを施して、部材パッケージング層半完成品を得るステップと、
    前記部材パッケージング層半完成品に積層押圧及び薄肉化処理を行うステップと、
    エッチングの方式によって前記第２犠牲金属ポストと前記保護金属を除去して、前記パッケージングキャビティを形成するステップとを更に含むことを特徴とする請求項８に記載のアンテナを備えたパッケージング構造の製作方法。
  10. 前記パッケージングキャビティ内に前記チップを封入するステップは、
    前記チップのピンが前記パッケージングキャビティ内に位置する前記相互接続回路に接続されるように、前記チップを前記パッケージングキャビティ内に貼り付けるステップと、
    前記パッケージングキャビティをプラスチック封止するステップとを含むことを特徴とする請求項９に記載のアンテナを備えたパッケージング構造の製作方法。
  11. 前記パッケージングキャビティ内に前記チップを封入するステップは、
    前記チップのピンが前記相互接続回路層から離れた一側に向かうように、前記チップを前記パッケージングキャビティ内に貼り付けるステップと、
    前記パッケージングキャビティをプラスチック封止するステップとを含むことを特徴とする請求項９に記載のアンテナを備えたパッケージング構造の製作方法。
  12. 前記部材パッケージング層をベースとして前記第２金属層を施すステップは、
    レーザーによる穴あけ方式によって前記チップのピンを露出させるステップと、
    前記第２金属層が前記チップのピンに接続されるように、パターン転写とパターン電気メッキの方式によって前記部材パッケージング層をベースとして前記第２金属層を施すステップとを含むことを特徴とする請求項１１に記載のアンテナを備えたパッケージング構造の製作方法。
  13. 前記凹溝の内壁に前記側壁アンテナ回路を施すステップは、
    前記凹溝の内壁に金属シード層を施すステップと、
    前記第１金属層と前記第２金属層に感光遮蔽膜を施し、且つ前記感光遮蔽膜の前記凹溝に対応する位置に開口するステップと、
    前記凹溝内に金属を堆積させて、前記側壁アンテナ回路を形成するステップと、
    前記感光遮蔽膜と前記金属シード層を除去するステップとを含むことを特徴とする請求項５に記載のアンテナを備えたパッケージング構造の製作方法。
  14. 前記凹溝の内壁は階段構造となることを特徴とする請求項５又は１３に記載のアンテナを備えたパッケージング構造の製作方法。
  15. 前記外層回路に前記導電ピンを施す前に、
    前記外層回路に溶接防止層を施し、且つ前記溶接防止層の前記導電ピンに対応する位置に開口するステップを更に含むことを特徴とする請求項５に記載のアンテナを備えたパッケージング構造の製作方法。
JP2022010949A 2021-02-05 2022-01-27 アンテナを備えたパッケージング構造及びその製作方法 Active JP7316399B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110158558.2A CN113035845B (zh) 2021-02-05 2021-02-05 具有天线的封装结构及其制作方法
CN202110158558.2 2021-02-05

Publications (2)

Publication Number Publication Date
JP2022120812A JP2022120812A (ja) 2022-08-18
JP7316399B2 true JP7316399B2 (ja) 2023-07-27

Family

ID=76460111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022010949A Active JP7316399B2 (ja) 2021-02-05 2022-01-27 アンテナを備えたパッケージング構造及びその製作方法

Country Status (4)

Country Link
JP (1) JP7316399B2 (ja)
KR (1) KR20220113274A (ja)
CN (1) CN113035845B (ja)
TW (1) TWI788191B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005985A (ja) 2003-06-11 2005-01-06 Sony Chem Corp アンテナ素子及びアンテナ実装基板
JP2012165329A (ja) 2011-02-09 2012-08-30 Alps Electric Co Ltd 通信モジュール
JP2017191835A (ja) 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2020503685A (ja) 2016-12-28 2020-01-30 レイセオン カンパニー 多層無線周波数回路のための相互接続システム及び製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695123B2 (ja) * 1997-04-18 2005-09-14 株式会社村田製作所 アンテナ装置およびそれを用いた通信機
EP2736001A1 (fr) * 2012-11-27 2014-05-28 Gemalto SA Module électronique à interface de communication tridimensionnelle
US10050013B2 (en) * 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
EP4340012A2 (en) * 2016-04-28 2024-03-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated antenna arrangement, electronic apparatus, radio communication method
CN108666300A (zh) * 2017-03-31 2018-10-16 欣兴电子股份有限公司 芯片封装结构及其制造方法
US10867938B2 (en) * 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
CN109244046A (zh) * 2018-10-26 2019-01-18 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及封装方法
CN109768031A (zh) * 2019-03-04 2019-05-17 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
TWI689019B (zh) * 2019-05-29 2020-03-21 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN110739526B (zh) * 2019-10-29 2021-07-13 中国科学院微电子研究所 天线射频前端封装制造方法
CN111403297A (zh) * 2020-03-26 2020-07-10 甬矽电子(宁波)股份有限公司 Ic射频天线结构的制作方法、ic射频天线结构和半导体器件
CN111585002B (zh) * 2020-05-20 2021-05-14 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005985A (ja) 2003-06-11 2005-01-06 Sony Chem Corp アンテナ素子及びアンテナ実装基板
JP2012165329A (ja) 2011-02-09 2012-08-30 Alps Electric Co Ltd 通信モジュール
JP2017191835A (ja) 2016-04-12 2017-10-19 Tdk株式会社 電子回路モジュール及びその製造方法
JP2020503685A (ja) 2016-12-28 2020-01-30 レイセオン カンパニー 多層無線周波数回路のための相互接続システム及び製造方法

Also Published As

Publication number Publication date
TWI788191B (zh) 2022-12-21
KR20220113274A (ko) 2022-08-12
CN113035845A (zh) 2021-06-25
JP2022120812A (ja) 2022-08-18
TW202232712A (zh) 2022-08-16
US20220254741A1 (en) 2022-08-11
CN113035845B (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
US7763969B2 (en) Structure with semiconductor chips embeded therein
EP0690497B1 (en) Semiconductor device and method of forming
EP1683198B1 (en) Semiconductor device and manufacturing method thereof
US20030122244A1 (en) Integrated chip package structure using metal substrate and method of manufacturing the same
US7078794B2 (en) Chip package and process for forming the same
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
CN107123601B (zh) 一种高散热器件封装结构和板级制造方法
US20190139898A1 (en) Chip package structure and chip package structure array
US10756077B2 (en) Chip packaging method
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
CN110890357A (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
TWI720839B (zh) 晶片封裝結構及其製造方法
CN114566487A (zh) 封装结构及其制造方法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
WO2019227956A1 (zh) 一种无线传输模组及制造方法
JP7316399B2 (ja) アンテナを備えたパッケージング構造及びその製作方法
US11784625B2 (en) Packaging method and package structure for filter chip
CN210897279U (zh) 一种基于金属基底的集成天线和射频前端的埋入封装结构
US11984414B2 (en) Packaging structure with antenna and manufacturing method thereof
KR101673585B1 (ko) 다중 적층 패키지 및 이의 제조방법
CN218241815U (zh) 一种基于金属基底的高散热扇出封装结构
CN216721824U (zh) 线路板
US11239168B2 (en) Chip package structure
TWI753337B (zh) 晶片封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R150 Certificate of patent or registration of utility model

Ref document number: 7316399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150