CN111403297A - Ic射频天线结构的制作方法、ic射频天线结构和半导体器件 - Google Patents

Ic射频天线结构的制作方法、ic射频天线结构和半导体器件 Download PDF

Info

Publication number
CN111403297A
CN111403297A CN202010223302.0A CN202010223302A CN111403297A CN 111403297 A CN111403297 A CN 111403297A CN 202010223302 A CN202010223302 A CN 202010223302A CN 111403297 A CN111403297 A CN 111403297A
Authority
CN
China
Prior art keywords
substrate
antenna
packaging body
pattern groove
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010223302.0A
Other languages
English (en)
Inventor
徐玉鹏
钟磊
庞宏林
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010223302.0A priority Critical patent/CN111403297A/zh
Priority to CN202010654344.XA priority patent/CN111540689B/zh
Publication of CN111403297A publication Critical patent/CN111403297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供了一种IC射频天线结构的制作方法、IC射频天线结构和半导体器件，涉及射频天线结构技术领域。该制作方法通过采用将基板pad点设置于基板与封装体侧面的封装处，且至少部分基板pad点设置于封装体的侧面之外的结构设计，使得基板pad点可与封装体的侧面的第一天线层线路连接，从而避免了现有技术中由于基板pad点设置在封装体的内部而需要在封装体顶面上进行激光开槽所带来的激光能量以及开槽深度难掌控，进而导致基板pad点易损坏等问题；采用天线层材料填充于第一天线图形凹槽以完成封装体的侧面第一天线层的制作，改善了现有工艺中在封装器件表面印刷天线图形所带来的印刷天线偏移、短路、虚焊以及印刷成本高等缺陷。

Description

IC射频天线结构的制作方法、IC射频天线结构和半导体器件
技术领域
本发明属于射频天线结构技术领域，具体涉及一种IC射频天线结构的制作方法、IC射频天线结构和半导体器件。
背景技术
随着半导体行业的快速发展，IC射频天线结构广泛应用于半导体行业中。现有的IC射频天线结构如图1和图2所示，其多采用印刷天线封装结构设计，具体采用以下制作方法：将基板1上的基板pad点2和芯片3设计在封装体4内部，然后采用激光开槽方式在封装体4顶面上进行开槽以将基板pad点2露出，利用导电胶6填充沟槽后，再利用印刷工艺在封装体4表面印刷天线5。现有的IC射频天线结构的制作方法存在以下问题：
(1)由于采用激光开槽工艺，激光能量以及开槽深度很难掌控，容易导致基板上的基板pad点损坏，进而导致天线线路接触不良，IC射频天线结构的产品性能损坏；
(2)在利用导电胶填充沟槽实现天线线路相连的过程中，容易存在导电胶填充性不良或导电胶与天线连接不良的问题，从而导致天线线路焊接不良，产品性能下降甚至失效情况的发生；
(3)在封装体表面印刷天线图形，容易存在印刷天线偏移、短路或虚焊等问题，以及采用印刷材料的成本较高，天线印刷后均不能达到性能和效率皆佳的目的；
(4)印刷天线主要设计在封装体顶面，只能满足单组、单向天线结构，无法实现多种频率、多向无线传输结构。若要实现多种频率、多向无线结构，需要采用多个IC射频天线结构封装组合在一起，这不可避免的带来采购成本增加以及终端产品结构尺寸增加的问题；
(5)制程工艺流程较多，例如：激光开槽工艺、填充导电胶工艺、研磨工艺、印刷工艺，所涉及的设备也较多，例如激光开槽设备、研磨设备、点胶设备、印刷设备等，整个制作过程中步骤较为繁琐，以及封装成本较高。
有鉴于此，特提出本发明以解决上述技术问题中的至少一个。
发明内容
本发明的第一目的在于提供一种IC射频天线结构的制作方法，通过采用将基板pad点设置于基板与封装体侧面的封装处，且至少部分基板pad点设置于封装体的侧面之外的结构设计，可大为简化制作流程，降低生产成本，有效改善现有技术中的激光开槽、导电胶填充、天线图形印刷等工艺存在的缺陷。
本发明的第二目的在于提供一种IC射频天线结构，采用上述制作方法制作得到。
本发明的第三目的在于提供一种半导体器件，包含上述IC射频天线结构。
为实现上述目的，本发明采用的技术方案为：
本发明提供了一种IC射频天线结构的制作方法，包括以下步骤：
(a)提供一形成有第一天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面；
提供一形成有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
(b)将所述封装体封装于所述基板上以覆盖芯片，然后将天线层材料填充于所述第一天线图形凹槽内以在所述封装体的侧面形成第一天线层，且使所述第一天线层与所述基板pad点电性连接，得到所述IC射频天线结构。
进一步地，在本发明上述技术方案的基础之上，步骤(b)中，将所述封装体封装于所述基板上以覆盖芯片和部分基板pad点；
或，步骤(b)中，将所述封装体封装于所述基板上以覆盖芯片，且将基板pad点设置于所述封装体的侧面之外。
进一步地，在本发明上述技术方案的基础之上，步骤(b)中，在所述封装体的侧面形成第一天线层且使所述第一天线层与所述基板pad点电性连接之后，还包括将封装后的产品进行切割的步骤。
进一步地，在本发明上述技术方案的基础之上，步骤(b)中，所述天线层材料包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
进一步地，在本发明上述技术方案的基础之上，所述制作方法包括以下步骤：
(a)提供一形成有第一天线图形凹槽和第二天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面，所述第二天线图形凹槽设置于所述封装体的顶面；
提供一形成有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
(b)将所述封装体封装于所述基板上以覆盖芯片，然后将天线层材料填充于所述第一天线图形凹槽内和所述第二天线图形凹槽内，以在所述封装体的侧面形成第一天线层和在所述封装体的顶面形成第二天线层，且使得所述第一天线层与所述基板pad点电性连接，所述第二天线层与第一天线层电性连接，得到所述IC射频天线结构。
进一步地，在本发明上述技术方案的基础之上，步骤(b)中，填充于所述第一天线图形凹槽内和所述第二天线图形凹槽内的天线层材料分别独立地包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
本发明还提供了一种IC射频天线结构，采用上述IC射频天线结构的制作方法制作得到。
进一步地，在本发明上述技术方案的基础之上，所述IC射频天线结构包括：
一设有第一天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面；
一设有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
所述封装体设置于所述基板上以覆盖芯片，第一天线层通过所述第一天线图形凹槽设置于所述封装体的侧面，所述第一天线层与所述基板pad点电性连接；
优选地，所述封装体设置于所述基板上以覆盖芯片和部分基板pad点；或，所述封装体设置于所述基板上以覆盖芯片，且所述基板pad点设置于所述封装体的侧面之外。
进一步地，在本发明上述技术方案的基础之上，所述IC射频天线结构包括：
一设有第一天线图形凹槽和第二天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面，所述第二天线图形凹槽设置于所述封装体的顶面；
一设有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
所述封装体设置于所述基板上以覆盖芯片，第一天线层通过所述第一天线图形凹槽设置于所述封装体的侧面，第二天线层通过所述第二天线图形凹槽设置于所述封装体的顶面，所述第一天线层与所述基板pad点电性连接，所述第二天线层与第一天线层电性连接；
优选地，所述封装体设置于所述基板上以覆盖芯片和部分基板pad点；或，所述封装体设置于所述基板上以覆盖芯片，且所述基板pad点设置于所述封装体的侧面之外。
本发明还提供了一种半导体器件，包括采用上述IC射频天线结构的制作方法制得的IC射频天线结构或上述的IC射频天线结构。
与现有技术相比，本发明的有益效果在于：
(1)本发明提供了一种IC射频天线结构的制作方法，与现有的IC射频天线结构的制作方法中将基板pad点设置在封装体的内部(即封装体完全覆盖住基板pad点)不同的是，在本发明制作方法中是将基板pad点设置于基板与封装体侧面的封装处，且至少部分基板pad点设置于封装体的侧面之外，也就是至少部分基板pad点设置在封装体的外部，采用上述结构设计，使得基板pad点可以与封装体的侧面的第一天线层线路连接，从而避免了现有技术中由于基板pad点设置在封装体的内部，故需要在封装体顶面上进行激光开槽所带来的激光能量以及开槽深度难掌控，进而导致基板pad点易损坏或天线线路接触不良的问题；
同时，在该制作方法中采用天线层材料填充于第一天线图形凹槽以完成封装体的侧面第一天线层的制作，可改善了现有工艺中在封装器件表面印刷天线图形所带来的印刷天线偏移、短路、虚焊以及印刷成本高的缺陷；而且，利用天线层材料所形成的第一天线层与基板pad点直接连接的方式，可有效解决现有技术中导电胶填充所存在的导电胶填充性不良、导电胶与天线连接不良等缺陷，同时还能减少激光开槽工艺、填充导电胶工艺、研磨工艺等工艺步骤，从而使得制作工艺大为简化，生产效率显著提升；另外，在制作工艺流程简化的同时，还能减少激光开槽设备、研磨设备、点胶设备、印刷设备等设备的使用，从而降低设备采购以及使用成本，进而降低IC射频天线结构的制作成本。
(2)本发明提供了一种IC射频天线结构，采用上述IC射频天线结构的制作方法制作得到。鉴于上述IC射频天线结构的制作方法所具有的优势，使得所得到的IC射频天线结构也具有同样的优势。
(3)本发明还提供了一种半导体器件，包含上述IC射频天线结构。鉴于上述IC射频天线结构的制作方法所具有的优势，采用该IC射频天线结构的半导体器件也具有同样的优势，使得该半导体器件可广泛应用于半导体领域。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中IC射频天线结构的示意图；
图2为图1中的IC射频天线结构的俯视图；
图3为本发明一种实施方式下的IC射频天线结构的示意图；
图4为图3中的IC射频天线结构的俯视图；
图5为本发明另一种实施方式下的IC射频天线结构的示意图；
图6为图5中的IC射频天线结构的俯视图；
图7为本发明一种实施方式下的基板pad点与封装体在基板上相对位置关系；
图8为本发明另一种实施方式下的基板pad点与封装体在基板上相对位置关系；
图9为本发明实施例1中的IC射频天线结构的示意图；
图10为本发明实施例2中的IC射频天线结构的示意图；
图11为图10的侧视图。
图标：1-基板；2-基板pad点；3-芯片；4-封装体；5-天线；51-第一天线层；52-第二天线层；6-导电胶。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“顶面”、“侧面”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
根据本发明的第一个方面，提供了一种IC射频天线结构的制作方法，包括以下步骤：
(a)提供一形成有第一天线图形凹槽的封装体，第一天线图形凹槽设置于封装体的侧面；
提供一形成有芯片和基板pad点的基板，芯片和基板pad点均设置于基板的表面，芯片与基板上的线路电性连接，基板pad点设置于基板与封装体侧面的封装处，且通过第一天线图形凹槽使至少一部分基板pad点设置于封装体的侧面之外；
(b)将封装体封装于基板上以覆盖芯片，然后将天线层材料填充于第一天线图形凹槽内以在封装体的侧面形成第一天线层，且使第一天线层与基板pad点电性连接，得到IC射频天线结构。
具体的，封装体主要是用于保护基板上的芯片和线路等免受外界环境的影响。封装体的材质以及制作工艺不作具体限定，例如，塑封体，可采用本领域常用的封装材料以及工艺进行制作。
与现有的封装体不同，本发明中的封装体的侧面(外侧面)设置有第一天线图形凹槽，第一天线图形凹槽主要是用来填充天线层材料以在封装体的侧面形成第一天线层。在采用模具填充封装体的过程中，可直接在封装体的侧面(外侧面)预留第一天线图形凹槽。
基板，又称封装基板，是芯片封装的载体，主要用于为芯片提供电连接、保护、支撑、散热、组装等功效。
与现有的IC射频天线结构的制作方法中将基板pad点设置在封装体的内部(即封装体完全覆盖住基板pad点)不同，在本发明中，基板pad点是设置于基板与封装体侧面的封装处(即基板与封装体侧面边缘接触的地方)，且至少部分基板pad点设置于封装体的侧面之外，也就是部分基板pad点或者全部基板pad点设置在封装体的外部。需要说明的是，除了保证基板表面上的至少部分基板pad点设置在封装体的外部，基板pad点还要位于封装体侧面的第一天线图形凹槽的下方，以使得第一天线层可以与基板pad点线路相连。
基板pad点之所以采用上述结构设计，主要目的使得基板pad点可以与封装体的侧面的第一天线层线路连接，从而避免了现有技术中由于基板pad点设置在封装体的内部，故需要在封装体顶面上进行激光开槽所带来的激光能量以及开槽深度难掌控，进而导致基板pad点易损坏或天线线路接触不良的问题。
另外，在本发明中采用天线层材料填充于第一天线图形凹槽以完成封装体的侧面第一天线层的制作。该步骤改善了现有工艺中在封装器件表面印刷天线图形所带来的印刷天线偏移、短路、虚焊以及印刷成本高的缺陷。而且，利用天线层材料所形成的第一天线层与基板pad点直接连接的方式，可有效解决现有技术中导电胶填充所存在的导电胶填充性不良、导电胶与天线连接不良等缺陷，同时还能减少激光开槽工艺、填充导电胶工艺、研磨工艺等工艺步骤，从而使得制作工艺大为简化，生产效率显著提升。在制作工艺流程简化的同时，还能减少激光开槽设备、研磨设备、点胶设备、印刷设备等设备的使用，从而降低设备采购以及使用成本，进而降低IC射频天线结构的制作成本。
基板pad点与封装体在基板上存在不同的相对位置关系。作为本发明的一种可选实施方式，步骤(b)中，将封装体封装于基板上以覆盖芯片和部分基板pad点。
在本实施方式中，基板pad点一部分暴露在封装体的侧面以外，一部分被覆盖于封装体侧面与基板的封装处(即封装体封装于基板上以覆盖部分基板pad点)。对于基板pad点暴露于封装体的侧面以外的部分或者被覆盖于封装体侧面与基板的封装处的部分的多少或者大小不作限定，只要确保基板pad点与封装体的侧面的第一天线层能够保持电性连接即可。
作为本发明的一种可选实施方式，步骤(b)中，将封装体封装于基板上以覆盖芯片，且基板pad点设置于封装体的侧面之外。
需要说明的是，基板pad点设置于封装体的侧面之外的前提是，基板pad点与封装体的侧面的第一天线层需能够保持电性连接。
作为本发明的一种可选实施方式，步骤(b)中，在封装体的侧面形成第一天线层且使第一天线层与基板pad点电性连接之后，还包括将封装后的产品进行切割的步骤。
利用机台将产品切层单颗，切割可采用本领域常用的切割设备。
作为本发明的一种可选实施方式，步骤(b)中，天线层材料包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
通过对天线层材料具体材质的限定，使得其形成的第一天线层具有电阻率低、信号稳定等特点，可满足发射或接收用途。
作为本发明的一种可选实施方式，IC射频天线结构的制作方法包括以下步骤：
(a)提供一形成有第一天线图形凹槽和第二天线图形凹槽的封装体，第一天线图形凹槽设置于封装体的侧面，第二天线图形凹槽设置于封装体的顶面；
提供一形成有芯片和基板pad点的基板，芯片和基板pad点均设置于基板的表面，芯片与基板上的线路电性连接，基板pad点设置于基板与封装体侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点设置于封装体的侧面之外；
(b)将封装体封装于基板上以覆盖芯片，然后将天线层材料填充于第一天线图形凹槽内和第二天线图形凹槽内，以在封装体的侧面形成第一天线层和在封装体的顶面形成第二天线层，且使得第一天线层与基板pad点电性连接，第二天线层与第一天线层电性连接，得到IC射频天线结构。
在上述实施方式中，除了在封装体的侧面设置有第一天线层，还在封装体的顶面设置有第二天线层，第一天线层和第二天线层线路连接。通过设置两套天线组合(第一天线层和第二天线层)，使得该IC射频天线结构拥有双向射频结构，支持产品多频率、多频段，可以大幅提高IC封装射频功能，改善现有技术中将印刷天线设计在IC封装器件表面，只能满足单组、单向天线结构，无法实现多种频率、多向无线传输结构的缺陷。
作为本发明的一种可选实施方式，步骤(b)中，填充于第一天线图形凹槽内和第二天线图形凹槽内的天线层材料分别独立地包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
需要说明的是，填充于第一天线图形凹槽内和第二天线图形凹槽内的天线层材料的材质可以相同，也可以不同。
根据本发明的第二个方面，还提供了一种IC射频天线结构，采用上述IC射频天线结构的制作方法制作得到。
鉴于上述IC射频天线结构的制作方法所具有的优势，使得所得到的IC射频天线结构也具有同样的优势。
作为本发明的一种可选实施方式，IC射频天线结构如图3和图4所示，包括：
一设有第一天线图形凹槽的封装体4，第一天线图形凹槽设置于封装体4的侧面；
一设有芯片3和基板pad点2的基板1，芯片3和基板pad点2均设置于基板1的表面，芯片3与基板1上的线路电性连接，基板pad点2设置于基板1与封装体4侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点2设置于封装体4的侧面之外；
封装体4设置于基板1上以覆盖芯片3，第一天线层51通过第一天线图形凹槽设置于封装体4的侧面，第一天线层51与基板pad点2电性连接。
与现有的IC射频天线结构中将基板pad点完全设置于封装体内部不同的是，本发明提供的IC射频天线结构中至少部分基板pad点设置于封装体的侧面之外，使得基板pad点可直接与封装体侧面的第一天线层电性连接，实现天线与基板上的线路连接，从而避免了在封装体顶面开槽以暴露基板pad点所带来的缺陷。且本发明中将第一天线层通过第一天线图形凹槽设置于封装体的侧面，可改善现有的在封装体表面印刷天线图形所带来的印刷天线偏移、短路、虚焊以及印刷成本高的缺陷。
作为本发明的另一种可选实施方式，IC射频天线结构如图5和图6所示，包括：
一设有第一天线图形凹槽和第二天线图形凹槽的封装体4，第一天线图形凹槽设置于封装体4的侧面，第二天线图形凹槽设置于封装体4的顶面；
一设有芯片3和基板pad点2的基板1，芯片3和基板pad点2均设置于基板1的表面，芯片3与基板1上的线路电性连接，基板pad点2设置于基板1与封装体4侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点2设置于封装体4的侧面之外；
封装体4设置于基板1上以覆盖芯片3，第一天线层51通过第一天线图形凹槽设置于封装体4的侧面，第二天线层52通过第二天线图形凹槽设置于封装体4的顶面，第一天线层51与基板pad点2电性连接，第二天线层52与第一天线层51电性连接。
本实施方式中通过采用在封装体的侧面和顶面分别设置有第一天线层和第二天线层，且第一天线层和第二天线层的线路连接的结构，使得该IC射频天线结构拥有双向射频结构，支持产品多频率、多频段，可以大幅提高IC封装射频功能，改善现有技术中将印刷天线设计在IC封装器件表面，只能满足单组、单向天线结构，无法实现多种频率、多向无线传输结构的缺陷。
作为本发明的一种可选实施方式，封装体4设置于基板1上以覆盖芯片和部分基板pad点2，具体如图7所示。
从图7中可见，基板pad点2一部分暴露在封装体4的侧面以外，一部分位于封装体4侧面与基板1的封装处。
需要说明的是，对于基板pad点2暴露于封装体4的侧面以外的部分或者被覆盖于封装体4侧面与基板1的封装处的部分的多少或者大小不作限定，只要确保基板pad点2与封装体4的侧面的第一天线层51能够保持电性连接即可。
作为本发明的另一种可选实施方式，封装体4设置于基板1上以覆盖芯片，且基板pad点2设置于封装体4的侧面之外，具体如图8所示。
需要说明的是，基板pad点2设置于封装体4的侧面之外的前提是，基板pad点2与封装体4的侧面的第一天线层51需能够保持电性连接。
通过对上述基板pad点与封装体在基板上相对位置关系的限定，可确保基板pad点能够与封装体侧面的第一天线层实现电性连接。
根据本发明的第三个方面，还提供了一种半导体器件，包括采用上述IC射频天线结构的制作方法制得的IC射频天线结构或上述的IC射频天线结构。
鉴于上述上述IC射频天线结构的制作方法制得的IC射频天线结构或上述的IC射频天线结构所具有的优势，采用该IC射频天线结构的半导体器件也具有同样的优势，使得该半导体器件在半导体领域具有广泛的应用。
下面结合具体实施例，对本发明的技术方案进行进一步说明。
实施例1
本实施例提供了一种IC射频天线结构的制作方法，包括以下步骤：
(a)提供一形成有第一天线图形凹槽的封装体，第一天线图形凹槽设置于封装体的侧面；
提供一形成有芯片和基板pad点的基板，芯片和基板pad点均设置于基板的表面，芯片与基板上的线路电性连接，基板pad点设置于基板与封装体侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点设置于封装体的侧面之外；
(b)将封装体封装于基板上以覆盖芯片，然后将天线层材料导电油墨填充于第一天线图形凹槽内以在封装体的侧面形成第一天线层，且使第一天线层与基板pad点电性连接；
将上述封装完的产品，利用切割机台，切割层单颗，得到IC射频天线结构。
采用上述制作方法制得的IC射频天线结构，如图9所示，包括：
一设有第一天线图形凹槽的封装体4，第一天线图形凹槽设置于封装体4的侧面；
一设有芯片和基板pad点的基板1，芯片和基板pad点均设置于基板1的表面，芯片与基板1上的线路电性连接，基板pad点设置于基板1与封装体4侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点设置于封装体的侧面之外；
封装体4设置于基板1上以覆盖芯片，第一天线层51通过第一天线图形凹槽设置于封装体4的侧面，第一天线层51与基板pad点电性连接。
实施例2
本实施例提供了一种IC射频天线结构的制作方法，包括以下步骤：
(a)提供一形成有第一天线图形凹槽和第二天线图形凹槽的封装体，第一天线图形凹槽设置于封装体的侧面，第二天线图形凹槽设置于封装体的顶面；
提供一形成有芯片和基板pad点的基板，芯片和基板pad点均设置于基板的表面，芯片与基板上的线路电性连接，基板pad点设置于基板与封装体侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点设置于封装体的侧面之外；
(b)将封装体封装于基板上以覆盖芯片，然后将天线层材料铜浆填充于第一天线图形凹槽内和第二天线图形凹槽内，以在封装体的侧面形成第一天线层和在封装体的顶面形成第二天线层，且使得第一天线层与基板pad点电性连接，第二天线层与第一天线层电性连接；
将上述封装完的产品，利用切割机台，切割层单颗，得到IC射频天线结构。
采用上述制作方法制得的IC射频天线结构，如图10和图11所示，包括：
一设有第一天线图形凹槽和第二天线图形凹槽的封装体4，第一天线图形凹槽设置于封装体4的侧面，第二天线图形凹槽设置于封装体4的顶面；
一设有芯片3和基板pad点2的基板1，芯片3和基板pad点2均设置于基板1的表面，芯片3与基板1上的线路电性连接，基板pad点2设置于基板1与封装体4侧面的封装处，且通过第一天线图形凹槽使得至少部分基板pad点2设置于封装体4的侧面之外；
封装体4设置于基板1上以覆盖芯片3，第一天线层51通过第一天线图形凹槽设置于封装体4的侧面，第二天线层52通过第二天线图形凹槽设置于封装体4的顶面，第一天线层51与基板pad点2电性连接，第二天线层52与第一天线层51电性连接。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种IC射频天线结构的制作方法，其特征在于，包括以下步骤：
(a)提供一形成有第一天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面；
提供一形成有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
(b)将所述封装体封装于所述基板上以覆盖芯片，然后将天线层材料填充于所述第一天线图形凹槽内以在所述封装体的侧面形成第一天线层，且使所述第一天线层与所述基板pad点电性连接，得到所述IC射频天线结构。
2.根据权利要求1所述的制作方法，其特征在于，步骤(b)中，将所述封装体封装于所述基板上以覆盖芯片和部分基板pad点；
或，步骤(b)中，将所述封装体封装于所述基板上以覆盖芯片，且将基板pad点设置于所述封装体的侧面之外。
3.根据权利要求1所述的制作方法，其特征在于，步骤(b)中，在所述封装体的侧面形成第一天线层且使所述第一天线层与所述基板pad点电性连接之后，还包括将封装后的产品进行切割的步骤。
4.根据权利要求1-3任意一项所述的制作方法，其特征在于，步骤(b)中，所述天线层材料包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
5.根据权利要求1-3任意一项所述的制作方法，其特征在于，包括以下步骤：
(a)提供一形成有第一天线图形凹槽和第二天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面，所述第二天线图形凹槽设置于所述封装体的顶面；
提供一形成有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
(b)将所述封装体封装于所述基板上以覆盖芯片，然后将天线层材料填充于所述第一天线图形凹槽内和所述第二天线图形凹槽内，以在所述封装体的侧面形成第一天线层和在所述封装体的顶面形成第二天线层，且使得所述第一天线层与所述基板pad点电性连接，所述第二天线层与第一天线层电性连接，得到所述IC射频天线结构。
6.根据权利要求5所述的制作方法，其特征在于，步骤(b)中，填充于所述第一天线图形凹槽内和所述第二天线图形凹槽内的天线层材料分别独立地包括导电油墨、铝浆、铜浆或银浆中的任意一种或至少两种的组合。
7.一种IC射频天线结构，其特征在于，采用权利要求1-6任意一项所述的IC射频天线结构的制作方法制作得到。
8.根据权利要求7所述的IC射频天线结构，其特征在于，所述IC射频天线结构包括：
一设有第一天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面；
一设有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
所述封装体设置于所述基板上以覆盖芯片，第一天线层通过所述第一天线图形凹槽设置于所述封装体的侧面，所述第一天线层与所述基板pad点电性连接；
优选地，所述封装体设置于所述基板上以覆盖芯片和部分基板pad点；或，所述封装体设置于所述基板上以覆盖芯片，且所述基板pad点设置于所述封装体的侧面之外。
9.根据权利要求7所述的IC射频天线结构，其特征在于，所述IC射频天线结构包括：
一设有第一天线图形凹槽和第二天线图形凹槽的封装体，所述第一天线图形凹槽设置于所述封装体的侧面，所述第二天线图形凹槽设置于所述封装体的顶面；
一设有芯片和基板pad点的基板，所述芯片和基板pad点均设置于所述基板的表面，所述芯片与所述基板上的线路电性连接，所述基板pad点设置于所述基板与所述封装体侧面的封装处，且通过所述第一天线图形凹槽使至少一部分基板pad点设置于所述封装体的侧面之外；
所述封装体设置于所述基板上以覆盖芯片，第一天线层通过所述第一天线图形凹槽设置于所述封装体的侧面，第二天线层通过所述第二天线图形凹槽设置于所述封装体的顶面，所述第一天线层与所述基板pad点电性连接，所述第二天线层与第一天线层电性连接；
优选地，所述封装体设置于所述基板上以覆盖芯片和部分基板pad点；或，所述封装体设置于所述基板上以覆盖芯片，且所述基板pad点设置于所述封装体的侧面之外。
10.一种半导体器件，其特征在于，包含采用权利要求1-6任意一项所述的IC射频天线结构的制作方法制得的IC射频天线结构或权利要求7-9任意一项所述的IC射频天线结构。
CN202010223302.0A 2020-03-26 2020-03-26 Ic射频天线结构的制作方法、ic射频天线结构和半导体器件 Pending CN111403297A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010223302.0A CN111403297A (zh) 2020-03-26 2020-03-26 Ic射频天线结构的制作方法、ic射频天线结构和半导体器件
CN202010654344.XA CN111540689B (zh) 2020-03-26 2020-07-09 Ic射频天线结构、制作方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010223302.0A CN111403297A (zh) 2020-03-26 2020-03-26 Ic射频天线结构的制作方法、ic射频天线结构和半导体器件

Publications (1)

Publication Number Publication Date
CN111403297A true CN111403297A (zh) 2020-07-10

Family

ID=71414051

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010223302.0A Pending CN111403297A (zh) 2020-03-26 2020-03-26 Ic射频天线结构的制作方法、ic射频天线结构和半导体器件
CN202010654344.XA Active CN111540689B (zh) 2020-03-26 2020-07-09 Ic射频天线结构、制作方法和半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010654344.XA Active CN111540689B (zh) 2020-03-26 2020-07-09 Ic射频天线结构、制作方法和半导体器件

Country Status (1)

Country Link
CN (2) CN111403297A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035845B (zh) * 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200933758A (en) * 2008-01-17 2009-08-01 En-Min Jow Semiconductor package with antenna and manufacture method thereof
KR20120043503A (ko) * 2010-10-26 2012-05-04 삼성전기주식회사 통신 패키지 모듈 및 그 제조 방법
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
TWI562455B (en) * 2013-01-25 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and method of forming the same
CN104851878B (zh) * 2014-02-14 2018-02-23 日月光半导体制造股份有限公司 具有天线的半导体封装结构及其制造方法
TWI593165B (zh) * 2016-02-04 2017-07-21 矽品精密工業股份有限公司 電子封裝件
CN106847763A (zh) * 2017-02-07 2017-06-13 苏州日月新半导体有限公司 半导体封装件及其制造方法
TWI620300B (zh) * 2017-03-16 2018-04-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
KR20190050155A (ko) * 2017-11-02 2019-05-10 삼성전기주식회사 반도체 패키지와 그 제조 방법

Also Published As

Publication number Publication date
CN111540689B (zh) 2021-05-18
CN111540689A (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
KR101434003B1 (ko) 반도체 패키지 및 그 제조 방법
KR101309469B1 (ko) 알에프 모듈
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
CN103703610B (zh) 无线模块
CN104393422B (zh) 多频阵列天线
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
CN101604671A (zh) 半导体装置及其制造方法
JP4623850B2 (ja) 高周波半導体素子収納用パッケージおよびその実装構造
KR20170108383A (ko) 소자 패키지 및 그 제조방법
US10868369B2 (en) Antenna module
CN111540689B (zh) Ic射频天线结构、制作方法和半导体器件
JP2018023060A (ja) 無線装置
CN104851878A (zh) 具有天线的半导体封装结构及其制造方法
CN100390821C (zh) 制造发射机应答器的方法
CN210403716U (zh) 射频功放模组封装结构及通信基站
CN101432871B (zh) 微波芯片支撑结构
CN218867104U (zh) 异构封装基板和模组
CN100378967C (zh) 陶瓷封装及其制造方法
JP4605930B2 (ja) 高周波半導体素子収納用パッケージ
US10388628B2 (en) Electronic component package
US20240243055A1 (en) Electronic-component mounting package and electronic device
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200710