JP6792255B2 - 導電パターンの形成方法および電子デバイスの製造方法 - Google Patents

Description

本発明は、微細で高品質な導電パターンの形成方法、および、それを利用した電子デバイスの製造方法に関する。

従来、各種電子デバイスの導電回路形成には、レジストパターンニングを利用したフォトエッチング法が用いられている。近年、これまでのフォトエッチング技術を印刷法で置き換える、いわゆるプリンテッドエレクトロニクス（ＰＥ）技術が、盛んに検討されている。ＰＥは単純な導電回路形成だけでなく、ＴＦＴ、ＲＦＩＤのロジック等のデバイス製造の領域まで拡大しつつある。ＰＥは、フィルム基板などへの回路形成における旧来のフォトエッチング法とくらべ、製造プロセスステップ数が格段に少ないことから、大幅な製造コスト削減を実現でき、また材料の無駄が少ない環境負荷低減技術である。さらに、フレキシブル基板適用により、堅牢性に優れ、薄い、軽い、曲がるといった、これまでの電子デバイスに無い、新たな機能を有する電子デバイスの製造技術として注目されている。
各種印刷技術を用いる、ＰＥによる導電回路製造は、銀や銅の導電インクで用途に応じた導電パターンを形成できるが、これら導電インクの導電性は、バルクの金属と比べ数分の一から一桁近く劣るものであり適用される用途が限定されていた。これらの解決策として、導電パターンまたはめっきシード層パターンを印刷により形成し、これにめっきを成長させて導電回路を形成する方法が提案されている。
例えば、特許文献１、２では、金属の印刷パターン上にめっき核剤（触媒、めっきシード）のパターンを形成し、これにめっき法により導電層を成長させる技術が開示されている。

特許第５６５２６８７号公報 特許第５０６０２５０号公報 特許第５６４８２３２号公報

特許文献１、２に開示されているように、金属の印刷パターンを印刷法で形成し、印刷パターン上にめっき処理を行う場合、基本的にめっきは縦方向だけでなく横方向にも等方的に広がって成長するため、微細線の形成および導電パターンのラインアンドスペース（Ｌ／Ｓ）に大きな制限があった。

また、特許文献１、２に開示されている方法では、導電めっきのシード層となる、触媒および印刷された銀インクと基材との密着性が、必ずしも、要求される性能を満たしていなかった。例えば、基板にポリイミドフィルム等のインク密着性に劣る基材を適用する場合、印刷金属パターン上または触媒上へのめっき成長に伴う応力の発生により、導電パターンが基板から容易に剥がれてしまう問題があった。

また、導電パターンの印刷形成後にめっき層を形成する先行技術では、所望の導電性を得るために、導電パターンの印刷形成後の加熱工程が必要であり、耐熱性に劣る基材の適用は困難であり、適用できる基材に制限があった。ＰＥＮフィルム、ＰＣフィルム等の比較的耐熱性が優れた基板への適用においても、インク熱改質によるこれらフィルム基板の変形を完全に抑制することは困難であり、例えば、印刷ＴＦＴの製造や基板の裏表に微細導電ラインを形成する一部のタッチパネル用の導電パターン等の正確な導電パターン積層位置精度が要求される電子デバイス形成への適用は困難であった。

さらに、各種印刷、塗布形成に適用される導電インクによって形成される導電パターンの導電性は、インク特性向上を目的として添加されている各種添加物の悪影響により、導電インクに使用されている銀や銅のバルクの導電性と比べ、大幅に劣るものであった。一方、めっき法による導電性層は、バルク金属に匹敵する導電性を容易に得ることができる。

また、現行の製造技術であるフォトエッチング法やパターンめっき法による導電回路の製造においては、レジスト層形成、露光・現像によるパターン形成、めっき層形成、エッチングプロセス等多くのプロセス工数が必要であり、これに伴うプロセスコストをいかに低減するかが課題であった。従来のフォトプロセスでは、導電回路が複雑化、微細化、厚層化するにつれて発生する製造コストアップの低減が困難であった。

配線回路形成に一般的に適用されているフォトエッチング法は、比較的大きな電流に対応した厚層導電回路形成において、エッチングされる導電パターン形状のレジストパターンへの追従性が悪くなる。また、エッチングが基本的に等方性であることから、銅箔が厚いほどエッチング幅が広がり、結果として厚層の銅箔のパターンで形成できるＬ／Ｓ（ラインアンドスペース）の最小値に制限があった。

本発明は、上記事情を鑑みてなされたものであり、バルク金属と同等の導電性を有する高精細な導電パターンを、薄層から厚層まで容易かつ低コストで形成することを可能とする導電パターンの形成方法、および、それを利用した電子デバイスの製造方法を提供することを目的とする。

本発明は、上記課題を解決するための手段として、以下の構成を採用する。
［１］基材の表面に、印刷法を用いて、厚さ方向に貫通する凹部を有する形状にパターニングされたバンクパターン層を形成する工程と、前記凹部に、めっき法を用いて導電層を形成する工程と、を有することを特徴とする導電パターンの形成方法。
［２］前記導電層を形成する工程は、前記凹部において露出する前記基材の表面に、めっき層形成のためのシード層を形成する工程と、前記シード層上に前記導電層を成長させる工程と、を順に含んでいることを特徴とする［１］に記載の導電パターンの形成方法。
［３］前記バンクパターン層を形成する工程の前に、前記基材の表面にシード層を形成する工程を有することを特徴とする［１］に記載の導電パターンの形成方法。
［４］前記バンクパターン層の層表面が撥液性を有していることを特徴とする［１］〜［３］のいずれか一つに記載の導電パターンの形成方法。
［５］前記基材として、表面が親液化されたものを用いることを特徴とする［１］〜［４］のいずれか一つに記載の導電パターンの形成方法。
［６］前記バンクパターン層を、バンクパターン凹部の位置が一致するように、複数回重ねて印刷形成することを特徴とする［１］〜［５］のいずれか一つに記載の導電パターンの形成方法。
［７］前記印刷法を、反転オフセット印刷法とすることを特徴とする［１］〜［６］のいずれか一つに記載の導電パターンの形成方法。
［８］前記印刷法を、グラビアオフセット印刷法、スクリーンオフセット印刷法とすることを特徴とする［１］〜［６］のいずれか一つに記載の導電パターンの形成方法。
［９］［１］〜［８］のいずれか一つに記載の導電パターンの形成方法を用いることを特徴とする電子デバイスの製造方法。

本発明の導電パターンの形成方法では、めっき法によって導電パターンを形成するため、形成された導電パターンは、バルク金属と同等の導電性を有する微細な導電回路を形成することができる。

また、この方法によれば、導電層が印刷形成されたバンクパターン層の凹部内に形成されることから、めっき成長に伴う横方向（基材の表面と平行な方向）への広がりを抑制することができる。その結果として、めっき導電層を基本的に等方成長させる従来のめっき法では困難であった、微細な線幅で任意のアスペクト比を有するめっき導電層の形成が可能となる。

また、この方法によれば、印刷法によって基板上に形成するバンクパターン層の厚さを変えることにより、サブミクロンの薄層から数百ミクロンの層厚の導電めっき層を容易に形成することができ、用途に応じた線幅と導電性を有する導電層のパターンを容易に形成することができる。

本発明によれば、導電めっきは、印刷法で形成されたバンク層で囲まれた領域（凹部）に形成される。必要に応じてバンク層の凹部のみに密着層を形成することができ、導電膜の一部または全てが、バンク層の凹部に埋め込まれた形で形成された導電膜との密着性を、容易に高めることができる。めっき形成基板の折り曲げ等の変形に対しても、めっきのハガレやパターン損傷を抑えることができ、特にフレキシブル導電基板として優れた特性を発揮することができる。

本発明は、バンクパターン層を印刷により形成し、これを利用してめっき法で導電パターン、さらには導電回路を形成するものであって、それらに要するプロセスは、従来のレジスト層形成、露光・現像による、いわゆるフォトリソグラフィーでパターン層を形成してめっき層を形成するパターンめっき法や、銅箔上にフォトレジストによるパターンニング層を形成して銅箔エッチングで導電回路を形成する、いわゆるフォトエッチング法に比べて、極めて簡便なものとなる。
従って、本発明によれば、導電パターンや導電回路の製造を、従来技術に比べて容易に、かつ低コストで行うことができる。

本発明の電子デバイスの製造方法によれば、種々の電子デバイスの製造や新たな配線接続技術を創造することができる。例えば、反転オフセット印刷によって薄層（層厚０．１μｍ〜数μｍ）を形成し、且つ微細(バンクパターン層の凹部の線幅：数μｍ〜数十μｍ)なバンクパターン層凹部へ導電めっきを形成する技術は、各種プリント配線基板の配線や印刷ＴＦＴのゲート、ソース／ドレイン電極および配線の形成やＦＣ−ＢＧＡ（Ｆｌｉｐ
Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＯ−ＷＬＰ（Ｆａｎ−ｏｕｔ Ｗaｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）等に代表される半導体パッケージ基板の配線形成や半田めっきによるバンプ形成技術へ適用することができる。また、同技術は、印刷透明帯電防止層、メタルメッシュ方式の透明導電層形成にも応用することができる。これらのメタルメッシュは、モバイル携帯機器や各種ディスプレイのタッチパネル形成に、有効に適用することができる。

本発明の電子デバイスの製造方法を用いれば、数μｍ〜数百μｍの厚層の導電パターンを、任意のＬ／Ｓで製造することができる。本発明の電子デバイスの製造方法は、印刷によって直接バンクパターンを形成することを特徴としており、厚層が要求される場合には、例えば複数回重ね印刷を行うことにより、開口部が実質的に広がることなく所望の凹部深さを得ることができる。従って、印刷形成された凹部へのめっき層形成により任意の層厚、アスペクト比、Ｌ／Ｓで厚層導電パターンを形成することができる。本発明の電子デバイスの製造方法は、従来のフォトエッチング法のように厚層化につれてエッチング幅が広がり、形成される導電パターンのＬ／Ｓの最小値が制限されることがなく、任意のアスペクト比、Ｌ／Ｓで厚層の導電回路を形成できることから、数アンペアの大きな電流を流すことが要求される信号伝送用基板や、一部電力を送る電力伝送基板用フレキシブルプリント配線基板製造技術として適用することができる。

第一実施形態に係る導電パターンの製造工程を説明する図である。 第二実施形態に係る導電パターンの製造工程を説明する図である。

以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。また、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

＜第一実施形態＞
本発明の第一実施形態に係る、導電パターンの形成方法について説明する。図１（ａ）〜（ｃ）は、導電パターンの形成方法の各工程における、被処理体の断面図である。

（バンクパターン層の形成工程）
まず、図１（ａ）に示すように、基材１０の表面１０ａに、印刷法を用いて、厚さ方向に貫通する凹部（溝部、開口部）１１ａを有するバンクパターン層１１を形成する。バンクパターン層凹部の形状は、ライン状、ドット状など、いずれの形状であってもよい。図１では、基材の片側の面１０ａのみにバンクパターン層１１ａを形成する例を示しているが、バンクパターン層は、基材の両側の面にそれぞれ形成することもできるし、また、必要に応じて基材を貫通させたビアホールで、バンクパターン層凹部の一部を連結できる構造とし、凹部へのめっき形成に伴い、基板裏表の導電パターンが一部で連結した構造も形成することができる。

基材１０の素材、形状、形態についての制限は無く、例えば、ガラス、ガラスエポキシ等のリジッド基板、薄層ガラス、ステンレス等のる金属フォイル、ＰＥＮ、ＰＥＴ、ＰＩ、ＰＣフィルム、平滑紙等のフレキシブル基板を用いることができる。基材１０は、これらの部材のうち一つからなる単層構造であってもよいし、複数の部材を重ねた積層構造であってもよい。基材１０は、導電パターンの用途に応じたものを使用することができる。

バンクパターン層形成に使用するインクは、適用する印刷方式に適したインクを適宜選択することができる。また、バンクパターン層形成後のめっき形成工程で必要となるめっき液への耐性、および形成された導電回路基板の耐熱性の観点から、インクは架橋硬化型であることが好ましい。インク架橋硬化により形成されたバンクパターン層は、必要に応じて導電めっき形成後に、オゾンやプラズマ処理により灰化除去するドライプロセスや各種レジスト除去剤による除去等の一般的な方法で除去することができるし、用途によっては残存させてもよい。機能層としてバンクパターン層を残存させる場合には、バンクパターン層に適用する用途に応じた機能を付与することができる。例えば、各種電子デバイスへの適用においては、電気絶縁性、適切な誘電損失特性、熱伝導特性等の特性を付与することができる。

本発明のバンクパターン層を形成する印刷法として例えばグラビア印刷、フレキソ印刷、パッド印刷、スクリーン印刷、スクリーンオフセット印刷、グラビアオフセットおよび反転オフセット印刷等の有版印刷方式に加え、インクジェット印刷、ディスペンサー方式等の無版印刷方式も適用することができる。適用する印刷方式については、形成する電子デバイスの種類・用途これに要求されるパターン線幅、層厚、導電ラインの画線品質及びパターン位置精度等に応じて、好適なものを選択することができる。

例えば、タッチパネル用の透明導電グリッドやＴＦＴの電極及び配線の形成やＦＯ−ＷＬＰ等の精密実装回路に適用する微細な線幅や正確な印刷積層精度が要求される導電パターンの形成においては、フォトリソ法に匹敵する微細なパターンを形成できる反転オフセット印刷法を好適に適用することが出来る。

また、数百〜１Ａ程度の比較的大きな電流が必要とされ、最小のラインアンドスペース（Ｌ／Ｓ）として、３０μｍ／３０μｍ程度の微細な導電パターン形成が要求される用途においては、数μｍ以上の厚層形成が可能で、且つ優れた印刷位置精度を有するグラビアオフセット印刷を好適に適用することができる。

さらに、大きな電流が要求される導電回路形成には厚層でシャープなラインエッジパターンが形成できるスクリーンオフセット印刷が好適に適用できる。また、厚層のめっきパターンの形成を可能とする場合には、バンクパターン層の同じ位置に複数回の積層印刷を行うことにより、バンクパターン層の厚さを調整することができる。

本実施形態において、バンクパターン層の層表面は、撥液性表面を有することが好ましい。また、バンクパターン層の凹部底部の露出しためっき形成面となる基板面は、親液性であることが好ましい。撥液性表面は、水の接触角が９５°以上であることが好ましく、１００°以上であればより好ましく、水の接触角が１０５°以上で且つＮ−ヘキサデカンの接触角が５５°以上であればさらに好ましい。

バンクパターン層層表面撥液性とし且つバンクパターン凹部底部基板面親液性等の表面特性を有することにより、後述するめっきシード層をバンクパターン凹部内部に形成する際に、めっきシード材料がバンクパターン層凹部底部のみに形成され、バンクパターン層層上に形成されるのを防ぐことができる。また、バンクパターン層表面が撥液表面を形成することにより、めっきシード材料が親液部分に自動的に形成されるいわゆる自己パターン形成性を付与することができる。これにより、スピンコート法、ディップコート法、スリットダイコート法等の一般的な液体塗工方法により凹部内のみにめっきシード層を形成することができる。また、必要に応じて適用するめっき密着層形成時においても、バンクパターン層凹部のみに容易に形成することができる。

また、バンクパターン層が撥液性表面であることにより、印刷形成凹部の高さを超えてめっき層が成長する場合においても、バンクパターン層撥液性表面へめっきの広がりが抑制され、横方向には成長せずに高さ方向に特異的にめっき層を成長させることができる。
バンクパターン層表面の撥液性は、バンクパターン層形成後にフッ素プラズマ処理等の一般的な撥液処理によって得ることもできるが、加熱やＵＶ等のエネルギー線によるインクの硬化とともに表面撥液化するいわゆる撥液性インクを用いて形成する方法がより好ましい。

（導電層の形成工程）
バンク層形成後に、図１（ｂ）に示すように、基材の表面１０ａのうち、凹部１１ａにおいて露出する部分に、めっきシード層１２を形成する。ここで、本発明のめっきシード層とは、金属めっきの発現、成長を促す機能層であり、例えば、無電解めっきを成長させる場合にはいわゆる触媒層であり、電解めっきを成長させる場合には、金属めっきを形成するための電流を流すことのできる導電性層を意味する。この導電層は例えば、ナノ銀インクを用い、凹部に導電銀薄層を形成することにより形成することができる。
大きな電流に対応できる厚層導電パターンを形成する場合には、めっきシード層が形成された被処理体に対し、無電解めっきを行った上で、さらに電解めっきを行い導電層を厚層化することもできる。

無電解めっきのシード層の材料（触媒）としては、銅、金、銀、白金、パラジウム、ニッケル、コバルト等の活性金属微粒子等の種々の貴金属やポリアニリンやＰＥＤＴ−ＰＳＳのような導電性樹脂を用いることができる。中でもパラジウム系触媒が最も広く用いられている。被めっき物に対して適用するこのような金属触媒層の形成方法としては、主に以下の２つの方法が用いられている。

（１）被めっき物をセンシタイザー溶液（塩化パラジウムの塩酸溶液）に浸漬した後、被めっき物上でパラジウム塩を還元してパラジウムコロイド付着体を得る方法（センシターザー−アクチベーター法）。
（２）スズ−パラジウム混合コロイド溶液に浸漬して、被めっき物にコロイドを付着させた後、硫酸などの酸性溶液からなるアクセレーター溶液に浸漬して、過剰のスズイオンを溶解させ、触媒活性を発現させる方法（キャタリスト−アクセラレーター法）。

これら方法は、始めに触媒金属化合物を被めっき物表面に付着させ、続いて触媒効果を発現する還元金属微粒子へと転換する二段階（付与と活性化）の方法である。

また、これら方法の他、還元操作を必要としない、予め調製した金属ナノ粒子（又は金属コロイド（パラジウムコロイドの他、銀コロイドや銀ナノ粒子、銅ナノ粒子、その他）を被めっき物に付与してめっき触媒として使用する方法も適用できる。

また本発明において、特許文献３（特許第５６４８２３２号公報）に記載のアニオン性化合物で保護された金属ナノ粒子を、無電解めっき用触媒として使用することも出来る。

なお、めっきシード層１２を形成する前に、基材の表面１０ａを親液化しておくことが好ましい。基材親液化処理は凹部パターン層形成前でも形成後でも良く、適用するプロセスに好適なタイミングで実施できる。表面親液性は液体の接触角を測定することにより容易に評価できる、本発明の一実施形態としては、基材の表面の水接触角が３０°以下であることが好ましく、２０°以下であればさらに好ましい。基材表面が親液性であることによりバンクパターン層凹部において露出する基材の表面１０ａにめっきシード層１２の材料が付着しやすくなる。基材の親液化の方法に制限はなく、例えば、ＵＶオゾン処理、ＵＶオゾンプラズマ処理、水素プラズマ処理、紫外ＵＶ処理等の表面親液化処理を施すことができる。

導電めっき材料としては、例えば、銅、ニッケル、ニッケル−リン、ニッケル−ボロン、金、銀、亜鉛、カドミウム、クロム、スズ、アルミニウム、鉄、コバルト、パラジウム、白金等の一種類以上の各種導電金属を用いることができる。プリント配線基板や半導体パッケージ基板の製造には、安価で比抵抗の小さい銅系金属を用いることが好ましい。

なお、パターニング層１１については、導電パターン形成後に必要に応じて除去してもよい。

以上説明したように、本発明の導電パターンの形成方法では、めっき法によって導電パターンを形成するため、形成された導電パターンは、バルク金属と同等の導電性を有するものとなる。

本発明によれば、導電層は印刷形成されたバンク層凹部内に形成されることから、めっき成長に伴う横方向（基材の表面と平行な方向）への広がりを抑制することができる。その結果として、めっき導電層を基本的に等方成長させる従来のめっき法では困難であった、数μｍの微細な線幅で任意のアスペクト比を有するめっき導電パターンも容易に形成することができる。

また、本発明によれば、めっき層が、基材の表面においてバンクパターン層凹部に形成される。めっきパターンの基材密着性向上を目的として、めっき形成前のバンクパターン層凹部の基材表面に密着層を形成することができる。密着層としては、例えば、特許文献１（特許第５６５２６８７号公報）に記載されている受容層材料を使用することができる。形成されためっき層は密着層の効果によって、めっき形成基板の折り曲げ等の変形に対して、ハガレやパターン損傷を抑えることができ、特にフレキシブル導電基板として優れた特性を発揮することができる。

また、本発明の方法によれば、基板上に形成するバンク層の層厚さを変えることにより、サブミクロンの薄層から数百ミクロンの層厚の導電めっき層を容易に形成することができることから用途に応じた線幅と導電性を有する導電層のパターンを容易に形成することができる。

本発明は、バンクパターン層を印刷により形成し、これを利用して、めっき法で導電回路を形成することを特徴とする。従来のレジスト層形成、露光・現像によるパターン形成、銅箔エッチング等の多くのプロセス工数を必要とするパターンめっき法やフォトエッチング法に比べて、極めて簡便なプロセスで導電回路を形成することができることから、導電回路を容易かつ低コストで形成することができる。

本発明の電子デバイスの製造方法によれば、種々の電子デバイスの製造技術や新たな配線接続技術を創造することができる。例えば、反転オフセット印刷によって薄層（層厚０．１μｍ〜数μｍ）を形成し、且つ微細線幅(バンク凹部の線幅：数μｍ〜数十μｍ)の微細なバンクパターン層凹部への微細なめっきパターンを形成する技術は、各種プリント配線基板の配線や印刷ＴＦＴのゲート、ソース／ドレインおよび配線導電パターンの形成やＦＣ−ＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ−Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＦＯ−ＷＬＰ（Ｆａｎ−ｏｕｔ Ｗaｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）等に代表される半導体パッケージ基板の配線形成や半田めっきによるバンプ形成技術への適用が可能となる。また、同技術は、印刷透明帯電防止層、メタルメッシュ方式の透明導電層形成にも応用することができる。これらのメタルメッシュは、モバイル携帯機器や各種ディスプレイのタッチパネル形成に、有効に適用することができる。

また、本発明は、数アンペア（Ａ）の大きな電流を流すことが要求される、信号伝送用および一部電力伝送基板用フレキシブルプリント配線基板製造技術として適用することができる。従来、比較的大きな電流に対応したフレキシブルプリント配線板は、規格化された厚さの銅箔を基材に張り合わせ、不要な部分をエッチングして製造する、いわゆるフォトエッチング法で製造されている。フォトエッチング法は、レジスト層形成、露光・現像によるレジストパターン形成、エッチングプロセス等の多くのプロセス工数が必要でありまた、エッチングによるパターン形成は、厚層になるにつれ、レジストパターンの追従性が悪くなり、均一な導電パターン形状の担保が困難となる。また、エッチングが基本的に等方的であることから、銅箔が厚いほどエッチング幅が広がり、結果として厚層の銅箔のエッチングで形成できるＬ／Ｓ（ラインアンドスペース）の最小値に制限があった。

一方、本発明の電子デバイスの製造方法を用いれば、Ｌ／Ｓの設計値を正確に反映した数μｍ〜数百μｍの厚層の導電パターンを（導電層）形成することができる。本発明の電子デバイスの製造方法は、印刷によりバンクパターン層を形成することを特徴としており、厚層めっき層が要求される場合には複数回のバンク層重ね印刷を行い、バンク層凹部開口部が実質的に広がることなく所望の凹部深さを有するバンク層を形成できる。バンク層凹部へのめっき層形成により厚層導電パターンを形成することができることから、従来のエッチング法のように厚層化につれて、エッチング幅が広がり、結果として形成される導電パターンのＬ／Ｓの最小値が制限されることなく、自在の厚層導電パターンを形成することができる。

さらに、上述したように、本発明の電子デバイスの製造方法は、従来のフォトエッチング法を用いる場合に比べて、単純なプロセスで製造でき、プロセスコストの大幅な低減を実現できる。このように、本発明の電子デバイスの製造方法は、厚層の導電層形成を必要とする比較的大きな電流対応回路基板を製造する場合に、プロセス管理上、製造コスト上の観点から、従来の方法よりも有効な方法である。

＜第二実施形態＞
本発明の第二実施形態に係る、導電パターンの形成方法について説明する。図２（ａ）〜（ｄ）は、導電パターンの形成方法の各工程における、被処理体の断面図である。

（パターニング層の形成工程）
まず、図２（ａ）に示すように、基材２０の表面２０ａに、めっきシード層２２を形成する。めっきシード層２２の材料および形成方法としては、第一実施形態で挙げた材料および形成方法と同様のものを用いることができる。

次に、印刷法を用いて、図２（ｂ）に示すように、めっきシード層２２上に、厚さ方向に貫通する凹部（溝部、開口部）２１ａを有する形状を有するバンクパターン層２１を形成する。印刷法としては、第一実施形態と同様に、製造する導電回路の用途に応じ、適した印刷法を選択すればよい。

続いて、第一実施形態で挙げた方法と同様にして、図２（ｃ）に示すように、バンク層凹部２１ａ内において露出するめっきシード層２２上に、導電層２３を形成する。

なお、バンクパターン層２１については、必要に応じてめっき導電配線形成後に除去してもよい。バンクパターン層２１の除去は、オゾンやプラズマ処理により灰化除去するドライプロセスや各種レジスト除去剤による除去等の一般的な方法で除去することができる。

＜第三実施形態＞
本発明の第三実施形態に係る、導電パターンの形成方法について説明する。本実施形態の導電パターンの形成方法では、第一または第二実施形態と同様に基材の表面にめっきシード層を形成するが、バンクパターン層の形成を複数回にわたって行い、バンク層を多層構造とする。各層の凹部の位置が一致するように、同じ形状のパターニング層を重ねて形成する。この場合、少なくとも、最上層のパターニング層の表面が撥液化されていることが好ましい。これによりめっきシード層が凹部外に形成されるのを防ぐことができるし、凹部へのめっきシード層の形成を簡便にできる。

以下、実施例により、本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で、適宜変更して実施することができる。

（実施例１）
（めっき浴の作成）
蒸留水１Ｌに、酸化銅（II）１０ｇ、エチレンジアミン四酢酸７４ｇ、パラホルムアルデヒド５ｇ、２,２’−ピリジン１０ｍｇ、ポリエチレングリコール（ＰＥＧ−１０００）１００ｍｇを溶解させ、水酸化カリウムを用い、浴のＰＨを１２．５に調整した。

（無電解めっき触媒の調整）
特許文献３に記載の合成例１に則り、下記のように調製した。

＜リン酸基を有する化合物と銀ナノ粒子との複合体の合成＞
〔リン酸基を有する化合物の合成〕
窒素雰囲気下、反応容器にエタノール２１０ｇと２−ブタノン１７４ｇを入れ、攪拌しながら７５℃に加熱した。ここに、ライトエステルＰ−１Ｍ（共栄社化学株式会社製）６００ｇを、エタノール９０ｇと２−ブタノン９０ｇとの混合溶媒に溶解させた混合溶液を、３．５時間かけて滴下し、重合開始剤「Ｖ−５９」３ｇ、連鎖移動剤（３−メルカプトプロピオン酸メチル）１８ｇを２−ブタノン３０ｇに溶解させたものを、４．５時間かけて同時に滴下した。反応開始から２１時間後に加熱を停止し、室温まで空冷の後、蒸留水３００ｇを添加した。ロータリーエバポレータで溶剤を減圧留去し、蒸留水１００ｇを足して再び減圧留去を行い、残液をポリプロピレンメッシュで濾過して、アニオン性官能基としてリン酸基を有する化合物（Ｘ−１）の水溶液を得た（１０３０ｇ、不揮発分５８．８％、酸価４８８）。当該樹脂（化合物（Ｘ−１））のゲルパーミエーション・クロマトグラフィーにより測定された質量平均分子量は５０００程度であった。

〔化合物（Ｘ−１）と銀ナノ粒子との複合体の水性分散体の合成〕
反応容器に、前記合成で得られたリン酸基を有する化合物（Ｘ−１）の水溶液１４．６ｇを、２−ジメチルアミノエタノール３１ｇ（０．３５ｍｏｌ）、６５％硝酸３４ｇ（０．３５ｍｏｌ）、蒸留水３９ｇの混合物に溶解させたものを入れ、更に１５０ｇの硝酸銀を１５０ｇの蒸留水に溶解させたものを添加し、最後に２−ジメチルアミノエタノール３４．５ｇ（０．３９ｍｏｌ）を添加した。反応容器を油浴に浸け、内温５０℃で４時間加熱し、茶黒色の分散体を得た。

上記で得られた反応終了後の分散体を、中空糸型ＵＦ膜モジュール（ダイセン・メンブレン・システムズ株式会社製、膜面積０．１３ｍ２）を使用して限外濾過精製を行った。
濾液の電気伝導度は最初２０ｍＳ／ｃｍ以上であり、これが１０μＳ／ｃｍ以下になったところで限外濾過を終了した。次に、この残渣成分から粗大粒子を除去するために孔径０．４５μｍのメンブレンフィルタで吸引濾過を行い、銀ナノ粒子との複合体の水性分散体を濾液として得た（１０５０ｇ、不揮発分８．９％、収率８９％）。このときの濾物（粗大粒子）は９．０ｇ（原料の銀換算で８．５％）であった。得られた銀ナノ粒子との複合体の水性分散体濾液を蒸留水で希釈し、不揮発分２％に調整し、無電解めっき触媒の水分散体を得た。

反転オフセット印刷法、無電解めっき法を用いて、次のように導電層の形成を実施した。まず、めっきの基材としてＰＥＮフィルム（帝人株式会社製テオネックスＱ８３、厚さ１２５μｍ）を選択し、その表面を、酸素プラズマ処理を行って親液化した。親液化された表面の水接触角は、約１２°であった。接触角は協和界面科学(株)製接触角計ドロップマスターＤＭ−５０１を用いて測定した。

次に、ＤＩＣ株式会社製のＵＶ硬化型の反転オフセット印刷用撥液インクを用いて、親液化したＰＥＮフィルムの上に反転オフセット印刷により、基材表面がバンクパターン層に開口する凹パターン部を除く層表面の占有率が約９０％で、バンクパターン層凹部の幅約５μｍ、深さ１．５μｍのグリッド状のバンクパターン層を形成した。次いで、高圧水銀ランプを用い約１０００ｍＪ／ｃｍ２照射することにより、基材上に転写されたバンク層を架橋硬化させた。得られた硬化層表面の水接触角は１０６°でｎ-ヘキサデカンの接触角は６２°であった。

次いで、以下に記載の方法でバンクパターン層凹部にめっき密着層を形成した。まず、特許文献１（特許第５６５２号公報）に記載されている合成例１のウレタン系樹脂の水溶液をイソプロピルアルコールにより希釈し樹脂成分が約０．１重量％の溶液を調製した。次いで、先に形成したグリッドパターンが形成されたバンクパターン層上にスピンコートでこの希釈液を塗布し、熱風乾燥機中で乾燥させた。ここで、めっき密着層となるウレタン系樹脂層は、バンクパターン層凹部底部のＰＥＮフィルム上にのみに形成され、撥液表面への層形成は認められなかった。また、段差計（小坂研究所製ＥＴ４０００ＬＫ）による測定によりバンク層凹部ＰＥＮフィルム上に形成された該密着層の厚さは約０．１μｍであった。

次に、特許文献３（特許第５６５２６８７号公報）に記載の方法に則り、先に調製した無電解めっき触媒となる水分散液をスピンコート法によりバンクパターン層が形成されたＰＥＮフィルム上に塗布し、５０℃で約１０分間の加熱乾燥を行った。顕微鏡観察（ＯＬＹＭＰＵＳ ＭＸ６１Ｌ）により該触媒層はバンク層凹パターンの開口部のみに形成されており、バンクパターン層の撥液層表面上には形成は認められなかった。

次に、バンクパターン層凹部にめっきシード層が形成されたＰＥＮ基板を、先に調製した無電解めっき浴（６０℃）に約１５分間浸漬した。

形成された銅めっき層は、線幅約５μｍで深さ約１．５μｍのバンクパターン層凹部に、総高さ約１.６μｍで形成されており、バンクパターン層の撥液表面への銅めっきの形成は認められなかった。

（実施例２）
グラビアオフセット印刷法、無電解めっき法を用いて、次のように導電層の形成を実施した。

めっきの基材として、ポリイミドフィルム（東レ・デュポン株式会社製Ｋａｐｔｏｎ２００Ｈ）を選択し、酸素プラズマ処理を行って表面を親液化した。親液化された表面の水接触角は、約８°であった。

次いで実施例１と同様に、スピンコート法によりポリイミド（ＰＩ）フィルム上に、実施例１と同じウレタン系樹脂分散液を用いる厚さ約０．１μｍの受理層を、均一に形成した。

次に、実施例１で使用しためっき触媒層を、先に形成したＰＥＮフィルム上の受理層上にスピンコート法を用い均一に形成後、乾燥（５０℃で約１０分間乾燥）した。次に、絶縁インキ（ＧＯＩＮＴ：ＤＩＣ株式会社製）を用いて、グラビアオフセット印刷によりこの触媒層を形成したＰＩフィルム上に、ライン長約５ｃｍ、凹部線幅約３０μｍで深さ（層厚）約５μｍの短冊状のバンクパターン層を形成し、１４０℃、３０分で架橋硬化させた。

次に、バンクパターン層が形成されたこのＰＩフィルムを、実施例１と同じめっき浴（６０°に調整）に約７０分間浸漬した。

銅めっきはバンクパターン層凹部にのみに形成されて、めっき層の総厚さは約４μｍのであった。尚、銅めっきパターンの観察は光学顕微鏡（ＯＬＹＭＰＵＳ ＭＸ６１Ｌ）により行い、また、めっきの厚さは触針式段差計（小坂研究所 ＥＴ４０００ＬＫ）により測定した。

（実施例３）
スクリーンオフセット印刷法、反転オフセット印刷法、無電解めっき法、および電解めっき法を用いて、次のように導電層の形成を実施した。

まず、実施例１で用いたＰＥＮフィルムの表面を、酸素プラズマ処理を行って親液化した。親液化された表面の水接触角は、約１０°であった。

次に、ＤＩＣ株式会社製の熱硬化性絶縁インク（ＳＣＩＮＴ）を用い、スクリーンオフセット印刷による３回の重ね刷りを行い、バンクパターン層凹部底部でＰＥＮ基板が露出した、長さ約５ｃｍの短冊状の積層バンクパターン層を印刷形成し、１３０℃で約３０分間の熱処理により架橋硬化させた。

次いで、実施例１と同じＤＩＣ株式会社製のＵＶ硬化型反転オフセット印刷用撥液インクを用いて、反転オフセット印刷法により、先に形成したバンクパターン層上に同じパターンの積層印刷を実施し、次いで高圧水銀ランプを約１０００ｍＪ／ｃｍ２照射して架橋硬化させ、バンクパターン層凹部においてＰＥＮフィルム基板を露出し、表面が撥液性の積層バンク層を形成した。硬化後のバンク層表面の水接触角は１０８°で、ｎ−ヘキサデカンの接触角は６２°であった。また、印刷形成したバンクパターン層の総層厚は約３５μｍであり、ＰＥＮ基板面が開口する凹パターン幅は約９０μｍであった。尚、バンク層層厚および凹パターン幅は、小坂研究所製ＥＴ４０００ＬＫの触針式段差計により測定した。

次いで、実施例１と同じ方法でバンクパターン層凹部のＰＥＮフィルム基板上にウレタン樹脂系密着層を形成した。密着層はバンクパターン層に開口するＰＥＮフィルム基板上にのみ形成され、バンクパターン層撥液表面への層形成は認められなかった。

次に、実施例１と同じ無電解めっき用触媒を用い、バンクパターン層凹部のＰＥＮフィルム表面に、スピンコート法によりめっきシード層を形成した。めっきシード層は、バンクパターン層凹部のみに形成され、撥液性のバンク層表面への形成は認められなかった。

次に、めっきシード層が形成されたＰＥＮ基板を、実施例１と同組成の無電解めっき浴（６０°に調整）に約２５分間浸漬し、線幅約９０μｍのバンク層凹部に銅めっき層（導電層）を成長させた。銅めっきはバンクパターン層凹部のみに形成されていた。

（電解めっき）
次に凹部に無電解銅めっき層が形成されたＰＥＮ基板を、清川メッキ工業株式会社製の電解銅めっき液を用い、当該銅めっきラインに電流を流すことにより、電解銅めっき層を形成した。形成した銅めっき層は、バンクパターン層厚より５μｍ程度高く盛りあがり、総層厚が約４０μｍの銅めっきの形成が認められた。形成されためっき層は実質凹部パターン上の高さ方向のみに成長し、バンクパターン層撥液性表面への広がりは認められなかった。尚該めっきパターンの観察は実施例１と同様に光学顕微鏡と段差計により実施した。

（比較例１）
反転オフセット印刷法、無電解めっき法を用いて、次のように導電層の形成を試みた。
まず、めっきの基材として、ＰＥＮフィルムを選択し、その表面を、酸素プラズマ処理を行って親液化した。親液化された表面の水接触角は、約１２°であった。

次に、反転印刷オフセット印刷用ナノＡｇインク（ＲＡＧＴ１８：ＤＩＣ(株)製）を用いて、親液化したＰＥＮフィルムの表面に対して、反転オフセット印刷を行い、線幅約５μｍ、厚さ約０．２μｍのグリッドパターンを印刷形成し、次いで約１５０℃、４０分間焼成し導電グリッドパターンを形成した。

次に、パターニング層が形成されたＰＥＮフィルムを、めっきキャタリスト浴（奥野製薬工業株式会社製ＯＰＣ−８０）に浸漬し、次いで純水を用いてリンスした。

次に、２５℃に調整したアクセレレータ浴（奥野製薬工業株式会社製ＯＰＣ−５５５）に、当該ＰＥＮフィルムを浸漬し、Ａｇの導電グリッドパターン上にめっきシード層を吸着させた。

次に、当該ＰＥＮフィルムを、約３０℃に調整した無電解銅めっき浴（奥野製薬工業株式会社製ＡＴＳアドカッパー）に浸漬し、めっきシード層を活性化することにより、導電グリッドパターン上に導電層を成長させた。

導電層は、縦方向だけでなく横方向にも等方手に広がって成長し、得られた導電ラインは幅太りしていることが確認された。また、めっき層の厚層化が進行するにつれ、ＰＥＮフィルムからの剥がれが顕著に発生し、２μｍ以上の厚さの導電層を得ることができなかった。

本発明は、メタルグリッド透明電極、車載用導電配線、各種ディスプレイ用ＴＦＴバックプレーン電極など、あらゆる電子デバイスの製造に広く活用することができる。

１０、２０・・・基材、１０ａ、２０ａ・・・基材の表面、
１１、２１・・・バンクパターン層、１１ａ、２１ａ・・・バンクパターン層凹部、
１２、２２・・・めっきシード層、１３、２３・・・導電層。

Claims (7)

1. 基材の表面に、印刷法を用いて、前記基材の表面の一部が露出するように、厚さ方向に貫通する凹部を有する形状にパターニングされたバンクパターン層を形成する工程と、
   該凹部に密着層を形成する工程と、
   該密着層の表面にめっきシード層を形成する工程と、
   該めっきシード層上にめっき法を用いて導電層を形成する工程と、を順に実施することを特徴とする導電パターンの形成方法。
2. 前記バンクパターン層の層表面が撥液性を有していることを特徴とする請求項１に記載の導電パターンの形成方法。
3. 前記基材として、表面が親液化されたものを用いることを特徴とする請求項１または２のいずれかに記載の導電パターンの形成方法。
4. 前記バンクパターン層を、バンクパターン凹部の位置が一致するように、複数回重ねて印刷形成することを特徴とする請求項１〜３のいずれか一項に記載の導電パターンの形成方法。
5. 前記印刷法を、反転オフセット印刷法とすることを特徴とする請求項１〜４のいずれか一項に記載の導電パターンの形成方法。
6. 前記印刷法を、グラビアオフセット印刷法、スクリーンオフセット印刷法とすることを特徴とする請求項１〜４のいずれか一項に記載の導電パターンの形成方法。
7. 請求項１〜６のいずれか一項に記載の導電パターンの形成方法を用いることを特徴とする電子デバイスの製造方法。

Images