CN110267440A - 一种cof挠性基板的制造方法 - Google Patents

Abstract

本发明提供了一种基于减成法加工工艺的COF挠性基板的制造方法，其流程为：1)基材处理步骤→2)图形转移步骤→3)集成电路成型步骤→4)镀锡→5)压膜→6)分切→7)测试及封装。这种制造方法不需要对现有生产线进行大规模改造，不需要全面更换设备，甚至还减少了现有加工工艺的工序，但是用本发明提供的制造方法加工得到的COF挠性基板，其线距可达到10μm/10μm以下的超精细线路的要求，精度与加成法生产出的产品相当。在COF加工领域突破了技术偏见，取得了技术突破，非常适合我国现有的市场需求。

Description

一种COF挠性基板的制造方法

技术领域

本发明涉及一种柔性印刷电路的加工制造方法，更具体地说，涉及一种 COF挠性基板的制造方法。

背景技术

电子工业的发展伴随着对用于在其上面安装电子器件(例如IC和LSI)的印刷电路板需求的急剧增加。制造商试图制造出长时间为人们期待的尺寸小、重量轻和高性能的电子设备。为此，目前制造商想起应用薄膜载体带，例如自动粘接带(TAB)、球栅阵列带(T-BGA)、专用集成电路(ASIC)带或柔性印刷电路(FPC)。使用用于在其上面安装电子器件的薄膜载体带已经日益变得更加重要，特别是对于个人电脑、移动电话和其他应用液晶显示(LCD)电子设备的制造商，这些设备必须具有高的分辨率和平整度，而且要具有窄的屏幕框架面积。另外，为了在比较狭窄的空间里实现高密度的安装，应用了直接在柔性印刷线路板上安装裸IC芯片的安装方法。这样的产品就叫做COF(芯片在薄膜上)。

基于上述背景，COF封装模块的重要组成部分—COF挠性基板的需求日益增加，目前国内的COF挠性基板供应商很少，尚处于探索研究阶段。由于驱动 IC集成度的提高使I/O端的间距趋于微细，所以COF挠性基板的线宽线距需要与驱动IC的封装相适应，因此，超精细线路的COF挠性基板已经成为研究热点。

目前COF挠性基板的生产方式主要有三种：加成法、半加成法和减成法。其中以加成法生产的COF挠性基板的精细程度为最高，其最高可以制作出 3μm/3μm的超精细线路，但是加成法的工艺设备、流程要求都很高，且与目前主流生产工艺和设备区别较大，生产商如果使用加成法生产COF基板，需要更换大部分的设备，重新培养技术人才，成本十分高昂，因此生产商普遍更换生产线意愿很低；半加成法相对于加成法而言需要更换的设备和工艺成本略低，但是相应的，加工的COF线路精度较加成法为低，最高为15μm/15μm左右；减成法由于其成本低廉，工艺成熟，是目前应用最广泛的COF挠性基板制造方法，其缺陷也很明显，其最高加工精度在上述三种制造方法中最低，为30μm/30μm左右。

在目前的社会背景下，基于现有的设备和流程，低成本改造的同时提高 COF挠性基板加工精度，就成了急需解决的技术问题。

发明内容

本发明的主要目的在于提供一种基于减成法加工工艺的COF挠性基板的制造方法，这种制造方法不需要对现有生产线进行大规模改造，不需要全面更换设备，甚至还减少了现有加工工艺的工序，但是用本发明提供的制造方法加工得到的COF挠性基板，其线距可达到10μm/10μm以下的超精细线路的要求，精度与加成法生产出的产品相当。

上述发明目的是通过如下的技术手段加以实现的：

一种COF挠性基板的制造方法，包括：

1)基材处理步骤：将用于生产COF挠性基板的基材进行处理，使之在厚度、表面性能、尺寸各方面适用于进行后续的处理；

2)图形转移步骤：将预先设计好的电路图形转移到基材上；

3)集成电路成型步骤：根据已经转移到基材上的图形，进行进一步深加工，使集成电路成型并固化；

4)镀锡：在集成电路的接线脚镀锡进行保护；

5)压膜：在已成型的集成电路表面覆盖一层保护膜保护线路以绝缘和避免集成电路表面受到损伤；

6)分切：将成卷或拼板中的COF分切成单个；

7)测试及封装：测试加工好的COF基板，性能合格则进行封装，制成成品；

其中

上述步骤2)图形转移步骤包括：

2.1)基材涂布：在已经经过处理的基材表面涂布光致抗蚀层；

2.2)激光定位：根据基材上预设的定位点，进行定位；

2.3)激光光刻：使用经过调制的高斯光束，直接在基材表面进行光刻，激光穿透光致抗蚀层，根据预设的电路图案在基材表面形成细小的沟道，完成电路图案转移到基材表面的操作。

本发明所提供的COF挠性基板的制造方法，其核心技术在于，减少了传统减成法中的曝光、显影工序，采用经过调制成高斯分布的激光光束在基材上直接进行光刻，高斯激光在1-2μm激光峰值最强，可以直接移除保护层伤到底铜，从而实现直接将预先设计好的数字化电路图案刻在基材上，完成图形转移步骤。

更进一步地，步骤2.1)中的光致抗蚀层采用厚度为10μm～50μm之间的干膜。常用的干膜为15μm级30μm的干膜，其中又以杜邦公司生产的RISTON FX-915(15μm)及RISTONFX-930(30μm)应用最为广泛。贴膜技术已经属于现有技术，在以往的各论文、知识产权文件中多有记载，此处不再加以详述。

更进一步地，步骤2.1)中的光致抗蚀层选择液态光致抗蚀剂，采用涂抹的方式使其附着在经过处理的基材表面形成。相较于干膜，液态光致抗蚀剂的优势在于：其厚度可以随意控制，不受厂商成品的限制；由于其流动性和快速挥发性，在干膜不易贴合的位置也可以很好的贴合，起到保护的作用；具有更高的线路分辨率和解像度，更适合制作超精细线路。

更进一步地，步骤1)基材处理步骤中的基材选用厚度为5μm～15μm的电解铜箔。

更进一步地，步骤1)基材处理步骤包括：

1.1)水洗，

1.2)使用硫酸盐/硫酸微蚀体系、双氧水/硫酸体系、棕化液体系中的任何一种进行表面处理，

1.3)水洗，

1.4)防氧化处理，

1.5)热风烘干。

基材处理的目的是清洁基材表面的脏污和氧化层，并使表面处理后具有微微的粗糙度以便于保护层的附着。

更进一步地，步骤3)集成电路成型步骤包括：

3.1)蚀刻：为采用蚀刻液沿步骤2)中已经转移到基材上的电路图案进行进一步加深直至成型；

3.2)脱膜：使用脱膜药水将残余的光致抗蚀层溶解并进行清洗。

上述步骤3)中采用的蚀刻液为双氧水/硫酸体系蚀刻液。

上述步骤5)中采用的覆盖膜可以为聚酰亚胺、PET、PEN、LCP、PEEK、 PTFE或者保护油墨中的一种。

此外，本发明提供的COF挠性基板的制造方法中的镀锡步骤在基材处理步骤之后，图形转移步骤之前，即，整体步骤流程为1)基材处理步骤→2)镀锡→3)图形转移步骤→4)集成电路成型步骤→5)压膜→6)分切→7)测试及封装。采用预镀锡工艺可以有效解决后镀锡工艺中常见的短路问题。

相较于现有的减成法和半加成法技术，本发明的有益之处在于：

1.加工精度高，减少了曝光和显影工序，不需要使用掩膜，在任何高精产品的生产过程中，每减少一个工艺流程就意味着加工误差的减少和精度的提高(因为每一道加工工艺都不可避免地存在着加工误差)，现有的技术瓶颈是因为曝光显影工序的存在，干净显影沟道无法突破10μm以内的尺寸，加上后续蚀刻工艺所产生的侧蚀，最终完成的产品线距即使极限情况下也大于30μm，无法满足目前市场上线距小于30μm的要求，而采用本发明的工艺，不需要增加新的设备，由于减少了曝光显影工序，采用高斯激光直接光刻，可以轻易得到小于7μm的干净露铜蚀刻沟道，最终经过蚀刻工序后得到线距小于15μm的线距，极限情况下可以甚至可以得到2μm的线距，加工精度可以与加成法相媲美。

2.改造成本低，由于本发明是减少了加工工序，不需要增加设备，甚至可以减少设备，大大节约了改造成本，同时降低了COF挠性基板的加工成本。

相较于现有的加成法技术，本发明的加工精度相当，主要有益之处就在于不需要生产商大规模更新设备，采用现有设备进行少量的改造就可以实现与加成法相当的加工精度。

综上所述，无论相较于已经常见的减成法，还是代表着目前最高加工精度的加成法，本发明都突破了技术偏见，取得了技术突破，具有显著的技术优势，与此同时，还具有显著的成本优势，非常适合中国目前COF挠性基板生产的现状。

附图说明

图1为本发明所述的COF挠性基板的制造方法的流程图一；

图2为本发明所述的COF挠性基板的制造方法的流程图二；

图3为经由本发明方法制作而成的其中一种基板线路示意图。

具体实施方式

为了帮助理解，下面结合具体实施例对本发明做进一步的说明。

如图一所示的具体实施例一，本发明所述的COF挠性基板的制造方法流程为：

1)基材处理：

1.1)水洗，

1.2)使用双氧水/硫酸体系进行表面处理，

1.3)水洗，

1.4)防氧化处理，

1.5)热风烘干。

2)图形转移：

2.1)基材涂布：在已经经过处理的基材表面涂布光致抗蚀层；

2.2)激光定位：根据基材上预设的定位点，进行定位；

2.3)激光光刻：使用经过调制的高斯光束，直接在基材表面进行光刻，激光穿透光致抗蚀层，根据预设的电路图案在基材表面形成细小的沟道，完成电路图案转移到基材表面的操作。

3)集成电路成型：

3.1)蚀刻：为采用蚀刻液沿步骤2)中已经转移到基材上的电路图案进行进一步加深直至成型；

3.2)脱膜：使用脱膜药水将残余的光致抗蚀层溶解并进行清洗。

4)镀锡：在集成电路的接线脚镀锡以进行保护；

5)压膜：在已成型的集成电路表面覆盖一层保护油墨来保护线路以绝缘和避免集成电路表面受到损伤；

6)分切：将成卷或拼板中的COF分切成单个；

7)测试及封装：测试加工好的COF基板，性能合格则进行封装，制成成品。

其中1.4)防氧化处理可以采用镀膜/涂刷保护层等多种方式，均已属于现有技术，本说明书中不再加以赘述。

2.3)除采用高斯激光(即调整成高斯分布的激光)进行光刻之外，也可以采用谐振激光进行多头叠加进行光刻，亦可以取得优异的精度表现。

5)中除了保护油墨，还可以采用聚酰亚胺、PET、PEN、LCP、 PEEK、PTFE等超薄膜材料压膜进行保护。

如图二所示的具体实施例二与具体实施例一的区别在于，其镀锡步骤在图形转移步骤之前，即1)基材处理步骤→2)镀锡→3)图形转移步骤→4)集成电路成型步骤→5)压膜→6)分切→7)测试及封装。具体实施例二的图形转移步骤同具体实施例一相同，直接采用经过调整的高斯激光或谐振激光进行光刻，无需曝光和显影步骤。

综上所述，本发明提供了一种突破性的COF挠性基板制造技术，可以在现有的减成法基础上进行生产线改造，可以实现精度媲美加成法的超精细COF电路制造，成本低廉，效率较之现有技术中任何一种生产方法还要高，利用此技术可以大规模生产单面、双面、多层的超精细COF挠性基板。在电子产品领域、软性印刷电路组装、太阳能产品领域军由广泛的应用。

虽然上述具体实施例是以实际方案来描述的，但是并不构成对本发明含义的限制，对于本领域的技术人员，根据本说明书对其实施方案的修改与其他方案的结合都是显而易见的。

Claims (9)

1.一种COF挠性基板加工方法，包括：

1)基材处理步骤：将用于生产COF挠性基板的基材进行处理，使之在厚度、表面性能、尺寸各方面适用于进行后续的处理；

2)图形转移步骤：将预先设计好的电路图形转移到基材上；

3)集成电路成型步骤：根据已经转移到基材上的电路图形，进一步深加工，使集成电路成型并固化；

4)镀锡：在集成电路的接线脚镀锡进行保护；

5)压膜：在已成型的集成电路表面覆盖一层保护膜保护线路以绝缘和避免集成电路表面受到损伤；

6)分切：将成卷或拼板中的COF分切成单个；

7)测试及封装：测试加工好的COF基板，性能合格则进行封装，制成成品；

其特征在于：

所述步骤2)图形转移步骤包括：

2.1)基材涂布：在经过处理的基材表面涂布光致抗蚀层；

2.2)激光定位：根据基材上预设的定位点，进行定位；

2.3)激光光刻：使用经过调制的高斯光束或谐振光束，直接在基材表面进行光刻，激光穿透光致抗蚀层，根据预设的电路图案在基材表面形成细小的沟道，完成电路图案转移到基材表面的操作。

2.根据权利要求1所述的COF挠性基板加工方法，其特征在于：所述步骤2.1)中的光致抗蚀层采用厚度为10μm～50μm之间的干膜。

3.根据权利要求1所述的COF挠性基本加工方法，其特征在于：所述步骤2.1)中的光致抗蚀层选择液态光致抗蚀剂，采用涂抹的方式使其附着在经过处理的基材表面形成抗蚀层。

4.根据权利要求1所述的COF挠性基板加工方法：其特征在于：所述步骤1)中的基材选用厚度为5μm～15μm的电解铜箔。

5.根据权利要求4所述的COF挠性基板加工方法，其特征在于：所述步骤1)基材处理步骤包括：

1.1)水洗，

1.2)使用硫酸盐/硫酸微蚀体系、双氧水/硫酸体系、棕化液体系中的任何一种进行表面处理，

1.3)水洗，

1.4)防氧化处理，

1.5)热风烘干。

6.根据权利要求1所述的COF挠性基板加工方法，其特征在于：所述步骤3)集成电路成型步骤包括：

3.1)蚀刻：为采用蚀刻液沿步骤2)中已经转移到基材上的电路图案进行进一步加深直至成型；

3.2)脱膜：使用脱膜药水将残余的光致抗蚀层溶解并进行清洗。

7.根据权利要求6所述的COF挠性基板加工方法，其特征在于：所述步骤3)中采用的蚀刻液为双氧水/硫酸体系蚀刻液。

8.根据权利要求1所述的COF挠性基板加工方法，其特征在于：所述步骤5)中采用的覆盖膜可以为聚酰亚胺、PET、PEN、LCP、PEEK、PTFE或者保护油墨中的一种。

9.根据权利要求1所述的COF挠性基板加工方法，其特征在于：所述镀锡步骤在基材处理步骤之后，图形转移步骤之前，即，整体步骤流程为1)基材处理步骤→2)镀锡→3)图形转移步骤→4)集成电路成型步骤→5)压膜→6)分切→7)测试及封装。