JPH0758827B2 - 印刷回路の製造方法 - Google Patents

印刷回路の製造方法

Info

Publication number
JPH0758827B2
JPH0758827B2 JP3259632A JP25963291A JPH0758827B2 JP H0758827 B2 JPH0758827 B2 JP H0758827B2 JP 3259632 A JP3259632 A JP 3259632A JP 25963291 A JP25963291 A JP 25963291A JP H0758827 B2 JPH0758827 B2 JP H0758827B2
Authority
JP
Japan
Prior art keywords
mandrel
pattern
conductive
conductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3259632A
Other languages
English (en)
Other versions
JPH04245693A (ja
Inventor
ウイリアム・アール・クラムリー
クリストファー・エム・シュレイバー
ハイム・フェイゲンバウム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JPH04245693A publication Critical patent/JPH04245693A/ja
Publication of JPH0758827B2 publication Critical patent/JPH0758827B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電気回路の製造、特に印
刷回路導体パターンの平面から上下両方向に突出する３
次元導体構造を有する印刷回路を提供する電鋳プロセス
による印刷回路の製造方法に関する。
【０００２】
【従来の技術】現在各方面で使用されている印刷回路板
はこれまでに普及している適応分野において発達を続
け、連続的に構造を変化している。フレキシブルおよび
剛性の印刷回路板は種々のタイプの接続装置によって類
似の回路およびその他の素子に接続されている。別の回
路素子上の類似の構造または結合金属接続パッドのいず
れかに対して押付けられる複数の突出した金属相互接続
構造を設けることによって類似した構造の接続装置の平
坦でフレキシブルな印刷回路板と別の回路板との間で接
続が行われるようにこのような回路板の接続ケーブルの
正しい使用が開発されている。フレキシブル回路端子ま
たはこのタイプの接続ウェハはPatrick A．Reardon II
氏による米国特許第4,125,310 号明細書、Selvane 氏他
による米国特許第4,116,517 号明細書、Moulin氏他によ
る米国特許第4,453,795 号明細書に記載されている。こ
れらの特許明細書のコネクタは、回路導体の平面から突
出するように以降形成された複数の金属浮出し構造によ
りその上で化学的に加工されたトレースを有する基板を
内蔵する。したがって、２つのこのようなコネクタが対
面して位置され、一方の浮出し構造が他方のものと一致
して接触している場合、エッチングされた印刷回路の平
面は構造の突出のために互いに適切に間隔を隔てられて
いる。２つの印刷回路は互いに対して構造をプレスし、
それによって２つの印刷回路間において確実で緊密な電
気接触を形成するように物理的に把持されてもよい。
【０００３】これらの端子接続構造は動作において有効
であり、信頼性の高いものであるが、経済的および時間
消費の点で製造が困難である。このようなコネクタの製
造における主要な問題は突出した接触ボタンが回路板自
身の製造から（その前または後で）分離して製造されな
ければならないという事実のために生じる。これは困難
な整合問題を生じさせる。例えば、適切な相互接続を穿
孔し、銅クラッド誘電体基板を通る孔をパンチし、基板
の両側面上で回路板を相互接続するために孔のいくつか
を通してメッキした後、基板はその両側面上に位置され
た回路板パターン形成装置（光マスク）の間に配置さ
れ、パターン形成装置で生成されるパターン中の孔は基
板中の予め穿孔された孔と手動で整列される。30.5cm×
45.7cm（12インチ×18インチ）の数十の部品が単一パネ
ル上に形成された場合、整列許容誤差は数ミクロン内で
あり、全部品における孔の全てまたは大部分の整合は非
常に困難であり、時間を消費し、処理のいくつかの間に
生じるパネルの寸法変化のために不可能であることが多
い。パターン形成装置の整合の後、実質的に平坦な回路
板は銅面上で化学的に加工またはエッチングされる（パ
ネルは二重側面パネルのために両側で銅の被覆でカバー
されてもよい）。エッチング処理はフォトレジストを被
着させ、レジストをマスクし、レジストを露出し、レジ
ストを現像し、その後残りのレジストを剥離したとき
に、銅の導体の回路パターンが残るようにレジストによ
って保護されない銅の部分を通してエッチングする。
【０００４】
【発明が解決しようとする課題】浮出しにされた相互接
続構造がフレキシブルな回路端子接続ウェハとして使用
された場合、予めエッチングされた回路中に形成された
パッド上で突出した接触構造をメッキする必要がある。
これらの構造は選択されたパッドおよびパネルのデータ
により正確に整合されなければならない。しかしなが
ら、パネルはこのような処理効果において生じる別の応
力が寸法を変化させる（通常、縮小であるが、常にそう
ではない）ように回路板トレースを形成するために前に
処理されている。変化した寸法は深刻な整合問題を生じ
させる。突出した接触構造（“ドット”とも呼ばれる）
を製造するために、エッチングされた回路板はレジスト
で被覆される。再度、ドット位置でレジスト中の所望の
孔を限定するための適切なアートワークが注意深く整合
されなければならず、これはさらに困難な作業である。
【０００５】いくつかの場合おいて、突出した相互接続
構造またはドットはエッチングされた回路板の残りが形
成される前に最初に形成されてもよい。しかし、いずれ
にせよ構造はエッチングされた回路板を形成する時間と
異なる時間に別個に形成されなければならず、したがっ
て整合に問題が生じ、または整合が悪化する。
【０００６】このような回路板において、接続が基板の
一方の側面上の回路から基板の他方の側面上の回路まで
形成されなければならない場合、孔が穿孔され、孔を通
じてメッキされ、さらに別のステップを必要とし、製造
の費用および時間を増大させる別の整合問題を生じさせ
る。
【０００７】通常のエッチングによる回路処理は一般に
多くの欠点を有する。すなわち、ディメンション的な正
確さの実現が困難であり、種々のエッチング、剥離およ
び洗浄液を使用することにより有害な化学物質の特別な
処理が要求される。結果的な排水を処分する技術は複雑
で高価であり、厳しい規制下にある。エッチングされた
回路処理は比較的低い生産性を有し、処理の費用を大き
く増大し、これは非常に多数の経済的な処理ステップに
本質的に関連する。
【０００８】したがって、本発明の目的は、上記の問題
を解決または最少にする電気的な３次元回路を製造する
ための方法および装置を提供することであり、３次元回
路の形成時に使用される連続的なエッチングおよびメッ
キ処理を不要にする。
【０００９】
【課題解決のための手段】本発明は、エッチング処理を
使用せずに突出した接続構造を有する３次元導体パター
ンを有する印刷回路を製造する方法において、印刷回路
の形態を限定し、表面の凹部として構成されている第１
の１以上の導電性マンドレル構造および表面から突出す
る構造として構成されている第２の１以上の導電性マン
ドレル構造とを含む印刷回路の導体パターンに対応する
導電性パターンを表面上に有しているマンドレルを形成
し、マンドレルの導電性パターン対応する導体パターン
として構成され、その導体パターンの平面の上下に突出
する接続構造を有する３次元導体の回路導体パターンを
形成するように前記マンドレルの導電性パターンおよび
第１および第２の導電性マンドレル構造上に印刷回路導
体パターンを電鋳し、マンドレルおよびその上の電鋳さ
れた回路導体パターン上に誘電体基板を積層し、誘電体
基板表面の回路導体パターンの平面から反対方向に突出
した第１および第２の接続構造を具備している回路導体
パターンをその上に有する誘電体基板を得るためにマン
ドレルから誘電体基板および回路導体パターンの積層体
を分離することを特徴とする。
【００１０】
【実施例】ここに記載された方法および装置は、一般的
に平坦な面ではあるが、必ずしもその必要はなく、回路
はまた１つ以上の方向に表面から突出する３次元構造を
有する単一平面に存在する印刷回路導体パターンを有す
る３次元電気回路の製造を可能にする。突出構造および
回路は全て電解メッキ、無電気メッキ、電気泳動または
静電被覆のような加算的なプロセス、或は導電材料の電
鋳その他の形態によって形成されることが重要である。
エッチングは回路の製造で使用されず、プロセスを環境
的に安全なものにする。
【００１１】簡単に説明すると、回路はその上らにに電
鋳された導電回路を有することができる材料から形成さ
れ、電鋳プロセスに耐える材料のパターンを有する加工
面を有するマンドレルを使用することによって製造され
る。マンドレルは凹部および加工面から突出する３次元
接続構造を有し、その構造は通常の２次元の回路導体パ
ターンに加えて、回路の平面から互いに反対方向に突出
する第１と第２の接続構造を含む導体パターンの製造を
可能にしている。したがって、マンドレルは電鋳された
突出した導電性の接続構造を生成するために表面に形成
された凹部を含んでいる。マンドレルはまた凹部を形成
された突出部方向と反対に表面から突出する電鋳された
ポストを生成するために加工面の外側に突出したポスト
を有している。
【００１２】本発明の製造方法を説明する前に、まず、
一方向に突出する接続構造を有する３次元導体を有する
印刷回路の製造方法を説明する。図１の（ａ）の断面図
に示されているように、マンドレル10は例えば1.6mm
（１／16インチ）程度の厚さを有し、１つまたは複数の
部品を形成するのに適切なディメンションを有するステ
ンレス鋼のような金属のシートから形成される。したが
って、例えば１ダースの部品が単一の30.5cm×45.7cmの
パネル上に一度に形成される場合、マンドレルはパネル
の全面積よりも大きい水平方向の寸法（紙の面に垂直な
平面において）を有する。
【００１３】浮出し構造を持つマンドレルを製造するた
めの１つの方法において、ステンレス鋼マンドレル10は
例えば溝14のような溝のポジパターンを形成するために
レーザの使用等によって最初に図１の（ｂ）に示された
ように除去されるテフロン12のような非導電材料被覆を
具備している。溝のパターンはステンレス鋼マンドレル
の導電性の加工面を露出し、マンドレル加工面上の非導
電性のテフロン16のネガパターンを残す。マンドレルお
よびテフロンパターンは、図１の（ｃ）に示されたよう
に適切なレジスト18により被覆され、これはレジスト18
に孔20を残すようにマスクされ、露出されて現像され
る。レジスト18で被覆されたマンドレルは図１の（ｄ）
に示されたようにステンレス鋼マンドレル基板10の加工
面14中に凹部24を形成するようにエッチングバスに浸さ
れる。凹部24のテーパー状の構造は図中に正確に示され
ていないが、しかしエッチングプロセスに固有の全体的
に側面または横方向の金属除去の結果を示す。図１の
（ｄ）はレジスト18が除去された後のテフロンパターン
16を持つエッチングされた凹部24を示す。したがって、
図は単一の３次元構造すなわち凹部24を有する完成され
たマンドレルを示す。
【００１４】図１の（ｄ）のマンドレルは、以下説明す
るようにエッチング処理なしで３次元電気回路をメッキ
で形成するために使用され、完成後、次の製造のために
再使用される。また、テフロンパターンのない反対の溝
パターンのマンドレルをマスターとして使用して多数の
加工用マンドレルをそれから複製して、それを使用して
印刷回路を製造することもできる。
【００１５】以上のようにして製作されたマンドレル
は、銅のような導電材料がテフロンパターン素子16間の
位置14に形成された導電パターンにメッキされるために
適切な電解メッキ浴中に配置され、それによって全て同
一面上に回路導体パターンを表している30，32および34
として示されている導体素子を設け、実質的に滑らかで
テフロンの表面と連続的な表面を形成する。導体素子の
露出された表面すなわち図１の（ｅ）における上向きの
面は、次に導体素子が積層される誘電体基板への接着を
高めるために任意の適切な方法で処理（活性化）されて
もよい。このような活性化または処理は接着力を高める
ために銅の表面を粗くする種々の電気化学または機械的
な既知の方法を含む。使用された電気化学方法による
と、表面はリン酸トリソジウムの溶液に部品を浸漬し、
陽極または陰極として接続されている部品に電流を供給
することによってリン酸化合物にされる。機械的な方法
は研磨スラリーの使用を含む。
【００１６】例えば、アクリル接着剤の0.025mm( 1ミ
ル) の層で被覆されたカプトン等のポリアミドの0.025m
m( 1ミル) の層のような適当な材料から形成された誘電
体回路基板は回路導体パターンの導体素子30，32および
34、並びにテフロンパターンの組合せられた露出面に積
層される。後者のテフロンパターンは、例えば170 °Ｆ
（350 °Ｆ）の温度で１平方インチ当り21kg(300ポン
ド）のような適切な圧力および温度下でアクリル接着剤
バットに接着されず、メッキされた回路導体パターンの
導体素子30，32および34に接触する基板36の側面上にあ
るアクリルは導体素子中のマイクロ構造中に流入し、導
体素子に対する基板の最適な接着を確実にする。基板36
は以下説明する目的のために予め穿孔された貫通孔38を
形成されている。
【００１７】回路と反対側の基板の側面上に付加的に形
成された導電層に接続が形成される場合、基板および回
路導体パターンがまだマンドレル10から分離されない状
態で行われてもよい。このような導電層は図２の（ａ）
において44で示されており、基板36のシールドまたは接
地導体層が形成される側の表面48上で適切なパターンで
銀エポキシまたは類似の材料をシルクスクリーンによっ
て設けられてもよい。この導電層はまた無電解メッキま
たは電解メッキによって設けられ、または任意の組合わ
せでスパッタされてもよい。導体素子30，32および34の
各素子は単に説明のために示されたものであって、その
他多数の導電素子の導体トレースが示された回路中に含
まれることができることが理解されるであろう。
【００１８】素子32は導体またはシールド接続として使
用されるべきパッドを示し、基板36において予め穿孔さ
れた孔38と整列されている。銀エポキシでスクリーン印
刷されたシールド層が形成されたるとき、この銀エポキ
シの一部は予め穿孔された孔38へ流入し、基板36の孔38
を通してパッド32に接触し、表面48までの電気接続路を
形成する。さらに、はんだフィンガとして使用される図
示されていない回路構造を露出する窓は積層前に基板に
おいて開口として形成される。予め開口された窓60の一
例は図２の（ｄ）に示されている。
【００１９】44のような付加的な導電層の形成の前また
は後のいずれかにおいて、基板および回路導体パターン
の導体素子30，32および34はマンドレルから剥がされ
る。基板はテフロンに接着しないが、そのアクリル接着
剤層は導体（基板に対する結合を促進するようにマンド
レル上で処理されてもよい）に良好に接着する。これら
の導体素子30，32および34がステンレス鋼のマンドレル
加工面から容易に剥がされるようにステンレス鋼の表面
は本質的に不活性化（パッシベイト）される（例えば酸
化被覆によりカバーされた）。回路導体パターンおよび
その基板が薄くてフレキシブルである場合、マンドレル
からフレキシブルに取除かれ、その際回路導体パターン
および基板はナイフまたはかみそりのエッジによってス
テンレス鋼のマンドレルから分離されてることもでき
る。回路および基板が厚く剛性の材料から形成された場
合、基板または回路導体パターンのマンドレルからの剥
取りはマンドレル自身のフレキシビリティによって助け
られるように、フレキシブルになるように十分に薄く形
成されてもよい。分離後、マンドレルは別の回路を製造
するために洗浄され、再使用される。図２の（ａ）は分
離した回路装置の断面を示す。
【００２０】基板36、導体素子30，32および34、並びに
接地またはシールド層44を含む回路装置は、シールド側
上の部分50と、信号回路側の部分52を有するカバー層の
ような絶縁層によりカバーされる。カバー層は、突出部
または接続構造30を受ける孔およびシールド側の孔54お
よび信号回路側の整合孔56のような予め穿孔されたまた
はパンチされた孔を形成されている。この点で緊密な公
差その他の整合はかなり除去されているが、基板の予め
穿孔された孔および突出した接続構造30を持つ予め穿孔
されたカバー層の整合が要求されることが認められる。
しかしながら、基板および回路素子30，32および34の装
置は何等エッチングプロセスにされされておらず、ディ
メンションは比較的安定しており、この整合はほとんど
問題がない。さらに、別の回路素子に関するカバー層中
の孔に対する許容可能な大きい整合公差は、ここに記載
されたプロセスによって取除かれるフォトおよびエッチ
ング動作期間中に典型的に要求される整合よりもこの整
合を容易にする。
【００２１】突出した接続構造30は図２の（ｃ）の被覆
58によって示されるように金によりメッキされており、
基板36は導体素子34の接地平面またはシールド側を露出
するようにカバー層50の予め穿孔された孔54と整合して
除去された孔60を有する（図２の（ｄ））。もちろん、
もし必要または所望ならば、基板34は図２の（ｄ）に示
されたステップで除去される代わりに孔60が予め形成さ
れることができる。しかしながら、基板中の窓60のレー
ザ除去は、カバー層の孔54が同時に除去できるために予
め穿孔されなくても行われることができるが、カバー層
の予め穿孔された孔を通って基板中にこの孔を形成する
ことがより都合良く効果的であることが認められてい
る。
【００２２】導体素子34は、印刷回路に対する永久的な
はんだ接続を形成するためにはんだによりカバーされる
はんだフィンガとして使用される。したがって、図２の
（ｅ）に示されているように導体34ははんだ64により少
なくとも１つの側面上で被覆される。図２の（ｅ）は突
出した接続構造30を備えている完全な３次元導体よりな
る回路導体パターンの断面を示す。
【００２３】以上の説明から明らかなように、この３次
元導体全体はフォトリソグラフィまたはエッチングを使
用しない電鋳のような付加的なプロセスによって形成さ
れている。もっとも、マンドレルの構造の一部はエッチ
ングを使用して形成されることもある。図１の（ｄ）に
示されたマンドレルは電鋳された回路導体パターンを提
供し、その導体素子32および34は突出した構造30と共に
全て基板36の表面上に存在し、各導体素子の厚さだけそ
こから少し突出している。この構造は図１の（ｄ）に示
されたマンドレルの構造から得られる。
【００２４】本発明は、このような突出した接続構造に
加えて、基板を貫通する反対方向に突出する接続構造も
同時に製造することのできる３次元導体パターンを有す
る印刷回路を製造する方法を提供するものである。図３
の（ａ）乃至図３の（ｅ）において、埋設された導体を
具備した印刷回路の製造工程の種々の段階が示されてい
る。この修正されたプロセスによって形成された印刷回
路は、回路導体パターンの種々の導体素子32および34、
並びに突出部30のベース部分70が誘電体基板の底面72
（図２の（ａ）参照）に埋設されてそれと同一平面にあ
る。この実施例において、マンドレル10ａ（図３の
（ａ））は、テフロンパターン16ａが配置されるその表
面上の溝のパターンを形成される。したがって、テフロ
ンパターン16ａは、ステンレス鋼マンドレル基板10ａの
導電パターン14ａによって加工面中に形成され、それと
同一平面である。この構造において、テフロンを受ける
ようにマンドレル基板の表面に溝を形成し、テフロンで
表面全体を被覆した後、テフロン表面は表面14上のテフ
ロン全てを除去するようにラップされ、図３の（ａ）に
示されたようにマンドレル中にテフロンを充填された溝
を残す。ステンレス鋼マンドレルの導電面と滑らかに連
続する非導電面を提供するテフロン充填溝を有するマン
ドレルを形成するこの方法の特有の詳細は本出願人の別
出願の米国特許明細書に記載されている。
【００２５】図３の（ａ）のマンドレルにおいて、ステ
ンレス鋼およびテフロンの滑らかな連続面を形成するた
めにテフロンをラップした後、図１の（ｃ）および図１
の（ｄ）に示された工程がマンドレル面における凹部構
造24ａをエッチングするために行われる。その後、図３
の（ａ）のマンドレルを使用した回路の製造は図１およ
び図２に関連して示された工程における図１の（ｄ）の
マンドレルと同様字状態から行われる。なお、上記の図
１に示されたマンドレルの場合と同様に、導体素子が表
面（テフロン面と一致した）に形成されるようにするこ
ともでき、しかも容易に除去される適当な材料でテフロ
ン中の溝を充填することによって埋設された導体を具備
した回路を形成するマンドレルが使用されてもよい。電
気メッキされたニッケルは、銅が表面上にメッキされ、
それから除去されることを可能にする不活性層を形成す
るのに適切な材料である。
【００２６】印刷回路導体パターンの導体素子30，32お
よび34の平面から接続構造30の突出の方向と反対の方向
に突出する導体で構成される第２の接続構造である“浮
出し構造”または突出部を提供するために、ポスト76
（図３の（ａ））がステンレス鋼マンドレル基板10ａに
付加される。ポスト76はマンドレル10ａの表面から突出
するようにメッキで形成されたポストであるか、或は基
板に穿孔された孔に挿入された短いワイヤである。ポス
ト76は鋼、銅またはニッケル等の適当な導電材料から形
成される。ポストは、印刷回路板の信号側と接地または
シールド側との間の電気接続を行う回路（メッキされた
基板貫通孔と等価）を形成することを可能にする。した
がって、図３の（ａ）のマンドレルは、加工面14ａから
内方に向いた凹部である第１のマンドレル構造24ａ（完
成した回路上に突出した接続構造を形成する）、および
反対方向に加工面14ａから外方に突出する第２のマンド
レル構造76を有するステンレス鋼基板10ａを含む。テフ
ロンのような非導電材料のパターン16ａは加工面14ａと
同一面であり、溝中に埋設されたテフロンが前に示され
たようにマンドレル中に形成される。図１のマンドレル
と同様に、このマンドレルは所望の３次元回路を電鋳す
るために使用され、再使用することができる。したがっ
て、図３の（ｂ）に示されているように、導体素子30
ａ、32ａ、および34ａと共にマンドレルポスト76が図３
の（ｂ）において78で示されるような銅またはその他の
材料のメッキ部分が適当な電鋳技術（前に示されたよう
な）によってマンドレル上に形成される。ポスト76は、
その表面が本質的に不活性化（パッシベート）され、メ
ッキされたポスト部分78から容易に除去されるようにニ
ッケルまたは類似の材料から形成されることが好まし
い。
【００２７】マンドレル上に種々の導体素子を電鋳した
とき、電鋳技術は図１の（ｅ）の凹部24ｂおよび図３の
（ｂ）の凹部24ｃのような浮出し構造の反対側に小さい
凹部を残す。その後誘電体基板が導体に積層されると、
図１の（ｆ）における24ｄで示されたような空洞が浮出
し構造24の背部と誘電体36との間に生じる。いくつかの
構造において、この空洞は許容可能であり、空洞を除去
するためのステップは不要である。しかしながら、浮出
し構造の導体材料（銅であることが多い）の比較的脆弱
な構造特性およびアクリルの非常に薄い誘電体シートは
空洞を充填するには不十分であるために、浮出し構造は
用途によっては端子接続で必要とされる支持体としての
作用を行うために要求される構造強度を欠いている。し
たがって、加算的な中間ステップが図３の実施例に示さ
れている。この中間ステップにおいて、図３の（ｃ）に
示されているように浮出し構造24ａ中の凹部24ｃはエポ
キシ24ｅで充填され、それによって変形を伴わずに85℃
で 700kg／cm2 （10,000psi ）の力に耐えることができ
る堅牢な浮出し構造を生成するように浮出し構造を強化
して固化させる。エポキシ背部充填は一般に知られてい
る自動分配機またはシルクスクリーン技術によって行わ
れてもよい。もちろん、このような浮出し構造の空洞の
背部充填ステップはまた図１および図２に示されたプロ
セスにおいて実行されてもよい。
【００２８】エポキシ24ｅにより凹部24ｃを背部充填し
た後、図３の（ｃ）に示されたように、また図１の
（ｆ）に関連して図示され説明されたのと類似の方法で
誘電体基板36ａは回路パターンの導体素子および浮出し
構造を持つマンドレル上に積層され、マンドレル上にあ
る期間中か、或は基板36ａおよび回路素子がマンドレル
から除去された後に、銀エポキシ接地またはシールド層
44ａ（図３の（ｄ））が基板の接地面48ａ上にスクリー
ン印刷される。それは基板の接地側、またはポスト78が
設けられている基板の信号側でシールド層44ａへの良好
な接続を形成するためである。図３の（ｄ）に示された
構造により、銀エポキシ44ａはポスト78の上部に容易に
接触し、従来技術のように接地面の孔38が基板に予め穿
孔され、孔38の底部に対する接続が手作業で行われる必
要はない（図１の（ｆ）および図２の（ａ）参照）。こ
れに対して前に示された図１の（ｆ）および図２の
（ａ）の構造においては、基板の一側から反対側まで導
電路を形成するために基板中の孔を通して供給された銀
エポキシを手作業で形成することが必要である。これに
対して、本発明による図３の構造ではポスト78は回路パ
ターンの導体素子およびその浮出し構造の形成と同時に
電鋳（メッキ）されるため、基板貫通接続は印刷回路が
形成され、その回路導体パターンが形成されたときに同
時に形成される。
【００２９】銀エポキシシールドまたは接地層44ａを形
成した後、カバー層50ａおよび52ａは図３の（ｅ）に示
されたように形成され、はんだフィンガ窓54ａは、保護
カバー層のはんだフィンガの位置34ａで基板36ａ中に形
成される。
【００３０】以上説明された印刷回路およびその製造方
法は多数の異なる回路の製造に適用され、薄いフレキシ
ブルな回路板、または剛性の回路板のいずれかとして種
々のタイプの回路装置において使用されることができ
る。ここに記載されている処理は、Ｍoulin 氏他および
Ｒeardon氏による上記の特許明細書に記載されたタイプ
のフレキシブルなケーブル端子接続の製造にまず適用さ
れ、ここで１群の接触構造（浮出し構造）が回路間接続
を形成するために接続ウェハ上で導電線の端部に形成さ
れる。したがって、図４に示され、特にＭoulin 氏他に
よる米国特許第4,453,795 号明細書に示されているよう
に、端子接続ウェハ100 は接触パッド120で終端する配
線導体路118 のパターンを有するポリアミド112 のよう
な誘電体基板材料の層またはシートを含む。さらに、金
属ボタン（浮出し構造）122 は１対のコネクタウェハの
１つ（図４にその１つだけが示されている）上に形成さ
れる。導電路118 の他端部124 は、表面ラップはんだに
よってフレキシブルなケーブルまたは通常のワイヤケー
ブルに結合するために共通のエッジ126 に延在する。中
心孔128 および整列孔130 は、１対のウェハ間を接続さ
せるだけでなく、２つの各ウェハ上の各接触パッド120
を互いに整列するように各ウェハを通って配置する。導
体路118 、接触パッド120 および金属ボタン122 は上記
の方法およびマンドレルの使用により完全に付加的に電
鋳されている。図４の金属ボタン120 は図１および図２
の突出構造30またはドットに対応し、図４のパッド120
は記載された方法および装置にしたがって形成された回
路板のパッド部分70（図２の（ａ）参照）に対応する。
特に米国特許第4,453,795 号明細書に示されているよう
に、ウェハおよびその接触ボタン120 は２つの端子接続
ウェハまたは回路の２つのパッドの容易に接続および取
外しが可能な電気的な相互接続を提供するために同じウ
ェハおよび接触ボタンまたは別の電気回路上に押付けら
れる。
【００３１】マンドレルの凹部24および24ａは、エッチ
ング、電子放電加工を含む種々の手段または機械的な変
形、或はそれらのある組合せによってマンドレル中に形
成されることが容易に理解されるであろう。したがっ
て、例えばマンドレル中の凹部はエッチングによって要
求されるものよりも小さい寸法に形成され、凹部はマン
ドレルから浮出し部分を容易に取外すことを可能にする
滑らかで良好な仕上りを提供するパンチ処理によって拡
大されてもよい。
【００３２】以上、回路の製造にエッチングを必要とし
ない完全に付加的なプロセスによって印刷回路板を製造
するための回路および装置が記載された。この構造は、
印刷回路板の平面から１つ以上の方向の突出部分を有す
る３次元導体パターンを有する印刷回路板を提供し、各
回路導体パターンの形成後に再使用するために容易に洗
浄される恒久的に容易に再使用できるマンドレルを使用
して製造される。
【図面の簡単な説明】
【図１】印刷回路の製造方法を説明するための各段階に
おける断面図。
【図２】印刷回路の製造方法を説明するための各段階に
おける断面図。
【図３】本発明の実施例の印刷回路の製造の各段階にお
ける断面図。
【図４】典型的な接続ウェハの平面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリストファー・エム・シュレイバー アメリカ合衆国、カリフォルニア州 92660、ニューポート・ビーチ、バレンシ ア 1543 (72)発明者 ハイム・フェイゲンバウム アメリカ合衆国、カリフォルニア州 92715、アーバイン、シェラ・リンダ・ス トリ−ト 19442 (56)参考文献 特開 昭59−197191（ＪＰ，Ａ) 特開 昭63−45888（ＪＰ，Ａ) 特開 昭51−104570（ＪＰ，Ａ) 米国特許4125310（ＵＳ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 エッチング処理を使用せずに突出した接
    続構造を有する３次元導体パターンを有する印刷回路を
    製造する方法において、印刷回路の形態を限定し、表面
    の凹部として構成されている第１の１以上の導電性マン
    ドレル構造および前記表面から突出する構造として構成
    されている第２の１以上の導電性マンドレル構造とを含
    む印刷回路の導体パターンに対応する導電性パターンを
    表面上に有しているマンドレルを形成し、前記マンドレ
    ルの導電性パターン対応する導体パターンとして構成さ
    れ、その導体パターンの平面の上下に突出する接続構造
    を有する３次元導体の回路導体パターンを形成するよう
    に前記マンドレルの導電性パターンおよび第１および第
    ２の導電性マンドレル構造上に印刷回路導体パターンを
    電鋳し、前記マンドレルおよびその上の電鋳された前記
    回路導体パターン上に誘電体基板を積層し、誘電体基板
    表面の前記回路導体パターンの平面から反対方向に突出
    した第１および第２の接続構造を具備している回路導体
    パターンをその上に有する誘電体基板を得るために前記
    マンドレルから前記誘電体基板および前記回路導体パタ
    ーンの積層体を分離することを特徴とする３次元導体パ
    ターンを有する印刷回路の製造方法。
  2. 【請求項２】 前記導電性パターンを有するマンドレル
    を形成する工程は、 加工面を有する導電性マンドレル基
    体を形成する工程と、前記マンドレルの導電性パターン
    に前記マンドレルの加工面の区域を分割する表面を有す
    る非導電材料のパターンを前記導電性マンドレル基体上
    に形成する工程とを含み、この非導電材料のパターンを
    形成する工程において、マンドレルの加工面上に溝のパ
    ターンを形成してその溝を非導電材料で充填し、マンド
    レルの導電性パターンの区域に第１および第２の導電性
    マンドレル構造を形成する請求項１記載の 製造方法。
  3. 【請求項３】 前記第１の導電性マンドレル構造は前記
    マンドレルに形成された凹部により構成され、第２の導
    電性マンドレル構造はマンドレルの加工面から外方に突
    出して形成される請求項２記載の方法。
  4. 【請求項４】 前記誘電体を積層する工程において、前
    記第２の接続構造を受ける孔を有する誘電体基板を積層
    し、前記印刷回路の導体パターンおよび第１の接続構造
    は前記誘電体基板の第１の表面に積層され、前記第２の
    接続構造は前記第１の表面と反対側の前記誘電体基板の
    第２の表面まで延在し、そこに設けられている印刷回路
    の導体パターンと電気的に接続される導体を構成してい
    る請求項３記載の方法。
  5. 【請求項５】 導電体を電鋳させることのできる材料か
    ら形成された加工面を有する基体と、電鋳を阻止する材
    料から形成された前記基体上のパターンとを具備し、前
    記表面の凹部から構成される第１のマンドレル構造と、
    前記表面から外方に突出した第２のマンドレル構造とを
    有することを特徴とする印刷回路の製造に使用されるマ
    ンドレル。
JP3259632A 1990-09-11 1991-09-11 印刷回路の製造方法 Expired - Lifetime JPH0758827B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/580,758 US5197184A (en) 1990-09-11 1990-09-11 Method of forming three-dimensional circuitry
US580758 1990-09-11

Publications (2)

Publication Number Publication Date
JPH04245693A JPH04245693A (ja) 1992-09-02
JPH0758827B2 true JPH0758827B2 (ja) 1995-06-21

Family

ID=24322444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3259632A Expired - Lifetime JPH0758827B2 (ja) 1990-09-11 1991-09-11 印刷回路の製造方法

Country Status (5)

Country Link
US (1) US5197184A (ja)
EP (1) EP0476868B1 (ja)
JP (1) JPH0758827B2 (ja)
DE (1) DE69111004T2 (ja)
ES (1) ES2074662T3 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180311A (en) * 1991-01-22 1993-01-19 Hughes Aircraft Company Resilient interconnection bridge
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
US5288235A (en) * 1992-12-14 1994-02-22 Hughes Aircraft Company Electrical interconnects having a supported bulge configuration
US5295838A (en) * 1993-01-14 1994-03-22 Hughes Aircraft Company Raised feature/gold dot pressure interconnections of rigid-flex circuits and rigid circuit boards
US5435733A (en) * 1993-11-12 1995-07-25 Hughes Aircraft Company Connector assembly for microelectronic multi-chip-module
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
US6232866B1 (en) 1995-09-20 2001-05-15 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Composite material switches
US5937512A (en) * 1996-01-11 1999-08-17 Micron Communications, Inc. Method of forming a circuit board
US6236445B1 (en) 1996-02-22 2001-05-22 Hughes Electronics Corporation Method for making topographic projections
US5738530A (en) * 1996-05-28 1998-04-14 Packard Hughes Interconnect Company Contact pad having metallically anchored elastomeric electrical contacts
US5747358A (en) * 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
JP3759755B2 (ja) * 1996-05-29 2006-03-29 ダブリュ．エル．ゴア アンド アソシエイツ，インコーポレイティド 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US6246548B1 (en) * 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
US5963426A (en) * 1997-05-19 1999-10-05 Raytheon Company Electronic micropackaging assembly and its fabrication
DE69703301T2 (de) * 1997-07-23 2001-04-05 Molex Inc Elektrischer Schalter und Schaltungsanordnung
JPH11238831A (ja) * 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
US6230402B1 (en) * 1999-02-17 2001-05-15 Scitex Digital Printing, Inc. Electrical contact termination for a flexible circuit
GB2352315B (en) 1999-07-19 2003-12-03 Nokia Mobile Phones Ltd Sim card reader
US6849168B2 (en) * 2000-11-13 2005-02-01 Kval, Inc. Electrochemical microsensor package
JP2003344451A (ja) * 2002-05-30 2003-12-03 Advantest Corp プローブカード、プローブカード製造方法、及び接触子
US6898850B2 (en) * 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
US6869291B2 (en) * 2002-09-19 2005-03-22 Delphi Technologies, Inc. Electrical connector having improved elastomeric contact pressure pad
JP2006101631A (ja) * 2004-09-29 2006-04-13 Fanuc Ltd 静電モータ及びその製造方法
JP5653144B2 (ja) * 2004-12-16 2015-01-14 新光電気工業株式会社 半導体パッケージの製造方法
US7637009B2 (en) * 2006-02-27 2009-12-29 Sv Probe Pte. Ltd. Approach for fabricating probe elements for probe card assemblies using a reusable substrate
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125310A (en) 1975-12-01 1978-11-14 Hughes Aircraft Co Electrical connector assembly utilizing wafers for connecting electrical cables

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2955351A (en) * 1954-12-28 1960-10-11 Plast O Fab Circuits Inc Method of making a printed circuit
US2961746A (en) * 1956-06-18 1960-11-29 Aladdin Ind Inc Printed circuits
US3039177A (en) * 1957-07-29 1962-06-19 Itt Multiplanar printed circuit
US3158926A (en) * 1960-06-06 1964-12-01 Borg Warner Method of making an electrical terminal board
US3350250A (en) * 1962-03-21 1967-10-31 North American Aviation Inc Method of making printed wire circuitry
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
JPS51104570A (en) * 1975-03-12 1976-09-16 Kuranosuke Ito Metsukikairono tenshaahaisenban
US4453795A (en) * 1975-12-01 1984-06-12 Hughes Aircraft Company Cable-to-cable/component electrical pressure wafer connector assembly
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4566184A (en) * 1981-08-24 1986-01-28 Rockwell International Corporation Process for making a probe for high speed integrated circuits
JPS59197191A (ja) * 1983-04-22 1984-11-08 セイコーインスツルメンツ株式会社 回路基板およびその製造方法
US4564423A (en) * 1984-11-28 1986-01-14 General Dynamics Pomona Division Permanent mandrel for making bumped tapes and methods of forming
JPS6345888A (ja) * 1986-08-13 1988-02-26 宇部興産株式会社 バンプ付配線板の製造方法
US4878990A (en) * 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125310A (en) 1975-12-01 1978-11-14 Hughes Aircraft Co Electrical connector assembly utilizing wafers for connecting electrical cables

Also Published As

Publication number Publication date
EP0476868B1 (en) 1995-07-05
EP0476868A1 (en) 1992-03-25
ES2074662T3 (es) 1995-09-16
DE69111004D1 (de) 1995-08-10
JPH04245693A (ja) 1992-09-02
US5197184A (en) 1993-03-30
DE69111004T2 (de) 1996-02-29

Similar Documents

Publication Publication Date Title
JPH0758827B2 (ja) 印刷回路の製造方法
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
US5343616A (en) Method of making high density self-aligning conductive networks and contact clusters
US5364277A (en) Three-dimensional electroformed circuitry
US5326412A (en) Method for electrodepositing corrosion barrier on isolated circuitry
US5369881A (en) Method of forming circuit wiring pattern
CN1798485B (zh) 多层印刷电路板及其制造方法
EP0144943A2 (en) Process using plasma for forming conductive through-holes through a dielectric layer
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
US4912020A (en) Printed circuit boards and method for manufacturing printed circuit boards
JP5110346B2 (ja) 基板及び基板の製造方法
JPH07176862A (ja) 印刷配線板の製造方法
US4992059A (en) Ultra fine line cable and a method for fabricating the same
US6230402B1 (en) Electrical contact termination for a flexible circuit
CN115190701B (zh) 一种埋入式线路封装基板及其加工方法
JPH10286936A (ja) スクリーン版およびその製造方法
JP3750140B2 (ja) 配線板の製造法
EP0426665A1 (en) PROCESS FOR THE MANUFACTURE OF PRINTED CIRCUIT BOARDS.
KR100259081B1 (ko) 다층 배선 기판 및 그의 제조방법
CN115279043A (zh) 一种直连pcb板的加工方法
JP4635395B2 (ja) 半導体回路検査治具の製造方法
JP2006134927A (ja) 段差回路形成方法とその配線基板
KR20050025860A (ko) 다층 인쇄회로기판의 제조방법
JPH07302665A (ja) 接続部材の製造方法
JPH11312866A (ja) プリント配線板の製造方法