JPH04245693A - 印刷回路の製造方法 - Google Patents
印刷回路の製造方法Info
- Publication number
- JPH04245693A JPH04245693A JP3259632A JP25963291A JPH04245693A JP H04245693 A JPH04245693 A JP H04245693A JP 3259632 A JP3259632 A JP 3259632A JP 25963291 A JP25963291 A JP 25963291A JP H04245693 A JPH04245693 A JP H04245693A
- Authority
- JP
- Japan
- Prior art keywords
- mandrel
- circuit
- conductive
- pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000004020 conductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 14
- 239000000654 additive Substances 0.000 claims description 8
- 230000000996 additive effect Effects 0.000 claims description 8
- 238000004070 electrodeposition Methods 0.000 claims description 6
- 239000012811 non-conductive material Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims 5
- 238000010030 laminating Methods 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000004809 Teflon Substances 0.000 abstract description 26
- 229920006362 Teflon® Polymers 0.000 abstract description 26
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 13
- 239000010935 stainless steel Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000007747 plating Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 2
- 239000003522 acrylic cement Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000002848 electrochemical method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002659 electrodeposit Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000009503 electrostatic coating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- -1 phosphate compound Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000001488 sodium phosphate Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- RYFMWSXOAZQYPI-UHFFFAOYSA-K trisodium phosphate Chemical compound [Na+].[Na+].[Na+].[O-]P([O-])([O-])=O RYFMWSXOAZQYPI-UHFFFAOYSA-K 0.000 description 1
- 229910000406 trisodium phosphate Inorganic materials 0.000 description 1
- 235000019801 trisodium phosphate Nutrition 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は電気回路の製造、特に回
路の平面から1つ以上の方向に延在する3次元構造を有
する回路に提供する加算的な電着プロセスによる電気回
路の製造に関する。
路の平面から1つ以上の方向に延在する3次元構造を有
する回路に提供する加算的な電着プロセスによる電気回
路の製造に関する。
【0002】
【従来の技術】現在各方面で使用されている印刷回路板
はこれまでに普及している適応において発達し、連続的
に構造を変化している。フレキシブルおよび堅牢な印刷
回路板は種々のタイプの接続装置によって類似の回路お
よびその他の素子に接続されている。別の回路素子上の
類似の構造または結合金属接続パッドのいずれかに対し
て押付けられる複数の突出した金属相互接続構造を設け
ることによって類似した構造の接続装置の平坦でフレキ
シブルな印刷回路板と別の回路板との間で接続が行われ
るようにこのような回路板の接続ケーブルの正しい使用
が開発されている。フレキシブル回路端子またはこのタ
イプの接続ウェハはPatrick A.Reard
onII氏による米国特許第4,125,310 号明
細書、Selvane 氏他による米国特許第4,11
6,517 号明細書、Moulin氏他による米国特
許第4,453,795 号明細書に記載されている。 これらの特許明細書のコネクタは、回路導体の平面から
突出するように以降形成された複数の金属浮出し構造に
よりその上で化学的に加工されたトレースを有する基体
を内蔵する。 したがって、2つのこのようなコネクタが対面して位置
され、一方の浮出し構造が他方のものと一致して接触し
ている場合、エッチングされた電気回路の平面は構造の
突出のために互いに適切に間隔を隔てられている。2つ
の回路は互いに対して構造をプレスし、それによって2
つの回路間において確実で緊密な電気接触を形成するよ
うに物理的に把持されてもよい。
はこれまでに普及している適応において発達し、連続的
に構造を変化している。フレキシブルおよび堅牢な印刷
回路板は種々のタイプの接続装置によって類似の回路お
よびその他の素子に接続されている。別の回路素子上の
類似の構造または結合金属接続パッドのいずれかに対し
て押付けられる複数の突出した金属相互接続構造を設け
ることによって類似した構造の接続装置の平坦でフレキ
シブルな印刷回路板と別の回路板との間で接続が行われ
るようにこのような回路板の接続ケーブルの正しい使用
が開発されている。フレキシブル回路端子またはこのタ
イプの接続ウェハはPatrick A.Reard
onII氏による米国特許第4,125,310 号明
細書、Selvane 氏他による米国特許第4,11
6,517 号明細書、Moulin氏他による米国特
許第4,453,795 号明細書に記載されている。 これらの特許明細書のコネクタは、回路導体の平面から
突出するように以降形成された複数の金属浮出し構造に
よりその上で化学的に加工されたトレースを有する基体
を内蔵する。 したがって、2つのこのようなコネクタが対面して位置
され、一方の浮出し構造が他方のものと一致して接触し
ている場合、エッチングされた電気回路の平面は構造の
突出のために互いに適切に間隔を隔てられている。2つ
の回路は互いに対して構造をプレスし、それによって2
つの回路間において確実で緊密な電気接触を形成するよ
うに物理的に把持されてもよい。
【0003】これらの端子接続構造は動作において有効
であり、信頼性の高いものであるが、経済的および時間
消費の点で製造が困難である。このようなコネクタの製
造における主要な問題は突出した接触ボタンが回路板自
身の製造から(その前または後で)分離して製造されな
ければならないという事実のために生じる。これは困難
な整合問題を生じさせる。例えば、適切な相互接続を穿
孔し、銅クラッド誘電体コアまたは基体を通る孔をパン
チし、コアの2つの側面上で回路板を相互接続するため
に孔のいくつかを通してめっきした後、コアはコアの両
側面上に位置された回路板アートワーク(光マスク)の
間に配置され、アートワークまたはデータ点中の孔はコ
ア中の予め穿孔された孔と手動で整列される。12’’
×18’’の数十の部品が単一パネル上に形成された場
合、整列許容誤差は数ミクロン内であり、全部品におけ
る孔の全てまたは大部分の整合は非常に困難であり、時
間を消費し、処理のいくつかの間に生じるパネルの寸法
変化のために不可能であることが多い。アートワークの
整合の後、実質的に平坦な回路板は銅面上で化学的に加
工またはエッチングされる(パネルは二重側面パネルの
ために両側で銅の被覆でカバーされてもよい)。エッチ
ング処理はフォトレジストを被着させ、レジストをマス
クし、レジストを露出し、レジストを現像し、その後残
りのレジストを剥離したときに、銅性導体の回路パター
ンが残るようにレジストによって保護されない銅の部分
を通してエッチングする。
であり、信頼性の高いものであるが、経済的および時間
消費の点で製造が困難である。このようなコネクタの製
造における主要な問題は突出した接触ボタンが回路板自
身の製造から(その前または後で)分離して製造されな
ければならないという事実のために生じる。これは困難
な整合問題を生じさせる。例えば、適切な相互接続を穿
孔し、銅クラッド誘電体コアまたは基体を通る孔をパン
チし、コアの2つの側面上で回路板を相互接続するため
に孔のいくつかを通してめっきした後、コアはコアの両
側面上に位置された回路板アートワーク(光マスク)の
間に配置され、アートワークまたはデータ点中の孔はコ
ア中の予め穿孔された孔と手動で整列される。12’’
×18’’の数十の部品が単一パネル上に形成された場
合、整列許容誤差は数ミクロン内であり、全部品におけ
る孔の全てまたは大部分の整合は非常に困難であり、時
間を消費し、処理のいくつかの間に生じるパネルの寸法
変化のために不可能であることが多い。アートワークの
整合の後、実質的に平坦な回路板は銅面上で化学的に加
工またはエッチングされる(パネルは二重側面パネルの
ために両側で銅の被覆でカバーされてもよい)。エッチ
ング処理はフォトレジストを被着させ、レジストをマス
クし、レジストを露出し、レジストを現像し、その後残
りのレジストを剥離したときに、銅性導体の回路パター
ンが残るようにレジストによって保護されない銅の部分
を通してエッチングする。
【0004】
【発明が解決しようとする課題】浮出しにされた相互接
続構造がフレキシブルな回路端子接続ウェハとして使用
された場合、予めエッチングされた回路中に形成された
パッド上で突出した接触構造をめっきする必要がある。 これらの構造は選択されたパッドおよびパネルのデータ
により正確に整合されなければならない。しかしながら
、パネルはこのような処理効果において生じる別の応力
が寸法を変化させる(通常、縮小であるが、常にそうで
はない)ように回路板トレースを形成するために前に処
理されている。変化した寸法は深刻な整合問題を生じさ
せる。突出した接触構造(“ドット”とも呼ばれる)を
製造するために、エッチングされた回路板はレジストで
被覆される。再度、ドット位置でレジスト中の所望の孔
を限定するための適切なアートワークが注意深く整合さ
れなければならず、これはさらに困難な作業である。
続構造がフレキシブルな回路端子接続ウェハとして使用
された場合、予めエッチングされた回路中に形成された
パッド上で突出した接触構造をめっきする必要がある。 これらの構造は選択されたパッドおよびパネルのデータ
により正確に整合されなければならない。しかしながら
、パネルはこのような処理効果において生じる別の応力
が寸法を変化させる(通常、縮小であるが、常にそうで
はない)ように回路板トレースを形成するために前に処
理されている。変化した寸法は深刻な整合問題を生じさ
せる。突出した接触構造(“ドット”とも呼ばれる)を
製造するために、エッチングされた回路板はレジストで
被覆される。再度、ドット位置でレジスト中の所望の孔
を限定するための適切なアートワークが注意深く整合さ
れなければならず、これはさらに困難な作業である。
【0005】いくつかの場合おいて、突出した相互接続
構造またはドットはエッチングされた回路板の残りが形
成される前に最初に形成されてもよい。しかし、いずれ
にせよ構造はエッチングされた回路板を形成する時間と
異なる時間に別個に形成されなければならず、したがっ
て整合に問題が生じ、または整合が悪化する。
構造またはドットはエッチングされた回路板の残りが形
成される前に最初に形成されてもよい。しかし、いずれ
にせよ構造はエッチングされた回路板を形成する時間と
異なる時間に別個に形成されなければならず、したがっ
て整合に問題が生じ、または整合が悪化する。
【0006】このような回路板において、接続がコアの
一方の側面上の回路からコアの他方の側面上の回路まで
形成されなければならない場合、孔が穿孔され、孔を通
じてめっきされ、さらに別のステップを必要とし、製造
の費用および時間を増大させる別の整合問題を生じさせ
る。
一方の側面上の回路からコアの他方の側面上の回路まで
形成されなければならない場合、孔が穿孔され、孔を通
じてめっきされ、さらに別のステップを必要とし、製造
の費用および時間を増大させる別の整合問題を生じさせ
る。
【0007】通常のエッチングされた回路プロセスは一
般に多数の欠点を有する。ディメンション的な正確さは
実現し難い。種々のエッチング、剥離および洗浄液の使
用により有害な化学物質の特別な処理が要求される。結
果的な排水を処分する技術は複雑で高価であり、厳しい
規制下にある。エッチングされた回路処理は比較的低い
生産性を有し、処理の費用を大きく増大し、これは非常
に多数の経済的な処理ステップに本質的に関連する。
般に多数の欠点を有する。ディメンション的な正確さは
実現し難い。種々のエッチング、剥離および洗浄液の使
用により有害な化学物質の特別な処理が要求される。結
果的な排水を処分する技術は複雑で高価であり、厳しい
規制下にある。エッチングされた回路処理は比較的低い
生産性を有し、処理の費用を大きく増大し、これは非常
に多数の経済的な処理ステップに本質的に関連する。
【0008】したがって、本発明の目的は上記の問題を
解決または最少にする電気的な3次元回路を製造するた
めの方法および装置を提供することであり、3次元回路
の形成時に使用される連続的なエッチングおよびめっき
処理を不要にする。
解決または最少にする電気的な3次元回路を製造するた
めの方法および装置を提供することであり、3次元回路
の形成時に使用される連続的なエッチングおよびめっき
処理を不要にする。
【0009】
【課題解決のための手段】本発明の好ましい実施例にし
たがってその原理を実行するときに、3次元電気回路は
回路マンドレルを使用する完全に加算的なプロセスによ
って形成される。マンドレルは導電素子を電着されるこ
とができる材料から形成された作用面を有する基体を含
み、マンドレルは3次元電気回路が単一の電着動作によ
って形成できるように作用面に垂直な方向に突出した第
1の構造を有する。マンドレルは非導電材料から形成さ
れたパターンを支持する。したがって、トレースの全体
的な3次元回路および浮出された相互接続構造はフォト
リソグラフまたはエッチングプロセスを全く使用せずに
単一ステップで電着されることができる。
たがってその原理を実行するときに、3次元電気回路は
回路マンドレルを使用する完全に加算的なプロセスによ
って形成される。マンドレルは導電素子を電着されるこ
とができる材料から形成された作用面を有する基体を含
み、マンドレルは3次元電気回路が単一の電着動作によ
って形成できるように作用面に垂直な方向に突出した第
1の構造を有する。マンドレルは非導電材料から形成さ
れたパターンを支持する。したがって、トレースの全体
的な3次元回路および浮出された相互接続構造はフォト
リソグラフまたはエッチングプロセスを全く使用せずに
単一ステップで電着されることができる。
【0010】本発明の別の観点によると、マンドレルは
電気回路が全体的にマンドレルの作用面上に位置し、こ
のような表面から互いに反対方向に突出する異なる構造
を有するように形成されるように第1の方向と反対の第
2の方向に表面から突出した第2の構造を有する。
電気回路が全体的にマンドレルの作用面上に位置し、こ
のような表面から互いに反対方向に突出する異なる構造
を有するように形成されるように第1の方向と反対の第
2の方向に表面から突出した第2の構造を有する。
【0011】
【実施例】ここに記載された方法および装置は、一般的
に平坦な面ではあるが、必ずしもその必要はなく、回路
はまた1つ以上の方向に表面から突出する3次元構造を
有する単一平面に存在する回路素子を有する3次元電気
回路の製造を可能にする。突出構造および回路は全て電
解めっき、無電気めっき、電気泳動または静電被覆のよ
うな加算的なプロセス、或は導電材料の電着その他の形
態によって形成されることが重要である。エッチングは
回路の製造で使用されず、プロセスを環境的に安全なも
のにする。
に平坦な面ではあるが、必ずしもその必要はなく、回路
はまた1つ以上の方向に表面から突出する3次元構造を
有する単一平面に存在する回路素子を有する3次元電気
回路の製造を可能にする。突出構造および回路は全て電
解めっき、無電気めっき、電気泳動または静電被覆のよ
うな加算的なプロセス、或は導電材料の電着その他の形
態によって形成されることが重要である。エッチングは
回路の製造で使用されず、プロセスを環境的に安全なも
のにする。
【0012】簡単に説明すると、回路はその上らにに電
着された導電回路を有することができる材料から形成さ
れ、電着プロセスに耐える材料のパターンを有する作用
面を有するマンドレルを使用することによって製造され
る。マンドレルは作用面から突出する3次元構造を有し
、その構造は異なる方向に突出する。したがって、構造
は電着された突出導電素子を生成する表面に形成された
凹部を含んでもよい。マンドレルはまた凹部を形成され
た突出部方向と反対の方向に表面から延在する電着され
たポストを生成するために作用面の外側に突出したポス
トを有してもよい。
着された導電回路を有することができる材料から形成さ
れ、電着プロセスに耐える材料のパターンを有する作用
面を有するマンドレルを使用することによって製造され
る。マンドレルは作用面から突出する3次元構造を有し
、その構造は異なる方向に突出する。したがって、構造
は電着された突出導電素子を生成する表面に形成された
凹部を含んでもよい。マンドレルはまた凹部を形成され
た突出部方向と反対の方向に表面から延在する電着され
たポストを生成するために作用面の外側に突出したポス
トを有してもよい。
【0013】図1の(a)の断面図に示されているよう
に、マンドレル10は例えば1/16’’程度の厚さを
有し、1つまたは複数の部品を形成するのに適切なディ
メンションを有するステンレス鋼のような金属のシート
から形成されてもよい。したがって、例えば1ダースの
部品が単一の12’’×18’’パネル上に一度に形成
される場合、マンドレルはパネルの全面積よりも適切に
大きい水平ディメンション(紙の面に垂直な平面におい
て)を有する。
に、マンドレル10は例えば1/16’’程度の厚さを
有し、1つまたは複数の部品を形成するのに適切なディ
メンションを有するステンレス鋼のような金属のシート
から形成されてもよい。したがって、例えば1ダースの
部品が単一の12’’×18’’パネル上に一度に形成
される場合、マンドレルはパネルの全面積よりも適切に
大きい水平ディメンション(紙の面に垂直な平面におい
て)を有する。
【0014】浮出し構造を持つマンドレルを製造するた
めの1つの方法において、ステンレス鋼マンドレル10
は例えば溝14のような溝の正のパターンを形成するた
めにレーザの使用等によって最初に図1の(b)に示さ
れたように除去されるテフロン12のような非導電材料
被覆を具備している。溝のパターンはステンレス鋼マン
ドレルの導電性の作用面を露出し、マンドレル作用面上
の非導電性のテフロン16の負のパターンを残す。マン
ドレルおよびテフロンパターンは、図1の(c)に示さ
れたように適切なレジスト18により被覆され、これは
レジスト18に孔20を残すようにマスクされ、露出さ
れて現像される。レジスト被覆されたマンドレルは図1
の(d)に示されたようにステンレス鋼マンドレル基体
の作用面14中に凹部24を形成するようにエッチング
バスに浸される。 凹部24のテーパー状の構造は図中に正確に示されてい
ないが、しかしエッチングプロセスに固有の全体的に側
面または横方向の金属除去の結果を示す。図1の(d)
はレジスト18が除去された後のテフロンパターン16
を持つエッチングされた凹部24を示す。したがって、
図は単一の3次元構造すなわち凹部24を有する完成さ
れたマンドレルを示す。
めの1つの方法において、ステンレス鋼マンドレル10
は例えば溝14のような溝の正のパターンを形成するた
めにレーザの使用等によって最初に図1の(b)に示さ
れたように除去されるテフロン12のような非導電材料
被覆を具備している。溝のパターンはステンレス鋼マン
ドレルの導電性の作用面を露出し、マンドレル作用面上
の非導電性のテフロン16の負のパターンを残す。マン
ドレルおよびテフロンパターンは、図1の(c)に示さ
れたように適切なレジスト18により被覆され、これは
レジスト18に孔20を残すようにマスクされ、露出さ
れて現像される。レジスト被覆されたマンドレルは図1
の(d)に示されたようにステンレス鋼マンドレル基体
の作用面14中に凹部24を形成するようにエッチング
バスに浸される。 凹部24のテーパー状の構造は図中に正確に示されてい
ないが、しかしエッチングプロセスに固有の全体的に側
面または横方向の金属除去の結果を示す。図1の(d)
はレジスト18が除去された後のテフロンパターン16
を持つエッチングされた凹部24を示す。したがって、
図は単一の3次元構造すなわち凹部24を有する完成さ
れたマンドレルを示す。
【0015】図1の(d)のマンドレルは、以下説明す
るようにエッチング処理なしで3次元電気回路をめっき
するために使用され、再使用される。その代わりとして
、テフロンパターンのないこのマンドレルが多数の作用
マンドレルを複製するためにマスターとして使用され、
以下説明するようにマスター上に電着されてもよい。
るようにエッチング処理なしで3次元電気回路をめっき
するために使用され、再使用される。その代わりとして
、テフロンパターンのないこのマンドレルが多数の作用
マンドレルを複製するためにマスターとして使用され、
以下説明するようにマスター上に電着されてもよい。
【0016】マンドレルは、銅のような導電材料がテフ
ロンパターン素子16間の間隔14によって形成された
導電パターンにめっきされる適切な電解めっき浴中に配
置され、それによって全て同一面上に30,32および
34として示されている導電素子を設け、実質的に滑ら
かでテフロンの表面と連続的な表面を形成する。回路の
露出された表面すなわち図1の(e)における上向きの
面は、次に回路素子に積層される誘電体基体への接着を
高めるために任意の適切な方法で処理(活性化)されて
もよい。このような活性化または処理は接着力を高める
ために銅の表面を粗くする種々の電気化学または機械的
な既知の方法を含む。使用された電気化学方法によると
、表面はリン酸トリソジウムの溶液に部品を浸漬し、陽
極または陰極として接続されている部品に電流を供給す
ることによってリン酸化合物にされる。機械的な方法は
研磨スラリーの使用を含む。
ロンパターン素子16間の間隔14によって形成された
導電パターンにめっきされる適切な電解めっき浴中に配
置され、それによって全て同一面上に30,32および
34として示されている導電素子を設け、実質的に滑ら
かでテフロンの表面と連続的な表面を形成する。回路の
露出された表面すなわち図1の(e)における上向きの
面は、次に回路素子に積層される誘電体基体への接着を
高めるために任意の適切な方法で処理(活性化)されて
もよい。このような活性化または処理は接着力を高める
ために銅の表面を粗くする種々の電気化学または機械的
な既知の方法を含む。使用された電気化学方法によると
、表面はリン酸トリソジウムの溶液に部品を浸漬し、陽
極または陰極として接続されている部品に電流を供給す
ることによってリン酸化合物にされる。機械的な方法は
研磨スラリーの使用を含む。
【0017】例えば、アクリル接着剤の1ミル層で被覆
されたカプトン等のポリアミドの1ミルの層のような適
当な材料から形成された誘電体回路基体またはコアは導
電回路30,32および34、並びにテフロンパターン
の組合せられた露出面に積層される。後者のテフロンパ
ターンは例えば350 °Fの温度で1平方インチ当り
300 ポンドのような適切な圧力および温度下のアク
リル接着剤バットに接着されず、めっきされた回路トレ
ース30,32および34に接触するコア36の側面上
にあるアクリルは導電回路中のマイクロ構造中に流入し
、導電回路素子に対するコアの最適な接着を保証する。 コア36は以下説明する目的のために予め穿孔された貫
通孔38を形成されている。
されたカプトン等のポリアミドの1ミルの層のような適
当な材料から形成された誘電体回路基体またはコアは導
電回路30,32および34、並びにテフロンパターン
の組合せられた露出面に積層される。後者のテフロンパ
ターンは例えば350 °Fの温度で1平方インチ当り
300 ポンドのような適切な圧力および温度下のアク
リル接着剤バットに接着されず、めっきされた回路トレ
ース30,32および34に接触するコア36の側面上
にあるアクリルは導電回路中のマイクロ構造中に流入し
、導電回路素子に対するコアの最適な接着を保証する。 コア36は以下説明する目的のために予め穿孔された貫
通孔38を形成されている。
【0018】回路と反対側の基体の側面上の加算的な導
電層に接続が与えられた場合、一方コアおよび回路が依
然としてマンドレル10上にあるときに行われてもよい
。 このような導電層は図2の(a)において44で示され
ており、コア36のシールド側の表面48上で適切なパ
ターンで銀エポキシまたは類似の材料をシルクスクリー
ンによって設けられてもよい。この導電層はまた無電気
めっきまたは電解めっきによって設けられ、または任意
の組合わせでスパッタされてもよい。導電トレース30
,32および34の素子は単に説明のために示されたも
のであって、その他多数の導電素子のトレースが示され
た回路中に含まれることができることが理解されるであ
ろう。
電層に接続が与えられた場合、一方コアおよび回路が依
然としてマンドレル10上にあるときに行われてもよい
。 このような導電層は図2の(a)において44で示され
ており、コア36のシールド側の表面48上で適切なパ
ターンで銀エポキシまたは類似の材料をシルクスクリー
ンによって設けられてもよい。この導電層はまた無電気
めっきまたは電解めっきによって設けられ、または任意
の組合わせでスパッタされてもよい。導電トレース30
,32および34の素子は単に説明のために示されたも
のであって、その他多数の導電素子のトレースが示され
た回路中に含まれることができることが理解されるであ
ろう。
【0019】素子32は導体またはシールド接続として
使用されるべきパッドを示し、コア36において予め穿
孔された孔38と整列されている。銀エポキシにスクリ
ーンされたシールドが供給された場合、これは予め穿孔
された孔38へ流入させられ、コア36を通してパッド
32から外面または回路のシールドされた表面48まで
電気接触させるように回路素子、すなわちパッド32に
接触させられる。 さらに、はんだフィンガとして使用される支持されてい
ないトレースのような回路構造を露出する窓は積層前に
コアにおいて開口を空白にすることによって形成される
。予め空白にされた窓60の一例は図2の(d)に示さ
れている。
使用されるべきパッドを示し、コア36において予め穿
孔された孔38と整列されている。銀エポキシにスクリ
ーンされたシールドが供給された場合、これは予め穿孔
された孔38へ流入させられ、コア36を通してパッド
32から外面または回路のシールドされた表面48まで
電気接触させるように回路素子、すなわちパッド32に
接触させられる。 さらに、はんだフィンガとして使用される支持されてい
ないトレースのような回路構造を露出する窓は積層前に
コアにおいて開口を空白にすることによって形成される
。予め空白にされた窓60の一例は図2の(d)に示さ
れている。
【0020】付加的な導電層の適用の前または後のいず
れかにおいて、コアおよび導電素子30,32および3
4はマンドレルから剥がされる。コアはテフロンに接着
しないが、そのアクリル積層は導体(コアに対する結合
を促進するようにマンドレル上で処理されてもよい)に
良好に接着し、したがって導体は銅製の導電素子30,
32および34がステンレス鋼作用面から容易に剥がさ
れるように本質的にパッシベイトされた(酸化被覆によ
りカバーされた)ステンレス鋼の面から除去される。回
路およびそのコアが薄くてフレキシブルである場合、回
路およびコアはナイフまたはかみそりのエッジによって
ステンレス鋼から分離されてもよく、マンドレルからフ
レキシブルに取除かれる。回路およびコアが厚く堅牢な
材料から形成された場合、マンドレルはコアまたは回路
からのマンドレルの剥取りはマンドレル自身のフレキシ
ビリティによって助けられるように、フレキシブルにな
るように十分に薄く形成されてもよい。分離後、マンド
レルは別の回路を製造するために自由に洗浄され再使用
される。図2の(a)は分離した回路装置の断面を示す
。
れかにおいて、コアおよび導電素子30,32および3
4はマンドレルから剥がされる。コアはテフロンに接着
しないが、そのアクリル積層は導体(コアに対する結合
を促進するようにマンドレル上で処理されてもよい)に
良好に接着し、したがって導体は銅製の導電素子30,
32および34がステンレス鋼作用面から容易に剥がさ
れるように本質的にパッシベイトされた(酸化被覆によ
りカバーされた)ステンレス鋼の面から除去される。回
路およびそのコアが薄くてフレキシブルである場合、回
路およびコアはナイフまたはかみそりのエッジによって
ステンレス鋼から分離されてもよく、マンドレルからフ
レキシブルに取除かれる。回路およびコアが厚く堅牢な
材料から形成された場合、マンドレルはコアまたは回路
からのマンドレルの剥取りはマンドレル自身のフレキシ
ビリティによって助けられるように、フレキシブルにな
るように十分に薄く形成されてもよい。分離後、マンド
レルは別の回路を製造するために自由に洗浄され再使用
される。図2の(a)は分離した回路装置の断面を示す
。
【0021】コア36、導電素子30,32および34
、並びに接地またはシールド44を含む回路装置は、シ
ールド側上の部分50と、回路またはサブ装置の信号回
路側の部分52を有するカバー層のような絶縁層により
カバーされる。 カバー層は、突出または接触構造30を受ける孔の他に
シールド側の孔54および信号または回路側の整合孔5
6のような予め穿孔されたまたはパンチされた孔を形成
される。この点で緊密な公差その他の整合はかなり除去
されているが、コアの予め穿孔された孔および突出構造
30を持つ予め穿孔されたカバー層の整合が要求される
ことが認められる。しかしながら、コアおよび回路素子
30,32および34の装置は何等エッチングプロセス
にされされておらず、ディメンションは比較的安定して
おり、この整合はほとんど問題がない。さらに、別の回
路素子に関するカバー層中の孔に対する許容可能な大き
い整合公差は、ここに記載されたプロセスによって取除
かれるフォトおよびエッチング動作期間中に典型的に要
求される整合よりもこの整合を容易にする。
、並びに接地またはシールド44を含む回路装置は、シ
ールド側上の部分50と、回路またはサブ装置の信号回
路側の部分52を有するカバー層のような絶縁層により
カバーされる。 カバー層は、突出または接触構造30を受ける孔の他に
シールド側の孔54および信号または回路側の整合孔5
6のような予め穿孔されたまたはパンチされた孔を形成
される。この点で緊密な公差その他の整合はかなり除去
されているが、コアの予め穿孔された孔および突出構造
30を持つ予め穿孔されたカバー層の整合が要求される
ことが認められる。しかしながら、コアおよび回路素子
30,32および34の装置は何等エッチングプロセス
にされされておらず、ディメンションは比較的安定して
おり、この整合はほとんど問題がない。さらに、別の回
路素子に関するカバー層中の孔に対する許容可能な大き
い整合公差は、ここに記載されたプロセスによって取除
かれるフォトおよびエッチング動作期間中に典型的に要
求される整合よりもこの整合を容易にする。
【0022】突出接触構造30は図2の(c)の被覆5
8によって示されるように金によりめっきされ、コア3
6は導体34の接地平面またはシールド側を露出するよ
うにカバー層50の予め穿孔された孔54と一致して除
去された孔60を有する(図2の(d))。もちろん、
もし必要または所望ならば、コア34は図2の(d)に
示されたステップで除去される代わりに孔60により空
白にされることができる。しかしながら、コア中の窓6
0のレーザ除去は、カバー層の孔54が同時に除去でき
るために予め穿孔されなくても行われることができるが
、カバー層において予め穿孔された孔を通ってコア中に
この孔を形成することがより都合良く効果的であること
が認められている。
8によって示されるように金によりめっきされ、コア3
6は導体34の接地平面またはシールド側を露出するよ
うにカバー層50の予め穿孔された孔54と一致して除
去された孔60を有する(図2の(d))。もちろん、
もし必要または所望ならば、コア34は図2の(d)に
示されたステップで除去される代わりに孔60により空
白にされることができる。しかしながら、コア中の窓6
0のレーザ除去は、カバー層の孔54が同時に除去でき
るために予め穿孔されなくても行われることができるが
、カバー層において予め穿孔された孔を通ってコア中に
この孔を形成することがより都合良く効果的であること
が認められている。
【0023】導体34は、回路に対する永久的なはんだ
接続を形成するためにはんだによりカバーされるはんだ
フィンガとして使用される。したがって、図2の(e)
に示されているように導体34ははんだ64により少な
くとも1つの側面上で被覆され、回路は空白にされるか
、或は別の同一回路と共にこの回路が形成されているパ
ネルから切取り易くなる。図2の(e)は突出した接触
ボタンを持つ完全な3次元回路の断面を示す。
接続を形成するためにはんだによりカバーされるはんだ
フィンガとして使用される。したがって、図2の(e)
に示されているように導体34ははんだ64により少な
くとも1つの側面上で被覆され、回路は空白にされるか
、或は別の同一回路と共にこの回路が形成されているパ
ネルから切取り易くなる。図2の(e)は突出した接触
ボタンを持つ完全な3次元回路の断面を示す。
【0024】認められるように、3次元回路全体はフォ
トリソグラフィまたはエッチングを使用しない加算的な
プロセスによって形成されている。もっとも、マンドレ
ルのある構造はもちろんエッチングによって限定されて
いる。
トリソグラフィまたはエッチングを使用しない加算的な
プロセスによって形成されている。もっとも、マンドレ
ルのある構造はもちろんエッチングによって限定されて
いる。
【0025】図1の(d)に示されたマンドレルは電着
されたコアおよび回路を提供し、回路素子32および3
4は突出構造30に加えて全てコア36の表面上に存在
し、回路素子の厚さだけそこから少し突出する。この構
造はもちろん図1の(d)に示されたマンドレルの特別
な構造から得られる。
されたコアおよび回路を提供し、回路素子32および3
4は突出構造30に加えて全てコア36の表面上に存在
し、回路素子の厚さだけそこから少し突出する。この構
造はもちろん図1の(d)に示されたマンドレルの特別
な構造から得られる。
【0026】図3の(a)乃至図3の(e)において、
埋設された導体を具備した回路の形態が示されている。 この修正されたプロセスによって形成された回路は、種
々の素子のトレース32および34、並びに誘電体コア
の底面72(図2の(a)参照)に埋設され、それと同
一平面である突出部30のベース部分70を有する。こ
の実施例において、マンドレル10a(図3の(a))
は、テフロンパターン16aが配置されるその表面上の
溝のパターンを形成される。したがって、テフロンパタ
ーン16aは、ステンレス鋼マンドレル基体10aの導
電パターン14aによって作用面中に形成されそれと同
一平面である。この構造において、テフロンを受けるよ
うにマンドレル基体の表面に溝を形成し、テフロンで表
面全体を被覆した後、テフロン表面は表面14上のテフ
ロン全てを除去するようにラップされ、図3の(a)に
示されたようにマンドレル中にテフロンを充填された溝
を残す。ステンレス鋼マンドレルの導電面と滑らかに連
続する非導電面を提供するテフロン充填溝を有するマン
ドレルを形成するこの方法の特有の詳細は本出願人の別
出願の米国特許明細書に記載されている。本発明を実現
するときに有効なマンドレルを形成する別の方法は本出
願人の別出願の米国特許明細書に記載されている。本出
願人によって所有されたこのような両明細書の内容は全
てここでは参照文献として含まれている。
埋設された導体を具備した回路の形態が示されている。 この修正されたプロセスによって形成された回路は、種
々の素子のトレース32および34、並びに誘電体コア
の底面72(図2の(a)参照)に埋設され、それと同
一平面である突出部30のベース部分70を有する。こ
の実施例において、マンドレル10a(図3の(a))
は、テフロンパターン16aが配置されるその表面上の
溝のパターンを形成される。したがって、テフロンパタ
ーン16aは、ステンレス鋼マンドレル基体10aの導
電パターン14aによって作用面中に形成されそれと同
一平面である。この構造において、テフロンを受けるよ
うにマンドレル基体の表面に溝を形成し、テフロンで表
面全体を被覆した後、テフロン表面は表面14上のテフ
ロン全てを除去するようにラップされ、図3の(a)に
示されたようにマンドレル中にテフロンを充填された溝
を残す。ステンレス鋼マンドレルの導電面と滑らかに連
続する非導電面を提供するテフロン充填溝を有するマン
ドレルを形成するこの方法の特有の詳細は本出願人の別
出願の米国特許明細書に記載されている。本発明を実現
するときに有効なマンドレルを形成する別の方法は本出
願人の別出願の米国特許明細書に記載されている。本出
願人によって所有されたこのような両明細書の内容は全
てここでは参照文献として含まれている。
【0027】図3の(a)のマンドレルにおいて、ステ
ンレス鋼およびテフロンの滑らかな連続面を形成するた
めにテフロンをラップした後、図1の(c)および図1
の(d)に示されたステップがマンドレル面における突
出構造24aをエッチングするために続けられる。その
後、図3の(a)のマンドレルを使用した回路の製造お
よび図1および図2に関連して示されたステップは図1
の(d)のマンドレルと同様に示されている。その代わ
りとして、上記の図1に示されたマンドレルは、導電ト
レースが表面(テフロン面と一致した)に形成されるこ
とができ、しかも容易に除去される適当な材料でテフロ
ン中の溝を充填することによって埋設された導体を具備
した回路を形成するマンドレルを形成するために使用さ
れてもよい。電気めっきされたニッケルは、銅が表面上
にめっきされ、それから除去されることを可能にするパ
ッシベイション層を形成するのに適切な材料である。
ンレス鋼およびテフロンの滑らかな連続面を形成するた
めにテフロンをラップした後、図1の(c)および図1
の(d)に示されたステップがマンドレル面における突
出構造24aをエッチングするために続けられる。その
後、図3の(a)のマンドレルを使用した回路の製造お
よび図1および図2に関連して示されたステップは図1
の(d)のマンドレルと同様に示されている。その代わ
りとして、上記の図1に示されたマンドレルは、導電ト
レースが表面(テフロン面と一致した)に形成されるこ
とができ、しかも容易に除去される適当な材料でテフロ
ン中の溝を充填することによって埋設された導体を具備
した回路を形成するマンドレルを形成するために使用さ
れてもよい。電気めっきされたニッケルは、銅が表面上
にめっきされ、それから除去されることを可能にするパ
ッシベイション層を形成するのに適切な材料である。
【0028】接触ボタン30の突出の方向と反対の方向
において回路30,32および34の平面から突出する
第2の組の“浮出し構造”または突出部を提供するため
に、必要または所望ならばポスト76(図3の(a))
はステンレス鋼マンドレル基体10aに付加されてもよ
い。ポスト76はマンドレル10a(図1のマンドレル
)の表面からめっきで形成されたポストであるか、或は
基体に穿孔された孔に挿入された短いワイヤである。ポ
スト76は鋼、銅またはニッケルであってもよい適当な
導電材料から形成される。ポストは、信号側と接地また
はシールド側との間の電気接続(めっきされたコア貫通
孔と等価)により回路が形成されることを可能にする。 したがって、図3の(a)のマンドレルは、作用面14
aから一方向に突出する第1の構造24a(完成した回
路上に浮出し相互接続構造を形成する)、および作用面
14aから反対方向に突出する第2の構造76を有する
ステンレス鋼基体10aを含む。テフロンのような非導
電材料のパターン16aは作用面14aと同一面であり
、溝中に埋設されたテフロンが前に示されたようにマン
ドレル中に形成される。図1のマンドレルと同様に、こ
のマンドレルは所望の3次元回路を電着するために使用
および再使用されてもよい。したがって、図3の(b)
に示されているように、導体30a,32aおよび34
aは、マンドレルポスト76が図3の(b)において7
8で示された銅またはその他の材料でめっきされるよう
に適当な電着技術(前に示されたような)によってマン
ドレル上に形成される。ポスト76は、その表面が本質
的にパッシベートにされ、めっきされたポスト部分78
からもっと容易に除去されるようにニッケルまたは類似
の材料から形成される。
において回路30,32および34の平面から突出する
第2の組の“浮出し構造”または突出部を提供するため
に、必要または所望ならばポスト76(図3の(a))
はステンレス鋼マンドレル基体10aに付加されてもよ
い。ポスト76はマンドレル10a(図1のマンドレル
)の表面からめっきで形成されたポストであるか、或は
基体に穿孔された孔に挿入された短いワイヤである。ポ
スト76は鋼、銅またはニッケルであってもよい適当な
導電材料から形成される。ポストは、信号側と接地また
はシールド側との間の電気接続(めっきされたコア貫通
孔と等価)により回路が形成されることを可能にする。 したがって、図3の(a)のマンドレルは、作用面14
aから一方向に突出する第1の構造24a(完成した回
路上に浮出し相互接続構造を形成する)、および作用面
14aから反対方向に突出する第2の構造76を有する
ステンレス鋼基体10aを含む。テフロンのような非導
電材料のパターン16aは作用面14aと同一面であり
、溝中に埋設されたテフロンが前に示されたようにマン
ドレル中に形成される。図1のマンドレルと同様に、こ
のマンドレルは所望の3次元回路を電着するために使用
および再使用されてもよい。したがって、図3の(b)
に示されているように、導体30a,32aおよび34
aは、マンドレルポスト76が図3の(b)において7
8で示された銅またはその他の材料でめっきされるよう
に適当な電着技術(前に示されたような)によってマン
ドレル上に形成される。ポスト76は、その表面が本質
的にパッシベートにされ、めっきされたポスト部分78
からもっと容易に除去されるようにニッケルまたは類似
の材料から形成される。
【0029】マンドレル上に種々の導体を電着したとき
、特に図3の浮出し構造24aおよび図1および図2の
対応した浮出し構造24を電着したとき、電着技術は図
1の(e)の凹部24bおよび図3の(b)の凹部24
cのような浮出し構造の反対側に小さい凹部を残す。そ
の後誘電体基体が導体に積層されると、図1の(f)に
おける24dで示されたような空洞が浮出し構造24の
背部と誘電体36との間に生じる。いくつかの構造にお
いて、この空洞は許容可能であり、空洞を除去するため
のステップは不要である。しかしながら、浮出し構造の
導体材料(銅であることが多い)の比較的貧弱な構造特
性およびアクリルの非常に薄い誘電体シートは空洞を充
填するには不十分であるために、浮出し構造はいくつか
の端子接続適用で必要とされる支持体としての作用を行
うために要求される構造強度を欠いている。したがって
、加算的な中間ステップが図3の実施例に示されている
。この中間ステップにおいて、図3の(b)に示されて
いるように導体を有するマンドレルを準備した後に、浮
出し構造24a中の凹部24cはエポキシ24eで充填
され、それによって変形を伴わずに85℃で10,00
0psi の力に耐えることができる堅牢な浮出し構造
を生成するように浮出し構造を強化して固化させる。エ
ポキシ背部充填は一般に知られている自動分配機または
シルクスクリーン技術によって行われてもよい。もちろ
ん、この浮出し構造空洞の背部充填ステップはまた図1
および図2に示されたプロセスにおいて実行されてもよ
い。
、特に図3の浮出し構造24aおよび図1および図2の
対応した浮出し構造24を電着したとき、電着技術は図
1の(e)の凹部24bおよび図3の(b)の凹部24
cのような浮出し構造の反対側に小さい凹部を残す。そ
の後誘電体基体が導体に積層されると、図1の(f)に
おける24dで示されたような空洞が浮出し構造24の
背部と誘電体36との間に生じる。いくつかの構造にお
いて、この空洞は許容可能であり、空洞を除去するため
のステップは不要である。しかしながら、浮出し構造の
導体材料(銅であることが多い)の比較的貧弱な構造特
性およびアクリルの非常に薄い誘電体シートは空洞を充
填するには不十分であるために、浮出し構造はいくつか
の端子接続適用で必要とされる支持体としての作用を行
うために要求される構造強度を欠いている。したがって
、加算的な中間ステップが図3の実施例に示されている
。この中間ステップにおいて、図3の(b)に示されて
いるように導体を有するマンドレルを準備した後に、浮
出し構造24a中の凹部24cはエポキシ24eで充填
され、それによって変形を伴わずに85℃で10,00
0psi の力に耐えることができる堅牢な浮出し構造
を生成するように浮出し構造を強化して固化させる。エ
ポキシ背部充填は一般に知られている自動分配機または
シルクスクリーン技術によって行われてもよい。もちろ
ん、この浮出し構造空洞の背部充填ステップはまた図1
および図2に示されたプロセスにおいて実行されてもよ
い。
【0030】図3の(c)に示されたように、また図1
の(f)に関連して図示され説明されたのと類似の方法
でエポキシ24eにより凹部24cを背部充填した後、
誘電体基体36aは回路素子および浮出し構造を持つマ
ンドレル上に積層され、マンドレル上にある期間中か、
或はコア36aおよび回路素子がマンドレルから除去さ
れた後に、銀エポキシ接地またはシールド44a(図3
の(d))がコアの接地面48a上にスクリーン印刷さ
れる。それはコアの接地側、またはポスト78が設けら
れているコアの信号側でシールド44aへの良好な接続
を形成するためである。図3のに示された構造により、
銀エポキシ44aはポスト78の上部に容易に接触し、
接地面の孔38がコアに予め穿孔される従来例のように
孔38の底部に手で操作される必要はない(図1の(f
)および図2の(a)参照)。図1の(f)および図2
の(a)の前に示された構造において、コアの一側から
反対側まで導電路を形成するためにコア中の孔を通して
供給された銀エポキシを手作業で形成することが必要で
ある。しかしながら、図3の構造ではポスト78は回路
およびその浮出し構造の形成と一緒に、それと同時に電
着(めっき)されるため、コア貫通接続は回路が形成さ
れたとき、並びに導体が形成されたときに形成される。
の(f)に関連して図示され説明されたのと類似の方法
でエポキシ24eにより凹部24cを背部充填した後、
誘電体基体36aは回路素子および浮出し構造を持つマ
ンドレル上に積層され、マンドレル上にある期間中か、
或はコア36aおよび回路素子がマンドレルから除去さ
れた後に、銀エポキシ接地またはシールド44a(図3
の(d))がコアの接地面48a上にスクリーン印刷さ
れる。それはコアの接地側、またはポスト78が設けら
れているコアの信号側でシールド44aへの良好な接続
を形成するためである。図3のに示された構造により、
銀エポキシ44aはポスト78の上部に容易に接触し、
接地面の孔38がコアに予め穿孔される従来例のように
孔38の底部に手で操作される必要はない(図1の(f
)および図2の(a)参照)。図1の(f)および図2
の(a)の前に示された構造において、コアの一側から
反対側まで導電路を形成するためにコア中の孔を通して
供給された銀エポキシを手作業で形成することが必要で
ある。しかしながら、図3の構造ではポスト78は回路
およびその浮出し構造の形成と一緒に、それと同時に電
着(めっき)されるため、コア貫通接続は回路が形成さ
れたとき、並びに導体が形成されたときに形成される。
【0031】銀エポキシシールドまたは接地面44aを
形成した後、カバー層50aおよび52aは図3の(e
)に示されたように形成され、はんだフィンガ窓54a
は、コアおよび回路板の完成した回路、並びに図3の(
e)に示された保護カバー層を提供するためにはんだフ
ィンガの位置34aでコア36a中に形成される。
形成した後、カバー層50aおよび52aは図3の(e
)に示されたように形成され、はんだフィンガ窓54a
は、コアおよび回路板の完成した回路、並びに図3の(
e)に示された保護カバー層を提供するためにはんだフ
ィンガの位置34aでコア36a中に形成される。
【0032】説明された回路および製造方法は多数の異
なる回路素子の製造に適用され、薄くてフレキシブルな
、または堅牢な回路板のいずれかが種々のタイプの回路
および素子において使用されてもよい。ここに示された
プロセスは、Moulin 氏他およびReardon
氏による上記の特許明細書に記載されたタイプのフレキ
シブルなケーブル端子接続の製造にまず適用され、ここ
で1群の接触ボタン(浮出し構造)が回路間接続を形成
するために接続ウェハ上で導電線の端部に形成される。 したがって、図4に示され、特にMoulin 氏他に
よる米国特許第4,453,795 号明細書に示され
ているように、端子接続ウェハ100 は接触パッド1
20 で終端する導電トレースまたは導体路118 の
パターンを有するポリアミド112 のような誘電体基
体材料の層またはシートを含む。さらに、金属ボタン(
浮出し構造)122 は1対のコネクタウェハの1つ(
図4にその1つだけが示されている)上に形成される。 導電路118 の他端部124 は、表面ラップはんだ
によってフレキシブルなケーブルまたは通常のワイヤケ
ーブルに結合するために共通のエッジ126 に延在す
る。中心孔128 および整列孔130 は、1対のウ
ェハ間を接続させるだけでなく、2つの各ウェハ上の各
接触パッド120 を互いに整列するように各ウェハを
通って配置する。導体路118 、接触パッド120
および金属ボタン122 は上記の方法およびマンドレ
ルの使用により完全に加算的に電着されている。図4の
金属ボタン120 は図1および図2の突出構造30ま
たはドットに対応し、図4のパッド120 は記載され
た方法および装置にしたがって形成された回路板のパッ
ド部分70(図2の(a)参照)に対応する。 特に米国特許第4,453,795 号明細書に示され
ているように、ウェハおよびその接触ボタン120 は
2つの端子接続ウェハまたは回路の2つのパッドの容易
に接続および取外しが可能な電気的な相互接続を提供す
るために同じウェハおよび接触ボタンまたは別の電気回
路上に押付けられる。
なる回路素子の製造に適用され、薄くてフレキシブルな
、または堅牢な回路板のいずれかが種々のタイプの回路
および素子において使用されてもよい。ここに示された
プロセスは、Moulin 氏他およびReardon
氏による上記の特許明細書に記載されたタイプのフレキ
シブルなケーブル端子接続の製造にまず適用され、ここ
で1群の接触ボタン(浮出し構造)が回路間接続を形成
するために接続ウェハ上で導電線の端部に形成される。 したがって、図4に示され、特にMoulin 氏他に
よる米国特許第4,453,795 号明細書に示され
ているように、端子接続ウェハ100 は接触パッド1
20 で終端する導電トレースまたは導体路118 の
パターンを有するポリアミド112 のような誘電体基
体材料の層またはシートを含む。さらに、金属ボタン(
浮出し構造)122 は1対のコネクタウェハの1つ(
図4にその1つだけが示されている)上に形成される。 導電路118 の他端部124 は、表面ラップはんだ
によってフレキシブルなケーブルまたは通常のワイヤケ
ーブルに結合するために共通のエッジ126 に延在す
る。中心孔128 および整列孔130 は、1対のウ
ェハ間を接続させるだけでなく、2つの各ウェハ上の各
接触パッド120 を互いに整列するように各ウェハを
通って配置する。導体路118 、接触パッド120
および金属ボタン122 は上記の方法およびマンドレ
ルの使用により完全に加算的に電着されている。図4の
金属ボタン120 は図1および図2の突出構造30ま
たはドットに対応し、図4のパッド120 は記載され
た方法および装置にしたがって形成された回路板のパッ
ド部分70(図2の(a)参照)に対応する。 特に米国特許第4,453,795 号明細書に示され
ているように、ウェハおよびその接触ボタン120 は
2つの端子接続ウェハまたは回路の2つのパッドの容易
に接続および取外しが可能な電気的な相互接続を提供す
るために同じウェハおよび接触ボタンまたは別の電気回
路上に押付けられる。
【0033】凹部24および24aは、エッチング、電
子放電加工を含む種々の手段または機械的な変形、或は
それらのある組合せによってマンドレル中に形成される
ことが容易に理解されるであろう。したがって、例えば
マンドレル中の凹部はエッチングによって要求されるも
のよりも小さい寸法に形成され、凹部はマンドレルから
浮出し部分を容易に取外すことを可能にする滑らかで良
好な仕上りを提供するパンチ処理によって拡大されても
よい。
子放電加工を含む種々の手段または機械的な変形、或は
それらのある組合せによってマンドレル中に形成される
ことが容易に理解されるであろう。したがって、例えば
マンドレル中の凹部はエッチングによって要求されるも
のよりも小さい寸法に形成され、凹部はマンドレルから
浮出し部分を容易に取外すことを可能にする滑らかで良
好な仕上りを提供するパンチ処理によって拡大されても
よい。
【0034】以上、回路の製造にエッチングを必要とし
ない完全に加算的なプロセスによって電気回路板を製造
するための回路および装置が記載された。この構造は、
回路板の平面から1つ以上の方向の突出部分を有する3
次元回路板を提供し、各回路の形成後に再使用するため
に容易に洗浄される永久的に容易に再使用できるマンド
レルを使用する。
ない完全に加算的なプロセスによって電気回路板を製造
するための回路および装置が記載された。この構造は、
回路板の平面から1つ以上の方向の突出部分を有する3
次元回路板を提供し、各回路の形成後に再使用するため
に容易に洗浄される永久的に容易に再使用できるマンド
レルを使用する。
【図1】本発明の第1の実施例の製造の各段階における
断面図。
断面図。
【図2】本発明の第1の実施例の製造の各段階における
断面図。
断面図。
【図3】本発明の第2の実施例の製造の各段階における
断面図。
断面図。
【図4】典型的な接続ウェハの平面図。
Claims (10)
- 【請求項1】 回路エッチングプロセスを使用せずに
3次元電気回路を加算的に形成する方法において、電気
回路の構造を限定する導電パターンを表面上に有し、前
記表面から突出した少なくとも1つの導電性マンドレル
構造を有するマンドレルを設け、前記パターンで構成さ
れ、そこから突出する回路構造を有する3次元導電回路
を限定するように前記パターンおよび構造上に回路素子
を電着し、前記マンドレルおよび前記回路素子上に誘電
体基体を積層し、突出した導電構造を具備している回路
素子のパターンをその上に有する誘電体基体を得るため
に前記マンドレルから前記基体および前記回路素子を分
離するステップを含むことを特徴とする3次元電気回路
の形成方法。 - 【請求項2】 導電素子および前記素子から突出する
少くとも1つの突出構造を有する3次元電気回路を形成
する方法において、作用面を有する導電性マンドレル基
体を形成し、導電パターンに前記基体作用面を分割する
非導電材料面を有する非導電材料のパターンを前記基体
上に形成し、前記マンドレル上に前記作用面から突出す
る導電マンドレル構造を形成し、前記作用面の導電パタ
ーン上および前記マンドレル構造上に導体のパターンお
よび回路構造を電着し、前記導体および回路構造上に前
記誘電体材料が位置するように前記マンドレル、前記導
体のパターンおよび回路構造上に誘電体材料を積層し、
それによって前記導体が前記誘電体材料に結合され、そ
れによって前記回路構造が前記導体から突出し、前記電
着された導体および前記導体から突出する回路構造を有
する前記誘電体材料を前記マンドレル基体およびその非
導電材料から分離し、導体およびその導体から突出する
回路構造を有する誘電体材料の積層体を形成することを
特徴とする3次元電気回路の形成方法。 - 【請求項3】 前記第1のマンドレル構造は、前記マ
ンドレルに形成された凹部を含み、マンドレルを形成す
る前記ステップはマンドレル作用面の外側に突出した第
2のマンドレル構造を有するマンドレルの形成を含む請
求項2記載の方法。 - 【請求項4】 電着する前記ステップは前記第2のマ
ンドレル構造上に第2の回路構造を形成し、誘電体を積
層する前記ステップは前記第2の回路構造を受ける開口
を有する誘電基体を設け、前記第2の回路構造を受ける
前記誘電体開口を具備して前記マンドレル面上に前記誘
電体を積層し、前記導体は前記誘電体の第1の面にあり
、前記第2の回路構造は前記第1の面と反対側の前記誘
電体の表面に延在し、前記第2の回路構造と電気的に接
触している前記誘電体の前記反対側の表面上の導体を形
成している請求項3記載の方法。 - 【請求項5】 再使用可能なマンドレル上への加算的
な付着によって3次元電気回路の製造装置において、非
導電面領域の第2のパターンによって分離された導電面
領域の第1のパターンによって限定されたマンドレル表
面を有するマンドレル本体と、1つの導電面領域から突
出し、それによって電気回路が導電面領域の前記第1の
パターンにわたって前記マンドレル本体上に電気付着さ
れることができ、前記電気回路から突出した導電回路構
造を含む前記導電面領域の1つにおける前記マンドレル
中に形成された突出したマンドレル構造とを具備してい
ることを特徴とする3次元電気回路の製造装置。 - 【請求項6】 誘電体基体と、前記基体の一方の側面
の実質的に表面上に位置され、この表面内に集合的に存
在し、トレース面を限定している導電トレースパターン
とを具備し、前記導電トレースの少なくとも1つは、一
体に形成され、前記トレース面から突出する3次元導電
回路構造を具備していることを特徴とする電気回路。 - 【請求項7】 接触パッドで終端する導体のパターン
を形成し、導体と接触パッドの前記パターンに誘電体基
体を積層するステップを含み、前記導体のパターンを形
成するステップにおいて前記パッドの表面から上方に延
在する前記接触パッドのそれぞれと一体の相互接続構造
を形成することを特徴とする電気コネクタ素子の形成方
法。 - 【請求項8】 導電素子を電着させることのできる材
料から形成された作用面を有する基体と、電着を阻止す
る材料から形成された前記基体上のパターンとを具備し
、前記表面から第1の方向に突出した第1の構造と、前
記第1の方向と反対の第2の方向に前記表面から突出し
た第2の構造とを有することを特徴とする電気回路の製
造に使用されるマンドレル。 - 【請求項9】 第1および第2の側面を有する基体と
、導体表面に存在し、それを限定する外面を有する前記
第1の側面上の複数の導体であって、前記導体の少なく
ともいくつかがそれと一体の接触構造を有して前記導体
表面から突出している導体とを具備していることを特徴
とする3次元電気回路。 - 【請求項10】 前記基体は少なくとも1つの貫通孔
を有し、前記導体の少なくとも1つはそれと一体に形成
され、前記基体の貫通孔を通って突出するポスト構造を
有する請求項9記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/580,758 US5197184A (en) | 1990-09-11 | 1990-09-11 | Method of forming three-dimensional circuitry |
US580758 | 1990-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04245693A true JPH04245693A (ja) | 1992-09-02 |
JPH0758827B2 JPH0758827B2 (ja) | 1995-06-21 |
Family
ID=24322444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3259632A Expired - Lifetime JPH0758827B2 (ja) | 1990-09-11 | 1991-09-11 | 印刷回路の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5197184A (ja) |
EP (1) | EP0476868B1 (ja) |
JP (1) | JPH0758827B2 (ja) |
DE (1) | DE69111004T2 (ja) |
ES (1) | ES2074662T3 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272895A (ja) * | 2004-12-16 | 2010-12-02 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5180311A (en) * | 1991-01-22 | 1993-01-19 | Hughes Aircraft Company | Resilient interconnection bridge |
JPH07105420B2 (ja) * | 1991-08-26 | 1995-11-13 | ヒューズ・エアクラフト・カンパニー | 成形された接点をもった電気接続 |
US5334802A (en) * | 1992-09-02 | 1994-08-02 | Texas Instruments Incorporated | Method and configuration for reducing electrical noise in integrated circuit devices |
US5288235A (en) * | 1992-12-14 | 1994-02-22 | Hughes Aircraft Company | Electrical interconnects having a supported bulge configuration |
US5295838A (en) * | 1993-01-14 | 1994-03-22 | Hughes Aircraft Company | Raised feature/gold dot pressure interconnections of rigid-flex circuits and rigid circuit boards |
US5435733A (en) * | 1993-11-12 | 1995-07-25 | Hughes Aircraft Company | Connector assembly for microelectronic multi-chip-module |
CA2135241C (en) * | 1993-12-17 | 1998-08-04 | Mohi Sobhani | Cavity and bump interconnection structure for electronic packages |
US5468917A (en) * | 1994-03-23 | 1995-11-21 | International Business Machines Corporation | Circuitized structure including flexible circuit with elastomeric member bonded thereto |
US6232866B1 (en) | 1995-09-20 | 2001-05-15 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Composite material switches |
US5937512A (en) * | 1996-01-11 | 1999-08-17 | Micron Communications, Inc. | Method of forming a circuit board |
US6236445B1 (en) | 1996-02-22 | 2001-05-22 | Hughes Electronics Corporation | Method for making topographic projections |
US5738530A (en) * | 1996-05-28 | 1998-04-14 | Packard Hughes Interconnect Company | Contact pad having metallically anchored elastomeric electrical contacts |
US5747358A (en) * | 1996-05-29 | 1998-05-05 | W. L. Gore & Associates, Inc. | Method of forming raised metallic contacts on electrical circuits |
JP3759755B2 (ja) * | 1996-05-29 | 2006-03-29 | ダブリュ.エル.ゴア アンド アソシエイツ,インコーポレイティド | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 |
US6103992A (en) * | 1996-11-08 | 2000-08-15 | W. L. Gore & Associates, Inc. | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias |
US6246548B1 (en) * | 1997-03-24 | 2001-06-12 | Maxtor Corporation | Mechanically formed standoffs in a circuit interconnect |
US5963426A (en) * | 1997-05-19 | 1999-10-05 | Raytheon Company | Electronic micropackaging assembly and its fabrication |
DE69703301T2 (de) * | 1997-07-23 | 2001-04-05 | Molex Inc | Elektrischer Schalter und Schaltungsanordnung |
JPH11238831A (ja) * | 1997-12-16 | 1999-08-31 | Shinko Electric Ind Co Ltd | テープキャリア及びその製造方法 |
US6230402B1 (en) * | 1999-02-17 | 2001-05-15 | Scitex Digital Printing, Inc. | Electrical contact termination for a flexible circuit |
GB2352315B (en) | 1999-07-19 | 2003-12-03 | Nokia Mobile Phones Ltd | Sim card reader |
US6849168B2 (en) * | 2000-11-13 | 2005-02-01 | Kval, Inc. | Electrochemical microsensor package |
JP2003344451A (ja) * | 2002-05-30 | 2003-12-03 | Advantest Corp | プローブカード、プローブカード製造方法、及び接触子 |
US6898850B2 (en) * | 2002-08-06 | 2005-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing circuit board and communication appliance |
US6869291B2 (en) * | 2002-09-19 | 2005-03-22 | Delphi Technologies, Inc. | Electrical connector having improved elastomeric contact pressure pad |
JP2006101631A (ja) * | 2004-09-29 | 2006-04-13 | Fanuc Ltd | 静電モータ及びその製造方法 |
US7637009B2 (en) * | 2006-02-27 | 2009-12-29 | Sv Probe Pte. Ltd. | Approach for fabricating probe elements for probe card assemblies using a reusable substrate |
JP4896247B2 (ja) * | 2010-04-23 | 2012-03-14 | 株式会社メイコー | プリント基板の製造方法及びこれを用いたプリント基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51104570A (en) * | 1975-03-12 | 1976-09-16 | Kuranosuke Ito | Metsukikairono tenshaahaisenban |
US4125310A (en) * | 1975-12-01 | 1978-11-14 | Hughes Aircraft Co | Electrical connector assembly utilizing wafers for connecting electrical cables |
JPS59197191A (ja) * | 1983-04-22 | 1984-11-08 | セイコーインスツルメンツ株式会社 | 回路基板およびその製造方法 |
JPS6345888A (ja) * | 1986-08-13 | 1988-02-26 | 宇部興産株式会社 | バンプ付配線板の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2955351A (en) * | 1954-12-28 | 1960-10-11 | Plast O Fab Circuits Inc | Method of making a printed circuit |
US2961746A (en) * | 1956-06-18 | 1960-11-29 | Aladdin Ind Inc | Printed circuits |
US3039177A (en) * | 1957-07-29 | 1962-06-19 | Itt | Multiplanar printed circuit |
US3158926A (en) * | 1960-06-06 | 1964-12-01 | Borg Warner | Method of making an electrical terminal board |
US3350250A (en) * | 1962-03-21 | 1967-10-31 | North American Aviation Inc | Method of making printed wire circuitry |
US3324014A (en) * | 1962-12-03 | 1967-06-06 | United Carr Inc | Method for making flush metallic patterns |
US4453795A (en) * | 1975-12-01 | 1984-06-12 | Hughes Aircraft Company | Cable-to-cable/component electrical pressure wafer connector assembly |
US4116517A (en) * | 1976-04-15 | 1978-09-26 | International Telephone And Telegraph Corporation | Flexible printed circuit and electrical connection therefor |
US4566184A (en) * | 1981-08-24 | 1986-01-28 | Rockwell International Corporation | Process for making a probe for high speed integrated circuits |
US4564423A (en) * | 1984-11-28 | 1986-01-14 | General Dynamics Pomona Division | Permanent mandrel for making bumped tapes and methods of forming |
US4878990A (en) * | 1988-05-23 | 1989-11-07 | General Dynamics Corp., Pomona Division | Electroformed and chemical milled bumped tape process |
-
1990
- 1990-09-11 US US07/580,758 patent/US5197184A/en not_active Expired - Fee Related
-
1991
- 1991-08-29 EP EP91307916A patent/EP0476868B1/en not_active Expired - Lifetime
- 1991-08-29 ES ES91307916T patent/ES2074662T3/es not_active Expired - Lifetime
- 1991-08-29 DE DE69111004T patent/DE69111004T2/de not_active Expired - Fee Related
- 1991-09-11 JP JP3259632A patent/JPH0758827B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51104570A (en) * | 1975-03-12 | 1976-09-16 | Kuranosuke Ito | Metsukikairono tenshaahaisenban |
US4125310A (en) * | 1975-12-01 | 1978-11-14 | Hughes Aircraft Co | Electrical connector assembly utilizing wafers for connecting electrical cables |
JPS59197191A (ja) * | 1983-04-22 | 1984-11-08 | セイコーインスツルメンツ株式会社 | 回路基板およびその製造方法 |
JPS6345888A (ja) * | 1986-08-13 | 1988-02-26 | 宇部興産株式会社 | バンプ付配線板の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272895A (ja) * | 2004-12-16 | 2010-12-02 | Shinko Electric Ind Co Ltd | 半導体パッケージの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0476868B1 (en) | 1995-07-05 |
EP0476868A1 (en) | 1992-03-25 |
ES2074662T3 (es) | 1995-09-16 |
JPH0758827B2 (ja) | 1995-06-21 |
DE69111004D1 (de) | 1995-08-10 |
US5197184A (en) | 1993-03-30 |
DE69111004T2 (de) | 1996-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04245693A (ja) | 印刷回路の製造方法 | |
US5364277A (en) | Three-dimensional electroformed circuitry | |
US5390412A (en) | Method for making printed circuit boards | |
EP0843955B1 (en) | Method of forming raised metallic contacts on electrical circuits | |
US5326412A (en) | Method for electrodepositing corrosion barrier on isolated circuitry | |
US5207887A (en) | Semi-additive circuitry with raised features using formed mandrels | |
US4912020A (en) | Printed circuit boards and method for manufacturing printed circuit boards | |
EP0476867B1 (en) | Method using a permanent mandrel for manufacture of electrical circuitry | |
EP0529578B1 (en) | Semi-additive circuitry with raised features using formed mandrels | |
JPH01260886A (ja) | プリント基板の製造方法 | |
CN115190701B (zh) | 一种埋入式线路封装基板及其加工方法 | |
US6230402B1 (en) | Electrical contact termination for a flexible circuit | |
US5158466A (en) | Metallically encapsulated elevated interconnection feature | |
US3594493A (en) | Printed circuit assemblies and method | |
EP0426665A1 (en) | PROCESS FOR THE MANUFACTURE OF PRINTED CIRCUIT BOARDS. | |
JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
CN115279043A (zh) | 一种直连pcb板的加工方法 | |
JP2675592B2 (ja) | スルーホール基板の製造方法 | |
JPH0669634A (ja) | プリント配線板の製造方法 | |
JPH01152689A (ja) | 多層印刷配線板の製造方法 | |
JP4635395B2 (ja) | 半導体回路検査治具の製造方法 | |
JPH07131136A (ja) | 厚膜配線基板の製造方法 | |
JP3410137B2 (ja) | プリント配線基板の製造方法 | |
KR20050025860A (ko) | 다층 인쇄회로기판의 제조방법 | |
JPH01293694A (ja) | プリント配線基板の製造方法 |