JPH07302665A - 接続部材の製造方法 - Google Patents

接続部材の製造方法

Info

Publication number
JPH07302665A
JPH07302665A JP9634194A JP9634194A JPH07302665A JP H07302665 A JPH07302665 A JP H07302665A JP 9634194 A JP9634194 A JP 9634194A JP 9634194 A JP9634194 A JP 9634194A JP H07302665 A JPH07302665 A JP H07302665A
Authority
JP
Japan
Prior art keywords
insulating layer
dry film
copper foil
resist
temporary substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9634194A
Other languages
English (en)
Inventor
Yoshiaki Tsubomatsu
良明 坪松
Naoki Fukutomi
直樹 福富
Akio Yamazaki
聡夫 山崎
Hiroto Ohata
洋人 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP9634194A priority Critical patent/JPH07302665A/ja
Publication of JPH07302665A publication Critical patent/JPH07302665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)

Abstract

(57)【要約】 【目的】金属接続部が微細ピッチで形成された接続部材
の製造法を提供する。 【構成】電解銅箔の粗化面上にドライフィルムレジスト
をラミネートし、ドライフィルムレジストをドライフィ
ルムレジスト上にラミネートし、露光・現像により銅箔
に達する凹部を形成し、シアン化金酸カリウム浴から、
電気めっき法でドライフィルムソルダーレジストの表面
より突出した金属接続部を形成し、塩化第二銅溶液で銅
箔を化学エッチング後、ドライフィルムレジストを剥離
して金属接続部を有する絶縁シートを得た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、微細ピッチに配置され
た相対する電極間を電気的に導通させる接続部材の製造
方法に関する。
【0002】
【従来の技術】従来、微細ピッチに配置された相対する
電極を電気的に導通させる接続部材として、導電粒子を
有機接着剤に分散させて加熱圧着により接続する方式
や、耐熱絶縁フィルムを貫通する金属接続部を所定の密
度で配置したフィルム材を相対する電極間に挟んで圧着
により電気的導通を確保する方式等があった。また、金
属接続部の片面に電気的に接続した展開配線パターンを
有するもの等があった。導電粒子を有機接着剤に分散さ
せ加熱圧着する方式では、接続ピッチが小さくなると隣
接電極間にも粒子が高密度状態で存在してしまい、絶縁
性が不十分になる等の問題があった。
【0003】
【発明が解決しようとする課題】このような背景から、
金属接続部を所定のピッチで配置したフィルム基材が提
案されている(「高密度実装用マイクロフィルムコネク
タ」:電子材料,P28(1992年11月号)、「整
列した微細ピッチ」:NIKKEI MICRODEV
ICES,P15(1992年3月号))。
【0003】金属接続部はポリイミド層から上下に突出
しており、この上下の突出部が相対する電極間に接触、
あるいは、接合して電気的導通を確保する。製造方法
は、銅箔上にポリイミド層を形成し、所定箇所のポリイ
ミド層を除去し更にポリイミド層が除去され露出した銅
箔に凹部を形成し、めっき法で凹部から金属接続部を形
成するものである。すなわち、この方式では、銅箔に形
成される凹部の深さが突出接続部の高さに相当すること
になり、特に、微細ピツチで金属接続部を配置する場
合、エッチング液が微細穴内にうまく入らずに、結果と
して銅箔の凹部エッチング精度が低下する等の懸念があ
る。また、片面に展開配線パターンを有するシートにつ
いても、エッチング法で形成するため、微細化が困難で
あった。本発明は、金属接続部が微細ピッチで形成でき
る接続部材の製造法を提供するものである。
【0004】
【課題を解決するための手段】本発明は、導電性を有す
る仮基板上に第一の絶縁層を形成し、第一の絶縁層上
に、第一の絶縁層と除去条件の異なる第二の絶縁層を形
成し、第二の絶縁層表面から仮基板に達する凹部を所定
の位置に形成し、仮基板を電極として電気めっき法によ
り第二の絶縁層表面以上の高さの金属めっきを析出さ
せ、仮基板、続けて、第一の絶縁層を除去して仮基板側
の金属めっき部を第二の絶縁層から所定の厚さを突出さ
せる接続部材の製造方法である。導電性の仮基板として
は、電解銅箔、圧延銅箔が使用される。第一、第二の絶
縁層は感光性樹脂が好ましい。
【0005】
【実施例】本発明の実施例を図1によって説明する。外
形250mm角、厚さ12μmの電解銅箔1(日本電解
株式会社製:商品名SLP−12)の粗化面上にドライ
フィルムレジスト2(日立化成工業株式会社製:商品名
HS−415ED)をラミネートした。次に、ドライフ
ィルムソルダーレジスト3(日立化成工業株式会社製:
商品名Sr−2300G)をドライフィルムレジスト2
上にラミネートし(図1−a)、公知の露出・現像によ
り銅箔に達する凹部4を形成した(図1−b)。次に、
シアン化金酸カリウム浴から、電気めっき法により電流
密1.0A/dm2 でドライフィルムソルダーレジスト
2の表面より突出した金属接続部5を形成した(図1−
c)。次に、塩化第二銅溶液で銅箔1を化学エッチング
後、ドライフィルムレジスト2を3.0wt%の水酸化
カリウム溶液で剥離して金属接続部を有する絶縁シート
を得た。この場合、接続部径は40μm、金属接続部の
配置ピッチは80μmであった。
【0006】本発明の他の実施例を図2によって説明す
る。外形250mm角、厚さ12μmの電解銅箔1(日
本電解株式会社製:商品名SLP−12)の粗化面上に
ドライフィルムレジスト(日立化成工業株式会社製:商
品名HS−415ED)をラミネートし、公知の露出・
現像により第一のレジストパターン6を形成した(図2
−a)。次に、シアン化金酸カリウム浴から、電気めっ
き法により電流密1.0A/dm2 で第一の配線パター
ン7を形成した(図2−b)。続いて、ドライフィルム
ソルダーレジスト(日立化成工業株式会社製:商品名S
r−2300G)を第一の配線7及びレジストパターン
6上にラミネートし、露出・現像により所定の位置に第
一の配線に達する凹部8を有する第二のレジストパター
ン9を形成した。次に、前述の電気金めっき法により凹
部8内に第二のレジストパターン以上の厚さを有する金
属接続部10を形成した。次に、塩化第二銅溶液で銅箔
1を化学エッチング後、第一のレジストパターン6を
3.0wt%の水酸化カリウム溶液で剥離して金属接続
部を有する絶縁シートを得た。この場合、接続部径は4
0μm、第一の配線パターンの配線ピッチは80μmで
あった。(図2−e)。
【0007】
【発明の効果】本発明により、接続部の加工精度が著し
く向上するとともに、接続部材を安定的に製造可能にな
った。また、展開配線パターン(図2−7)を有する接
続部材についても、第一の配線パターンはレジストの解
像度と同程度に形成できるため、パターンの高密度・高
精度化が容易になった。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図である。
【図2】本発明の他の実施例を示す断面図である。
【符号の説明】
1 銅箔 2 第一のレジスト 3 第二のレジスト 4 凹部 5 接続部 6 第一のレジストパターン 7 第一の配線パターン 8 凹部 9 第二のレジストパターン 10 接続部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 洋人 茨城県つくば市和台48番 日立化成工業株 式会社筑波開発研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】(A)導電性を有する仮基板上に第一の絶
    縁層を形成し、(B)第一の絶縁層上に、第一の絶縁層
    と除去条件の異なる第二の絶縁層を形成し、(C)第二
    の絶縁層表面から仮基板に達する凹部を所定の位置に形
    成し、(D)仮基板を電極として電気めっき法により第
    二の絶縁層表面以上の高さの金属めっきを析出させ、
    (E)仮基板、続けて、第一の絶縁層を除去して仮基板
    側の金属めっき部を第二の絶縁層から所定の厚さを突出
    させる、ことを特徴とする接続部材の製造方法。
  2. 【請求項2】第一の絶縁層をパターン加工して第一の絶
    縁層と接する仮基板の所望する部分を露出させ、仮基板
    を電極として電気めっき法で所定の配線導体を形成させ
    る工程を含むことを特徴とする請求項1記載の接続部材
    の製造方法。
JP9634194A 1994-05-10 1994-05-10 接続部材の製造方法 Pending JPH07302665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9634194A JPH07302665A (ja) 1994-05-10 1994-05-10 接続部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9634194A JPH07302665A (ja) 1994-05-10 1994-05-10 接続部材の製造方法

Publications (1)

Publication Number Publication Date
JPH07302665A true JPH07302665A (ja) 1995-11-14

Family

ID=14162316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9634194A Pending JPH07302665A (ja) 1994-05-10 1994-05-10 接続部材の製造方法

Country Status (1)

Country Link
JP (1) JPH07302665A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG79996A1 (en) * 1997-10-09 2001-04-17 Molex Inc Card connector with improved grounding terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG79996A1 (en) * 1997-10-09 2001-04-17 Molex Inc Card connector with improved grounding terminal

Similar Documents

Publication Publication Date Title
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP3154713B2 (ja) 異方性導電膜およびその製造方法
US5326412A (en) Method for electrodepositing corrosion barrier on isolated circuitry
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
JPH08307028A (ja) 回路カード及びその製造方法
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
CN109413836A (zh) 电路板及其制备方法
JP4288814B2 (ja) 半導体検査治具及びその製造方法
CN115190701A (zh) 一种埋入式线路封装基板及其加工方法
JPH07302665A (ja) 接続部材の製造方法
CN109757037A (zh) 高密度电路板及其制作方法
TWI280827B (en) Circuit board manufacturing method
JPH1079568A (ja) プリント配線板の製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
CN100455162C (zh) 电路板的制造方法
JP2003224348A (ja) 高密度プリント配線板及びその製造方法
JPS6141303B2 (ja)
JP4635395B2 (ja) 半導体回路検査治具の製造方法
JPH04335596A (ja) スルーホールプリント配線基板の製造方法
JPH05198901A (ja) プリント回路基板およびその製造方法
JPH07307565A (ja) 配線板の製造方法
CN113993293A (zh) 一种细线路板制备方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216