KR20180068595A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20180068595A
KR20180068595A KR1020160170446A KR20160170446A KR20180068595A KR 20180068595 A KR20180068595 A KR 20180068595A KR 1020160170446 A KR1020160170446 A KR 1020160170446A KR 20160170446 A KR20160170446 A KR 20160170446A KR 20180068595 A KR20180068595 A KR 20180068595A
Authority
KR
South Korea
Prior art keywords
film
contact
disposed
capping
capping pattern
Prior art date
Application number
KR1020160170446A
Other languages
English (en)
Inventor
김락환
김병희
강상범
이종진
정은지
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160170446A priority Critical patent/KR20180068595A/ko
Priority to US15/668,029 priority patent/US10388563B2/en
Publication of KR20180068595A publication Critical patent/KR20180068595A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는, 하부막, 상기 하부막 상에 배치되는 상부막, 상기 하부막과 상기 상부막 사이에 배치되어 상기 하부막과 상기 상부막을 전기적으로 연결하는 컨택, 상기 컨택의 둘레를 감싸고, 상기 컨택의 상면을 덮는 캡핑 패턴, 상기 캡핑 패턴의 둘레를 감싸고, 상기 캡핑 패턴의 하면 및 상기 컨택의 하면을 덮는 배리어 막 및 상기 하부막과 상기 상부막 사이에 배치되고, 상기 배리어 막의 둘레를 감싸도록 배치되는 층간 절연막으로, 상기 캡핑 패턴의 상면을 노출시키는 층간 절연막을 포함하고, 상기 캡핑 패턴은, 산화물(oxide)에 대해 식각 선택성을 갖는 물질을 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다.
최근, 반도체 장치는 소형화 되고, 고성능화 되고 있다. 이에 따라, 반도체 장치에 포함된 컨택의 치수도 점점 감소되고 있다. 컨택 저항을 감소시키기 위해, 컨택 갭 필(gap fill) 물질의 변경이 필요할 수 있다. 예를 들어, 코발트가 컨택의 갭 필 물질로 이용되는 경우, 배리어 막의 두께가 감소될 수 있다.
한편, 컨택 구조체는, 후속 공정 중에 손상될 가능성이 있을 수 있다. 컨택 의 손상은, 반도체 장치의 생산성을 감소시킬 수 있다. 따라서, 후속 공정에서 컨택의 손상될 가능성을 감소시키는 것이 중요하다.
본 발명이 해결하고자 하는 기술적 과제는 컨택 구조체의 손상을 방지하여 반도체 장치의 수율을 향상시킬 수 있는 반도체 장치 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 하부막, 상기 하부막 상에 배치되는 상부막, 하부막과 상부막 사이에 배치되어 하부막과 상부막을 전기적으로 연결하는 컨택, 컨택의 둘레를 감싸고, 컨택의 상면을 덮는 캡핑 패턴, 캡핑 패턴의 둘레를 감싸고, 캡핑 패턴의 하면 및 컨택의 하면을 덮는 배리어 막 및 하부막과 상부막 사이에 배치되고, 배리어 막의 둘레를 감싸도록 배치되는 층간 절연막으로, 캡핑 패턴의 상면을 노출시키는 층간 절연막을 포함하고, 캡핑 패턴은, 산화물(oxide)에 대해 식각 선택성을 갖는 물질을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 반도체 장치는, 제1 영역을 포함하는 하부막, 상기 하부막 상에 배치되는 층간 절연막, 상기 층간 절연막 내에 배치되고, 상기 층간 절연막을 관통하여 상기 제1 영역의 적어도 일부를 노출시키는 컨택 트렌치, 상기 컨택 트렌치의 양 측벽을 따라 배치되는 제1 부분과 상기 컨택 트렌치의 바닥면을 따라 배치되는 제2 부분을 포함하는 배리어 막, 상기 컨택 트렌치의 일부를 채우고, 상기 배리어 막의 상기 제1 부분과 이격되어 배치되는 컨택, 상기 컨택 트렌치 내에, 상기 컨택과 상기 배리어 막의 상기 제1 부분 사이에 배치되는 라이너 및 상기 컨택 및 상기 라이너 상에 배치되고, 상기 컨택 트렌치의 나머지 일부를 채우도록 배치되는 캡핑 막을 포함하고, 상기 캡핑 막과 상기 라이너는 루테늄(ruthenium)과 텅스텐(tungsten) 중 어느 하나를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다.
도 2는 도 1의 컨택 구조체의 평면도이다.
도 3은 도 1의 컨택 구조체의 사시도이다.
도 4 내지 도 9는 도 1의 A-A' 선을 따라 절단한 단면도이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 5를 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 반도체 장치의 레이아웃도이다. 도 1에서는 도시의 명확성을 위해 층간 절연막의 도시를 생략하였다. 도 2는 도 1의 컨택 구조체의 평면도이다. 도 3은 도 1의 컨택 구조체의 사시도이다. 도 4 및 도 5는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 기술적 사상에 따른 반도체 장치는, 하부막(100), 배선(300) 및 컨택 구조체(200)를 포함할 수 있다.
하부막(100)은, 예를 들어, 기판일 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 하부막(100)은, 예를 들어, 기판 상에 배치되는 층간 절연막 중 하나일 수 있다.
하부막(100)은 예를 들어, 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 하부막(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 하부막(100)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
하부막(100)은, 제1 영역(110)을 포함할 수 있다. 제1 영역(110)은, 예를 들어, 하부막(100) 내에 형성되는 트랜지스터의 소오스 또는 드레인일 수 있다. 또는, 제1 영역(110)은, 예를 들어, 하부막(100) 내에 형성되는 트랜지스터의 게이트 전극일 수 있다. 또는, 제1 영역(110)은, 예를 들어, 하부막(100) 내에 형성되는 다이오드 등일 수 있다. 다시 말해서, 제1 영역(110)은, 후술할 배선(300)과 컨택 구조체(200)를 통해 전기적으로 연결시켜야할, 하부막(100) 내에 형성된 회로 요소일 수 있다. 그러나 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 영역(110)은, 회로 요소와 컨택 구조체(200)를 연결시키기 위한 구성 요소일 수도 있다.
제1 식각 정지막(205)은, 하부막(100) 상에 배치될 수 있다. 제1 식각 정지막(205)은, 예를 들어, 제1 영역(110)의 일부를 덮도록, 제1 영역(110) 상에도 형성될 수 있다. 제1 식각 정지막(205)은, 컨택 구조체(200)를 제1 영역(110)과 접속시키기 위한, 불연속적인 패턴일 수 있다. 예를 들어, 제1 식각 정지막(205)은, 컨택 구조체(200)가 제1 영역(110)과 접속되는 부분에는 형성되지 않을 수 있다. 제1 식각 정지막(205)은, 컨택 트렌치(211) 형성 시, 과도한 식각을 막아, 하부막(100)의 손실을 방지할 수 있다.
층간 절연막(210)은, 제1 식각 정지막(205) 상에 배치될 수 있다. 층간 절연막(210)은 배선 사이의 커플링 현상을 경감시키기 위해 예를 들어, 저유전율 물질, 산화막, 질화막 및 산질화막 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, FOX(Flowable Oxide), TOSZ(Tonen SilaZen), USG(Undoped Silica Glass), BSG(Borosilica Glass), PSG(PhosphoSilica Glass), BPSG(BoroPhosphoSilica Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), CDO(Carbon Doped silicon Oxide), Xerogel, Aerogel, Amorphous Fluorinated Carbon, OSG(Organo Silicate Glass), Parylene, BCB(bis-benzocyclobutenes), SiLK, polyimide, porous polymeric material 또는 이들의 조합을 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 층간 절연막(210)은, 제1 식각 정지 막(205)과 식각 선택성을 갖는 물질을 포함할 수 있다.
층간 절연막(210)은, 컨택 구조체(200)를 포함할 수 있다. 컨택 구조체(200)는, 컨택 트렌치(211), 배리어 막(213), 컨택(219) 및 캡핑 패턴(212)을 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 컨택 구조체(200)는, 필요에 따라, 다른 막을 더 포함할 수 있음은 물론이다.
층간 절연막(210)은, 컨택 트렌치(211)를 포함할 수 있다. 컨택 트렌치(211)는, 층간 절연막(210) 내에 배치되어, 층간 절연막(210)을 관통할 수 있다. 컨택 트렌치(211)는, 제1 영역(110)의 적어도 일부를 노출시킬 수 있다.
도면에서, 컨택 트렌치(211)의 측벽이, 하부막(100)의 상면을 기준으로 임의의 기울기를 갖는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 컨택 트렌치(211)의 측벽은, 제조 공정에 따라, 하부막(100)의 상면에 대해 수직인 기울기를 가질 수 있음은 물론이다.
배리어 막(213)은, 컨택 트렌치(211)를 전부 채우지 않을 수 있다.
배리어 막(213)은, 제1 부분(213-1)과 제2 부분(213-2)을 포함할 수 있다. 배리어 막(213)의 제1 부분(213-1)은, 컨택 트렌치(211)의 양 측벽을 따라 배치되는 부분일 수 있다. 배리어 막(213)의 제1 부분(213-1)은, 컨택 트렌치(211)의 양 측벽을 따라 컨포말하게(conformally) 형성될 수 있다.
배리어 막(213)의 제2 부분(213-2)은, 컨택 트렌치(211)의 바닥면을 따라 배치되는 부분일 수 있다. 배리어 막(213)의 제2 부분(213-2)은, 컨택 트렌치(211)의 바닥면을 따라 컨포말하게 형성될 수 있다. 배리어 막(213)의 제2 부분(213-2)의 적어도 일부는, 예를 들어, 제1 영역(110) 상에 배치될 수 있다. 몇몇 실시예에서, 배리어 막(213)의 제2 부분(213-2)의 적어도 일부는, 제1 영역(110)과 직접 접할 수 있다.
배리어 막(213)은, 후술할 캡핑 막(212a) 상에는 배치되지 않을 수 있다. 다시 말해서, 배리어 막(213)은, 캡핑 패턴(212)의 상면(212U) 상에는 배치되지 않을 수 있다.
배리어 막(213)은, 예를 들어, 타이타늄 나이트라이드(TiN)를 포함할 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 컨택(219)에 포함된 물질이 층간 절연막(210)으로 이동하는 것을 방지시킬 수 있는 물질이라면 배리어 막(213)에 포함될 수 있음은 물론이다.
컨택(219)은 배리어 막(213)의 제1 부분(213-1)과 이격되도록, 컨택 트렌치(211) 내에 배치될 수 있다. 컨택(219)은, 컨택 트렌치(211)의 일부만을 채울 수 있다. 예를 들어, 하부막(100)의 상면을 기준으로, 컨택(219)의 상면(219U)은, 층간 절연막(210)의 상면(210U) 보다 아래에 있을 수 있다. 컨택(219)의 하면(219L)과 제1 영역(110) 사이에는, 배리어 막(213)의 제2 부분(213-2)이 위치할 수 있다.
도면에서, 컨택(219)이 컨택 트렌치(211)의 프로파일을 따른 형상을 갖는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 컨택(219)은, 컨택 트렌치(211)의 일부를 채우고, 배리어 막(213)의 제1 부분(213-1)과 이격되어 컨택 트렌치(211) 내에 배치된다면, 도시된 바와 상이한 형상을 가질 수 있음은 물론이다.
컨택(219)은 예를 들어, 코발트를 포함할 수 있다. 컨택(219)은, 하부막(100)과 후술할 상부막(310)을 전기적으로 연결시킬 수 있다. 구체적으로, 컨택(219)은, 하부막(100)의 제1 영역(110)과, 상부막(310)의 배선(300)을 전기적으로 연결시켜줄 수 있다.
캡핑 패턴(212)은, 컨택(219)의 둘레를 감싸고, 컨택(219)의 상면(219U)을 덮을 수 있다. 캡핑 패턴(212)은, 컨택(219)의 하면(219L) 상에는 배치되지 않을 수 있다. 캡핑 패턴(212)은, 캡핑 막(212a)과 라이너(212b)를 포함할 수 있다.
라이너(212b)는, 컨택(219)의 둘레를 감싸는 부분일 수 있다. 또한, 라이너(212b)는, 컨택(219)과 배리어 막(213)의 제1 부분(213-1)이 이격되는 공간에 배치될 수 있다. 다시 말해서, 라이너(212b)는, 컨택 트렌치(211) 내에, 배리어 막(213)의 제1 부분(213-1)과 컨택(219) 사이에 개재될 수 있다. 라이너(212b)는, 예를 들어, 컨택(219)과 배리어 막(213)의 제2 부분(213-2) 사이에는 개재되지 않을 수 있다.
캡핑 막(212a)은 컨택(219) 및 라이너(212b) 상에 배치되는 부분일 수 있다. 캡핑 막(212a)은, 컨택(219)이 컨택 트렌치(211)의 일부를 채우고 남은 컨택 트렌치(211)의 부분을 채우도록 배치될 수 있다.
몇몇 실시예에서, 컨택 구조체(200)의 상면인 캡핑 패턴(212)의 상면(212U)은, 층간 절연막(210)의 상면(210U)과 실질적으로 동일 평면 상에 놓일 수 있다. 컨택 구조체(200)는, 층간 절연막(210)을 관통하도록 배치될 수 있다. 다시 말해서, 층간 절연막(210)은, 배리어 막(213)의 둘레를 감싸고, 캡핑 패턴(212)의 상면(212U)을 노출시키도록 배치될 수 있다.
배리어 막(213)은, 캡핑 패턴(212)의 둘레를 감싸고, 캡핑 패턴(212)의 하면(212L) 및 컨택(219)의 하면(219L)을 덮을 수 있다.
캡핑 패턴(212)은 산화물(oxide)에 대해 식각 선택성(etch selectivity)을 갖는 물질을 포함할 수 있다. 여기서 식각 선택성은, 산화물을 식각할 수 있는 식각액을 이용하여 산화물을 포함하는 구성 요소에 대한 식각 공정을 수행하는 동안, 캡핑 패턴(212)은 실질적으로 식각되지 않는 것을 의미할 수 있다. 즉, 산화물을 식각할 수 있는 식각액에 대해, 캡핑 패턴(212)이 반응하지 않는 것을 의미할 수 있다. 또한, 반대로, 캡핑 패턴(212)을 식각할 수 있는 식각액을 이용하여 캡핑 패턴(212)에 대한 식각 공정을 수행하는 동안, 산화물을 포함하는 구성요소는 실질적으로 식각되지 않는 것을 의미할 수 있다. 이 때, 산화물을 포함하는 구성 요소는, 예를 들어, 상부막(310)일 수 있다. 캡핑 패턴(212)은, 예를 들어, 루테늄(ruthenium)과 텅스텐(tungsten) 중 어느 하나를 포함할 수 있다.
본 발명의 기술적 사상에 따른 반도체 장치는, 컨택(219)의 둘레를 감싸고 상면을 덮는 캡핑 패턴(212)을 층간 절연막(210) 내에 배치하고, 캡핑 패턴(212)이 산화물에 대해 식각 선택성을 갖는 물질을 포함하도록 함으로써, 후속 공정에서 발생될 수 있는 컨택(219)의 손실을 현저히 감소시킬 수 있다.
구체적으로, 캡핑 패턴(212)이 산화물에 대해 식각 선택성을 갖는 물질을 포함하는 경우, 후속 공정 중 불산(HF) 등을 이용한 식각 공정에서 캡핑 패턴(212)은 실질적으로 거의 식각되지 않을 수 있다. 이 때, 캡핑 패턴(212)이 컨택(219)의 둘레 및 상면을 덮도록 배치되기 때문에, 컨택(219)의 손상 가능성은 현저히 감소될 수 있다. 컨택(219)의 상면뿐만 아니라 둘레까지 감싸는 경우 컨택(219)이 캡핑 패턴(212)에 의해 완전히 보호될 수 있기 때문에, 캡핑 패턴(212)이 컨택(219)의 상면만 덮는 경우에 비해, 후속 공정에서 발생될 수 있는 컨택(219)의 손실 가능성을 현저히 감소시킬 수 있다. 여기서 후속 공정은, 예를 들어, 배선 형성을 위해 상부막(310)을 식각하는 공정 및 세정 공정 등을 포함할 수 있다. 예를 들어, 후술할 배선(300)을 형성하기 위해 산화물을 포함하는 상부막(310)을 식각하는 공정 등에 있어서, 캡핑 패턴(212)은, 산화물에 대한 식각 선택성을 갖는 물질을 포함하기 때문에, 실질적으로 식각되지 않을 수 있다.
제2 식각 정지막(305)은, 층간 절연막(210) 상에 배치될 수 있다. 제2 식각 정지막(305)은, 캡핑 패턴(212)의 일부를 덮도록, 컨택 구조체(200) 상에도 형성될 수 있다. 제2 식각 정지막(305)은, 배선(300)을 컨택 구조체(200)와 접속시키기 위한, 불연속적인 패턴일 수 있다. 예를 들어, 제2 식각 정지막(305)은, 컨택 구조체(200)가 배선(300)과 접속되는 부분에는 형성되지 않을 수 있다. 제2 식각 정지막(305)은, 비아 홀(311) 형성 시, 과도한 식각을 막아, 컨택 구조체(200) 등의 손실을 방지할 수 있다.
도면에서, 제1 식각 정지막(205)과 제2 식각 정지막(305)이 단일 막 구조인 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 식각 정지막(205)과 제2 식각 정지막(305)은, 다중 막 구조일 수 있다.
상부막(310)은, 제2 식각 정지막(305) 상에 배치될 수 있다. 또한, 상부막(310)은, 컨택 구조체(200)의 캡핑 패턴(212)의 상면(212U) 상에 배치될 수 있다. 이에 따라, 컨택 구조체(200) 및 층간 절연막(210)은, 하부막(100)과 상부막(310) 사이에 배치될 수 있다. 상부막(310)은, 예를 들어, 산화물을 포함할 수 있다.
본 발명의 기술적 사상에 따른 반도체 장치는, 산화물을 포함하는 상부막(310)을 식각하여 비아 홀(311)을 형성하는 식각 공정에서, 캡핑 패턴(212)이 산화물에 대해 식각 선택성을 갖는 물질을 포함하기 때문에, 캡핑 패턴(212)은 실질적으로 식각되지 않을 수 있다. 이 경우, 캡핑 패턴(212)이 컨택(219)의 둘레 및 상면을 덮도록 배치되기 때문에, 컨택(219)은 비아 홀(311)을 형성하기 위한 상부막(310)의 식각 공정 중, 보호될 수 있다. 이는, 컨택(219) 형성 후, 후속 공정에서 발생될 수 있는 컨택(219)의 손실 가능성을 현저히 감소시킬 수 있다.
상부막(310)은 비아 홀(311)과 비아 홀(311) 내부에 배치되는 배선(300)을 포함할 수 있다.
비아 홀(311)은 상부막(310) 내에 배치될 수 있다. 비아 홀(311)은, 상부막(310)을 관통하여, 캡핑 패턴(212)의 상면(212U)의 적어도 일부를 노출시킬 수 있다. 비아 홀(311)은, 예를 들어, 캡핑 패턴(212)의 상면(212U)만을 노출시키도록 형성될 수 있다. 또는, 도 5에서와 같이, 비아 홀(311)은, 캡핑 패턴(212)의 상면(212U)의 일부와, 층간 절연막(210)의 상면(210U)의 일부를 노출시키도록 형성될 수도 있다.
비아 홀(311)에는, 예를 들어, 금속 물질이 채워져, 배선(300)이 형성될 수 있다. 배선(300)은, 상부막(310)을 관통하도록 배치될 수 있다. 배선(300)은, 컨택 구조체(200)를 통해, 하부막(100)의 제1 영역(110)과 전기적으로 연결될 수 있다.
비아 홀(311)은, 상부와 하부를 포함할 수 있다.
비아 홀(311)의 하부에는, 비아 컨택(313)이 배치될 수 있다. 즉, 비아 홀(311)이 예를 들어, 금속 물질로 채워지는 경우, 비아 홀(311)의 하부에는 비아 컨택(219)이 형성될 수 있다. 비아 컨택(219)의 하면은, 예를 들어, 캡핑 패턴(212)의 상면(212U)의 적어도 일부와 직접 접할 수 있다. 예를 들어, 비아 컨택(219)의 하면은, 캡핑 패턴(212)의 상면(212U)의 일부와 직접 접할 수 있다. 또는, 예를 들어, 비아 컨택(219)의 하면은, 도 5에서와 같이, 캡핑 패턴(212)의 상면(212U)의 일부와 직접 접할 수 있다.
비아 홀(311)의 상부에는, 배선 패턴(315)이 배치될 수 있다. 즉, 비아 홀(311)이 예를 들어, 금속 물질로 채워지는 경우, 비아 홀(311)의 상부에는 배선 패턴(315)이 형성될 수 있다. 배선 패턴(315)은 비아 컨택(219)을 통해, 컨택 구조체(200)와 전기적으로 연결될 수 있다.
이하에서, 도 1 내지 도 3, 도 6 및 도 7을 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 6 및 도 7은 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 1 내지 도 3, 도 6 및 도 7을 참조하면, 캡핑 패턴(212)의 상면(212U)은, 층간 절연막(210)의 상면(210U)보다 돌출될 수 있다.
도면에서, 캡핑 패턴(212)의 캡핑 막(212a)에서, 층간 절연막(210)의 상면(210U)보다 돌출된 부분의 모서리가 직각인 것으로 도시하였으나, 이는 예시적인 것일 뿐 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 층간 절연막(210)의 상면(210U)보다 돌출된 캡핑 막(212a)의 부분은, 모따기 형상을 가질 수 있다.
제2 식각 절연막()은, 층간 절연막(210)의 상면(210U) 및 캡핑 막(212a)의 상면(212U)의 프로파일을 따라 형성될 수 있다.
캡핑 패턴(212)의 상면(212U)이 층간 절연막(210)의 상면(210U)보다 돌출된 경우에도, 비아 컨택(219)의 하면은, 캡핑 패턴(212)의 상면(212U)의 적어도 일부와 직접 접할 수 있다. 예를 들어, 비아 컨택(219)의 하면은, 캡핑 패턴(212)의 상면(212U)의 일부와 직접 접할 수 있다. 또는, 예를 들어, 비아 컨택(219)의 하면은, 도 7에서와 같이, 캡핑 패턴(212)의 상면(212U)의 일부와 직접 접할 수 있다.
본 발명의 기술적 사상에 따른 반도체 장치는, 캡핑 막(212b)이 컨택 트렌치(211)의 나머지 일부를 채우면서, 층간 절연막(210)의 상면(210U) 상으로도 돌출되도록 배치하여, 도 7에서와 같이 약간의 정렬 불량(misalignment)이 발생하더라도, 캡핑 막(212b)이 컨택(219)의 상면을 덮을 수 있다. 이는, 후속 공정에서 발생될 수 있는 컨택(219) 손실의 가능성을 현저히 감소시킬 수 있다. 이로써, 반도체 장치의 수율은 향상될 수 있다.
이하에서, 도 1 내지 도 3, 도 8 및 도 9를 참조하여 본 발명의 몇몇 실시예들에 따른 반도체 장치에 대해 설명한다. 설명의 명확성을 위해 앞서 설명한 것과 중복되는 것은 생략한다.
도 8 및 도 9는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 1 내지 도 3, 도 8 및 도 9를 참조하면, 캡핑 패턴(212)의 상면(212U)은, 리세스(215r)를 포함할 수 있다. 다시 말해서, 캡핑 막(212a)은, 리세스(215r)를 포함할 수 있다.
하부막(100)의 상면을 기준으로, 리세스(215r)의 바닥면은, 컨택(219)의 상면(219U)보다 높게 위치할 수 있다. 하부막(100)의 상면을 기준으로, 리세스(215r)의 바닥면은, 층간 절연막(210)의 상면(210U) 보다 낮게 위치할 수 있다.
리세스(215r)는, 비아 컨택(219)에 의해 채워질 수 있다. 다시 말해서, 비아 컨택(219)의 일부는, 캡핑 패턴(212) 내로 삽입될 수 있다. 리세스(215r)의 양 측벽과 바닥면은 모두, 캡핑 막(212a)에 의해 정의될 수 있다. 이 경우, 비아 홀(311)의 하면은, 리세스(215r)의 바닥면에 의해 정의될 수 있다.
또는, 예를 들어, 도 9의 경우와 같이, 비아 홀(311)의 하면의 일부만 리세스(215r)의 바닥면에 의해 정의될 수 있다. 즉, 리세스(215r)의 일측벽은 배리어 막(213)의 제1 부분(213-1)에 의해 정의되고, 리세스(215r)의 타측벽은 캡핑 막(212a)에 의해 정의될 수 있다. 이 경우, 비아 컨택(219)의 하부의 일부는, 리세스(215r)내로 삽입될 수 있고, 비아 컨택(219)의 하부의 나머지 일부는 배리어 막(213)의 제1 부분(213-1) 상에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 하부막 200: 컨택 구조체
211: 컨택 트렌치 212: 캡핑 패턴
213: 배리어 막 219: 컨택
310: 상부막

Claims (10)

  1. 하부막;
    상기 하부막 상에 배치되는 상부막;
    상기 하부막과 상기 상부막 사이에 배치되어 상기 하부막과 상기 상부막을 전기적으로 연결하는 컨택;
    상기 컨택의 둘레를 감싸고, 상기 컨택의 상면을 덮는 캡핑 패턴;
    상기 캡핑 패턴의 둘레를 감싸고, 상기 캡핑 패턴의 하면 및 상기 컨택의 하면을 덮는 배리어 막; 및
    상기 하부막과 상기 상부막 사이에 배치되고, 상기 배리어 막의 둘레를 감싸도록 배치되는 층간 절연막으로, 상기 캡핑 패턴의 상면을 노출시키는 층간 절연막을 포함하고,
    상기 캡핑 패턴은, 산화물(oxide)에 대해 식각 선택성을 갖는 물질을 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 캡핑 패턴은, 루테늄(ruthenium)과 텅스텐(tungsten) 중 어느 하나를 포함하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 컨택은, 코발트(cobalt)를 포함하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 캡핑 패턴의 상기 상면은, 상기 층간 절연막의 상면으로부터 돌출되는 반도체 장치.
  5. 제 1항에 있어서,
    상기 층간 절연막과 상기 캡핑 패턴의 상기 상면 상에 배치되는 상부막을 더 포함하고,
    상기 상부막은,
    상기 상부막 내에, 상기 상부막을 관통하여 상기 캡핑 패턴의 상기 상면의 적어도 일부를 노출시키는 비아 홀과, 상기 비아 홀을 채우는 배선을 포함하고,
    상기 컨택은, 상기 배선과 상기 하부막을 전기적으로 연결하는 반도체 장치.
  6. 제 5항에 있어서,
    상기 캡핑 패턴의 상기 상면은 리세스를 포함하고,
    상기 배선의 일부는 상기 리세스 내로 삽입되는 반도체 장치.
  7. 제1 영역을 포함하는 하부막;
    상기 하부막 상에 배치되는 층간 절연막;
    상기 층간 절연막 내에 배치되고, 상기 층간 절연막을 관통하여 상기 제1 영역의 적어도 일부를 노출시키는 컨택 트렌치;
    상기 컨택 트렌치의 양 측벽을 따라 배치되는 제1 부분과 상기 컨택 트렌치의 바닥면을 따라 배치되는 제2 부분을 포함하는 배리어 막;
    상기 컨택 트렌치의 일부를 채우고, 상기 배리어 막의 상기 제1 부분과 이격되어 배치되는 컨택;
    상기 컨택 트렌치 내에, 상기 컨택과 상기 배리어 막의 상기 제1 부분 사이에 배치되는 라이너; 및
    상기 컨택 및 상기 라이너 상에 배치되고, 상기 컨택 트렌치의 나머지 일부를 채우도록 배치되는 캡핑 막을 포함하고,
    상기 캡핑 막과 상기 라이너는 루테늄(ruthenium)과 텅스텐(tungsten) 중 어느 하나를 포함하는 반도체 장치.
  8. 제 7항에 있어서,
    상기 캡핑 막의 상면은, 상기 층간 절연막의 상면으로부터 돌출되는 반도체 장치.
  9. 제 7항에 있어서,
    상기 층간 절연막과 상기 캡핑 막의 상면 상에 배치되는 상부막을 더 포함하고,
    상기 상부막은,
    상기 상부막 내에, 상기 상부막을 관통하여 상기 캡핑 막의 상기 상면의 적어도 일부를 노출시키는 비아 홀과, 상기 비아 홀을 채우는 배선을 포함하는 반도체 장치.
  10. 제 9항에 있어서,
    상기 캡핑 막의 상면은 리세스를 포함하고,
    상기 배선의 일부는 상기 리세스 내로 삽입되는 반도체 장치.
KR1020160170446A 2016-12-14 2016-12-14 반도체 장치 KR20180068595A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160170446A KR20180068595A (ko) 2016-12-14 2016-12-14 반도체 장치
US15/668,029 US10388563B2 (en) 2016-12-14 2017-08-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160170446A KR20180068595A (ko) 2016-12-14 2016-12-14 반도체 장치

Publications (1)

Publication Number Publication Date
KR20180068595A true KR20180068595A (ko) 2018-06-22

Family

ID=62489624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160170446A KR20180068595A (ko) 2016-12-14 2016-12-14 반도체 장치

Country Status (2)

Country Link
US (1) US10388563B2 (ko)
KR (1) KR20180068595A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137060A (ko) * 2019-05-28 2020-12-09 삼성전자주식회사 관통 비아를 포함하는 반도체 장치 및 이의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309956A (zh) * 2019-07-31 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11430735B2 (en) * 2020-02-14 2022-08-30 International Business Machines Corporation Barrier removal for conductor in top via integration scheme

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
GB9219281D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Manufacture of semiconductor devices
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
DE69527344T2 (de) * 1994-12-29 2003-02-27 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
US5814560A (en) * 1995-11-29 1998-09-29 Advanced Micro Devices, Inc. Metallization sidewall passivation technology for deep sub-half micrometer IC applications
US6077774A (en) * 1996-03-29 2000-06-20 Texas Instruments Incorporated Method of forming ultra-thin and conformal diffusion barriers encapsulating copper
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
US6355983B2 (en) * 1997-05-20 2002-03-12 Texas Instruments Incorporated Surface modified interconnects
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
TW350133B (en) * 1998-02-06 1999-01-11 United Microelectronics Corp Method of formation of on-line in copper
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6268261B1 (en) * 1998-11-03 2001-07-31 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines and process for manufacture
US6734559B1 (en) * 1999-09-17 2004-05-11 Advanced Micro Devices, Inc. Self-aligned semiconductor interconnect barrier and manufacturing method therefor
US6498364B1 (en) * 2000-01-21 2002-12-24 Agere Systems Inc. Capacitor for integration with copper damascene processes
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6680106B1 (en) * 2001-11-08 2004-01-20 Seagate Technology Llc Magnetic recording media with Ru corrosion barrier layer
US6723635B1 (en) * 2002-04-04 2004-04-20 Advanced Micro Devices, Inc. Protection low-k ILD during damascene processing with thin liner
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法
CN100407400C (zh) * 2003-05-29 2008-07-30 日本电气株式会社 布线结构
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US7157795B1 (en) * 2004-09-07 2007-01-02 Advanced Micro Devices, Inc. Composite tantalum nitride/tantalum copper capping layer
US7405154B2 (en) 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US20090289370A1 (en) 2008-05-21 2009-11-26 Advanced Micro Devices, Inc. Low contact resistance semiconductor devices and methods for fabricating the same
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9209073B2 (en) 2013-03-12 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cap apparatus and method
US9040421B2 (en) 2013-05-03 2015-05-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved contact structures
US9287170B2 (en) 2013-11-27 2016-03-15 Taiwan Semiconductor Manufacturing Company Limited Contact structure and formation thereof
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
KR102264160B1 (ko) 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
US9859218B1 (en) * 2016-09-19 2018-01-02 International Business Machines Corporation Selective surface modification of interconnect structures
US9905513B1 (en) * 2016-10-24 2018-02-27 International Business Machines Corporation Selective blocking boundary placement for circuit locations requiring electromigration short-length
US9859219B1 (en) * 2017-01-24 2018-01-02 International Business Machines Corporation Copper wiring structures with copper titanium encapsulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137060A (ko) * 2019-05-28 2020-12-09 삼성전자주식회사 관통 비아를 포함하는 반도체 장치 및 이의 제조 방법
US11791211B2 (en) 2019-05-28 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor devices including through vias and methods of fabricating the same

Also Published As

Publication number Publication date
US10388563B2 (en) 2019-08-20
US20180166334A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
US20230056809A1 (en) Semiconductor device and method of manufacturing the same
US20210249347A1 (en) Semiconductor device
US11705386B2 (en) Semiconductor device including TSV and method of manufacturing the same
CN106033741B (zh) 金属内连线结构及其制作方法
KR20210148543A (ko) 반도체 장치
US9559002B2 (en) Methods of fabricating semiconductor devices with blocking layer patterns
US10204825B2 (en) Semiconductor device having air gap spacers and method for fabricating the same
KR102201092B1 (ko) 반도체 장치 제조 방법
KR20170031469A (ko) 서포터들을 갖는 반도체 소자 및 그 제조 방법
US10170362B2 (en) Semiconductor memory device with bit line contact structure and method of forming the same
CN107958888B (zh) 存储器元件及其制造方法
KR20160118090A (ko) 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
US20190295889A1 (en) Semiconductor device including self-aligned contact and method of fabricating the semiconductor device
KR20180068595A (ko) 반도체 장치
US20200203351A1 (en) Memory device
US8034714B2 (en) Semiconductor device and method of fabricating the same
JP2013229503A (ja) 半導体装置及びその製造方法
US11562974B2 (en) Hybrid bonding structure and method of fabricating the same
US11664418B2 (en) Semiconductor devices having gate isolation layers
KR20220168854A (ko) 반도체 소자
EP2790211B1 (en) Method of producing a through-substrate via in a semiconductor device and semiconductor device comprising a through-substrate via
CN113725167B (zh) 集成电路元件及其制作方法
US11456207B2 (en) Semiconductor device including metal interconnections having sidewall spacers thereon, and method for fabricating the same
US12034041B2 (en) Semiconductor devices having gate isolation layers
KR20220100383A (ko) 배선 구조물의 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal