JP2013012788A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013012788A JP2013012788A JP2012231330A JP2012231330A JP2013012788A JP 2013012788 A JP2013012788 A JP 2013012788A JP 2012231330 A JP2012231330 A JP 2012231330A JP 2012231330 A JP2012231330 A JP 2012231330A JP 2013012788 A JP2013012788 A JP 2013012788A
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- wiring
- dummy metal
- metal structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ダイシング時の衝撃を逃がして、半導体装置の歩留まりを向上させる。
【解決手段】半導体装置１００は、シリコン層４上に形成された多層配線構造３内で、平面視において素子形成領域５０の外周に形成されたシールリング６と、シールリング６のさらに外周に形成されたダミーメタル構造３０ａ〜ダミーメタル構造３０ｉを含む。ダミーメタル配線２４は、内周側に形成されたものほど上層に配置される。
【選択図】図１
【解決手段】半導体装置１００は、シリコン層４上に形成された多層配線構造３内で、平面視において素子形成領域５０の外周に形成されたシールリング６と、シールリング６のさらに外周に形成されたダミーメタル構造３０ａ〜ダミーメタル構造３０ｉを含む。ダミーメタル配線２４は、内周側に形成されたものほど上層に配置される。
【選択図】図１
Description
本発明は、半導体装置に関する。
近年、半導体装置の高性能化に伴い、半導体ウェハ拡散プロセスにおいて、比誘電率がＳｉＯ２より低い、いわゆる「low-k膜（低誘電率絶縁膜）」と呼ばれる絶縁膜形成技術が導入されている。この「low-k膜」には様々な種類があるが、一般的に密着性や機械強度が弱い。そのため、ウェハをダイシングした時に発生するクラックが回路形成領域に達して回路形成領域に悪影響を及ぼすという問題があった。
特許文献１（特開２００６−５２８８号公報）には、ダイシング領域側の各層にダミービアを形成する技術が記載されている。これにより、ダイシング時にクラックが発生しても、ダミービアによってクラックがシールリングにまで伝播するのを抑制することができるとされている。
特許文献２（特開平６−５７０１号公報）には、スクライブラインの両側に複数の溝を形成し、スクライブラインに一致させてカッティング溝を形成してウェハを分割する手順が記載されている。また、特許文献３（特開平９−３０６８７２号公報）には、半導体ウェハ上の複数の半導体チップ領域間に形成されたスクライブライン領域に第１の溝および第２の溝の二重溝からなるチッピング防止部を設けた構成が記載されている。
しかし、low-k膜の密着強度が低下すると、チッピング片のサイズが増大してしまう。チッピング片のサイズが大きくなると、特許文献２や特許文献３に記載されたように溝を設けていても、ダイシング時の研削水によってチッピング片がチップ内側に押し出され、溝を越えて、溝の内側の膜への接触が起こる。このとき、チッピング片はダイシング時における高圧の研削水とＳｉ破片を含みながら接触する為、チップ内部の膜にダメージが入ってしまう。チップ内部の膜にクラックが残ったままになると、組立時に不良となり、組立歩留が低下する。
また、特許文献１に記載されたように、ダミービアが全層にわたって形成された構成とすると、クラック伝播が逃げにくいという問題が生じる。以下、この問題のメカニズムを図１４から図１７を参照して説明する。
図１４において、半導体装置２００は、ストッパ絶縁膜２０２、低誘電率絶縁膜２０４および保護絶縁膜２０６がこの順で積層された絶縁層が複数積層された多層構造を有する。半導体装置２００において、多層構造の全層にわたってダミービア２０８が形成されている。ダイシング時の衝撃、クラックはスクライブラインからチップ内部に向かって伝わるが、一般には、図１４に示すように、密着強度の弱い低誘電率絶縁膜２０４とその下層のストッパ絶縁膜２０２との界面剥離２１０となって伝わる。この界面剥離２１０がダミービア２０８まで伝播されると、図１５に示すように、ダミービア２０８と低誘電率絶縁膜２０４との界面剥離２１０´およびダミービア２０８内部への衝撃伝播２１２へと変換される。
この時、ダミービア２０８が長過ぎると、衝撃の逃げ場がなくなり、界面剥離２１０´よりもダミービア２０８内部への衝撃伝播２１２が優勢に進行する。その結果、図１６に示すように、メタル破断２１４が発生する。そして、図１７に示すように、ダミービア２０８よりもチップ内部側において、低誘電率絶縁膜２０４とその下層のストッパ絶縁膜２０２との界面剥離２１６が進行する。界面剥離２１６が途中で止まると、応力が残ったままになり、この状態で組立を行うと、熱ストレスによって剥離がさらに進行して、組立不良となる。
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記ダミー配線の下面は前記第１のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記ダミー配線の上面は前記第１のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記ダミー配線の下面は前記第１のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記ダミー配線の上面は前記第１のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
素子形成領域は、略四辺形を有する構成とすることができ、シールリングは、素子形成領域の四方を囲む構成とすることができる。また、第１のダミーメタル構造および第２のダミーメタル構造は、さらにシールリングの外周で素子形成領域の四方を囲む構成とすることができる。本発明において、第１のダミーメタル構造および第２のダミーメタル構造のダミー配線は、それぞれ、素子形成領域の四方を囲む構成とすることができる。第１のダミーメタル構造および第２のダミーメタル構造は、半導体基板上の、シールリングよりも外周に形成されたスクライブライン領域に形成することができる。
本発明において、ダミー配線は、ダイシング時の衝撃で生じた水平方向の応力がダミー配線まで伝搬されると、その応力がそのまま水平方向に伝搬するのではなく、垂直方向の応力に変換されてダミー配線の側面に沿って上方に移動した後、ダミー配線の上面でダミー配線の角変形を生じさせ、上層の絶縁膜の破断や界面剥離が生じるように配置することができる。たとえば、ダミー配線の上面が、多層配線構造を構成する絶縁膜間の界面と略同水準に配置されるようにすることにより、ダミー配線の側面に沿って垂直方向に移動した応力が絶縁膜間の剥離等により水平方向の応力に変換されやすくすることができる。なお、ダミー配線は、スリットビアも含む。ここで、ダミー配線は、上面がたとえば比誘電率が３．３以下の低誘電率膜と接するように配置することができる。また、ダミー配線は、上面が、当該ダミー配線を構成する材料との密着性が悪い膜や機械強度が弱い膜と接するようにすることができる。これにより、ダミー配線と膜との剥離を生じやすくすることができ、水平方向の応力に変換しやすくすることができる。ダミー配線を構成する材料は、たとえばＡｌ、Ｃｕ、Ｗ等とすることができる。
通常、多層配線構造は、半導体基板上に形成されたローカル多層配線層、その上に形成されたセミグローバル配線層、さらにその上に形成されたグローバル配線層を含む。たとえば、ローカル多層配線層が５層である場合、ダミー配線がローカル多層配線層全体にわたって連続的に垂直方向に形成されると、水平方向の応力が垂直方向に変換されず、クラック伝播の逃げ場所がなくなってしまう。そのため、ダミー配線の断線が生じたり、組立時に剥離が生じて組立不良が生じることになる。
本発明によれば、外側のダミー配線の上面が内側のダミー配線の上面と下面の間、または内側のダミー配線の下面以上の高さに配置された構成とされるので、ダイシングによるストレスやダイシング時におけるチッピング片による接触を起因とする衝撃が多層配線構造の水平方向に生じても、その衝撃がダミー配線の角変形によって上層側に垂直方向に変換されるようにすることができる。さらに、その衝撃が再度水平方向に変換されるようにすることもできる。
本発明において、応力が水平方向、垂直方向、再度水平方向と順に変換され、最終的に応力が多層配線構造の最上層から上方に抜けるように、ダミー配線を配置することができる。これにより、衝撃によって配線層に生じたクラックを、チッピングとして開放し、クラックが残らないようにすることができる。
ダミーメタル配線は、配線およびスリットビアとの組合せにより形成することができる。ダミーメタル配線は、多層配線構造の配線およびビアを作成するのと同時に、シングルダマシンプロセスまたはデュアルダマシンプロセスで製造することができる。
本発明によれば、ダイシング時の衝撃を逃がして、半導体装置の歩留まりを向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、以下の実施の形態において、積層方向の同位置に配置されたダミーメタル配線をあわせて一つの「ダミーメタル構造」という。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成を示す断面図である。図２は、半導体装置１００の上面図である。
本実施の形態において、半導体装置１００は、たとえばシリコン基板であるシリコン層４（半導体基板）と、シリコン層４上に形成され、配線（不図示）および絶縁膜により構成された配線層が複数積層された多層配線構造３と、素子形成領域５０において多層配線構造３中に形成されたシールリング６と、スクライブライン領域５２において多層配線構造３中に形成された第１のダミーメタル構造３０ａ、第２のダミーメタル構造３０ｂ、第３のダミーメタル構造３０ｃ、第４のダミーメタル構造３０ｄ、第５のダミーメタル構造３０ｅ、第６のダミーメタル構造３０ｆ、第７のダミーメタル構造３０ｇ、第８のダミーメタル構造３０ｈ、および第９のダミーメタル構造３０ｉと、素子形成領域５０において多層配線構造３上に形成されたポリイミド層１とを含む。第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉは、外周側からこの順に配置される。すなわち、素子形成領域５０側から、第９のダミーメタル構造３０ｉ、第８のダミーメタル構造３０ｈ、・・・第２のダミーメタル構造３０ｂ、および第１のダミーメタル構造３０ａの順で配置される。なお、本実施の形態において、配線は、シングルダマシンプロセスにより形成することができる。
図１は、本実施の形態における半導体装置の構成を示す断面図である。図２は、半導体装置１００の上面図である。
本実施の形態において、半導体装置１００は、たとえばシリコン基板であるシリコン層４（半導体基板）と、シリコン層４上に形成され、配線（不図示）および絶縁膜により構成された配線層が複数積層された多層配線構造３と、素子形成領域５０において多層配線構造３中に形成されたシールリング６と、スクライブライン領域５２において多層配線構造３中に形成された第１のダミーメタル構造３０ａ、第２のダミーメタル構造３０ｂ、第３のダミーメタル構造３０ｃ、第４のダミーメタル構造３０ｄ、第５のダミーメタル構造３０ｅ、第６のダミーメタル構造３０ｆ、第７のダミーメタル構造３０ｇ、第８のダミーメタル構造３０ｈ、および第９のダミーメタル構造３０ｉと、素子形成領域５０において多層配線構造３上に形成されたポリイミド層１とを含む。第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉは、外周側からこの順に配置される。すなわち、素子形成領域５０側から、第９のダミーメタル構造３０ｉ、第８のダミーメタル構造３０ｈ、・・・第２のダミーメタル構造３０ｂ、および第１のダミーメタル構造３０ａの順で配置される。なお、本実施の形態において、配線は、シングルダマシンプロセスにより形成することができる。
ここで、第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉは、それぞれダミーメタル配線２４（ダミー配線）を含む。本実施の形態において、第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉは、それぞれ、１つのダミーメタル配線２４を含む。各ダミーメタル構造のダミーメタル配線２４は、多層配線構造３の所定数以上の配線層に連続して配置されない。本実施の形態において、各ダミーメタル構造において、ダミーメタル配線２４は、多層配線構造３の一つの配線層を貫通するとともに二層以上の配線層には連続して配置されない。
また、本実施の形態において、素子形成領域５０に近い側に配置されたダミーメタル構造のダミーメタル配線２４ほど、多層配線構造３の上層側に配置される。たとえば、第１のダミーメタル構造３０ａと第２のダミーメタル構造３０ｂとの関係では、第２のダミーメタル構造３０ｂのダミーメタル配線２４の下面および上面は、それぞれ、第１のダミーメタル構造３０ａのダミーメタル配線２４の下面および上面よりも上方に配置される。
また、たとえば、素子形成領域５０から最も遠い最外周の第１のダミーメタル構造３０ａのダミーメタル配線２４は、多層配線構造３の最下層に形成される。第１のダミーメタル構造３０ａのダミーメタル配線２４下面は、シリコン層４に接して設けられる。次いで、第２のダミーメタル構造３０ｂのダミーメタル配線２４は、第１のダミーメタル構造３０ａのダミーメタル配線２４よりも上層に形成される。このように、本実施の形態において、ダミーメタル配線２４は、素子形成領域５０に近づくにつれて最下層から上層に形成された階段状に配置される。最も素子形成領域５０に近い内周側の第９のダミーメタル構造３０ｉにおいて、ダミーメタル配線２４の上面は多層配線構造３の上面に露出する。これにより、ダイシング時の衝撃を多層配線構造３上方に逃がすことができる。
図２に示すように、素子形成領域５０は略四辺形を有する。シールリング６は、多層配線構造３内で、平面視において素子形成領域５０の外周に形成される。また、第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉは、多層配線構造３内で、平面視においてシールリング６の外周に外側からこの順に形成される。すなわち、第８のダミーメタル構造３０ｈは第９のダミーメタル構造３０ｉの外周に形成され、第７のダミーメタル構造３０ｇはさらにその外周に形成され、第６のダミーメタル構造３０ｆ〜第１のダミーメタル構造３０ａも同様に形成される。ただし、図２では、ダミーメタル構造３０ａ〜３０ｉを省略して４列分しか記載していない。このように、ダミーメタル構造が素子形成領域５０の四方を覆う配置とすることにより、クラックの進行漏れを防止することができる。また、各素子形成領域５０の間には、アライメントマーク４０が配置されている。
次に、図３から図９を参照して、本実施の形態における半導体装置１００において、ダイシング時の応力が変換されるメカニズムを説明する。
図３では、一つのダミーメタル配線２４のみを示している。多層配線構造３は、第１絶縁層２１、およびその上に形成された第２絶縁層２２を含む。第１絶縁層２１は、シリコン酸化膜１７、ストッパ絶縁膜１８、低誘電率絶縁膜１９、および保護絶縁膜２０がこの順で積層された構成を有する。低誘電率絶縁膜１９は、たとえば比誘電率膜が３．３以下、好ましくは２．９以下の絶縁膜とすることができる。
図３では、一つのダミーメタル配線２４のみを示している。多層配線構造３は、第１絶縁層２１、およびその上に形成された第２絶縁層２２を含む。第１絶縁層２１は、シリコン酸化膜１７、ストッパ絶縁膜１８、低誘電率絶縁膜１９、および保護絶縁膜２０がこの順で積層された構成を有する。低誘電率絶縁膜１９は、たとえば比誘電率膜が３．３以下、好ましくは２．９以下の絶縁膜とすることができる。
第１絶縁層２１において、ストッパ絶縁膜１８、低誘電率絶縁膜１９および保護絶縁膜２０中には、ダミーメタル配線２４が形成される。本実施の形態において、ダミーメタル配線２４は、ストッパ絶縁膜１８、低誘電率絶縁膜１９および保護絶縁膜２０を貫通するように形成される。ダミーメタル配線２４の上面は保護絶縁膜２０上面に至り、下面はストッパ絶縁膜１８下面に至っている。図示していないが、第２絶縁層２２は、第１絶縁層２１と同様に複数の膜が積層された構成とすることができる。この場合、第１絶縁層２１に設けられたダミーメタル配線２４は、その上面が第２絶縁層２２中の低誘電率膜の下面と接するように、第２絶縁層２２の途中まで形成された構成とすることができる。なお、第１絶縁層２１および第２絶縁層２２は、ローカル多層配線層を構成する。
このような構成の半導体装置１００において、スクライブラインに沿ってダイシングを行う場合を想定する。このとき、ダイシングによる衝撃によって、ローカル多層配線層の最下部で不具合が生じやすい。すなわち、図４に示したように、低誘電率絶縁膜１９とストッパ絶縁膜１８の界面で、剥離２３が生じ、それが素子形成領域５０側に向かって進行しやすい。
本実施の形態において、第１絶縁層２１中に、上面が保護絶縁膜２０上面に至り、下面がストッパ絶縁膜１８下面に至るようなダミーメタル配線２４が配置されている。そのため、剥離２３が、ダミーメタル配線２４まで到達すると、低誘電率絶縁膜１９とストッパ絶縁膜１８との間の剥離２３がダミーメタル配線２４で止められ、ダイシングによる衝撃が垂直方向に変わる。具体的には、図５に示すように、ダミーメタル配線２４と低誘電率絶縁膜１９との剥離２３’、ダミーメタル配線２４内部への応力伝播３１、およびダミーメタル配線２４の角変形３２が生じる。ここで、垂直方向の界面の剥離２３’および角変形３２の両方の効果により、上層の第２絶縁層２２に強い応力伝播３３が生じる。その結果、第２絶縁層２２が破断または剥離する。
図６は、第２絶縁層２２に破断２５が生じた例を示す図である。破断２５が半導体装置１００の表面側まで到達すると、チッピングが生じる。
図７は、ダミーメタル配線２４の上面を伝って、第２絶縁層２２と第１絶縁層２１との界面に剥離２６が生じた例を示す図である。この場合、剥離２６がさらに水平に進行することがある。図８に示すように、第２絶縁層２２中にもダミーメタル配線２７を設けておくことにより、第１絶縁層２１に設けられたダミーメタル配線２４について上述したのと同様に、第１絶縁層２１と第２絶縁層２２との間の剥離２６が第２絶縁層２２中のダミーメタル配線２７で止められ、応力を垂直方向に向けることができる。これにより、第２絶縁層２２とダミーメタル配線２７とが剥離し、図９に示したように剥離２８が生じる。
なお、第１絶縁層２１および第２絶縁層２２は、それぞれ、単層構造であっても積層構造であってもよい。たとえば、第２絶縁層２２も第１絶縁層２１と同様、ストッパ絶縁膜１８や保護絶縁膜２０を含んでいてもよい。さらに、図３等には第１絶縁膜２１がシリコン酸化膜１７を含む構成を示しているが、第１絶縁層２１は、シリコン酸化膜１７を含まない構成とすることもできる。
なお、第１絶縁層２１および第２絶縁層２２は、それぞれ、単層構造であっても積層構造であってもよい。たとえば、第２絶縁層２２も第１絶縁層２１と同様、ストッパ絶縁膜１８や保護絶縁膜２０を含んでいてもよい。さらに、図３等には第１絶縁膜２１がシリコン酸化膜１７を含む構成を示しているが、第１絶縁層２１は、シリコン酸化膜１７を含まない構成とすることもできる。
図１に戻り、多層配線構造３の最下層から上面まで、ダミーメタル配線２４を外周側から素子形成領域５０の方向に、素子形成領域５０に近づくにつれて上層となるようにダミーメタル配線２４を繰り返し階段状に配置することにより、ダイシング時にいずれの配線層で剥離が生じても、クラック進行を防止することができる。また、第９のダミーメタル構造３０ｉのダミーメタル配線２４の上面が、多層配線構造３の最上層の上面と同水準以上に配置されることにより、クラックを多層配線構造３の外部に逃がすことができる。また、これにより、ダイシングの衝撃を最終的にはチッピングとして、上に逃がすことができる。
さらに、隣接するダミー配線構造のダミーメタル配線２４は、高さ方向の位置が互いに重複するように配置することができる。すなわち、たとえば第９のダミーメタル構造３０ｉのダミーメタル配線２４下面は、第８のダミーメタル構造３０ｈのダミーメタル配線２４の上面の水準下方に配置することができる。このように隣接する列のダミーメタル配線２４にオーバーラップ領域を設けることにより、ダミーメタル配線２４を境に、水平方向の応力を垂直方向に変換しやすくすることができる。
また、本実施の形態における半導体装置１００において、たとえば特許文献２や特許文献３に記載されたのと同様に、スクライブライン領域５２にチッピング防止用の溝を設けた構成を併用して用いることができる。この構成において、ダミーメタル構造群をチッピング防止用の溝の外周、内周、またはその両方に配置することができる。以下、具体例を説明する。
図１０は、スクライブライン領域５２において、ダミー配線構造群（第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉ）とシールリング６との間に溝５が設けられた構成を示す。図１１は、スクライブライン領域５２において、ダミー配線構造群（第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉ）のさらに外周に溝５が設けられた構成を示す。
また、本実施の形態において、半導体装置１００は、階段状のダミー配線構造群（第１のダミーメタル構造３０ａ〜第９のダミーメタル構造３０ｉ）を複数含む構成とすることもできる。図１２は、複数のダミーメタル構造群の間に溝５が設けられた構成を示す。
以上説明したように、本実施の形態における半導体装置１００によれば、機械強度が弱く、かつ密着性の弱い低誘電率膜を含む先端プロセス世代のウェハを、膜剥離不良なく個片化できる。また、個片化時に残った微小なクラックを回路内へ進行させない構造になっているので、パッケージング後の信頼性を確保できる。
（第２の実施の形態）
図１３は、本実施の形態における半導体装置１００の構成を示す断面図である。
本実施の形態において、半導体装置１００は、第１のダミーメタル構造３０ａ、第２のダミーメタル構造３０ｂ、第３のダミーメタル構造３０ｃ、第４のダミーメタル構造３０ｄ、および第５のダミーメタル構造３０ｅを含む。本実施の形態においても、第１の実施の形態と同様、さらに多数のダミーメタル構造を含んでもよい。
図１３は、本実施の形態における半導体装置１００の構成を示す断面図である。
本実施の形態において、半導体装置１００は、第１のダミーメタル構造３０ａ、第２のダミーメタル構造３０ｂ、第３のダミーメタル構造３０ｃ、第４のダミーメタル構造３０ｄ、および第５のダミーメタル構造３０ｅを含む。本実施の形態においても、第１の実施の形態と同様、さらに多数のダミーメタル構造を含んでもよい。
本実施の形態において、第１のダミーメタル構造３０ａ〜第５のダミーメタル構造３０ｅは、それぞれ、複数のダミーメタル配線２４を含む。各ダミーメタル構造は、多層配線構造３の積層方向においてダミーメタル配線２４が形成された領域と形成されていない領域とが交互に設けられた配置を有する。また、一のダミーメタル構造において、隣接する他のダミーメタル構造においてダミーメタル配線２４が形成されていない領域と同水準の領域にはダミーメタル配線２４が形成される。たとえば、第１のダミーメタル構造３０ａと第２のダミーメタル構造３０ｂとの関係では以下のようになる。第２のダミーメタル構造３０ｂにおいて、第１のダミーメタル構造３０ａにおいてダミーメタル配線２４が形成されていない領域と同水準の領域にはダミーメタル配線２４が形成される。また、第１のダミーメタル構造３０ａにおいて、第２のダミーメタル構造３０ｂにおいてダミーメタル配線２４が形成されていない領域と同水準の領域にはダミーメタル配線２４が形成される。すなわち、半導体装置１００は、多層配線構造３の断面図において、ダミーメタル配線２４が千鳥格子状等の斜格子状に形成された構造とすることができる。また、第１の実施の形態で説明したのと同様に、隣接する列のダミーメタル配線２４にオーバーラップ領域を設けることができる。これにより、ダミーメタル配線２４を境に、水平方向の応力を垂直方向に変換しやすくすることができる。
本実施の形態においても、第１の実施の形態と同様のメリットが得られる。さらに、半導体装置１００のスクライブライン幅が狭い場合でも、ダミーメタル配線２４を効率よく配置することができる。とくに、剥離が生じやすい絶縁膜が多層配線構造３の上層にある場合や、ダミーメタル配線２４の高さが２層分程度でも衝撃方向が変わる場合は、本実施の形態における構成を用いることができる。
（第３の実施の形態）
図１８は、本実施の形態における半導体装置１００の構造を示す平面図である。
本実施の形において、ダミー配線構造群６０（ダミーメタル群）を素子形成領域５０の角部近傍のみに配置している点で他の実施の形態と異なる。
図１８に示すように、ダミー配線構造群６０は、たとえば、素子形成領域の角部にＬ字型に形成することができる。形状は角部を覆っていればよく、Ｌ字型に限定されるものではない。たとえば、図１９に示したように直線状であってもよく、半円状であってもよい。ダミー配線構造群６０は、少なくとも第１のダミーメタル構造と第２のダミーメタル構造を含む。なお、ここでいうダミー配線構造群６０には、本明細書に記載されているいずれの構成を用いてもよい。
図１８は、本実施の形態における半導体装置１００の構造を示す平面図である。
本実施の形において、ダミー配線構造群６０（ダミーメタル群）を素子形成領域５０の角部近傍のみに配置している点で他の実施の形態と異なる。
図１８に示すように、ダミー配線構造群６０は、たとえば、素子形成領域の角部にＬ字型に形成することができる。形状は角部を覆っていればよく、Ｌ字型に限定されるものではない。たとえば、図１９に示したように直線状であってもよく、半円状であってもよい。ダミー配線構造群６０は、少なくとも第１のダミーメタル構造と第２のダミーメタル構造を含む。なお、ここでいうダミー配線構造群６０には、本明細書に記載されているいずれの構成を用いてもよい。
ダイシング時の応力は特に素子形成領域の角部に集中するため、本構成では、角部からの応力伝搬を垂直方向に逃がすことができる。よって、素子形成領域における剥離等を防止することができる。
さらに、一般に、スクライブライン領域にはアライメントマークや重ね合わせマーク等のアクセサリパターンが配置される（不図示）。本構成ではダミー配線構造群６０が素子形成領域５０の角部近傍にのみに配置されているため、アクセサリパターン配置の自由度が向上する。
また、応力は素子形成領域の角部に集中するために、この領域には素子は形成せず、したがって図１９に示すように、シールリング６は素子形成領域５０の角部の内側に形成する場合がある。この場合には、ダミー配線構造群６０は、シールリング６の外側であって、たとえば、素子形成領域５０の辺に対して斜め方向に、直線状に形成することができる。図ではダミー配線構造群６０の一部は、素子形成領域５０の内部を横切って形成されているが、素子形成領域５０の外側に形成してもよい。
（第４の実施の形態）
図２０は、本実施の形態における半導体装置１００の構造を示す断面図である。
本実施の形態において、最上層のダミーメタル６１上に該ダミーメタルよりも硬度または弾性率が低いメタル材料により構成された構造６２が形成されている点で、他の実施の形態とは異なる。図中において、表面保護膜（ポリイミド膜等）の記載は省略している。
図２０は、本実施の形態における半導体装置１００の構造を示す断面図である。
本実施の形態において、最上層のダミーメタル６１上に該ダミーメタルよりも硬度または弾性率が低いメタル材料により構成された構造６２が形成されている点で、他の実施の形態とは異なる。図中において、表面保護膜（ポリイミド膜等）の記載は省略している。
ダミーメタル６１等のダミーメタルを構成する材料がＣｕであれば、その上に形成される構造６２は、たとえばＡｌにより構成することができる。構造６２は、素子形成領域５０のパッド電極（不図示）と同じ材料のものにより構成することができ、構造６２は当該パッド電極と同時に形成することができる。なお、図２０に示すダミーメタルの構造は例示であり、本明細書に記載されているいずれの構成を用いてもよい。
本実施の形態における半導体装置１００によれば、最上層のダミーメタル６１上に硬度または弾性率が低いメタル材料、すなわち変形し易いメタル材料により構成された構造が形成されているため、ダイシング時に発生する応力がより有効に垂直方向に伝搬することになる。
（第５の実施の形態）
図２１は、本実施の形態における半導体装置１００の構造を示す断面図である。図中において、表面保護膜（ポリイミド等）の記載は省略している。図２１（ｂ）および図２１（ｃ）は、それぞれ、図２１（ａ）のＡ、Ｂ面の断面図である。
図２１は、本実施の形態における半導体装置１００の構造を示す断面図である。図中において、表面保護膜（ポリイミド等）の記載は省略している。図２１（ｂ）および図２１（ｃ）は、それぞれ、図２１（ａ）のＡ、Ｂ面の断面図である。
本実施の形態では、図２１（ａ）から図２１（ｃ）に示すように、ダミーメタル構造３０ａ〜３０ｆは配線層６３に形成されたダミー配線６５とビア層６４に形成されたダミービア６６からなる。ダミー配線６５はライン状に形成されているのに対し、ダミービア６６はライン状ではなく通常のビアと同様にプラグ状（円筒状）に形成されている。ビア層にライン状のダミーメタルを形成することは、たとえばフォトリソグラフィー等の製造プロセス上の問題により困難な場合があるため、ダミービアのみ、通常のプラグ状（円筒状）のビアを形成することができる。
以上、図面を参照して本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
ダミーメタル配線２４は、衝撃方向が効果的に変更される程度に高さ（積層方向の長さ）を短くする必要があるが、シングルダマシンプロセスでもデュアルダマシンプロセスでもいずれで形成してもよい。ダミーメタル配線がデュアルダマシンプロセスで形成される場合、ダミーメタル配線は、配線層とビア層とに連続して形成されることになる。各ダミーメタル配線２４は、一つの低誘電率膜を貫通するように配置されるとともに、上面が上層の低誘電率膜と接するように配置することができる。ただし、製造プロセスまたは配線膜構成の都合上、上層の低誘電率膜と接する構成が困難な場合は、ダミーメタル配線２４と密着性が悪い膜または機械強度が弱い他の膜と接するようにしても同様の効果が得られる。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
１ ポリイミド層
３ 多層配線構造
４ シリコン層
５ 溝
６ シールリング
１７ シリコン酸化膜
１８ ストッパ絶縁膜
１９ 低誘電率絶縁膜
２０ 保護絶縁膜
２１ 第１絶縁層
２２ 第２絶縁層
２３ 剥離
２４ ダミーメタル配線
２５ 破断
２６ 剥離
２８ 剥離
３０ａ 第１のダミーメタル構造
３０ｂ 第２のダミーメタル構造
３０ｃ 第３のダミーメタル構造
３０ｄ 第４のダミーメタル構造
３０ｅ 第５のダミーメタル構造
３０ｆ 第６のダミーメタル構造
３０ｇ 第７のダミーメタル構造
３０ｈ 第８のダミーメタル構造
３０ｉ 第９のダミーメタル構造
３１ 応力伝播
３２ 角変形
３３ 応力伝播
４０ アライメントマーク
５０ 素子形成領域
５２ スクライブライン領域
６０ ダミーメタル群
６１ 最上層のダミーメタル
６２ メタル材料により構成された構造
６３ 配線層
６４ ビア層
６５ ダミー配線
６６ ダミービア
１００ 半導体装置
３ 多層配線構造
４ シリコン層
５ 溝
６ シールリング
１７ シリコン酸化膜
１８ ストッパ絶縁膜
１９ 低誘電率絶縁膜
２０ 保護絶縁膜
２１ 第１絶縁層
２２ 第２絶縁層
２３ 剥離
２４ ダミーメタル配線
２５ 破断
２６ 剥離
２８ 剥離
３０ａ 第１のダミーメタル構造
３０ｂ 第２のダミーメタル構造
３０ｃ 第３のダミーメタル構造
３０ｄ 第４のダミーメタル構造
３０ｅ 第５のダミーメタル構造
３０ｆ 第６のダミーメタル構造
３０ｇ 第７のダミーメタル構造
３０ｈ 第８のダミーメタル構造
３０ｉ 第９のダミーメタル構造
３１ 応力伝播
３２ 角変形
３３ 応力伝播
４０ アライメントマーク
５０ 素子形成領域
５２ スクライブライン領域
６０ ダミーメタル群
６１ 最上層のダミーメタル
６２ メタル材料により構成された構造
６３ 配線層
６４ ビア層
６５ ダミー配線
６６ ダミービア
１００ 半導体装置
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置され、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面の下方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面より上方に設けられ、
前記第２のダミーメタル構造の下面は前記第１のダミーメタル構造の下面よりも上方に配置され、
前記第２のダミーメタル構造の上面は前記第１のダミーメタル構造の上面よりも上方に配置されている半導体装置が提供される。
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置され、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面の下方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面より上方に設けられ、
前記第２のダミーメタル構造の下面は前記第１のダミーメタル構造の下面よりも上方に配置され、
前記第２のダミーメタル構造の上面は前記第１のダミーメタル構造の上面よりも上方に配置されている半導体装置が提供される。
ダミーメタル配線２４は、衝撃方向が効果的に変更される程度に高さ（積層方向の長さ）を短くする必要があるが、シングルダマシンプロセスでもデュアルダマシンプロセスでもいずれで形成してもよい。ダミーメタル配線がデュアルダマシンプロセスで形成される場合、ダミーメタル配線は、配線層とビア層とに連続して形成されることになる。各ダミーメタル配線２４は、一つの低誘電率膜を貫通するように配置されるとともに、上面が上層の低誘電率膜と接するように配置することができる。ただし、製造プロセスまたは配線膜構成の都合上、上層の低誘電率膜と接する構成が困難な場合は、ダミーメタル配線２４と密着性が悪い膜または機械強度が弱い他の膜と接するようにしても同様の効果が得られる。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置された半導体装置。
（２）
（１）に記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面と同水準または下方に配置された半導体装置。
（４）
（１）から（３）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線および前記第１のダミーメタル構造の前記第１のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
（５）
（１）から（４）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、それぞれ、複数の前記第２のダミー配線を含み、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、前記多層配線構造の積層方向において前記第１のダミー配線および前記第２のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
（６）
（５）に記載の半導体装置において、
前記第２のダミーメタル構造において前記第２のダミー配線が形成されていない領域と同水準の領域には前記第１のダミーメタル構造の前記第１のダミー配線が形成されるとともに、前記第１のダミーメタル構造において前記第１のダミー配線が形成されていない領域と同水準の領域には前記第２のダミーメタル構造の前記第２のダミー配線が形成された半導体装置。
（７）
（１）から（６）いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第１のダミー配線および前記第２のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
（８）
（７）に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が３．３以下の低誘電率膜を含み、
前記第１のダミー配線および前記第２のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
（９）
（１）から（８）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
（１０）
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
（１１）
（１０）に記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
（１２）
（１０）または（１１）に記載の半導体装置において、
前記第２のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
（１３）
（１０）から（１２）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置された半導体装置。
（２）
（１）に記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面と同水準または下方に配置された半導体装置。
（４）
（１）から（３）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線および前記第１のダミーメタル構造の前記第１のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
（５）
（１）から（４）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、それぞれ、複数の前記第２のダミー配線を含み、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、前記多層配線構造の積層方向において前記第１のダミー配線および前記第２のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
（６）
（５）に記載の半導体装置において、
前記第２のダミーメタル構造において前記第２のダミー配線が形成されていない領域と同水準の領域には前記第１のダミーメタル構造の前記第１のダミー配線が形成されるとともに、前記第１のダミーメタル構造において前記第１のダミー配線が形成されていない領域と同水準の領域には前記第２のダミーメタル構造の前記第２のダミー配線が形成された半導体装置。
（７）
（１）から（６）いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第１のダミー配線および前記第２のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
（８）
（７）に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が３．３以下の低誘電率膜を含み、
前記第１のダミー配線および前記第２のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
（９）
（１）から（８）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
（１０）
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
（１１）
（１０）に記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
（１２）
（１０）または（１１）に記載の半導体装置において、
前記第２のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
（１３）
（１０）から（１２）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
本発明によれば、
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記ダミー配線の下面は前記第１のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記ダミー配線の上面は前記第１のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記ダミー配線の下面は前記第１のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記ダミー配線の上面は前記第１のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置が提供される。
本発明によれば、
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置が提供される。
ダミーメタル配線２４は、衝撃方向が効果的に変更される程度に高さ（積層方向の長さ）を短くする必要があるが、シングルダマシンプロセスでもデュアルダマシンプロセスでもいずれで形成してもよい。ダミーメタル配線がデュアルダマシンプロセスで形成される場合、ダミーメタル配線は、配線層とビア層とに連続して形成されることになる。各ダミーメタル配線２４は、一つの低誘電率膜を貫通するように配置されるとともに、上面が上層の低誘電率膜と接するように配置することができる。ただし、製造プロセスまたは配線膜構成の都合上、上層の低誘電率膜と接する構成が困難な場合は、ダミーメタル配線２４と密着性が悪い膜または機械強度が弱い他の膜と接するようにしても同様の効果が得られる。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置された半導体装置。
（２）
（１）に記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面と同水準または下方に配置された半導体装置。
（４）
（１）から（３）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線および前記第１のダミーメタル構造の前記第１のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
（５）
（１）から（４）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、それぞれ、複数の前記第２のダミー配線を含み、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、前記多層配線構造の積層方向において前記第１のダミー配線および前記第２のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
（６）
（５）に記載の半導体装置において、
前記第２のダミーメタル構造において前記第２のダミー配線が形成されていない領域と同水準の領域には前記第１のダミーメタル構造の前記第１のダミー配線が形成されるとともに、前記第１のダミーメタル構造において前記第１のダミー配線が形成されていない領域と同水準の領域には前記第２のダミーメタル構造の前記第２のダミー配線が形成された半導体装置。
（７）
（１）から（６）いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第１のダミー配線および前記第２のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
（８）
（７）に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が３．３以下の低誘電率膜を含み、
前記第１のダミー配線および前記第２のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
（９）
（１）から（８）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
（１０）
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
（１１）
（１０）に記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
（１２）
（１０）または（１１）に記載の半導体装置において、
前記第２のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
（１３）
（１０）から（１２）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
なお、ダミーメタル配線は、全配線層に適用されないようにしてもよい。たとえば、低誘電率膜が用いられないようなグローバル配線層においては、ダミーメタル配線の形成を省略することができる。
なお、本発明は、以下の構成を適用することも可能である。
（１）
半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、第１のダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、第２のダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記第２のダミー配線の下面は前記第１のダミーメタル構造の前記第１のダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記第２のダミー配線の上面は前記第１のダミーメタル構造の前記第１のダミー配線の上面よりも上方に配置された半導体装置。
（２）
（１）に記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置された半導体装置。
（３）
（１）または（２）に記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記下面は、前記第１のダミーメタル構造の前記第１のダミー配線の前記上面と同水準または下方に配置された半導体装置。
（４）
（１）から（３）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線および前記第１のダミーメタル構造の前記第１のダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。
（５）
（１）から（４）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、それぞれ、複数の前記第２のダミー配線を含み、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、前記多層配線構造の積層方向において前記第１のダミー配線および前記第２のダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。
（６）
（５）に記載の半導体装置において、
前記第２のダミーメタル構造において前記第２のダミー配線が形成されていない領域と同水準の領域には前記第１のダミーメタル構造の前記第１のダミー配線が形成されるとともに、前記第１のダミーメタル構造において前記第１のダミー配線が形成されていない領域と同水準の領域には前記第２のダミーメタル構造の前記第２のダミー配線が形成された半導体装置。
（７）
（１）から（６）いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記第１のダミー配線および前記第２のダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。
（８）
（７）に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が３．３以下の低誘電率膜を含み、
前記第１のダミー配線および前記第２のダミー配線が、それぞれ、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。
（９）
（１）から（８）いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記第２のダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。
（１０）
半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。
（１１）
（１０）に記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。
（１２）
（１０）または（１１）に記載の半導体装置において、
前記第２のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。
（１３）
（１０）から（１２）いずれかに記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
Claims (13)
- 半導体基板と、
前記半導体基板上に形成され、配線および絶縁膜により構成された配線層が複数積層された多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記シールリングの外周に形成され、ダミー配線を含む第１のダミーメタル構造と、
前記第１のダミーメタル構造と前記シールリングとの間に形成され、ダミー配線を含む第２のダミーメタル構造と、
を含み、
前記第２のダミーメタル構造の前記ダミー配線の下面は前記第１のダミーメタル構造の前記ダミー配線の下面よりも上方に配置され、
前記第２のダミーメタル構造の前記ダミー配線の上面は前記第１のダミーメタル構造の前記ダミー配線の上面よりも上方に配置された半導体装置。 - 請求項１に記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、隣接する列に配置された半導体装置。 - 請求項１または２に記載の半導体装置において、
前記第２のダミーメタル構造の前記ダミー配線の前記下面は、前記第１のダミーメタル構造の前記ダミー配線の前記上面と同水準または下方に配置された半導体装置。 - 請求項１から３いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記ダミー配線および前記第１のダミーメタル構造の前記ダミー配線は、それぞれ前記多層配線構造の一つの前記配線層を貫通するとともに、二層以上の前記配線層に連続して配置されない半導体装置。 - 請求項１から４いずれかに記載の半導体装置において、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、それぞれ、複数の前記ダミー配線を含み、
前記第１のダミーメタル構造および前記第２のダミーメタル構造は、前記多層配線構造の積層方向において前記ダミー配線が形成された領域と形成されていない領域とが交互に設けられた配置を有する半導体装置。 - 請求項５に記載の半導体装置において、
前記第２のダミーメタル構造において前記ダミー配線が形成されていない領域と同水準の領域には前記第１のダミーメタル構造の前記ダミー配線が形成されるとともに、前記第１のダミーメタル構造において前記ダミー配線が形成されていない領域と同水準の領域には前記第２のダミーメタル構造の前記ダミー配線が形成された半導体装置。 - 請求項１から６いずれかに記載の半導体装置において、
各前記配線層は、積層された複数の絶縁膜を含み、
前記ダミー配線の上面が、異なる絶縁膜間の界面と略同水準に形成された半導体装置。 - 請求項７に記載の半導体装置において、
各前記配線層の前記複数の絶縁膜は、比誘電率が３．３以下の低誘電率膜を含み、
前記ダミー配線が、一の前記配線層中の前記低誘電率膜を貫通するとともにその上面が前記一の配線層の上層の他の前記配線層の前記低誘電率膜の下面と接する半導体装置。 - 請求項１から８いずれかに記載の半導体装置において、
前記第２のダミーメタル構造の前記ダミー配線の前記上面は、前記多層配線構造の最上層の上面と同水準以上に配置された半導体装置。 - 半導体基板と、
前記半導体基板上に、それぞれ配線が形成された第１の絶縁層および第２の絶縁層の順で形成された構成を含む多層配線構造と、
前記多層配線構造内で、平面視において素子形成領域の外周に形成されたシールリングと、
前記第１の絶縁層中に形成されるとともに、前記シールリングの外周に形成された第１のダミーメタル構造と、
前記第２の絶縁層中に形成されるとともに前記第１のダミーメタル構造と前記シールリングとの間に形成された第２のダミーメタル構造と、
を有し、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とは、平面視において隣接するとともに重ならず、
前記第１のダミーメタル構造の上面は前記第２のダミーメタル構造の下面と同じ、または前記下面より上方に設けられている半導体装置。 - 請求項１０に記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造が、平面視において素子形成領域の角部近傍に形成されている半導体装置。 - 請求項１０または１１に記載の半導体装置において、
前記第２のダミーメタル構造の上に前記ダミーメタルを構成する材料よりも硬度または弾性率が低いメタル材料により構成された構造が形成されている半導体装置。 - 請求項１０から１２いずれかに記載の半導体装置において、
前記第１のダミーメタル構造と前記第２のダミーメタル構造とが、それぞれダミー配線とダミービアからなり、
前記ダミービアがプラグ状に形成されている半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012231330A JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006251567 | 2006-09-15 | ||
| JP2006251567 | 2006-09-15 | ||
| JP2012231330A JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007190873A Division JP5175066B2 (ja) | 2006-09-15 | 2007-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013012788A true JP2013012788A (ja) | 2013-01-17 |
| JP5483772B2 JP5483772B2 (ja) | 2014-05-07 |
Family
ID=47686335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012231330A Expired - Fee Related JP5483772B2 (ja) | 2006-09-15 | 2012-10-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5483772B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200021273A (ko) * | 2018-08-20 | 2020-02-28 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
| JP2005327913A (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp | 半導体装置 |
| JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
| JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
| US20070069337A1 (en) * | 2005-09-27 | 2007-03-29 | Chien-Li Kuo | Semiconductor structure and fabricating method thereof |
-
2012
- 2012-10-19 JP JP2012231330A patent/JP5483772B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260059A (ja) * | 2004-03-12 | 2005-09-22 | Renesas Technology Corp | 半導体装置、半導体ウェハおよび半導体装置の製造方法 |
| JP2005327913A (ja) * | 2004-05-14 | 2005-11-24 | Renesas Technology Corp | 半導体装置 |
| JP2006041244A (ja) * | 2004-07-28 | 2006-02-09 | Nec Electronics Corp | 半導体装置 |
| JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
| US20070069337A1 (en) * | 2005-09-27 | 2007-03-29 | Chien-Li Kuo | Semiconductor structure and fabricating method thereof |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200021273A (ko) * | 2018-08-20 | 2020-02-28 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
| KR102599050B1 (ko) * | 2018-08-20 | 2023-11-06 | 삼성전자주식회사 | 반도체 칩의 제조 방법 |
| US11967529B2 (en) | 2018-08-20 | 2024-04-23 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5483772B2 (ja) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5175066B2 (ja) | 半導体装置 | |
| JP5448304B2 (ja) | 半導体装置 | |
| JP5117791B2 (ja) | 半導体装置 | |
| JP5235378B2 (ja) | 半導体装置 | |
| JP4401874B2 (ja) | 半導体装置 | |
| JP4675159B2 (ja) | 半導体装置 | |
| US7955955B2 (en) | Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures | |
| JP2010074106A (ja) | 半導体チップ、半導体ウェーハおよびそのダイシング方法 | |
| US20110156219A1 (en) | Semiconductor device | |
| JP5968711B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006080369A (ja) | 半導体装置 | |
| JP2006093407A (ja) | 電子デバイスおよびその製造方法 | |
| JP2011139103A (ja) | 半導体装置 | |
| JP2009290090A (ja) | 半導体装置およびその製造方法 | |
| JP2005167198A (ja) | 半導体装置およびその製造方法 | |
| KR20090046993A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2011146563A (ja) | 半導体装置 | |
| JP4675146B2 (ja) | 半導体装置 | |
| JP2009218504A (ja) | 半導体装置 | |
| JP5483772B2 (ja) | 半導体装置 | |
| JP4814694B2 (ja) | 半導体装置 | |
| JP2009076782A (ja) | 半導体基板、その製造方法、および半導体チップ | |
| JP2005268395A (ja) | 半導体装置 | |
| JP2009218503A (ja) | 半導体装置及びその製造方法 | |
| JP5726989B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5483772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |