JP2007027694A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007027694A JP2007027694A JP2006155666A JP2006155666A JP2007027694A JP 2007027694 A JP2007027694 A JP 2007027694A JP 2006155666 A JP2006155666 A JP 2006155666A JP 2006155666 A JP2006155666 A JP 2006155666A JP 2007027694 A JP2007027694 A JP 2007027694A
- Authority
- JP
- Japan
- Prior art keywords
- dummy wiring
- wiring
- semiconductor device
- dummy
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板のチップ領域の外周部にシールリング4が設けられていると共に、当該チップ領域におけるシールリング4の近傍にチップ強度強化用構造体5が設けられている。チップ強度強化用構造体5は複数のダミー配線構造(例えばダミー配線構造5A〜5E等)から構成されている。各ダミー配線構造5A〜5E等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されている。
【選択図】図10
Description
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第1の実施形態の変形例に係る半導体装置及びその製造方法について説明する。
以下、本発明の第2の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態の変形例に係る半導体装置及びその製造方法について説明する。
以下、本発明の第3の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第4の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第5の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
以下、本発明の第6の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
2 スクライブ領域
3 アルミパッド
4 シールリング
4a 配線部
4b ビア部
5〜7 チップ強度強化用構造体
5A〜5E、51A〜51E、61、62 ダミー配線構造
31 第1の絶縁膜
32、40A〜40F 銅配線
32a、38A〜38F 多層膜
32b、39A〜39F 銅膜
33A〜33F 第2の絶縁膜
34A〜34F 第3の絶縁膜
35A〜35F 第4の絶縁膜
36A〜36F 第5の絶縁膜
37a ビアホール
37b 配線溝
41 キャップ
42 第6の絶縁膜
Claims (13)
- 半導体基板上の層間絶縁膜中に積層された少なくとも3層以上の配線層を有する半導体装置であって、
前記半導体基板のチップ領域の外周部に設けられたシールリングと、
前記チップ領域における前記シールリングの近傍に設けられたチップ強度強化用構造体とを備え、
前記チップ強度強化用構造体は複数のダミー配線構造から構成されており、
前記複数のダミー配線構造はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない2層以上の配線層に亘ってビア部を介して連続的に形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、少なくとも1層の同一の配線層に形成されている部分を有することを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記複数のダミー配線構造のうちの一対のダミー配線構造の少なくとも一方は、他方が形成されていない配線層に形成されている部分を有することを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造のうちの少なくとも2つのダミー配線構造はそれぞれ、最下層の配線層に形成されている部分を有することを特徴とする半導体装置。 - 請求項1〜4のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造のうちの少なくとも1つのダミー配線構造は、少なくとも1層の配線層において一の方向に延びる一の部分と、当該配線層において当該一の部分と接続されており且つ他の方向に延びる他の部分とを有することを特徴とする半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造は、第1のダミー配線構造と、前記第1のダミー配線構造の最上部よりも下側に最上部を有する第2のダミー配線構造とを含み、
前記第1のダミー配線構造と前記第2のダミー配線構造とはそれぞれ、少なくとも2層の同一の配線層に形成されている部分を有し、
前記少なくとも2層の同一の配線層のうちの一の配線層に形成されている前記第1のダミー配線構造の一部分と、前記少なくとも2層の同一の配線層のうちの他の配線層に形成されている前記第2のダミー配線構造の一部分とは、平面的に見て互いに重なり合っていることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第2のダミー配線構造は3層以上の配線層に亘ってビア部を介してリング状に形成されており、
前記第1のダミー配線構造の一部分は、リング状の前記第2のダミー配線構造の内側に配置されていることを特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記第1のダミー配線構造は3層以上の配線層に亘ってビア部を介してリング状に形成されており、
前記第2のダミー配線構造の一部分は、リング状の前記第1のダミー配線構造の内側に配置されていることを特徴とする半導体装置。 - 請求項1〜8のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造はそれぞれ銅を含むことを特徴とする半導体装置。 - 請求項1〜9のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側に設けられていることを特徴とする半導体装置。 - 請求項1〜9のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側及び内側にそれぞれ設けられていることを特徴とする半導体装置。 - 請求項1〜9のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの外側及び内側並びに前記チップ領域のコーナー部以外の外周部における前記シールリングの外側にそれぞれ設けられていることを特徴とする半導体装置。 - 請求項1〜9のいずれか1項に記載の半導体装置において、
前記複数のダミー配線構造は、前記チップ領域のコーナー部における前記シールリングの内側に設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155666A JP4814694B2 (ja) | 2005-06-16 | 2006-06-05 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176824 | 2005-06-16 | ||
JP2005176824 | 2005-06-16 | ||
JP2006155666A JP4814694B2 (ja) | 2005-06-16 | 2006-06-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011088909A Division JP2011139103A (ja) | 2005-06-16 | 2011-04-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027694A true JP2007027694A (ja) | 2007-02-01 |
JP4814694B2 JP4814694B2 (ja) | 2011-11-16 |
Family
ID=37787995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155666A Active JP4814694B2 (ja) | 2005-06-16 | 2006-06-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4814694B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081351A (ja) * | 2007-09-27 | 2009-04-16 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2017017181A (ja) * | 2015-07-01 | 2017-01-19 | 大日本印刷株式会社 | 多層配線構造体及び多層配線構造体を用いた半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001023937A (ja) * | 1999-05-20 | 2001-01-26 | Texas Instr Inc <Ti> | 半導体デバイス内のスクライブストリートシール及び製造方法 |
JP2004119969A (ja) * | 2002-09-03 | 2004-04-15 | Toshiba Corp | 半導体装置 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
-
2006
- 2006-06-05 JP JP2006155666A patent/JP4814694B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001023937A (ja) * | 1999-05-20 | 2001-01-26 | Texas Instr Inc <Ti> | 半導体デバイス内のスクライブストリートシール及び製造方法 |
JP2004119969A (ja) * | 2002-09-03 | 2004-04-15 | Toshiba Corp | 半導体装置 |
JP2004153015A (ja) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2006080369A (ja) * | 2004-09-10 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081351A (ja) * | 2007-09-27 | 2009-04-16 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2017017181A (ja) * | 2015-07-01 | 2017-01-19 | 大日本印刷株式会社 | 多層配線構造体及び多層配線構造体を用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4814694B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011139103A (ja) | 半導体装置 | |
JP5175066B2 (ja) | 半導体装置 | |
JP4401874B2 (ja) | 半導体装置 | |
JP4699172B2 (ja) | 半導体装置 | |
US7675175B2 (en) | Semiconductor device having isolated pockets of insulation in conductive seal ring | |
JP5329068B2 (ja) | 半導体装置 | |
JP4801296B2 (ja) | 半導体装置及びその製造方法 | |
JP5106933B2 (ja) | 半導体装置 | |
US7250681B2 (en) | Semiconductor device and a method of manufacturing the semiconductor device | |
JP2004153015A (ja) | 半導体装置及びその製造方法 | |
JP2006190839A (ja) | 半導体装置及びその製造方法 | |
JP2011146563A (ja) | 半導体装置 | |
JPWO2005096364A1 (ja) | 半導体装置及びその製造方法 | |
TW201903921A (zh) | 半導體裝置及其製造方法 | |
JP4814694B2 (ja) | 半導体装置 | |
JP2006351878A (ja) | 半導体装置 | |
JP2005327913A (ja) | 半導体装置 | |
JP2007012894A (ja) | 半導体装置およびその製造方法 | |
JP5582879B2 (ja) | 半導体装置及びその製造方法 | |
JP5041088B2 (ja) | 半導体装置 | |
JP2004235586A (ja) | 半導体装置 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP5932079B2 (ja) | 半導体装置 | |
JP5483772B2 (ja) | 半導体装置 | |
JP2006324388A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4814694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |