JP2011021939A - 半導体装置および半導体装置の試験用ボード - Google Patents
半導体装置および半導体装置の試験用ボード Download PDFInfo
- Publication number
- JP2011021939A JP2011021939A JP2009165701A JP2009165701A JP2011021939A JP 2011021939 A JP2011021939 A JP 2011021939A JP 2009165701 A JP2009165701 A JP 2009165701A JP 2009165701 A JP2009165701 A JP 2009165701A JP 2011021939 A JP2011021939 A JP 2011021939A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- terminal
- voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】検査工程において高精度な試験を行うことが可能となる半導体装置の試験用ボードを提供する。
【解決手段】半導体装置の試験用ボード520aは、半導体装置500の電源端子BP1〜BP4へとソケットピン511を介して接続されるソケット510、半導体試験装置530のフォース端子TFPへと接続されるフォースラインFL及び半導体試験装置530のセンス端子TSPへと接続されるセンスラインSLを備える。フォースラインFLとセンスラインSLは試験用ボード上では接続されず、センスラインSLは電源端子BP4(電圧検出用電源端子)へとソケットピン511を介して接続され、フォースラインFLは電源端子BP1〜3(電圧供給用電源端子)へとソケットピン511を介して接続される。
【選択図】図1
【解決手段】半導体装置の試験用ボード520aは、半導体装置500の電源端子BP1〜BP4へとソケットピン511を介して接続されるソケット510、半導体試験装置530のフォース端子TFPへと接続されるフォースラインFL及び半導体試験装置530のセンス端子TSPへと接続されるセンスラインSLを備える。フォースラインFLとセンスラインSLは試験用ボード上では接続されず、センスラインSLは電源端子BP4(電圧検出用電源端子)へとソケットピン511を介して接続され、フォースラインFLは電源端子BP1〜3(電圧供給用電源端子)へとソケットピン511を介して接続される。
【選択図】図1
Description
本発明は、半導体装置および半導体装置の試験用ボードに関する。
DRAM(Dynamic Random Access Memory)に代表される半導体装置は、検査工程において、半導体装置の良否を判定する電気的試験が行われている。この電気的試験においては、半導体試験装置に試験用ボード(ソケット及びボード基板から構成される)を接続する。そして、試験用ボード上のソケットに半導体装置を搭載して、半導体試験装置と半導体装置を接続することで、電気的試験が行われる。この際、半導体装置の電源端子には、半導体試験装置から電源電圧が供給される。半導体試験装置は、この電源電圧を供給するため、一般的にフォース端子とセンス端子と呼ばれる端子を備えている。
図6に、従来の半導体検査工程における電源供給方法の一例を示す。
図6に示す半導体検査システムは、半導体装置500、ソケット510、試験用ボード520及び半導体試験装置530により構成されている。半導体装置500は、例えばBGA(Ball Grid Array)パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子(バンプ電極)BP1〜BP4等を備えている。また、ソケット510は、ソケットピン511を備え、ソケットピンの一端は試験用ボード520の電気配線と接続され、他端は半導体装置500の電源端子等と接続される。
図6に示す半導体検査システムは、半導体装置500、ソケット510、試験用ボード520及び半導体試験装置530により構成されている。半導体装置500は、例えばBGA(Ball Grid Array)パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子(バンプ電極)BP1〜BP4等を備えている。また、ソケット510は、ソケットピン511を備え、ソケットピンの一端は試験用ボード520の電気配線と接続され、他端は半導体装置500の電源端子等と接続される。
試験用ボード520上には、半導体試験装置530とソケット510の間を接続する複数の電気配線がレイアウトされる。なお、図において、電気配線として、フォースラインFLとセンスラインSLを示している。また、半導体試験装置530は、フォース端子TFPからフォースラインFLへ、センス端子TSPからセンスラインSLへ電源を供給する。フォース端子TFP及びセンス端子TSPは、半導体試験装置530が備えた電源供給ユニット531へ接続されている。
電源供給ユニット531においては、センス端子TSPがナレータ(図6において不図示)の一端に接続され、ナレータの他端には、ユーザが設定した電源電圧VDDが印加される。従って、センス端子TSPには電流が流れず、その電圧値がVDDに設定される。また、フォース端子TFPは、ノレータ(図6において不図示)に接続され、フォース端子TFPには、センス端子TSPの接続先の電圧が電圧VDDとなるように電流が流れる。
試験用ボード520上では、センスラインSLとフォースラインFLが、図6に示すように共通接続されているので、半導体試験装置530により、センスラインSLとフォースラインFLの接続点(図中A点)が電源電圧VDDとなるように制御される。そして、半導体装置500の電源端子(バンプ電極)BP1〜BP4には、このA点と同じ電圧値、すなわち電源電圧VDDが、ソケットピン511を介して供給される。
しかしながら、実際には、接続点Aと電源端子BP1〜BP4との間には、ソケットピンの抵抗や、ソケットピンと電源端子BP1〜BP4との間の接触抵抗が存在する。従って、実際に半導体装置500の電源端子BP1〜BP4に対して供給すべき電圧VDDは、電圧降下の影響を受け、上記A点において設定された電圧VDDより低い電圧となる。
ここで、半導体装置の高速化にともない、例えばメモリでは動作電流が1アンペアを超える製品があり、また、CPUにおいては5アンペアを超える製品がある。例えば、上記抵抗、すなわちソケットピンの抵抗が0.01オームに抑えられていたとしても、1端子の電源端子に5Aの電源電流が流れる場合、0.05Vの電圧降下があるため、製品の電源電圧として設定した電源電圧VDD(例えば1.0V)に対して5%の電圧降下となり、検査を行う上で無視できない。
実際の製品においては、上記例の電源端子BP1〜BP4のように、電源端子は複数端子あり、それに応じてソケットピンも複数ピン使用される。従って、上記値となるまで電圧降下の程度が悪化することはないとしても、半導体装置の試験時に電源電圧を高精度に供給できないという問題があった。
また、数百万個の半導体装置を、検査工程において試験する際、上記端子は半田ボールにより形成されているため、ソケットピンに半田屑がつきソケットピンと電源端子BP1〜BP4との間の接触抵抗が上がり、上記電圧降下の値となることもある。そのため、製品歩留が低下することを防ぐために、検査工程において、ソケットピンを頻繁に清掃する作業が増える。
これにより、本来行うべき半導体装置の試験の時間が短くなり、試験効率が悪化するという問題、即ち、清掃作業の時間の増加により、総テスト時間に占める実際の半導体装置のテストを行なう時間が短くなり、その結果、試験効率が悪化するという問題があった。また、ソケットピンを交換する場合も発生し、そのための費用により試験コストが増大するという問題もあった。
本発明は、半導体試験装置により半導体装置を検査する工程に用いられる半導体装置の試験用ボードであって、半導体装置の電圧検出用電源端子及び電圧供給用電源端子へと接続されるソケットピンを有するソケット、半導体試験装置のフォース端子へと接続されるフォースライン及び半導体試験装置のセンス端子へと接続されるセンスラインを備え、センスラインは電圧検出用電源端子へと第1のソケットピンを介して接続され、フォースラインは電圧供給用電源端子へと第1のソケットピンとは異なる第2のソケットピンを介して接続されていることを特徴とする半導体装置の試験用ボードである。
本発明の半導体装置の試験用ボードによれば、センスラインとフォースラインが、試験用ボード上で接続されず、それぞれ異なるソケットピンを介して、それぞれ異なる半導体装置の電圧検出用電源端子及び電圧供給用電源端子に接続される。
これにより、センスラインによって、その接続先である半導体装置の電圧検出用電源端子の電圧値が検出され、検出した電圧値とユーザが設定した電圧値とが一致する条件で、フォースラインを介して電圧供給用電源端子に電流が供給される。
従って、電圧供給用電源端子に接続されたソケットピンの抵抗に起因する、或いは電圧供給用電源端子とソケットピンとの接触抵抗に起因する設定電圧誤差は生じず、検査工程において高精度な試験を行うことが可能となる効果を奏する。
従って、電圧供給用電源端子に接続されたソケットピンの抵抗に起因する、或いは電圧供給用電源端子とソケットピンとの接触抵抗に起因する設定電圧誤差は生じず、検査工程において高精度な試験を行うことが可能となる効果を奏する。
また、半田屑等により半導体装置の電圧供給用電源端子とソケットピン(フォース用ピン)の接触抵抗が上がる場合も、半導体装置の電圧検出用電源端子の電圧値を検出し、電圧供給用電源端子へ電流を供給するので、検査工程において、ソケットピンの清掃頻度も減少し、試験効率が改善できる。また、ソケットピンの交換頻度も減るので、試験コストを低減できる効果も奏する。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の半導体装置の検査システムを示す概略概念図である。なお、図1において、図6と同一の部分には同一の符号を付している。
図1に示す半導体検査システムは、半導体装置500、ソケット510、試験用ボード520a及び半導体試験装置530により構成されている。半導体装置500は、BGA(Ball Grid Array)パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子(バンプ電極)BP1〜BP4等を備えている。
図1は、本発明の半導体装置の検査システムを示す概略概念図である。なお、図1において、図6と同一の部分には同一の符号を付している。
図1に示す半導体検査システムは、半導体装置500、ソケット510、試験用ボード520a及び半導体試験装置530により構成されている。半導体装置500は、BGA(Ball Grid Array)パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子(バンプ電極)BP1〜BP4等を備えている。
また、ソケット510は、ソケットピン511を備え、ソケットピンの一端は試験用ボード520aの電気配線と接続され、他端は半導体装置500と接続される。試験用ボード520a上には、半導体試験装置530とソケット510の間を接続する複数の電気配線がレイアウトされる。なお、図1において、電気配線として、フォースラインFLとセンスラインSLを示している。
また、半導体試験装置530は、フォース端子TFPからフォースラインFLへ、センス端子TSPからセンスラインSLへ電源を供給する。フォース端子TFP及びセンス端子TSPは、半導体試験装置530が備えた電源供給ユニット531へ接続されている。
電源供給ユニット531においては、センス端子TSPがナレータ(図1において不図示)の一端に接続され、ナレータの他端には、ユーザが設定した電源電圧VDDが印加される。従って、センス端子TSPには電流が流れず、その電圧値がVDDに設定される。また、フォース端子TFPは、ノレータ(図1において不図示)に接続され、フォース端子TFPには、センス端子TSPの接続先の電圧が電圧VDDとなるように電流が流れる。試験用ボード520上では、このセンスラインSLとフォースラインFLが、図6と異なり、個別に配線されソケット510に接続されている。
従って、半導体試験装置530によって、ソケットピン511の半導体装置500との接触点、すなわち、電源端子BP4(電圧検出用電源端子)の電圧値が検出され、検出した電圧値とユーザが設定した電圧値VDDとが一致する条件で、フォースラインFLに電流が供給される。すなわち、半導体装置500の電源端子BP1〜BP3(電圧供給用電源端子)には、電源端子BP4の電圧値がVDDとなるように、電流が供給される。
図2は、図1の半導体装置500のパッケージ基板における電気配線を示す概念図である。また、図3は、図2のパッケージ基板における端子配置を示す概念図である。
図2(a)において、半導体装置500は、半導体チップ501と、金属ボール(2重丸で示した、電源端子BPVD1〜4を含む端子)を備えたパッケージ基板(以下、配線基板)からなる。配線基板は、本実施形態においては、60個の金属ボールを備えたBGA基板である。また、図3は、それら60個の金属ボールの端子名を示している。
図2(a)において、半導体装置500は、半導体チップ501と、金属ボール(2重丸で示した、電源端子BPVD1〜4を含む端子)を備えたパッケージ基板(以下、配線基板)からなる。配線基板は、本実施形態においては、60個の金属ボールを備えたBGA基板である。また、図3は、それら60個の金属ボールの端子名を示している。
図2(a)において、配線基板の中央部には開口窓502が設けられ、この開口窓502から半導体チップ501のパッド電極を臨むように、配線基板と半導体チップ501とが位置決めされている。
そして、半導体チップ501は、チップ面を半導体基板に対向させ、図2(a)においては不図示のエラストマー樹脂層によりパッケージ基板と接合されている。
そして、半導体チップ501は、チップ面を半導体基板に対向させ、図2(a)においては不図示のエラストマー樹脂層によりパッケージ基板と接合されている。
また、配線基板における各端子は、図2(a)に示すように、各パッケージ基板の開口窓502の傍に配置されたボンディングパッドへと配線されている。また、図2(b)に示すように、ボンディングパッド503と、半導体チップ501の各電極パッド504とは、例えばボンディングワイヤ(図2(b)において不図示)により電気的に接続される。なお、開口窓502は、ボンディングワイヤを保護するための不図示のモールド樹脂が充填されている。
半導体装置500において、電源端子BPVD1〜4を含む各端子は、図2(a)及び図3において、行1〜3、7〜9と列A〜Kで示す位置に配置されている。なお、以下の説明において、図2(a)及び図3における上記各端子の座標を、例えば(1、A)のように、上記行及び列の記号を用いて表わすものとする。
電源電圧VDD供給に係るパッケージ基板の端子は、図3において「VDD」で示す4端子である。また、その座標は、(1、A)、(1、K)、(9、E)及び(9、H)である。また、これらの端子を、図2(a)において、電源端子BPVD1、電源端子BPVD2、電源端子BPVD3及び電源端子BPVD4で示している。
電源電圧VDD供給に係るパッケージ基板の端子は、図3において「VDD」で示す4端子である。また、その座標は、(1、A)、(1、K)、(9、E)及び(9、H)である。また、これらの端子を、図2(a)において、電源端子BPVD1、電源端子BPVD2、電源端子BPVD3及び電源端子BPVD4で示している。
半導体チップ501は、図2には図示していないが、内部に複数の回路ブロックを備え、それらの回路ブロックの電源配線は、チップ内において共通接続され、かつ、複数のパッド電極へと接続されている。そして、複数のパッド電極は、上記ボンディングワイヤを介して配線基板上のボンディングパッドへと接続される。
また、図2(a)においては、ボンディングパッドと電源端子への結線が示されている。VDD供給に係る8個のボンディングパッドは、開口窓502の左端の上側及び中央部の上側において、電源配線BVDLaへ接続される。そして、電源配線BVDLaは、電源端子BPVD1及び電源端子BPVD2へ接続される。また、VDD供給に係る3個のボンディングパッドは、開口窓502の右端の上側において、電源配線BVDLbへ接続される。そして、電源配線BVDLbは、電源端子BPVD3及び電源端子BPVD4へ接続される。
図2(a)において、電源端子BPVD4は、配線基板上において、電源端子BPVD3よりも、ボンディングワイヤ部から遠い位置にある。すなわち、ボンディングワイヤ部(パッケージ基板と半導体チップとの接触点)から見た抵抗は、電源端子BPVD4の方が電源端子BPVD3より高くなる。従って、電源端子BPVD3の電圧レベルが降下すると、電源端子BPVD4は更に電圧降下すると考えられるので、電源端子BPVD4を電圧検出用電源端子とし、電源端子BPVD3の電圧降下をモニターする端子とすることができる。
また、電源端子BPVD1及び電源端子BPVD2は、配線基板上においては、電源端子BPVD3及び電源端子BPVD4とは配線で接続されていないが、上述の通り、半導体チップ501内の電源配線を介して接続されている。
すなわち、電源端子BPVD1及び電源端子BPVD2のソケットピンとの接触抵抗が上がって、電源端子BPVD1及び電源端子BPVD2から電流を供給されるパッド電極、内部回路の電源配線の電圧値が下がる。この場合、電源端子BPVD4も、この影響を受け電圧降下し、他の電源ピンの電圧降下をモニターできると考えられる。
すなわち、電源端子BPVD1及び電源端子BPVD2のソケットピンとの接触抵抗が上がって、電源端子BPVD1及び電源端子BPVD2から電流を供給されるパッド電極、内部回路の電源配線の電圧値が下がる。この場合、電源端子BPVD4も、この影響を受け電圧降下し、他の電源ピンの電圧降下をモニターできると考えられる。
従って、図2(a)に示すように電源端子の配置の場合、電源端子BPVD4を電圧検出用電源端子とすることができる。また、ボンディングワイヤ部から見た抵抗の一番高い電源端子が、電圧降下の影響を一番受けるので、その電源端子を電圧検出用電源端子とするのがよいと考えられる。図2(a)においても、電源端子BPVD4が一番ボンディングワイヤ部からの距離が長いので、本実施形態において、電源端子BPVD4を電圧検出用電源端子としている。
すなわち、電源端子BPVD1、電源端子BPVD2、電源端子BPVD3及び電源端子BPVD4は、上記図1における説明の電源端子BP1、電源端子BP2、電源端子BP3及び電源端子BP4に、各々対応する端子である。
従って、電源端子BPVD1、電源端子BPVD2及び電源端子BPVD3(電圧供給用電源端子)は、ソケットピン511を介して試験用ボード520a上のフォースラインFLへ接続される。また、電源端子BPVD4(電圧検出用電源端子)は、ソケットピン511を介して試験用ボード520a上のセンスラインSLへと接続される。
従って、電源端子BPVD1、電源端子BPVD2及び電源端子BPVD3(電圧供給用電源端子)は、ソケットピン511を介して試験用ボード520a上のフォースラインFLへ接続される。また、電源端子BPVD4(電圧検出用電源端子)は、ソケットピン511を介して試験用ボード520a上のセンスラインSLへと接続される。
これにより、半導体試験装置530によって、センスラインSLへ接続されている電源端子BPVD4の電圧値が検出される。そして、電源端子BPVD1〜BPVD3には、電源端子BPVD4の電圧値がユーザ設定の電源電圧VDDとなるように、フォースラインFLを介して電流が供給される。また、電源端子BPVD4は、電源端子BPVD3とは配線基板上で、電源端子BPVD1及び電源端子BPVD1とは半導体チップ501を介して、電気的に接続されている。従って、電源端子BPVD4の電圧値検出に際し、電源端子BPVD1〜BPVD3の電圧降下の影響を精度良くモニターできる。
このように、本実施形態による半導体装置の試験用ボードは、半導体試験装置(半導体試験装置530)により半導体装置(半導体装置500)を検査する工程に用いられる半導体装置の試験用ボード(試験用ボード520a)であって、半導体装置の電圧検出用電源端子(電源端子BPVD4)及び電圧供給用電源端子(電源端子BPVD1〜BPVD3)へと接続されるソケットピン(ソケットピン511)を有するソケット(ソケット510)、半導体試験装置(半導体試験装置530)のフォース端子(フォース端子TFP)へと接続されるフォースライン(フォースラインFL)及び半導体試験装置のセンス端子(センス端子TSP)へと接続されるセンスライン(センスラインSL)を備え、センスライン(センスラインSL)は電圧検出用電源端子(電源端子BPVD4)へと第1のソケットピン(ソケットピン511)を介して接続され、フォースライン(フォースラインFL)は電圧供給用電源端子(電源端子BPVD1〜BPVD3)へと第1のソケットピンとは異なる第2のソケットピン(ソケットピン511)を介して接続されていることを特徴とする半導体装置の試験用ボード(試験用ボード520a)である。
本発明の半導体装置の試験用ボードによれば、センスラインSLとフォースラインFLが、試験用ボード520a上で接続されず、それぞれ異なるソケットピン511を介して、それぞれ異なる半導体装置の電圧検出用電源端子(電源端子BPVD4)及び電圧供給用電源端子(電源端子BPVD1〜BPVD3)に接続される。
これにより、センスラインSLによって、その接続先である半導体装置500の電圧検出用電源端子(電源端子BPVD4)の電圧値が検出され、検出した電圧値とユーザが設定した電圧値(電源電圧VDD)とが一致する条件で、フォースラインFLを介して電圧供給用電源端子(電源端子BPVD1〜BPVD3)に電流が供給される。
従って、電圧供給用電源端子(電源端子BPVD1〜BPVD3)に接続されたソケットピン511の抵抗に起因する、或いは電圧供給用電源端子とソケットピンとの接触抵抗(例えば、半田屑により接触抵抗)に起因する設定電圧誤差は生じず、検査工程において高精度な試験を行うことが可能となる効果を奏する。
また、半田屑等により半導体装置の電圧供給用電源端子とソケットピン(フォース用ピン)の接触抵抗が上がる場合も、半導体装置の電圧検出用電源端子の電圧値を検出し、電圧供給用電源端子へ電流を供給するので、検査工程において、ソケットピンの清掃頻度も減少し、試験効率が改善できる。また、ソケットピンの交換頻度も減るので、試験コストを低減できる効果も奏する。
また、電流供給の精度を上げるため、配線基板において上記電源端子BPVD1〜BPVD4を短絡させることも考えられる。図2(a)においては、電源端子BPVD4は、配線基板上において、電源端子BPVD3としか接続されていなかったが、これを他の電源端子BPVD1と配線することが考えられる。
図4は、図1の半導体装置500aの配線基板における電気配線を示す概念図である。図4において、図2(a)に相当する部分には、同一の符号を付している。
図4において、図2(a)と相違する点は、半導体装置500aの配線基板において、電源端子BPVD1(電圧供給用電源端子)と電源端子BPVD4(電圧検出用電源端子)とを、電源配線BVDLcにより接続した点である。
図4において、図2(a)と相違する点は、半導体装置500aの配線基板において、電源端子BPVD1(電圧供給用電源端子)と電源端子BPVD4(電圧検出用電源端子)とを、電源配線BVDLcにより接続した点である。
上述の通り、半導体チップ501内において電源用のパッド電極は、電源配線を介して共通接続されており、電源端子BPVD4は、電源端子BPVD1又は電源端子BPVD2の電圧降下の影響をモニターできる。しかし、図4に示す構成とすることで、半導体チップ501の内部電源配線による電圧効果の影響を受けずに、直接的に電源端子BPVD1又は電源端子BPVD2の電圧降下の影響をモニターできる。図4においても、電源端子BPVD4が一番ボンディングワイヤ部からの距離が長いので、電圧検出用電源端子を電源端子BPVD4としている。
なぜなら、ボンディングワイヤ部(パッケージ基板と半導体チップとの接触点)から見て、基板上の電源配線抵抗値が一番大きい電源端子が、他の電源端子の電圧降下の影響によって一番電圧降下の影響を受けると考えるからである。なお、配線基板の設計時において、計算機シミュレーション等により、ボンディングワイヤ部から見た各電源端子の抵抗値を算出し、一番抵抗値の大きい電源端子を電圧検出用電源端子と決定することとしてもよい。
また、図5は、本発明の半導体装置の検査システムを示す概略概念図である。図5(a)は、図1に対応し、図1と同一部分については同一符号を付している。図5(b)は、試験用ボードのインターポーザ540を含む図5(a)の一部拡大図である。
図5(a)に示すように、試験用ボード520aとソケット510の間には、インターポーザ540が挿入される。また、図5(a)における半導体装置500bは、図2(a)における半導体装置500又は図4における半導体装置500aの電源端子BPVD3と電源端子BPVD4を入れ替えた半導体装置を模式的に表わしている。
図5(a)に示すように、試験用ボード520aとソケット510の間には、インターポーザ540が挿入される。また、図5(a)における半導体装置500bは、図2(a)における半導体装置500又は図4における半導体装置500aの電源端子BPVD3と電源端子BPVD4を入れ替えた半導体装置を模式的に表わしている。
すなわち、図5において、電源端子BP3は、半導体装置500においてフォースラインFLにソケットピン511を介して接続される電源端子(電圧供給用電源端子)であり、電源端子BP4は、半導体装置500においてセンスラインSLにソケットピン511を介して接続される電源端子(電圧検出用電源端子)である。このような電源端子の配線基板における位置変更は、パッケージ設計により生じるものであり、電圧検出用電源端子とソケットピン及び試験用ボードとの対応関係は、一定の関係ではなく、変わり得る関係にある。
かかる場合、試験用ボード520aにおいて、電源端子(電圧検出用電源端子)の位置が配線基板において変わることに応じて、フォースラインFL及びセンスラインSLを配線し直すことも考えられる。しかし、このことは、新規の試験用ボードを作成することになり、試験コストが増大する。そこで、本実施形態においては、試験用ボード520aと、ソケット510との間に、両者を電気的に接続する、例えば2層程度の薄型基板であるインターポーザ540を設けている。
図5(b)においては、インターポーザ540内の結線を示している。図5(b)に示すように、インターポーザ540は、試験用ボード520aにおけるフォースラインFLと、一端が電源端子BP3に接続されるソケットピンの他端とを、電気的に接続する。また、インターポーザ540は、試験用ボード520aにおけるセンスラインSLと、一端が電源端子BP4に接続されるソケットピンの他端とを、電気的に接続する。
なお、インターポーザにおいて、センスラインSLと電源端子BP4との間の配線は、幅の細い配線であってもよい。電源端子BP4(電圧検出用電源端子)は上述の通り電流が流れないので、配線抵抗値が上がることによる影響を受けにくいからである。一方、フォースラインFLと電源端子BP3(電圧供給用電源端子)との間の配線は、例えば薄型基板の一層を全面電源プレートとすればよいので、配線抵抗値は上がることなく、配線部分での電圧降下をほとんど生じさせないで、電源端子BP3へ電流を供給できる。
以上の構成により、電源端子BPVD1、電源端子BPVD2及び電源端子BPVD3(電圧供給用電源端子)は、インターポーザ540及びソケットピン511を介して試験用ボード520a上のフォースラインFLへ接続される。また、電源端子BPVD4(電圧検出用電源端子)は、インターポーザ540及びソケットピン511を介して試験用ボード520a上のセンスラインSLへと接続される。
これにより、半導体試験装置530によって、センスラインSLへ接続されている電源端子BPVD4の電圧値が検出される。そして、電源端子BPVD1〜BPVD3には、電源端子BPVD4の電圧値がユーザ設定の電源電圧VDDとなるように、フォースラインFLを介して電流が供給される。また、電源端子BPVD4は、電源端子BPVD1〜3と、電気的に接続されている。従って、電源端子BPVD4の電圧値検出に際し、電源端子BPVD1〜BPVD3の電圧降下の影響を精度良くモニターできる。
このように、本実施形態による半導体装置の試験用ボードは、半導体試験装置(半導体試験装置530)により半導体装置(半導体装置500b)を検査する工程に用いられる半導体装置の試験用ボード(試験用ボード520a)であって、半導体装置の電圧検出用電源端子(電源端子BPVD4)及び電圧供給用電源端子(電源端子BPVD1〜BPVD3)へと接続されるソケットピン(ソケットピン511)を有するソケット(ソケット510)、半導体試験装置(半導体試験装置530)のフォース端子(フォース端子TFP)へと接続されるフォースライン(フォースラインFL)及び半導体試験装置のセンス端子(センス端子TSP)へと接続されるセンスライン(センスラインSL)を備え、センスライン(センスラインSL)は電圧検出用電源端子(電源端子BPVD4)へと第1のソケットピン(ソケットピン511)を介して接続され、フォースライン(フォースラインFL)は電圧供給用電源端子(電源端子BPVD1〜BPVD3)へと第1のソケットピンとは異なる第2のソケットピン(ソケットピン511)を介して接続されていることを特徴とする半導体装置の試験用ボード(試験用ボード520a)である。
また、本実施形態による半導体装置の試験用ボードは、上記ソケット(ソケット510)と、上記フォースライン(フォースラインFL)及び上記センスライン(センスラインSL)の間にインターポーザ(インターポーザ540)を更に備え、上記インターポーザ(インターポーザ540)においては、上記センスライン(センスラインSL)が上記電圧検出用電源端子(電源端子BPVD4)へと上記第1のソケットピンを介して接続され、上記フォースライン(フォースラインFL)が上記電圧供給用電源端子(電源端子BPVD1〜BPVD3)へと上記第2のソケットピンを介して接続されるよう配線されていることを特徴とする。
これにより、第1の実施形態における効果を維持しつつ、電源端子(電圧検出用電源端子)の位置が配線基板において変わった場合においても、専用の試験用ボードを用意する必要は生じないので、新規の試験用ボードを作成する必要はなく、試験コストの増大を抑制できる効果も奏する。
以上、本発明者によってなされた発明を、実施形態に基づき説明したが、本発明は説明した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施例において、BGAタイプのパッケージに封止されている半導体装置について説明したが、これに限られず、SOPやQFPといったパッケージに封止されている半導体装置について、本願発明を適用してもよい。
また、本実施例において、電源電圧VDDが供給される電源端子(図3の端子名に示す端子名VDD)について説明したが、半導体試験装置のセンス端子とフォース端子を用いて電源電圧を高精度で供給するという趣旨からは、図3において複数端子が存在するVDDQ(半導体チップの入出力バッファ専用の電源端子)へ、本願発明を適用し、電圧検出用電源端子と電圧供給用電源端子を設ける構成としてもよい。
入出力バッファ電源用端子VDDQは、図3において、(1、C)、(3、C)、(7、C)及び(9、C)の4箇所に存在するが、このうち、配線基板上においてボンディングパッド(パッケージ基板と半導体チップとの接触点)から見た抵抗値の一番高い端子を、電圧検出用電源端子とし、残りの端子を電圧供給用電源端子としてもよい。
また、正電位の電源電圧だけでなく、例えば接地電圧が供給される端子へ適用してもよい。図3において、VSS(上記VDDが供給される回路へ接地電圧を供給する電源端子)、VSSQ(半導体チップの入出力バッファ専用の接地端子)は、接地電圧が供給される端子であり、それぞれ複数端子存在する。これらのVSS又はVSSQに本願発明を適用し、電圧検出用電源端子と電圧供給用電源端子を設ける構成としてもよい。
例えば、接地用端子VSSを例にとると、VSSは、図3において、(1、I)、(3、A)、(3、E)及び(9、J)の4箇所に存在するが、このうち、配線基板上においてボンディングパッド(パッケージ基板と半導体チップとの接触点)から見た抵抗値の一番高い端子を、電圧検出用電源端子とし、残りの端子を電圧供給用電源端子としてもよい。
すなわち、本願発明の電源端子(電圧検出用電源端子及び電圧供給用電源端子)には、接地電圧を供給する接地端子も含むものである。
すなわち、本願発明の電源端子(電圧検出用電源端子及び電圧供給用電源端子)には、接地電圧を供給する接地端子も含むものである。
500,500a,500b…半導体装置、501…半導体チップ、502…開口窓、503…ボンディングパッド、504…電極パッド、BVDLa,BVDLb,BVDLc…電源配線、BP1,BP2,BP3,BP4,BPVD1,BPVD2,BPVD3,BPVD4…電源端子、510…ソケット、511…ソケットピン、520,520a…試験用ボード、FL…フォースライン、SL…センスライン、530…半導体試験装置、531…電源供給ユニット、TFP…フォース端子、TSP…センス端子、540…インターポーザ
Claims (5)
- 半導体試験装置により半導体装置を検査する工程に用いられる半導体装置の試験用ボードであって、前記半導体装置の電圧検出用電源端子及び電圧供給用電源端子へと接続されるソケットピンを有するソケット、前記半導体試験装置のフォース端子へと接続されるフォースライン及び前記半導体試験装置のセンス端子へと接続されるセンスラインを備え、前記センスラインは前記電圧検出用電源端子へと第1のソケットピンを介して接続され、前記フォースラインは前記電圧供給用電源端子へと前記第1のソケットピンとは異なる第2のソケットピンを介して接続されていることを特徴とする半導体装置の試験用ボード。
- 前記ソケットと、前記フォースライン及び前記センスラインの間にインターポーザを更に備え、前記インターポーザにおいては、前記センスラインが前記電圧検出用電源端子へと前記第1のソケットピンを介して接続され、前記フォースラインが前記電圧供給用電源端子へと前記第2のソケットピンを介して接続されるよう配線されていることを特徴とする請求項1記載の半導体装置の試験用ボード。
- 請求項1又は請求項2記載の試験用ボードに搭載される半導体装置であって、前記電圧検出用電源端子及び前記電圧供給用電源端子が、半導体チップを封止したパッケージ基板上に設けられ、前記電圧検出用電源端子は、前記電圧供給用電源端子の少なくとも一以上の電源端子とパッケージ基板上において電気的に接続されていることを特徴とする半導体装置。
- 請求項1又は請求項2記載の試験用ボードに搭載される半導体装置であって、前記電圧検出用電源端子及び前記電圧供給用電源端子が、半導体チップを封止したパッケージ基板上に設けられ、前記電圧検出用電源端子は、全ての前記電圧供給用電源端子とパッケージ基板上において電気的に接続されていることを特徴とする半導体装置。
- 前記電圧検出用電源端子は、前記パッケージ基板と前記半導体チップとの接触点からの抵抗が最も大きい電源端子であることを特徴とする請求項3又は4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165701A JP2011021939A (ja) | 2009-07-14 | 2009-07-14 | 半導体装置および半導体装置の試験用ボード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165701A JP2011021939A (ja) | 2009-07-14 | 2009-07-14 | 半導体装置および半導体装置の試験用ボード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011021939A true JP2011021939A (ja) | 2011-02-03 |
Family
ID=43632163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165701A Pending JP2011021939A (ja) | 2009-07-14 | 2009-07-14 | 半導体装置および半導体装置の試験用ボード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011021939A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9915681B2 (en) | 2014-12-24 | 2018-03-13 | Samsung Electronics Co., Ltd. | Semiconductor test apparatus having pogo pins coated with conduction films |
-
2009
- 2009-07-14 JP JP2009165701A patent/JP2011021939A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9915681B2 (en) | 2014-12-24 | 2018-03-13 | Samsung Electronics Co., Ltd. | Semiconductor test apparatus having pogo pins coated with conduction films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4567689B2 (ja) | 半導体装置の設計支援装置 | |
US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
JP6738236B2 (ja) | デバイス検査回路、デバイス検査装置及びプローブカード | |
TW201925771A (zh) | 測試系統、測試介面板、半導體裝置及其製造方法 | |
JP2014169964A (ja) | 半導体装置の製造方法 | |
JP2019060768A (ja) | 抵抗測定装置、基板検査装置、及び抵抗測定方法 | |
US20040150007A1 (en) | Semiconductor integrated circuit device | |
JP2008130905A (ja) | 半導体装置の製造方法及びそのテスト装置 | |
US8586983B2 (en) | Semiconductor chip embedded with a test circuit | |
JP4539396B2 (ja) | 半導体装置の実装構造 | |
JP2011021939A (ja) | 半導体装置および半導体装置の試験用ボード | |
US20230105433A1 (en) | Ball grid array current meter with a current sense wire | |
JP2005183863A (ja) | 半導体集積回路装置の製造方法 | |
JP3522426B2 (ja) | プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ | |
JP2014228301A (ja) | 基板検査方法 | |
JP2008028274A (ja) | 半導体装置の製造方法 | |
JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
JP2006284274A (ja) | 半導体装置の製造方法 | |
JP2008135623A (ja) | 配線基板及びその製造方法 | |
JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
JP6410144B2 (ja) | 半導体装置及びその検査方法 | |
US11226369B2 (en) | Ball grid array current meter with a current sense loop | |
JP2008187024A (ja) | プローブカード及びプローブカードシステム | |
JP2012163466A (ja) | 半導体装置 |