JP2011021939A - 半導体装置および半導体装置の試験用ボード - Google Patents

Abstract

【課題】検査工程において高精度な試験を行うことが可能となる半導体装置の試験用ボードを提供する。
【解決手段】半導体装置の試験用ボード５２０ａは、半導体装置５００の電源端子ＢＰ１〜ＢＰ４へとソケットピン５１１を介して接続されるソケット５１０、半導体試験装置５３０のフォース端子ＴＦＰへと接続されるフォースラインＦＬ及び半導体試験装置５３０のセンス端子ＴＳＰへと接続されるセンスラインＳＬを備える。フォースラインＦＬとセンスラインＳＬは試験用ボード上では接続されず、センスラインＳＬは電源端子ＢＰ４（電圧検出用電源端子）へとソケットピン５１１を介して接続され、フォースラインＦＬは電源端子ＢＰ１〜３（電圧供給用電源端子）へとソケットピン５１１を介して接続される。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の試験用ボードに関する。

ＤＲＡＭ（Dynamic Random Access Memory）に代表される半導体装置は、検査工程において、半導体装置の良否を判定する電気的試験が行われている。この電気的試験においては、半導体試験装置に試験用ボード（ソケット及びボード基板から構成される）を接続する。そして、試験用ボード上のソケットに半導体装置を搭載して、半導体試験装置と半導体装置を接続することで、電気的試験が行われる。この際、半導体装置の電源端子には、半導体試験装置から電源電圧が供給される。半導体試験装置は、この電源電圧を供給するため、一般的にフォース端子とセンス端子と呼ばれる端子を備えている。

図６に、従来の半導体検査工程における電源供給方法の一例を示す。
図６に示す半導体検査システムは、半導体装置５００、ソケット５１０、試験用ボード５２０及び半導体試験装置５３０により構成されている。半導体装置５００は、例えばＢＧＡ（Ball Grid Array）パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子（バンプ電極）ＢＰ１〜ＢＰ４等を備えている。また、ソケット５１０は、ソケットピン５１１を備え、ソケットピンの一端は試験用ボード５２０の電気配線と接続され、他端は半導体装置５００の電源端子等と接続される。

試験用ボード５２０上には、半導体試験装置５３０とソケット５１０の間を接続する複数の電気配線がレイアウトされる。なお、図において、電気配線として、フォースラインＦＬとセンスラインＳＬを示している。また、半導体試験装置５３０は、フォース端子ＴＦＰからフォースラインＦＬへ、センス端子ＴＳＰからセンスラインＳＬへ電源を供給する。フォース端子ＴＦＰ及びセンス端子ＴＳＰは、半導体試験装置５３０が備えた電源供給ユニット５３１へ接続されている。

電源供給ユニット５３１においては、センス端子ＴＳＰがナレータ（図６において不図示）の一端に接続され、ナレータの他端には、ユーザが設定した電源電圧ＶＤＤが印加される。従って、センス端子ＴＳＰには電流が流れず、その電圧値がＶＤＤに設定される。また、フォース端子ＴＦＰは、ノレータ（図６において不図示）に接続され、フォース端子ＴＦＰには、センス端子ＴＳＰの接続先の電圧が電圧ＶＤＤとなるように電流が流れる。

試験用ボード５２０上では、センスラインＳＬとフォースラインＦＬが、図６に示すように共通接続されているので、半導体試験装置５３０により、センスラインＳＬとフォースラインＦＬの接続点（図中Ａ点）が電源電圧ＶＤＤとなるように制御される。そして、半導体装置５００の電源端子（バンプ電極）ＢＰ１〜ＢＰ４には、このＡ点と同じ電圧値、すなわち電源電圧ＶＤＤが、ソケットピン５１１を介して供給される。

特開２０００−１３３３９５号公報

しかしながら、実際には、接続点Ａと電源端子ＢＰ１〜ＢＰ４との間には、ソケットピンの抵抗や、ソケットピンと電源端子ＢＰ１〜ＢＰ４との間の接触抵抗が存在する。従って、実際に半導体装置５００の電源端子ＢＰ１〜ＢＰ４に対して供給すべき電圧ＶＤＤは、電圧降下の影響を受け、上記Ａ点において設定された電圧ＶＤＤより低い電圧となる。

ここで、半導体装置の高速化にともない、例えばメモリでは動作電流が１アンペアを超える製品があり、また、ＣＰＵにおいては５アンペアを超える製品がある。例えば、上記抵抗、すなわちソケットピンの抵抗が０．０１オームに抑えられていたとしても、１端子の電源端子に５Ａの電源電流が流れる場合、０．０５Ｖの電圧降下があるため、製品の電源電圧として設定した電源電圧ＶＤＤ（例えば１．０Ｖ）に対して５％の電圧降下となり、検査を行う上で無視できない。

実際の製品においては、上記例の電源端子ＢＰ１〜ＢＰ４のように、電源端子は複数端子あり、それに応じてソケットピンも複数ピン使用される。従って、上記値となるまで電圧降下の程度が悪化することはないとしても、半導体装置の試験時に電源電圧を高精度に供給できないという問題があった。

また、数百万個の半導体装置を、検査工程において試験する際、上記端子は半田ボールにより形成されているため、ソケットピンに半田屑がつきソケットピンと電源端子ＢＰ１〜ＢＰ４との間の接触抵抗が上がり、上記電圧降下の値となることもある。そのため、製品歩留が低下することを防ぐために、検査工程において、ソケットピンを頻繁に清掃する作業が増える。

これにより、本来行うべき半導体装置の試験の時間が短くなり、試験効率が悪化するという問題、即ち、清掃作業の時間の増加により、総テスト時間に占める実際の半導体装置のテストを行なう時間が短くなり、その結果、試験効率が悪化するという問題があった。また、ソケットピンを交換する場合も発生し、そのための費用により試験コストが増大するという問題もあった。

本発明は、半導体試験装置により半導体装置を検査する工程に用いられる半導体装置の試験用ボードであって、半導体装置の電圧検出用電源端子及び電圧供給用電源端子へと接続されるソケットピンを有するソケット、半導体試験装置のフォース端子へと接続されるフォースライン及び半導体試験装置のセンス端子へと接続されるセンスラインを備え、センスラインは電圧検出用電源端子へと第１のソケットピンを介して接続され、フォースラインは電圧供給用電源端子へと第１のソケットピンとは異なる第２のソケットピンを介して接続されていることを特徴とする半導体装置の試験用ボードである。

本発明の半導体装置の試験用ボードによれば、センスラインとフォースラインが、試験用ボード上で接続されず、それぞれ異なるソケットピンを介して、それぞれ異なる半導体装置の電圧検出用電源端子及び電圧供給用電源端子に接続される。

これにより、センスラインによって、その接続先である半導体装置の電圧検出用電源端子の電圧値が検出され、検出した電圧値とユーザが設定した電圧値とが一致する条件で、フォースラインを介して電圧供給用電源端子に電流が供給される。
従って、電圧供給用電源端子に接続されたソケットピンの抵抗に起因する、或いは電圧供給用電源端子とソケットピンとの接触抵抗に起因する設定電圧誤差は生じず、検査工程において高精度な試験を行うことが可能となる効果を奏する。

また、半田屑等により半導体装置の電圧供給用電源端子とソケットピン（フォース用ピン）の接触抵抗が上がる場合も、半導体装置の電圧検出用電源端子の電圧値を検出し、電圧供給用電源端子へ電流を供給するので、検査工程において、ソケットピンの清掃頻度も減少し、試験効率が改善できる。また、ソケットピンの交換頻度も減るので、試験コストを低減できる効果も奏する。

本発明の半導体装置の検査システムを示す概略概念図である。 図１の半導体装置のパッケージ基板における電気配線を示す概念図である。 図２のパッケージ基板における端子配置を示す概念図である。 図１の半導体装置のパッケージ基板における電気配線を示す概念図である。 本発明の半導体装置の検査システムを示す概略概念図である。 従来における半導体装置の検査システムを示す概略概念図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の半導体装置の検査システムを示す概略概念図である。なお、図１において、図６と同一の部分には同一の符号を付している。
図１に示す半導体検査システムは、半導体装置５００、ソケット５１０、試験用ボード５２０ａ及び半導体試験装置５３０により構成されている。半導体装置５００は、ＢＧＡ（Ball Grid Array）パッケージに半導体チップを封止した半導体装置であり、電源電圧が供給される電源端子（バンプ電極）ＢＰ１〜ＢＰ４等を備えている。

また、ソケット５１０は、ソケットピン５１１を備え、ソケットピンの一端は試験用ボード５２０ａの電気配線と接続され、他端は半導体装置５００と接続される。試験用ボード５２０ａ上には、半導体試験装置５３０とソケット５１０の間を接続する複数の電気配線がレイアウトされる。なお、図１において、電気配線として、フォースラインＦＬとセンスラインＳＬを示している。

また、半導体試験装置５３０は、フォース端子ＴＦＰからフォースラインＦＬへ、センス端子ＴＳＰからセンスラインＳＬへ電源を供給する。フォース端子ＴＦＰ及びセンス端子ＴＳＰは、半導体試験装置５３０が備えた電源供給ユニット５３１へ接続されている。

電源供給ユニット５３１においては、センス端子ＴＳＰがナレータ（図１において不図示）の一端に接続され、ナレータの他端には、ユーザが設定した電源電圧ＶＤＤが印加される。従って、センス端子ＴＳＰには電流が流れず、その電圧値がＶＤＤに設定される。また、フォース端子ＴＦＰは、ノレータ（図１において不図示）に接続され、フォース端子ＴＦＰには、センス端子ＴＳＰの接続先の電圧が電圧ＶＤＤとなるように電流が流れる。試験用ボード５２０上では、このセンスラインＳＬとフォースラインＦＬが、図６と異なり、個別に配線されソケット５１０に接続されている。

従って、半導体試験装置５３０によって、ソケットピン５１１の半導体装置５００との接触点、すなわち、電源端子ＢＰ４（電圧検出用電源端子）の電圧値が検出され、検出した電圧値とユーザが設定した電圧値ＶＤＤとが一致する条件で、フォースラインＦＬに電流が供給される。すなわち、半導体装置５００の電源端子ＢＰ１〜ＢＰ３（電圧供給用電源端子）には、電源端子ＢＰ４の電圧値がＶＤＤとなるように、電流が供給される。

図２は、図１の半導体装置５００のパッケージ基板における電気配線を示す概念図である。また、図３は、図２のパッケージ基板における端子配置を示す概念図である。
図２（ａ）において、半導体装置５００は、半導体チップ５０１と、金属ボール（２重丸で示した、電源端子ＢＰＶＤ１〜４を含む端子）を備えたパッケージ基板（以下、配線基板）からなる。配線基板は、本実施形態においては、６０個の金属ボールを備えたＢＧＡ基板である。また、図３は、それら６０個の金属ボールの端子名を示している。

図２（ａ）において、配線基板の中央部には開口窓５０２が設けられ、この開口窓５０２から半導体チップ５０１のパッド電極を臨むように、配線基板と半導体チップ５０１とが位置決めされている。
そして、半導体チップ５０１は、チップ面を半導体基板に対向させ、図２（ａ）においては不図示のエラストマー樹脂層によりパッケージ基板と接合されている。

また、配線基板における各端子は、図２（ａ）に示すように、各パッケージ基板の開口窓５０２の傍に配置されたボンディングパッドへと配線されている。また、図２（ｂ）に示すように、ボンディングパッド５０３と、半導体チップ５０１の各電極パッド５０４とは、例えばボンディングワイヤ（図２（ｂ）において不図示）により電気的に接続される。なお、開口窓５０２は、ボンディングワイヤを保護するための不図示のモールド樹脂が充填されている。

半導体装置５００において、電源端子ＢＰＶＤ１〜４を含む各端子は、図２（ａ）及び図３において、行１〜３、７〜９と列Ａ〜Ｋで示す位置に配置されている。なお、以下の説明において、図２（ａ）及び図３における上記各端子の座標を、例えば（１、Ａ）のように、上記行及び列の記号を用いて表わすものとする。
電源電圧ＶＤＤ供給に係るパッケージ基板の端子は、図３において「ＶＤＤ」で示す４端子である。また、その座標は、（１、Ａ）、（１、Ｋ）、（９、Ｅ）及び（９、Ｈ）である。また、これらの端子を、図２（ａ）において、電源端子ＢＰＶＤ１、電源端子ＢＰＶＤ２、電源端子ＢＰＶＤ３及び電源端子ＢＰＶＤ４で示している。

半導体チップ５０１は、図２には図示していないが、内部に複数の回路ブロックを備え、それらの回路ブロックの電源配線は、チップ内において共通接続され、かつ、複数のパッド電極へと接続されている。そして、複数のパッド電極は、上記ボンディングワイヤを介して配線基板上のボンディングパッドへと接続される。

また、図２（ａ）においては、ボンディングパッドと電源端子への結線が示されている。ＶＤＤ供給に係る８個のボンディングパッドは、開口窓５０２の左端の上側及び中央部の上側において、電源配線ＢＶＤＬａへ接続される。そして、電源配線ＢＶＤＬａは、電源端子ＢＰＶＤ１及び電源端子ＢＰＶＤ２へ接続される。また、ＶＤＤ供給に係る３個のボンディングパッドは、開口窓５０２の右端の上側において、電源配線ＢＶＤＬｂへ接続される。そして、電源配線ＢＶＤＬｂは、電源端子ＢＰＶＤ３及び電源端子ＢＰＶＤ４へ接続される。

図２（ａ）において、電源端子ＢＰＶＤ４は、配線基板上において、電源端子ＢＰＶＤ３よりも、ボンディングワイヤ部から遠い位置にある。すなわち、ボンディングワイヤ部（パッケージ基板と半導体チップとの接触点）から見た抵抗は、電源端子ＢＰＶＤ４の方が電源端子ＢＰＶＤ３より高くなる。従って、電源端子ＢＰＶＤ３の電圧レベルが降下すると、電源端子ＢＰＶＤ４は更に電圧降下すると考えられるので、電源端子ＢＰＶＤ４を電圧検出用電源端子とし、電源端子ＢＰＶＤ３の電圧降下をモニターする端子とすることができる。

また、電源端子ＢＰＶＤ１及び電源端子ＢＰＶＤ２は、配線基板上においては、電源端子ＢＰＶＤ３及び電源端子ＢＰＶＤ４とは配線で接続されていないが、上述の通り、半導体チップ５０１内の電源配線を介して接続されている。
すなわち、電源端子ＢＰＶＤ１及び電源端子ＢＰＶＤ２のソケットピンとの接触抵抗が上がって、電源端子ＢＰＶＤ１及び電源端子ＢＰＶＤ２から電流を供給されるパッド電極、内部回路の電源配線の電圧値が下がる。この場合、電源端子ＢＰＶＤ４も、この影響を受け電圧降下し、他の電源ピンの電圧降下をモニターできると考えられる。

従って、図２（ａ）に示すように電源端子の配置の場合、電源端子ＢＰＶＤ４を電圧検出用電源端子とすることができる。また、ボンディングワイヤ部から見た抵抗の一番高い電源端子が、電圧降下の影響を一番受けるので、その電源端子を電圧検出用電源端子とするのがよいと考えられる。図２（ａ）においても、電源端子ＢＰＶＤ４が一番ボンディングワイヤ部からの距離が長いので、本実施形態において、電源端子ＢＰＶＤ４を電圧検出用電源端子としている。

すなわち、電源端子ＢＰＶＤ１、電源端子ＢＰＶＤ２、電源端子ＢＰＶＤ３及び電源端子ＢＰＶＤ４は、上記図１における説明の電源端子ＢＰ１、電源端子ＢＰ２、電源端子ＢＰ３及び電源端子ＢＰ４に、各々対応する端子である。
従って、電源端子ＢＰＶＤ１、電源端子ＢＰＶＤ２及び電源端子ＢＰＶＤ３（電圧供給用電源端子）は、ソケットピン５１１を介して試験用ボード５２０ａ上のフォースラインＦＬへ接続される。また、電源端子ＢＰＶＤ４（電圧検出用電源端子）は、ソケットピン５１１を介して試験用ボード５２０ａ上のセンスラインＳＬへと接続される。

これにより、半導体試験装置５３０によって、センスラインＳＬへ接続されている電源端子ＢＰＶＤ４の電圧値が検出される。そして、電源端子ＢＰＶＤ１〜ＢＰＶＤ３には、電源端子ＢＰＶＤ４の電圧値がユーザ設定の電源電圧ＶＤＤとなるように、フォースラインＦＬを介して電流が供給される。また、電源端子ＢＰＶＤ４は、電源端子ＢＰＶＤ３とは配線基板上で、電源端子ＢＰＶＤ１及び電源端子ＢＰＶＤ１とは半導体チップ５０１を介して、電気的に接続されている。従って、電源端子ＢＰＶＤ４の電圧値検出に際し、電源端子ＢＰＶＤ１〜ＢＰＶＤ３の電圧降下の影響を精度良くモニターできる。

このように、本実施形態による半導体装置の試験用ボードは、半導体試験装置（半導体試験装置５３０）により半導体装置（半導体装置５００）を検査する工程に用いられる半導体装置の試験用ボード（試験用ボード５２０ａ）であって、半導体装置の電圧検出用電源端子（電源端子ＢＰＶＤ４）及び電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）へと接続されるソケットピン（ソケットピン５１１）を有するソケット（ソケット５１０）、半導体試験装置（半導体試験装置５３０）のフォース端子（フォース端子ＴＦＰ）へと接続されるフォースライン（フォースラインＦＬ）及び半導体試験装置のセンス端子（センス端子ＴＳＰ）へと接続されるセンスライン（センスラインＳＬ）を備え、センスライン（センスラインＳＬ）は電圧検出用電源端子（電源端子ＢＰＶＤ４）へと第１のソケットピン（ソケットピン５１１）を介して接続され、フォースライン（フォースラインＦＬ）は電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）へと第１のソケットピンとは異なる第２のソケットピン（ソケットピン５１１）を介して接続されていることを特徴とする半導体装置の試験用ボード（試験用ボード５２０ａ）である。

本発明の半導体装置の試験用ボードによれば、センスラインＳＬとフォースラインＦＬが、試験用ボード５２０ａ上で接続されず、それぞれ異なるソケットピン５１１を介して、それぞれ異なる半導体装置の電圧検出用電源端子（電源端子ＢＰＶＤ４）及び電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）に接続される。

これにより、センスラインＳＬによって、その接続先である半導体装置５００の電圧検出用電源端子（電源端子ＢＰＶＤ４）の電圧値が検出され、検出した電圧値とユーザが設定した電圧値（電源電圧ＶＤＤ）とが一致する条件で、フォースラインＦＬを介して電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）に電流が供給される。

従って、電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）に接続されたソケットピン５１１の抵抗に起因する、或いは電圧供給用電源端子とソケットピンとの接触抵抗（例えば、半田屑により接触抵抗）に起因する設定電圧誤差は生じず、検査工程において高精度な試験を行うことが可能となる効果を奏する。

また、半田屑等により半導体装置の電圧供給用電源端子とソケットピン（フォース用ピン）の接触抵抗が上がる場合も、半導体装置の電圧検出用電源端子の電圧値を検出し、電圧供給用電源端子へ電流を供給するので、検査工程において、ソケットピンの清掃頻度も減少し、試験効率が改善できる。また、ソケットピンの交換頻度も減るので、試験コストを低減できる効果も奏する。

また、電流供給の精度を上げるため、配線基板において上記電源端子ＢＰＶＤ１〜ＢＰＶＤ４を短絡させることも考えられる。図２（ａ）においては、電源端子ＢＰＶＤ４は、配線基板上において、電源端子ＢＰＶＤ３としか接続されていなかったが、これを他の電源端子ＢＰＶＤ１と配線することが考えられる。

図４は、図１の半導体装置５００ａの配線基板における電気配線を示す概念図である。図４において、図２（ａ）に相当する部分には、同一の符号を付している。
図４において、図２（ａ）と相違する点は、半導体装置５００ａの配線基板において、電源端子ＢＰＶＤ１（電圧供給用電源端子）と電源端子ＢＰＶＤ４（電圧検出用電源端子）とを、電源配線ＢＶＤＬｃにより接続した点である。

上述の通り、半導体チップ５０１内において電源用のパッド電極は、電源配線を介して共通接続されており、電源端子ＢＰＶＤ４は、電源端子ＢＰＶＤ１又は電源端子ＢＰＶＤ２の電圧降下の影響をモニターできる。しかし、図４に示す構成とすることで、半導体チップ５０１の内部電源配線による電圧効果の影響を受けずに、直接的に電源端子ＢＰＶＤ１又は電源端子ＢＰＶＤ２の電圧降下の影響をモニターできる。図４においても、電源端子ＢＰＶＤ４が一番ボンディングワイヤ部からの距離が長いので、電圧検出用電源端子を電源端子ＢＰＶＤ４としている。

なぜなら、ボンディングワイヤ部（パッケージ基板と半導体チップとの接触点）から見て、基板上の電源配線抵抗値が一番大きい電源端子が、他の電源端子の電圧降下の影響によって一番電圧降下の影響を受けると考えるからである。なお、配線基板の設計時において、計算機シミュレーション等により、ボンディングワイヤ部から見た各電源端子の抵抗値を算出し、一番抵抗値の大きい電源端子を電圧検出用電源端子と決定することとしてもよい。

また、図５は、本発明の半導体装置の検査システムを示す概略概念図である。図５（ａ）は、図１に対応し、図１と同一部分については同一符号を付している。図５（ｂ）は、試験用ボードのインターポーザ５４０を含む図５（ａ）の一部拡大図である。
図５（ａ）に示すように、試験用ボード５２０ａとソケット５１０の間には、インターポーザ５４０が挿入される。また、図５（ａ）における半導体装置５００ｂは、図２（ａ）における半導体装置５００又は図４における半導体装置５００ａの電源端子ＢＰＶＤ３と電源端子ＢＰＶＤ４を入れ替えた半導体装置を模式的に表わしている。

すなわち、図５において、電源端子ＢＰ３は、半導体装置５００においてフォースラインＦＬにソケットピン５１１を介して接続される電源端子（電圧供給用電源端子）であり、電源端子ＢＰ４は、半導体装置５００においてセンスラインＳＬにソケットピン５１１を介して接続される電源端子（電圧検出用電源端子）である。このような電源端子の配線基板における位置変更は、パッケージ設計により生じるものであり、電圧検出用電源端子とソケットピン及び試験用ボードとの対応関係は、一定の関係ではなく、変わり得る関係にある。

かかる場合、試験用ボード５２０ａにおいて、電源端子（電圧検出用電源端子）の位置が配線基板において変わることに応じて、フォースラインＦＬ及びセンスラインＳＬを配線し直すことも考えられる。しかし、このことは、新規の試験用ボードを作成することになり、試験コストが増大する。そこで、本実施形態においては、試験用ボード５２０ａと、ソケット５１０との間に、両者を電気的に接続する、例えば２層程度の薄型基板であるインターポーザ５４０を設けている。

図５（ｂ）においては、インターポーザ５４０内の結線を示している。図５（ｂ）に示すように、インターポーザ５４０は、試験用ボード５２０ａにおけるフォースラインＦＬと、一端が電源端子ＢＰ３に接続されるソケットピンの他端とを、電気的に接続する。また、インターポーザ５４０は、試験用ボード５２０ａにおけるセンスラインＳＬと、一端が電源端子ＢＰ４に接続されるソケットピンの他端とを、電気的に接続する。

なお、インターポーザにおいて、センスラインＳＬと電源端子ＢＰ４との間の配線は、幅の細い配線であってもよい。電源端子ＢＰ４（電圧検出用電源端子）は上述の通り電流が流れないので、配線抵抗値が上がることによる影響を受けにくいからである。一方、フォースラインＦＬと電源端子ＢＰ３（電圧供給用電源端子）との間の配線は、例えば薄型基板の一層を全面電源プレートとすればよいので、配線抵抗値は上がることなく、配線部分での電圧降下をほとんど生じさせないで、電源端子ＢＰ３へ電流を供給できる。

以上の構成により、電源端子ＢＰＶＤ１、電源端子ＢＰＶＤ２及び電源端子ＢＰＶＤ３（電圧供給用電源端子）は、インターポーザ５４０及びソケットピン５１１を介して試験用ボード５２０ａ上のフォースラインＦＬへ接続される。また、電源端子ＢＰＶＤ４（電圧検出用電源端子）は、インターポーザ５４０及びソケットピン５１１を介して試験用ボード５２０ａ上のセンスラインＳＬへと接続される。

これにより、半導体試験装置５３０によって、センスラインＳＬへ接続されている電源端子ＢＰＶＤ４の電圧値が検出される。そして、電源端子ＢＰＶＤ１〜ＢＰＶＤ３には、電源端子ＢＰＶＤ４の電圧値がユーザ設定の電源電圧ＶＤＤとなるように、フォースラインＦＬを介して電流が供給される。また、電源端子ＢＰＶＤ４は、電源端子ＢＰＶＤ１〜３と、電気的に接続されている。従って、電源端子ＢＰＶＤ４の電圧値検出に際し、電源端子ＢＰＶＤ１〜ＢＰＶＤ３の電圧降下の影響を精度良くモニターできる。

このように、本実施形態による半導体装置の試験用ボードは、半導体試験装置（半導体試験装置５３０）により半導体装置（半導体装置５００ｂ）を検査する工程に用いられる半導体装置の試験用ボード（試験用ボード５２０ａ）であって、半導体装置の電圧検出用電源端子（電源端子ＢＰＶＤ４）及び電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）へと接続されるソケットピン（ソケットピン５１１）を有するソケット（ソケット５１０）、半導体試験装置（半導体試験装置５３０）のフォース端子（フォース端子ＴＦＰ）へと接続されるフォースライン（フォースラインＦＬ）及び半導体試験装置のセンス端子（センス端子ＴＳＰ）へと接続されるセンスライン（センスラインＳＬ）を備え、センスライン（センスラインＳＬ）は電圧検出用電源端子（電源端子ＢＰＶＤ４）へと第１のソケットピン（ソケットピン５１１）を介して接続され、フォースライン（フォースラインＦＬ）は電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）へと第１のソケットピンとは異なる第２のソケットピン（ソケットピン５１１）を介して接続されていることを特徴とする半導体装置の試験用ボード（試験用ボード５２０ａ）である。

また、本実施形態による半導体装置の試験用ボードは、上記ソケット（ソケット５１０）と、上記フォースライン（フォースラインＦＬ）及び上記センスライン（センスラインＳＬ）の間にインターポーザ（インターポーザ５４０）を更に備え、上記インターポーザ（インターポーザ５４０）においては、上記センスライン（センスラインＳＬ）が上記電圧検出用電源端子（電源端子ＢＰＶＤ４）へと上記第１のソケットピンを介して接続され、上記フォースライン（フォースラインＦＬ）が上記電圧供給用電源端子（電源端子ＢＰＶＤ１〜ＢＰＶＤ３）へと上記第２のソケットピンを介して接続されるよう配線されていることを特徴とする。

これにより、第１の実施形態における効果を維持しつつ、電源端子（電圧検出用電源端子）の位置が配線基板において変わった場合においても、専用の試験用ボードを用意する必要は生じないので、新規の試験用ボードを作成する必要はなく、試験コストの増大を抑制できる効果も奏する。

以上、本発明者によってなされた発明を、実施形態に基づき説明したが、本発明は説明した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、本実施例において、ＢＧＡタイプのパッケージに封止されている半導体装置について説明したが、これに限られず、ＳＯＰやＱＦＰといったパッケージに封止されている半導体装置について、本願発明を適用してもよい。

また、本実施例において、電源電圧ＶＤＤが供給される電源端子（図３の端子名に示す端子名ＶＤＤ）について説明したが、半導体試験装置のセンス端子とフォース端子を用いて電源電圧を高精度で供給するという趣旨からは、図３において複数端子が存在するＶＤＤＱ（半導体チップの入出力バッファ専用の電源端子）へ、本願発明を適用し、電圧検出用電源端子と電圧供給用電源端子を設ける構成としてもよい。

入出力バッファ電源用端子ＶＤＤＱは、図３において、（１、Ｃ）、（３、Ｃ）、（７、Ｃ）及び（９、Ｃ）の４箇所に存在するが、このうち、配線基板上においてボンディングパッド（パッケージ基板と半導体チップとの接触点）から見た抵抗値の一番高い端子を、電圧検出用電源端子とし、残りの端子を電圧供給用電源端子としてもよい。

また、正電位の電源電圧だけでなく、例えば接地電圧が供給される端子へ適用してもよい。図３において、ＶＳＳ（上記ＶＤＤが供給される回路へ接地電圧を供給する電源端子）、ＶＳＳＱ（半導体チップの入出力バッファ専用の接地端子）は、接地電圧が供給される端子であり、それぞれ複数端子存在する。これらのＶＳＳ又はＶＳＳＱに本願発明を適用し、電圧検出用電源端子と電圧供給用電源端子を設ける構成としてもよい。

例えば、接地用端子ＶＳＳを例にとると、ＶＳＳは、図３において、（１、Ｉ）、（３、Ａ）、（３、Ｅ）及び（９、Ｊ）の４箇所に存在するが、このうち、配線基板上においてボンディングパッド（パッケージ基板と半導体チップとの接触点）から見た抵抗値の一番高い端子を、電圧検出用電源端子とし、残りの端子を電圧供給用電源端子としてもよい。
すなわち、本願発明の電源端子（電圧検出用電源端子及び電圧供給用電源端子）には、接地電圧を供給する接地端子も含むものである。

５００，５００ａ，５００ｂ…半導体装置、５０１…半導体チップ、５０２…開口窓、５０３…ボンディングパッド、５０４…電極パッド、ＢＶＤＬａ，ＢＶＤＬｂ，ＢＶＤＬｃ…電源配線、ＢＰ１，ＢＰ２，ＢＰ３，ＢＰ４，ＢＰＶＤ１，ＢＰＶＤ２，ＢＰＶＤ３，ＢＰＶＤ４…電源端子、５１０…ソケット、５１１…ソケットピン、５２０，５２０ａ…試験用ボード、ＦＬ…フォースライン、ＳＬ…センスライン、５３０…半導体試験装置、５３１…電源供給ユニット、ＴＦＰ…フォース端子、ＴＳＰ…センス端子、５４０…インターポーザ

Claims (5)

1. 半導体試験装置により半導体装置を検査する工程に用いられる半導体装置の試験用ボードであって、前記半導体装置の電圧検出用電源端子及び電圧供給用電源端子へと接続されるソケットピンを有するソケット、前記半導体試験装置のフォース端子へと接続されるフォースライン及び前記半導体試験装置のセンス端子へと接続されるセンスラインを備え、前記センスラインは前記電圧検出用電源端子へと第１のソケットピンを介して接続され、前記フォースラインは前記電圧供給用電源端子へと前記第１のソケットピンとは異なる第２のソケットピンを介して接続されていることを特徴とする半導体装置の試験用ボード。
2. 前記ソケットと、前記フォースライン及び前記センスラインの間にインターポーザを更に備え、前記インターポーザにおいては、前記センスラインが前記電圧検出用電源端子へと前記第１のソケットピンを介して接続され、前記フォースラインが前記電圧供給用電源端子へと前記第２のソケットピンを介して接続されるよう配線されていることを特徴とする請求項１記載の半導体装置の試験用ボード。
3. 請求項１又は請求項２記載の試験用ボードに搭載される半導体装置であって、前記電圧検出用電源端子及び前記電圧供給用電源端子が、半導体チップを封止したパッケージ基板上に設けられ、前記電圧検出用電源端子は、前記電圧供給用電源端子の少なくとも一以上の電源端子とパッケージ基板上において電気的に接続されていることを特徴とする半導体装置。
4. 請求項１又は請求項２記載の試験用ボードに搭載される半導体装置であって、前記電圧検出用電源端子及び前記電圧供給用電源端子が、半導体チップを封止したパッケージ基板上に設けられ、前記電圧検出用電源端子は、全ての前記電圧供給用電源端子とパッケージ基板上において電気的に接続されていることを特徴とする半導体装置。
5. 前記電圧検出用電源端子は、前記パッケージ基板と前記半導体チップとの接触点からの抵抗が最も大きい電源端子であることを特徴とする請求項３又は４記載の半導体装置。

Images