KR910008423A - 매립된 테스트 회로 및 그 제조방법 - Google Patents

매립된 테스트 회로 및 그 제조방법 Download PDF

Info

Publication number
KR910008423A
KR910008423A KR1019900017102A KR900017102A KR910008423A KR 910008423 A KR910008423 A KR 910008423A KR 1019900017102 A KR1019900017102 A KR 1019900017102A KR 900017102 A KR900017102 A KR 900017102A KR 910008423 A KR910008423 A KR 910008423A
Authority
KR
South Korea
Prior art keywords
conductor
testing
conductor pattern
insulator
printed circuit
Prior art date
Application number
KR1019900017102A
Other languages
English (en)
Other versions
KR100197314B1 (ko
Inventor
랜돌프 루스비 더블유.
Original Assignee
제이. 다비드 카벨로
콤파크 컴퓨터 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이. 다비드 카벨로, 콤파크 컴퓨터 코오포레이숀 filed Critical 제이. 다비드 카벨로
Publication of KR910008423A publication Critical patent/KR910008423A/ko
Application granted granted Critical
Publication of KR100197314B1 publication Critical patent/KR100197314B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

내용 없음

Description

매립된 테스트 회로 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 단면 정면도,
제2도는 본 발명의 투시도,
제3A 및 3B도는 본 발명의 부분 상세 투시도.

Claims (10)

  1. 전기부품을 갖는 완성된 인쇄회로 기판의 성능을 테스트하기 위한 구조물에 있어서, 절연체와: 상기절연체의 한측면에 부착되고, 그 위에 에칭된 도체 패텬을 갖는 제1도체층과: 상기 절연체의 다른측면에 부착되고, 그 위에 에칭된 테스팅 도체 패턴을 갖는 제2도체층과: 소정의 위치부에서 상기 도체 패턴과 상기 테스팅 도체 패턴을 전기적으로 접속하기 위한수단과: 상기 인쇄 회로기판의 선응을 테스트하기 위해 테스터를 갖는 상기 테스팅 도체 패턴을 접속시키는 상기 테스팅 도체 패턴에 장착된 접속기들을 구비하며, 상기 절연체는 제1부분 및 제2부분을 구비하는데, 상기 제1부분 ⒜ 상기 제1도체층에 부착되는 일부분과, ⒝ 상기 제2도체층에 부착되는 일부분으로 구성된 것을 특징으로 하는 구조물.
  2. 제1항에 있어서, 상기 제1부분은 강성 절연체이고 상기 제2부분은 가요성 절연체인것을 특징으로 하는 구조물
  3. 전기부품을 갖는 완성된 인쇄회로 기판의 성능을 테스트 하기 위한 구조물에 있어서, 강성부 및 가요성부를 갖는 절연체와: 상기 강성부의 한측면에 부착되고, 그 위에 에칭된 도체 패턴을 갖는 제1도체층과: 상기 강성부의 다른 측면과 상기 가요성부의 한측면에 부착되고, 그위에 에칭된 테스팅 도체 패턴을 갖는 제2도체층과: 상기 도체 패턴 및 상기 테스팅 도체 패턴을 소정의 위치부에서 전기적으로 접속하기 위한 수단과: 상기 인쇄 회로기판의 성능을 테스트하기 위해 테스터에 상기 테스팅 도체 패턴을 접속시키는 상기 테스팅 도체 패턴에 장착된 접속기를 구비하는 것을 특징으로 하는 구조물.
  4. 전기부품을 갖는 완성된 인쇄회로 기판의 성능을 테스트하기 위한 구조물에 있어서, 강성 절연체층과: 상기강성 절연체층의 한측면에 부착되고, 그 위에 에칭된 도체 패턴을 갖는 제1도체층과: 상기 강성 절연체층의 다른측면에 부착되고, 그 위에 에칭된 테스팅 도체 패턴을 갖는 제2도체층과: 일부는 상기 강성 절연체를 지나 연장하며, 한측면은 상기 제2도체층의 노출면에 부착된 가요성 절연체층과: 소정의 위치부에서 상기 도체패턴과 상기 테스팅 도체패턴을 전기적으로 접속시키기 위한 수단과: 상기 인쇄 회로 기판의 성능을 테스트하기 위해 테스터에 상기 도체 패턴을 접속시키는 상기 테스팅 도체 패턴에 장착된 접속기를 구비하는 것을 특징으로 하는 구조물.
  5. 전기부품을 갖는 완성된 인쇄회로 기판의 성능을 테스트하기 위한 구조물에 있어서, 중심부의 강성 절연체층과, 상기 중심부의 강성 절연체층의 각 대향측면에 부착되며, 하나는 그 위에 에칭된 주요 도체 패턴을 가지고 다른 하나는 그 위에 에칭된 테스팅 도체패턴을 갖는 한쌍의 도체층을 포함하는 강성부와: 한 단부가 상기 강성 절연체층의 한단부에 부착되고 상기 도체층의 상기 강성부를 지나 연장하여 부착되는 중심부의 가요성 절연체층과, 상기 인쇄 회리 기판의 보존성을 테스트하기 위해 테스터에 상기 테스팅 도체 패턴을 접속시키는 상기 테스팅 도체 패턴에 장착된 접속기들을 포함하는 가요성부와: 소정의 위치부에서 상기 주요 도체 패턴과 상기 테스팅 도체 패턴을 전기적으로 접속시키기 위한 수단을 구비하는 것을 특징으로 하는 구조물.
  6. 인쇄회로기판의 선응을 측정하는 테스트회로를 갖는 인쇄회로 제조방법에 있어서, 절연체의 한측면부에 제1도체를 박층으로 하는 단계와: 도체 패턴을 형성하도록 상기 제1도체를 에칭하는 단계와: 절연체의 다른 측면에 제2도체를 박층으로 하는 단계와: 테스팅 도체 패턴을 형성하도록 상기 제2도체를 에칭하는 단계와: 소정의 위치부에서 상기 도체 패턴과 상기 테스팅 도체 패턴을 전기적으로 접속시키는 단계와: 상기 인쇄회로 기판의 성능을 테스트하기 위해 상기 테스팅 도체 패턴과 접촉하는 상기 절연체 접속기를 장착시키는 단계를 구비하는 것을 특징으로 하는 인쇄회로 제조방법.
  7. 인쇄회로기판의 성능을 측정하는 테스트 회로를 갖는 인쇄 회로 기판 제조방법에 있어서, 강성부 및 가요성부를 갖는 절연체를 제공하는 단계와: 상기 절연체의 강성부 한측면에 제1도체를 박층으로 하는 단계와: 도체패턴을 형성하도록 상기 제1도체를 에칭하는 단계와: 상기 절연체의 강성부의 다른 측면과 상기 절연체의 가용성부의 한 측면에 제2도체를 박층으로 하는 단계와: 테스팅 도체 패턴을 형성하도록 상기 제2도체를 에칭하는 단계와: 소정의 위치부에서 상기 도체패턴과 상기 테스팅 도체 패턴을 전기적으로 접속시키는 단계와: 상기 제2도체의 상기 테스팅 도체 패턴과 접촉하는 상기 절연체의 가요성부에 접속기들을 장착시키는 단계를 구비하는 것을 특징으로 하는 인쇄회로 기판 제조방법.
  8. 인쇄 회로 기판의 성을 측정하는 테스트 회로를 갖는 인쇄 회로기판 제조방법에 있어서, 제1절연체의 한측면에 제1도체층을 박층으로 하는 단계와: 테스팅 도체 패턴을 형성하도록 상기 제1도체층을 에칭하는 단계와: 제2절연체에 상기 제1도체층의 다른 측면을 박층으로 하는 단계와: 상기 제1도체층의 상기 테스팅 도체패턴과 접촉하는 상기 제2절연체에 접속기들을 장착시키는 단계를 구비하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서, 상기 제1절연체의 다른 측면에 제2도체층을 박층으로 하는 단계와: 도체 패턴을 형성하도록 상기 제2도체층을 에칭하는 단계와: 소정의 위치부에서 상기 테스팅 도체 패턴과 상기 도체 패턴을 전기적으로 접속시키는 단계를 추가로 구비하는 것을 특징으로 하는 방법.
  10. 인쇄회로기판의 성능을 측정하는 테스트 회로를 갖는 인쇄 회로 기판 제조방법에 있어서, 강성 절연체의 한측면에 제1도체층을 박층으로 하는 단계와: 도체 패턴을 형성하도록 상기 제1도체층을 에칭하는 단계와: 상기 강성 절연체의 다른 측면에 제2도체층을 박층으로 하는 단계와: 가요성 절연체에 상기 제2도체층의 다른 측면을 박층으로 하는 단계와: 테스팅 도체 패턴을 형성하도록 상기 제2도체층을 에칭하는 단계와: 상기 도체 패턴과 상기 테스팅 도체 패턴을 전기적으로 접속시키는 단계와: 상기 제2도체층의 상기 테스팅 도체 패턴과 접촉하는 상기 가요성 절연체에 접속기들을 장착시키는 단계를 구비하는 것을 특징으로 하는 인쇄 회로기판 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017102A 1989-10-26 1990-10-25 매립된 테스트 회로 및 그 제조방법 KR100197314B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US427,753 1989-10-26
US07/427,753 US5001604A (en) 1989-10-26 1989-10-26 Embedded testing circuit and method for fabricating same
US427.753 1989-10-26

Publications (2)

Publication Number Publication Date
KR910008423A true KR910008423A (ko) 1991-05-31
KR100197314B1 KR100197314B1 (ko) 1999-06-15

Family

ID=23696135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017102A KR100197314B1 (ko) 1989-10-26 1990-10-25 매립된 테스트 회로 및 그 제조방법

Country Status (7)

Country Link
US (2) US5001604A (ko)
EP (1) EP0424696B1 (ko)
JP (1) JPH03158777A (ko)
KR (1) KR100197314B1 (ko)
AT (1) ATE128245T1 (ko)
CA (1) CA2025952A1 (ko)
DE (1) DE69022529T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5121297A (en) * 1990-12-31 1992-06-09 Compaq Computer Corporation Flexible printed circuits
US5201671A (en) * 1992-01-24 1993-04-13 Compaq Computer Corporation Flex pull tab for surface mount connector
US5197889A (en) * 1992-02-03 1993-03-30 Motorola, Inc. Electrical contact for battery package or similar device
US5263244A (en) * 1992-04-17 1993-11-23 Gould Inc. Method of making a flexible printed circuit sensor assembly for detecting optical pulses
EP0603739B1 (de) * 1992-12-23 1995-10-25 Rheinmetall Industrie Aktiengesellschaft Spannungsfeste Elektronik-Baugruppe
US5363275A (en) * 1993-02-10 1994-11-08 International Business Machines Corporation Modular component computer system
US5307241A (en) * 1993-03-25 1994-04-26 Northern Telecom Limited Electronic circuit board arrangements including main auxiliary circuit boards
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
US5412538A (en) * 1993-07-19 1995-05-02 Cordata, Inc. Space-saving memory module
JPH07306883A (ja) * 1994-05-12 1995-11-21 Fujitsu Ltd パターン評価支援装置
US5731547A (en) * 1996-02-20 1998-03-24 International Business Machines Corporation Circuitized substrate with material containment means and method of making same
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
US6612022B1 (en) * 1996-05-03 2003-09-02 Invensys Systems, Inc. Printed circuit board including removable auxiliary area with test points
US5798638A (en) * 1996-10-24 1998-08-25 Ericsson, Inc. Apparatus for testing of printed circuit boards
KR100269947B1 (ko) * 1997-09-13 2000-10-16 윤종용 인쇄회로기판및이를이용한엘씨디모듈
JP2000241485A (ja) * 1999-02-24 2000-09-08 Jsr Corp 回路基板の電気抵抗測定装置および方法
DE19912441A1 (de) * 1999-03-19 2000-09-21 Elfo Ag Sachseln Sachseln Multi-Chip-Modul
AU4458901A (en) * 2000-04-25 2001-11-07 Motoyuki Akamatsu Laminate with inside layer circuit used for multilayer printed circuit board forhigh frequency circuit, and method and device for measuring circuit impedance o f the laminate with inside layer circuit
JP2002034126A (ja) * 2000-07-19 2002-01-31 Yazaki Corp 配線ユニット
GB0304440D0 (en) * 2003-02-27 2003-04-02 Pace Micro Tech Plc Printed circuit board and method of use thereof
JP4830287B2 (ja) * 2004-11-19 2011-12-07 凸版印刷株式会社 測定用端点付積層配線基板及びその製造方法
JP2009038111A (ja) * 2007-07-31 2009-02-19 Toshiba Corp 半導体パッケージ、プリント配線板構造および電子機器
US8334704B2 (en) * 2009-02-20 2012-12-18 Apple Inc. Systems and methods for providing a system-on-a-substrate
US7845956B1 (en) * 2009-05-26 2010-12-07 Thomas Baycura Electrical component interface
CN102548220A (zh) * 2010-12-29 2012-07-04 富葵精密组件(深圳)有限公司 电路板的制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
US4540229A (en) * 1982-04-12 1985-09-10 At&T Bell Laboratories Electrical interconnection apparatus
US4812792A (en) * 1983-12-22 1989-03-14 Trw Inc. High-frequency multilayer printed circuit board
DE8424493U1 (de) * 1984-08-16 1985-08-08 Brumm GmbH Elektronik-Gerätebau, 1000 Berlin Prüfadapter
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4800461A (en) * 1987-11-02 1989-01-24 Teledyne Industries, Inc. Multilayer combined rigid and flex printed circuits
US5008614A (en) * 1988-10-11 1991-04-16 Hewlett-Packard Company TAB frame and process of testing same
US4912401A (en) * 1989-01-18 1990-03-27 Tektronix, Inc. Connection apparatus for interactively accessing an electronic device in a pin grid array socket
US5001604A (en) * 1989-10-26 1991-03-19 Lusby W Randolph Embedded testing circuit and method for fabricating same
US5010446A (en) * 1989-10-30 1991-04-23 Commonwealth Edison Company Multi-edge extender board

Also Published As

Publication number Publication date
CA2025952A1 (en) 1991-04-27
ATE128245T1 (de) 1995-10-15
EP0424696B1 (en) 1995-09-20
KR100197314B1 (ko) 1999-06-15
EP0424696A3 (en) 1992-03-18
US5001604A (en) 1991-03-19
EP0424696A2 (en) 1991-05-02
DE69022529D1 (de) 1995-10-26
US5162729A (en) 1992-11-10
DE69022529T2 (de) 1996-05-02
JPH03158777A (ja) 1991-07-08

Similar Documents

Publication Publication Date Title
KR910008423A (ko) 매립된 테스트 회로 및 그 제조방법
US4116523A (en) High frequency probe
KR890005523A (ko) 다목적 소켓
US4125310A (en) Electrical connector assembly utilizing wafers for connecting electrical cables
JP2005524239A5 (ko)
KR840000080A (ko) 혼성집적회로부품 및 그 부착방법
JPH01502451A (ja) 電気装置用の試験コネクタ
KR970060594A (ko) 소켓
CA2345829A1 (en) Process to manufacture tight tolerance embedded elements for printed circuit boards
GB2208044A (en) An improved circuit board
JPS5745473A (en) Device and method for testing printed circuit board
JP3093308U (ja) カードコネクタ構造
JP2600745Y2 (ja) 集積回路の検査装置用治具
JPS6058831B2 (ja) 電子部品の特性検査治具
JPH045022Y2 (ko)
JP3837212B2 (ja) 平板状被検査体のための検査用ヘッド
KR100787407B1 (ko) 전기 검사 장치 및 그 제조 방법
JP2759193B2 (ja) プローブ測定方法
JPS62188976A (ja) 回路基板検査機用コンタクトプロ−ブ
WO2005095999A1 (ja) 検査ブロック
JPS6228783Y2 (ko)
JPS6221007Y2 (ko)
KR19980035291A (ko) 커넥터 장치
JPS54102588A (en) Freely adhesive connector
JPH11233177A (ja) 接続構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070215

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee